DE2440389C2 - Vorrichtung zur Verschiebung digitaler Daten - Google Patents

Description

25

Die vorliegende Erfindung betrifft eine Vorrichtung zur Verschiebung digitaler Daten nach dem Gattungsbegriff des Patentanspruches.

Eine derartige Vorrichtung ist aus der DE-OS 19 16 377 bekannt. Dort sind N Ein- und Ausgangsleitungen in Form einer Matrix angeordnet, in deren Kreuzungspunkten jeweils Schaltelemente angeordnet sind, die durch Steuerleitungen selektiv ansteuerbar sind, um eine Rechts- oder Linksverschiebung der auf den Eingangsleitungen anstehenden Informationsbits um maximal N — 1 Bitpositionen bei der Ausgabe auf den Ausgangsleitungen zu bewirken. Die -Schaltelemente sind durch UND-Gatter vorgegeben, die von den Steuerleitungen — gesteuert durch ein Schieberegister — freigegeben werden.

Die bekannte Vorrichtung gestattet lediglich eine logische bzw. zyklische Rechts- oder Linksverschiebung durch eine entsprechende Erregung der Steuerleitungen. In Datenverarbeitungsanlagen ergibt sich aber oftmals auch das Erfordernis nach arithmetischen Verschiebungen.

Es ist die Aufgabe der vorliegenden Erfindung, die bekannte Vorrichtung derart weiterzubilden, daß auch arithmetische Rechts- bzw. Linksverschiebungen möglich sind. Die Lösung dieser Aufgabe gelingt nach den kennzeichnenden Merkmalen des Patentanspruches.

Mit Vorteil können gemäß der vorliegenden Erfindung solche arithmetischen Verschiebungen ausgeführt werden, indem eine Diagonalhälfte der Matrix mit weiteren Schaltelementen und zugeordneten zweiten Steuerleitungen versehen wird. Durch selektive Betätigung von jeweils ersten und zweiten Steuerleitungen lassen sich sodann arithmetische Rechts- und Linksverschiebungen in einfacher Weise bewerkstelligen.

Nachfolgend wird eine erfindungsgemäße Verschiebevorrichtung unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigt

Fig. 1 ein elektrisches Schaltbild einer bevorzugten Ausführungsform einer erfindungsgemäßen 8-Bit-Matrix-Verschiebevorrichtung,

F i g. 2 ein Schaltbild einer bevorzugten Ausführungs

form eines elektrischen Verschiebeschalters,

F i g. 3 ein Schaltbild einer bevorzugten Ausführungsform eines elektrischen Schalters für die arithmetische Verschiebung,

Fig.4A ein Diagramm zur Veranschaulichung von logischen, arithmetischen und zyklischen Verschiebungen, und

F i g. 4B ein Diagramm zur Veranschaulichung einer arithemetischen Verschiebung nach rechts, wenn das Vorzeichen-Bit eines initialen Operanden positiv ist

Die in F i g. 1 gezeigte bevorzugte Ausführungsform der vorliegenden Erfindung ist von Nutzen in einem Rechner, der digitale Zahlen in Form von Informationsbits verarbeitet, die durch diskrete logische Zustände dargestellt sind. Beispielsweise könnten die Eingangsleiter \Y— 7Y eine aus sieben Bits bestehende digitale Zahl darstellen, in der der Leiter 1Y das gewichtigste Bit, also das Bit der höchsten Stellenzahl, und der Leiter 7 K das unbedeutendste Bit, also das Bit der letzten Stelle, wiedergibt Der Leiter OYwürde zur Darstellung des Vorzeichen-Bits der Zahl (das heißt + oder —) benutzt Die auf die Leiter OY-7Y übertragene digitale Zahl könnte in binärer Form dargestellt werden, in der ein erstes Potentialniveau auf einem Leiter einen logischen Zustand (»1«) und ein anderes Potentialniveau einen logischen Zustand »0« wiedergeben würde. Somit würden die Leiter OK— 7 YBitpositionen 0—7 entsprechend der Eingangszahl darstellen.

In einem solchen System für die Verarbeitung digitaler Zahlen würden die Ausgangsleiter OX— 7.Y den Eingangsleitern OV- 7 Y entsprechen und so die Bitpositionen 0—7 einer entsprechenden digitalen Ausgangszahl wiedergeben. Das bedeutet, daß Ausgangsleiter IX— 7Xzur Darstellung einer aus sieben Bits gebildeten Digitalzahl und der Leiter OX zur Darstellung des Vorzeichens dieser Digitalzahl benutzt werden würden. Widerstände 20 bis 27 und Pufferverstärker 30 bis 37 geben normalerweise den entsprechenden Ausgangsleitern OX-7X je eine ihrem Logikzustand 0 entsprechende Vorspannung.

Jeder der Eingangs- und Ausgangsleiter stellt eine Bitposition einer digitalen Zahl, die übertragen werden soll, dar. Wenn die digitalen Zahlen in herkömmlicher binärer Schreibweise dargestellt sind, wird jeder nachfolgende Leiter von der unbedeutendsten Bitposition zur gewichtigsten Bitposition hin einen Stellenwert darstellen, der einer Vervielfachung der vorangegangenen Stellung um den Faktor 2 entspricht. Beispielsweise würde der Leiter 7 Keinen Stellenwert von 2° darstellen, der Leiter 6Y einen Stellenwert von 2', der Leiter 5Y einen Stellenwert von 2² usw. Entsprechend bezifferte Ausgangsleiter würden dieselben Stellenwerte darstellen.

Die Bitpositionen der Bits der auf den Eingangsleitern oder Eingangsleitungen OV- 7 Y wiedergegebenen Daten können durch Verwendung der in Fig. 1 gezeigten Schaltermatrix verschoben werden. Die Matrix enthält, wie ersichtlich, Schalter iA bis 644 mit je drei Klemmen. Eine bevorzugte Ausführungsform eines der Schalter ist im einzelnen in F i g. 2 gezeigt. Der Schalter besteht aus einem NPN-Transistor, dessen Basis an einen der vertikalen Eingangsleiter OK— 7 Y angeschlossen ist; der Kollektor liegt an einem der horizontalen Ausgungsleiter O.Y—7Λ" und der Emitter ist jeweils an einer der diagonalen Steuerleitungen angeschlossen.

Die Schaltermatrix enthält ferner 36 mit B bezeichnete Schalter, die in der aus Fig. 1 ersichtlichen Weise angeschlossen und numeriert sind. Wie F i g. 3 zeigt, be-

steht jeder Schalter in der bevorzugten Ausführungsform aus einer herkömmlichen Diode, deren Anode an einen der horizontalen Ausgangsleiter QX—7X und deren Kathode an eine der diagonalen Steuerleitungen angeschlossen ist

Ferner enthält die Matrix einen Steuerschalter 40, der selektiv einen Verschiebeleiter OLft erregen kann, um die Digitalzahl auf den Eingangsleitern OY-7Yzu den Ausgangsleitern ohne Verschiebung irgendeines Informationsbits durchzuschalten. Wenn der Verschiebeleiter OLR erregt wird oder ist, sind bzw. werden die Eingangsleiter QY-7Y, die die Eingangs-Bitpositionen 0—7 entsprechend darstellen, operativ an die Ausgangsleiter QX—7X angeschlossen, die demgemäß die entsprechenden Ausgangs-Bitpositionen 0—7 wiedergeben. Jeder Ausgangsleiter wird in denselben logischen Zustand wie der Eingangsleiter, der dieselbe relative Bitposition darstellt, umgeschaltet, so daß die Eingangs- ?ahl wirksam auf die Ausgangsleiter übertragen wird.

Die Matrix enthält auch Rechts-Ver^chiebesteuerschaher (Steuerschalter für die Verschiebung nach rechts) 1RS—7RS, die selektiv die Rechts-Verschiebeleiter XR—7R entsprechend verschieben können. Die Leiter \R—7Rgeben in entsprechender Weise die Positionsverschiebung der Bits nach rechts wieder. Jeder der Rechts-Verschiebeleiter \R—7R ist an einen Satz von Rechts-Verschiebungsschaltern A angeschlossen. Die Gesamtzahl der Schalter in jedem Satz ist gleich der Gesamtzahl der Eingangsleiter (8), vermindert um die Zahl der Bitpositions-Rechts-Verschiebungen, dargestellt durch den Rechts-Verschiebeleiter, der an die Schalter in dem betrachteten Schaltersatz angescnlossen ist. Beispielsweise ist der Rechts-Verschiebeleiter 3R an 8 minus 3 Schalter, also an fünf Schalter angeschlossen.

Jeder Rechts-Verschiebeschalter innerhalb jedes Rechts-Verschiebeschaltersatzes schließt operativ einen der Eingangsleiter an einen der Ausgangsleiter an, der eine Bitposition darstellt, die über die Bitposition des Eingangsleiters um diejenige Zahl von Rechts-Bitpositionsverschiebungen hinausgeht, die durch den Rechts-Verschiebeleiter dargestellt wird, der den Schalter betätigt. Wenn beispielsweise der Rechts-Verschiebeleiter 3R erregt wird, schaltet der Schalter 25A den Eingangsleiter 0 Y, der die Null-Bitposition darstellt, auf den Ausgangsleiter 3A^-, der die Bitposition 3 wiedergibt. 3 geht über 0 um die Zahl der Rechts-Bitpositionsverschiebungen hinaus, die durch den Leiter 3R dargestellt wird, also um 3 Bitpositionsverschiebungen.

Die Matrix enthält ferner Steuerschalter ILS—7LS, die Links-Verschiebeleiter XL—7L entsprechend selektiv erregen können. Die Links-Verschiebeleiter XL—7L stellen entsprechende Links-Bitpositionsverschiebungen 1 —7 dar. Jeder der Leiter \L—7L ist an einen Satz von Links-Verschiebeschaltersätzen angeschlossen. Die Zahl der Schalter in jedem Satz ist gleich der Gesamtzahl der Eingangsleiter abzüglich der Links-Bitpositionsverschiebungen, die durch den an den Satz angeschlossenen Verschiebeleiter dargestellt sind. Ein Beispiel: Der Leiter 6L stellt sechs Bitpositionsverschiebungen dar. Die Gesamtzahl der Schalter, die in dem Schaltersatz an den Leiter 6L angeschlossen sind, beträgt demnach 8 — 6. also 2.

Jeder Schalter innerhalb des Schallersalzes verbindet einen Eingangsleiter mit einem Ausgangsleiter, der eine Bitposition darstellt, die um die Zahl der Bitpositions-Verschiebungen nach links, wie sie durch den I.inks-YtT-schiebclcitcr. der den Schaber betätigt, dargestellt wird.

kleiner als die Bitposition des Eingangsleiters ist. Wenn beispielsweise der Links-Verschiebeleuer 6L erregt wird, verbindet der Schalter 7A den Eingangsleiter 6 Y, der die Bitposition 6 darstellt mit dem Ausgangsleiter QX, der die Bitposition Null wiedergibt. Null ist um die Zahl der Links-Bitpositionsverschiebungen, die durch den Leiter 6L dargestellt wird, kleiner als 6, was einer Positionsverschiebung um 6 entspricht.

Zwecks Verschiebung von Daten ac den. Eingangsleitern OV-7 V nach rechts wird der Rechts-Verschiebeleiter, der die Zahl der zu verschiebenden Rechts-Bitpositionen darstellt, erregt So wird beispielsweise zum Verschieben von Daten um 3 Bitpositionen nach rechts der Schalter 3RS geschlossen, so daß der Leiter 37? erregt wird. Zum Verschieben von Daten auf den Eingangsleitern nach links wird der Links-Verschiebeleiter erregt der die Zahl der zu verschiebenden Links-Bitpositionen darstellt Wenn die Daten beispielsweise um 6 Bitpositionen nach links verschoben werden sollen, wird der Schalter 6LS zwecks Erregung des Leiters %L geschlossen.

Die Daten auf den Eingangsleitungen werden dadurch nach rechts zyklisch verschoben, daß der die Zahl der zu verschiebenden rechten Bitpositionen darstellende Rechts-Verschiebeleiter gleichzeitig mit dem Links-Verschiebeleiter erregt wird, der die Zahl derjenigen Links-Bitpositionsverschiebungen darstellt, die gleich der Zahl der Eingangsleiter abzüglich der Zahl der rechten, zyklisch zu verschiebenden Bitpositionen ist. Wenn beispielsweise das Datum oder die Information um 3 Bitpositionen nach rechts zyklisch verschoben werden soll, wird der Schalter 3RS geschlossen, so daß er den Leiter 3R erregt, und gleichzeitig wird der Schalter 5LS zur Erregung des Leiters 5L geschlossen. Zum zyklisehen Verschieben der Information auf den Eingangsleitern nach links wird der Links-Schiebeleiter, der die Zahl der zu verschiebenden, linken Bitpositionen angibt, gleichzeitig mit dem rechten Verschiebeleiter oder Rechts-Verschiebeleiter, der die Zahl der Rechts·Bitpositionsverschiebungen darstellt, erregt. Diese Zahl der rechten Bitpositionsverschiebungen ist gleich der Zahl der Eingangsleiter abzüglich der Zahl der zu verschiebenden linken Bitpositionen. Wenn beispielsweise die Information um 3 Bitpositionen nach links zyklisch verschoben werden soll, wird de- Schalter 2LS zur Erregung des Leiters 2L und gleichzeitig der Schalter 6RS zur Erregung des Leiters 6R geschlossen.

Um jeden Ausgangsleiter in seinen logischen Zustand »1« zu schalten, wird der Schalter 4i zur Erregung des

so Leiters 38 geschlossen. Annähernd die Hälfte der Matrix ist mit Schaltern XARS-7ARSiUr die arithmetische Verschiebung nach links ausgestattet; diese Schalter werden zur Erregung arithmetischer RechtsVerschiebeleiter \AR—7AR benutzt. Diese Leiter dienen dem Schalten bestimmter Ausgangsleiter in ihren Zustand »1«, wenn das Vorzeichenbit der an den Eingangsleitern stehenden Zahl negativ ist; in diesem Falle werden also die Ausgangsleiter auf die logische 1 geschaltet.

Ein Beispiel der Arbeitsweise der Matrix wird jetzt

W) anhand der F i g. 4A und 4B beschrieben. Jeder Eingangsleiter der Matrix ist an einen Ausgangsleiter durch einen Schalter angeschlossen, der mittels eines diagonalen Steuerleiters gesteuert wird. Der diagonale Stetierliver wird so kodiert, daß er die Art der Verschiebung

{-.-, und die /aiii der verschobenen Bitpositionen anzeigt, wenn der Leiter aktivier! ist. Die Steuerleiter werden unwirksam iicniacht wenn die Matrix nicht benutzt u int und w en η in dieser Zeit die Ausgangsleitcr auf ihre

5

logischen Zustände »0« vorgespannt sind. Wenn von der gangsleiter 3 V mit dem Ausgangsleiter OX, den EinMatrix verlangt wird, daß sie Daten ohne Ausführung gangsleiter 4 Y mit dem Ausgangsleiter IX, den Eineiner Verschiebung hindurchläßt, wird der Steuerschai- gangsleilerSKmitdem Ausgangsleiter· 2X usw., um eine ter 40 geschlossen, so daß der Leiter OLR erregt wird. zyklische Verschiebung nach rechts zu erreichen. Die Jeder Eingang wird dann nur über einen Matrixknoten -, Ergebnisse dieser Verschiebung sind in den Fig.4Al und einen Ausgangspuffer verzögert, so daß die an jeder und 4A6 gezeigt.

Eingangsleitung erscheinende Information schnell auf Eine ähnliche Verschiebung findet bei einer zykli-

die entsprechende Ausgangsleitung geschaltet wird. Da- sehen Verschiebung nach links statt. Wenn beispielsweidurch können sich die Daten nicht gegenseitig ins Gehe- se die Daten oder die Information um 2 Bitpositionen gekommen. io nach links verschoben wird, wird der Schalter 2LS zur

Wenn eine logische Verschiebung nach rechts um 3 Erregung des Leiters 2L und der Schalter 6RSzur Erre-Bitpositionen verlangt wird, wird der Steuerschalter gung des Leiters 6/? geschlossen. Die Ergebnisse der 3RS zur Erregung des Leiters 3R geschlossen. Der Ein- zyklischen Verschiebung nach links sind schematisch in gangsleiter OK wird operativ an den Ausgangsleiter 3X den Fi g. 4Al und4A7 gezeigt.

angeschlossen, der Eingangsleiter 1 Van den Ausgangs- 15 Für den Fachmann ergibt sich klar, daß die neue Konleiter 4Xusw. Die Ausgangsleiter OX-2X werden nicht struktion der Matrix eine zyklische Verschiebung nach geschaltet und bleiben demnach im Logikzustand »0«. links wie nach rechts durch bloße gleichzeitige Erre-Dies ist die eigentliche Bedingung für eine logische Ver- gung zweier Steuerleiter zu erzielen gestattet. Dies ist Schiebung nach rechts. Wie in dem Falle, in dem keine ein bedeutendes Merkmal, das eine vollständige zykli-Verschiebungen erwünscht sind, werden zum Verschie- 20 sehe Verschiebung mit einem Minimum an Schaltungsben der Information um 3 Biipositionen von den Ein- aufwand erlaubt. Der Fachmann wird auch erkennen gangsleitern zu den Ausgangsleitern diese Bits nur einer und anerkennen, daß das hier beschriebene Konzept auf Verzögerung durch einen Matrixknoten und durch ei- Verschiebeeinrichtungen für 16 und 32 Bits ausgedehnt nen Ausgangspuffer unterworfen. Geht man von der in werden kann.

Fig.4Al gezeigten Zahl auf den Eingangsleitern OK— 25

7 K aus, so ergibt sich die in Fig. 4A2 gezeigte Zahl auf Hierzu 2 Blatt Zeichnungen den Ausgangsleitern.

Eine Logikverschiebung um 3 Bitpositionen nach links wird in der oben beschriebenen Weise vorgenommen, jedoch mit der Ausnahme, daß der Leiter 3LS zur Erregung der Verschiebeleitung 3L geschlossen wird. In diesem Falle wird die auf den Eingangsleitern stehende Information um 3 Positionen nach links verschoben und führt zu der in F i g. 4A3 gezeigten Zahl.

Eine arithmetische Verschiebung nach rechts um 3 Bitpositionen würde in derselben Weise vorgenommen werden, wie sie oben für die logische Verschiebung nach rechts beschrieben worden ist, jedoch mit der Ausnahme, daß der Zustand der Ausgangsleitungen OA"-2X durch den Wert des Vorzeichenbits am Eingangsleiter OK gesteuert wird. Wenn das Vorzeichenbit eine logische 0 ist, ist die vorstehend beschriebene Verschiebung richtig. Wenn das Vorzeichenbit eine logische 1 ist, müssen die Ausgangsleiter 0X—2X in ihren logischen Zustand »1« gebracht werden. Um dies zu erreichen, werden die Schalter 3RS und 3ARS gleichzeitig geschlossen, so daß die Ausgangsleiter 0Λ"—2Λ" in ihren logischen Zustand 1 mittels der ß-Schalter geschaltet werden, die an den Leiter 3AR angeschlossen sind. Die Ergebnisse einer arithmetischen Verschiebung nach rechts um 3 Bitpositionen sind in den F i g. 4Bl und 4B2 für den Fall eines Vorzeichenbits »logisch 0« und durch Fig.4Al und 4A4 für den Fall eines Vorzeichenbits »logisch 1« gezeigt

Eine arithmetische Verschiebung nach links um 3 Bit-Positionen wird wie eine arithmetische Verschiebung nach rechts bewirkt, jedoch mit der Ausnahme, daß der Leiter 3L alleine und ohne Rücksicht auf das Vorzeichenbit erregt wird. Die Ergebnisse einer arithmetischen Verschiebung um 3 Bitpositionen nach links sind durch die F i g. 4Al und 4A5 dargestellt

Eine zyklische Verschiebung nach rechts erfordert die Verwendung zweier digitaler Steuerleiter. Bei einer zyklischen Verschiebung nach rechts um 5 Bitpositionen wird der Schalter SRS zur Erregung der Leitung 5/? und der Schalter 3LS zur Erregung des Leiters 3L geschlossen. Zusätzlich zu der durch den Leiter 5R erzielten Verschiebung verbindet der Leiter 3L operativ den Ein-

Claims (1)

1. Patentanspruch:

   Vorrichtung zur Verschiebung digitaler Daten in Form von N Informationsbits, die durch diskrete Logikzustände dargestellt sind, mit N Ein- und Ausgangsleitungen, wobei die Ein- und Ausgangsleitungen in einer Matrix angeordnet sind, in deren Kreuzungspunkten jeweils erste Schaltelemente angeordnet sind, die durch erste Steuerleitungen selektiv ansteuerbar sind, um eine Links- oder Rechtsverschiebung der Bits um maximal N — 1 Bitpositionen zu bewirken, gekennzeichnet durch die Anordnung von jeweils zweiten Schaltelementen (B) mit zugeordneten zweiten Steuerleitungen (iAR— 7AR) in einer Diagonalhälfte der Matrix für arithmetische Verschiebungen um 1 bis N— 1 Bitpositionen, wobei eine der zweiten Steuerleitungen (1.4/?— 7AR) zusammen mit einer der ersten Steuerleitungen (IRS— 7RS bzw. XLS—7LS) selektiv angesteuert wird, um eine arithmetische Bitpositionsverschiebung nach rechts oder links um die gewünschte Anzahl von Bitpositionen zu erzielen.