JPH04248169A - 磁気再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［発明の目的］

【０００１】

【産業上の利用分野】この発明は、ディジタル信号の記
録再生を行う磁気再生装置に関する。

【０００２】

【従来の技術】パーシャルレスポンス（１，０，−１）
方式｛以下ＰＲ（１，０，−１）方式と記す｝は高密度
ディジタル記録方式として、直流成分がないこと、ＳＮ
比が良いことなど優れた特徴をもっているが、３値識別
を行うため記録再生で起るレベル変動によって誤りが発
生するという欠点がある。このＰＲ（１，０，−１）方
式の誤り訂正方式として、実際に行われ発表されたもの
としては、１９８４年テレビジョン学会全国大会７−７
「Ｉ−ＮＲＺＩ記録の規則性を利用した誤り訂正」があ
る程度である｛Ｉ−ＮＲＺＩとＰＲ（１，０，−１）は
同じ｝。これは“１”と“−１”が幾つかの“０”を挟
んで交互に現れる規則性を利用して誤りの位置を検出し
、通常よりも低い識別レベルを持った識別装置によりそ
の区間だけ切換えることによって誤りを訂正する方法で
ある。以下に従来のＰＲ（１，０，−１）方式につき図
７から図１２を参照しながら説明する。

【０００３】ＰＲ（１，０，−１）方式は再生時に信号
を識別できるようにするため、記録時にＰＲ（１，０，
−１）プリコーディングと呼ばれる変換を行ってから記
録を行う。図７は従来のＰＲ（１，０，−１）方式の再
生系のブロック図である。

【０００４】磁気ヘッド１は磁気テープＴＰに記録され
ているディジタル信号を再生し、等化装置２に供給する
。等化装置２は、磁気ヘッド１からのディジタル信号を
等化した再生出力信号を誤り訂正装置１７に出力する。 誤り訂正装置１７は、等化装置２からの再生出力信号の
誤りを訂正した復号出力信号を１ビット遅延装置１８お
よびアナログ加算器１９に出力する。１ビット遅延装置
１８は、誤り訂正装置１７からの復号出力信号を１ビッ
ト遅延させてアナログ加算器１９に出力する。アナログ
加算器１９は、誤り訂正装置１７からの復号出力信号と
１ビット遅延装置１８からの復号出力信号が１ビット遅
れた信号をアナログ的に加算してデ−タ識別装置１６へ
出力する。デ−タ識別装置１６はアナログ加算器１９か
らの３値信号の“１”および“−１”を“１”に、そし
て“０”を“０”に判定してディジタル信号処理部へ出
力する。次に従来のＰＲ（１，０，−１）方式の再生系
の動作を説明する。

【０００５】磁気ヘッド１は磁気テープＴＰに記録され
ているディジタル信号を再生され、この信号は等化装置
２によって等化され再生出力信号になり、この再生出力
信号は誤り訂正装置１７で誤りが訂正されて復号出力信
号となる。この復号出力信号と１ビット遅延装置により
１ビット遅れた復号出力信号はアナログ加算器１９によ
りアナログ的に加算され、デ−タ識別装置１６によりＰ
Ｒ（１，０，−１）方式により記録されていたディジタ
ル信号にされ、ディジタル信号処理部へ出力される。次
にもう少し詳しく、図７の従来のＰＲ（１，０，−１）
方式の誤り訂正装置１７につき図８および図９を参照し
ながら説明する。コンパレータ２８から３１はラッチ付
コンパレータである。

【０００６】増幅装置２０は等化装置２より入力された
再生出力信号を増幅し、正と負で出力端子を切換えて、
正の信号はコンパレータ２８および２９の信号が非反転
入力端とサンプラー２２の一端に出力し、負の信号はコ
ンパレータ３０および３１の信号が非反転入力端とサン
プラー２１の一端に出力される。サンプラー２１および
サンプラー２２のもう一端はダイオード２３および２４
のアノード側に接続されている。ダイオード２３のカソ
ード側はダイオード２４のカソード側、コンデンサー２
５の一端、抵抗２６の一端に接続されている。ダイオー
ド２４のカソード側はダイオード２３のカソード側、コ
ンデンサー２５の一端、抵抗２６の一端に接続されてい
る。抵抗２６のもう一端と抵抗２７の一端は直列に接続
されている。コンデンサー２５のもう一端と抵抗２７の
もう一端はアースに接続されている。抵抗２６の中間の
端子とコンパレータ２８および３１の信号が反転入力端
に接続されている。抵抗２７の中間の端子とコンパレー
タ２９および３０の信号が反転入力端に接続されている
。

【０００７】コンパレータ２８の出力はＡＮＤ回路５１
の信号が反転入力端、ＯＲ回路５３、ＡＮＤ回路５６、
１ビット遅延装置５８に接続されている。コンパレータ
２９の出力は１ビット遅延装置６０に接続されている。 コンパレータ３０の出力は１ビット遅延装置６２に接続
されている。コンパレータ３１の出力はＡＮＤ回路５１
の反転入力端、ＡＮＤ回路５７の非反転入力端、１ビッ
ト遅延装置６４に接続されている。ＡＮＤ回路５１の出
力はＡＮＤ回路５２の入力端に接続されている。ＡＮＤ
回路５２の出力はＯＲ回路５３のもう一つの入力端に接
続されている。ＯＲ回路５３の出力は１ビット遅延装置
５４に接続されている。１ビット遅延装置５４の出力は
ＡＮＤ回路５２のもう一つの入力端、ＡＮＤ回路５６の
もう一つの入力端、ＡＮＤ回路５７の信号が反転入力端
に接続されている。

【０００８】ＡＮＤ回路５６の出力はＡＮＤ回路６９の
信号が非反転入力端、ＡＮＤ回路７０、ＡＮＤ回路７１
の信号が反転入力端に接続されている。ＡＮＤ回路５７
の出力はＡＮＤ回路７３の信号が非反転入力端、ＡＮＤ
回路６７、ＡＮＤ回路６６の信号が反転入力端に接続さ
れている。

【０００９】１ビット遅延装置５８の出力はＡＮＤ回路
６６の信号が非反転入力端に接続されている。１ビット
遅延装置６０の出力はＡＮＤ回路６７、ＡＮＤ回路７３
の信号が反転入力端、そして比較変換装置７４の次段で
比較変換装置７４での１ビット遅延装置６０に相当する
１ビット遅延装置に接続されている。１ビット遅延装置
６２の出力はＡＮＤ回路６９の信号が反転入力端、ＡＮ
Ｄ回路７０、そして比較変換装置７４の次段で比較変換
装置７４での１ビット遅延装置６２に相当する１ビット
遅延装置に接続されている。１ビット遅延装置６４の出
力はＡＮＤ回路７１の信号が非反転入力端に接続されて
いる。ＡＮＤ回路６６とＡＮＤ回路６７の出力はＯＲ回
路６８の入力に接続されている。ＡＮＤ回路７０とＡＮ
Ｄ回路７１の出力はＯＲ回路７２の入力に接続されてい
る。

【００１０】ＯＲ回路６８の出力は、比較変換装置７４
の次段で比較変換装置７４での１ビット遅延装置６０に
相当する１ビット遅延装置に接続されている。ＯＲ回路
７２の出力は、比較変換装置７４の次段で比較変換装置
７４での１ビット遅延装置６４に相当する１ビット遅延
装置に接続されている。ＡＮＤ回路６９の出力は、比較
変換装置７４の次段で比較変換装置７４でのＡＮＤ回路
６９の信号が非反転入力端に相当するＡＮＤ回路に接続
されている。ＡＮＤ回路７３の出力は、比較変換装置７
４の次段で比較変換装置７４でのＡＮＤ回路７３の信号
が非反転入力端に相当するＡＮＤ回路に接続されている
。誤り検出装置５０は１ビット遅延装置５４とＡＮＤ回
路５１、５２、５６、５７とＯＲ回路５３により構成さ
れている。

【００１１】比較変換装置７４は１ビット遅延装置５８
、６０、６２、６４、とＡＮＤ回路６６、６７、６９、
７０、７１、７３、とＯＲ回路６８および７２により構
成されている。比較変換装置７４を含めて、この比較変
換装置が８個直列に接続されていて最後の比較変換装置
７８に接続されている。そして比較変換装置７８のＯＲ
回路７５および７６の出力がＯＲ回路７７に出力され、
ＯＲ回路７７は復号出力信号を出力する。次にこの誤り
訂正装置の動作を説明する。

【００１２】図８の従来の誤り訂正方式の装置図は再生
出力信号のレベルにかかわらないで正確な識別レベルを
得るために、ビットタイミングで波形の電圧をサンプラ
ー２１、２２で取り出し、ダイオード２３及び２４を介
してコンデンサー２５に充電する。この充電された電圧
を抵抗２６及び抵抗２７で分圧し、主デコードのコンパ
レータ２８及び３１の識別電圧を得ている。この識別電
圧は通常波形の電圧の１／２に設定される。この装置の
放電時定数は０連続の確率を考慮してビット周期の５０
倍前後に選ばれている。再生出力信号のレベルが急に低
下した場合、この識別電圧は急には低下しないで“１”
を“０”と、そして“−１”を“０”としてしまう誤り
が発生しやすい。そこで主デコードのコンパレータ２８
および３１よりも少し低いレベルにセットされたもう一
組のＬデコードのコンパレータ２９および３０を追加し
、誤り訂正を行っている。

【００１３】まず入力された再生出力信号は増幅装置２
０で増幅され、正と負で出力端子を切換えて出力される
。その再生出力信号は主デコードのコンパレータ２８ま
たは３１により比較され、また主デコードよりも低いレ
ベルでＬデコードのコンパレータ２９または３０により
比較される。

【００１４】主デコードで“１”が検出され、“０”が
幾つか続いた後同じ主デコードで“１”が検出される誤
りを誤り（１…１）と記す。また、主デコードで“−１
”が検出され、“０”が幾つか続いた後同じ主デコード
で“−１”が検出される誤りを誤り（−１…−１）と記
す。そして、主デコードのコンパレータ２８及び３１の
出力信号を用いて誤り検出装置５０は誤り（１…１）及
び（−１…−１）を検出する。

【００１５】誤り検出装置５０は主デコードのコンパレ
ータ２８に“１”が入力され、“０”が幾つか続いた後
に“１”が入力された場合ＡＮＤ回路５６の出力は“１
”、そしてＡＮＤ回路５７の出力は“０”を出力し、誤
り（１…１）が発生したことを示す。また誤り検出装置
５０は主デコードのコンパレータ３１に“−１”が入力
され、“０”が幾つか続いた後に“−１”が入力された
場合ＡＮＤ回路５７の出力は“１”、そしてＡＮＤ回路
５６の出力は“０”を出力し、誤り（−１…−１）が発
生したことを示す。この誤り検出装置５０は“０”が入
力されている間はＡＮＤ回路５６および５７の出力は“
０”を出力する。ここで、誤り検出装置５０が誤り（１
…１）を検出したとすると、ＡＮＤ回路５６の出力が“
１”となり、ＡＮＤ回路５７の出力が“０”となる。

【００１６】そして、ＡＮＤ回路５６の出力信号と、１
ビット前のコンパレータ３０の出力信号との論理積がＡ
ＮＤ回路７０によってとられ、コンパレータ３０の出力
信号が“１”のときはＯＲ回路７２によってデコーダ３
１の出力信号は“０”から“１”に切換えられる。もし
もここでコンパレータ３０の出力信号が“０”のときは
ＯＲ回路７２の出力はコンパレータ３１の出力が保持さ
れる。そしてＡＮＤ回路６９の出力が“１”となり、さ
らに１ビット過去の信号を保持している比較変換装置で
比較する。これを比較変換装置の数だけ行い、加算器７
５および７６の出力を加算器７７で加算し、誤りビット
を訂正した復号出力信号として出力する。この従来例で
は１ビット遅延装置を８組用いているので、最大“０”
が８個連続している誤りを訂正することが可能である。 また、誤り検出装置５０が誤り（−１…−１）を検出し
たとすると、ＡＮＤ回路５６の出力が“０”となり、Ａ
ＮＤ回路５７の出力が“１”となる。

【００１７】そして、誤り検出装置５０が誤り（１…１
）を検出したときのように誤りを検出し、誤りビットを
訂正した復号出力信号として出力する。誤り検出装置５
０が誤りを検出しなかったときはそのまま誤り訂正を行
わずに復号出力信号を出力する。従来の誤り訂正方式に
ついて図９を用いてさらに説明する。

【００１８】図９の＊ａ，＊ｂの位置に誤りが発生して
いるとする。＊ａでは誤り（−１…−１）として検出さ
れ、誤り検出とされた時点の“−１”から逆上りして一
番最初のコンパレータ２９のＬデコード出力信号のうち
、“１”の出力信号を用いて訂正される。また、＊ｂで
は誤り（１…１）として検出され、誤り検出とされた時
点の“１”から逆上りして一番最初のコンパレータ３０
のＬデコード出力信号のうち、“−１”の出力信号を用
いて訂正される。コンパレータ２９および３０のＬデコ
ードの出力は“０”が“１”、“０”が“−１”になる
誤りをそれぞれ起し易いので、このように“１”と“−
１”を区別して用いることにより誤った訂正を防いでい
る。この動作を説明する。

【００１９】図１０（ａ）は磁気テープに記録しようと
するＰＲ（１，０，−１）プリコーディングする前のデ
ィジタル信号であり、図１０（ｂ）は図１０（ａ）をＰ
Ｒ（１，０，−１）プリコーディングを行い、記録する
ために磁気ヘッドに出力されるディジタル信号である。

【００２０】再生時は、まず符号間干渉を低減するため
等化装置２により等化を行い図１０（ｂ）の記録信号の
波形は、図１０（ｃ）のように“１”，“０”，“−１
”のような３値の再生出力信号になる。この再生出力信
号の図１０（ｃ）と、前記再生出力信号を１ビット遅延
させた信号の図１０（ｄ）を加算しデータ識別信号の図
１０（ｅ）を得る。そしてデータ識別信号の図１０（ｅ
）を、３値信号の“１”および“−１”を“１”に、そ
して“０”を“０”に識別するデータ識別装置１６より
に識別すると入力信号の図５（ａ）と同じデータ列であ
る図１０（ｆ）が再生される。

【００２１】ここで図５（ｈ）は、等化装置の出力波形
を示す再生出力信号の図５（ｃ）を３値信号にしたもの
で、“１”と“−１”は幾つかの“０”をはさんで必ず
交互に現れるという規則性を持っている。もしもレベル
変動等により誤りが生じた場合、“１”と“−１”が交
互に現れず、同極性の信号が“０”をはさんで連続して
現れる。その場合、その付近で誤りが起きたことが分か
る。

【００２２】例えば誤りが１ビットであると仮定した場
合、再生出力信号の３値検出が図１１（ｉ１）の様に同
極性の信号の間隔が狭いときは誤り検出フラグは図１１
（ｊ１）の範囲内にかなり限定される。しかしＰＲ（１
，０，−１）方式では“０”の連続には制限がないので
、同極性の信号の間隔が図１１（ｉ２）の様に広い場合
には、誤り検出フラグは図１１（ｊ２）のように広範囲
にわたり訂正に利用できない。

【００２３】また、誤りが２ビット以上の連続した誤り
であると仮定した場合、再生出力信号の３値検出が図１
２（ｉ１）の様に２ビット以上の連続誤りが起きた場合
にも図１２（ｊ１）のように誤り検出フラグは立つが、
何ビットの誤りであるか判定できない。図１２（ｉ２）
のように誤り検出フラグが全く出ない場合もある。

【００２４】このように従来のＰＲ（１，０，−１）方
式では“１”が“０”、および“−１”が“０”になる
誤りにしか対応しておらず、高密度記録化に伴うＳ／Ｎ
マージンの減少によって発生するノイズによる誤り、“
０”が“１”または“０”が“−１”になる誤りが起こ
る確率が高くなり、逆に誤りを増加させてしまう可能性
があった。

【００２５】

【発明が解決しようとする課題】このように従来の装置
においては、振幅の劣化による誤りしか考慮しておらず
、高密度記録化に伴うＳ／Ｎマージンの減少によるノイ
ズによる誤りを考慮していないため、逆に誤り訂正を行
い誤りを増加させてしまう可能性があるという問題があ
った。この発明は上記のような従来技術の欠点を除去し
、パーシャルレスポンス方式の特徴を利用して誤りを起
したデータビットの位置を判定し確実に誤りを起した符
号のみを訂正することを目的とするものである。 ［発明の構成］

【００２６】

【課題を解決するための手段】上記の目的を達成するた
めに、この発明においては、記録媒体からディジタルの
信号を受けとる再生手段と、前記再生手段から入力され
た信号を等化して出力する等化手段と、前記等化手段か
ら入力された３値のディジタル信号を２値のディジタル
信号に識別する識別手段と、前記等化手段から入力され
た３値のディジタル信号を所定の時間遅延させる遅延手
段と、識別手段からの信号を、記録時に行ったプリコー
ダ変換および記録再生系と等価であるパーシャルレスポ
ンス（１，−１）方式変換を行う変換手段と、遅延手段
および変換手段からの信号により誤りを訂正する誤り訂
正装置を備えたことを特徴とする磁気再生装置を提供す
る。

【００２７】

【作用】このように構成されたものにおいては、振幅の
劣化による誤りだけでなく、高密度記録化に伴うＳ／Ｎ
マージンの減少によるノイズによる誤りも訂正すること
ができる。

【００２８】

【実施例】以下、この発明の実施例について、図１から
図７および従来例を参照して詳細に説明する。

【００２９】第１図にこの発明による一実施例の構成図
を、図２に誤り訂正装置１４の構成図を、図３から図７
にその各部波形の値を示す。図１の信号（ｃ）から（ｋ
）と図３から図７のそれぞれ（ｃ）から（ｋ）とはそれ
ぞれ対応している。

【００３０】第１図で磁気ヘッド１は磁気テープＴＰか
ら記録信号を再生し、等化装置２に送る。等化装置２は
磁気ヘッド１から入力された信号を等化してアナログ加
算器３、１ビット遅延装置４、２ビット遅延装置１５に
出力する。２ビット遅延装置１５は等化装置２からの信
号を２ビット遅延させ３値検出装置１１に出力する。１
ビット遅延装置４は等化装置２からの信号を１ビット遅
らせてアナログ加算器３に出力する。アナログ加算器３
は等化装置２からの信号と、１ビット遅延装置４からの
等化装置２からの信号を１ビット遅らせた信号をアナロ
グ的に加算してデータ識別装置５に出力する。データ識
別装置５はアナログ加算器３からの３値の信号を“０”
と“１”の２値の信号にしてｍｏｄ２加算器６に出力す
る。

【００３１】ｍｏｄ２加算器６はデータ識別装置５と１
ビット遅延装置７からの信号を演算し、１ビット遅延装
置８、１ビット遅延装置１０、アナログ減算器９に出力
する。１ビット遅延装置８はｍｏｄ２加算器６からの信
号を１ビット遅らせて１ビット遅延装置７に出力する。 １ビット遅延装置７は１ビット遅延装置８からの信号を
さらに１ビット遅らせてｍｏｄ２加算器６に出力する。

【００３２】１ビット遅延装置１０はｍｏｄ２加算器６
からの信号を１ビット遅らせてアナログ減算器９に出力
する。アナログ減算器９はｍｏｄ２加算器６からの信号
と、１ビット遅延装置１０からの信号をアナログ的に減
算して極性比較装置１２およびデータ識別装置１３に出
力する。データ識別装置１３はアナログ減算器９からの
３値の信号を“０”と“１”の２値の信号にして誤り訂
正装置１４に出力する。３値検出装置１１は２ビット遅
延装置１５からの信号をディジタルの３値信号にして極
性比較装置１２に出力する。極性比較装置１２はアナロ
グ減算器９および３値検出装置１１からの信号を比較し
て信号（ｋ）を誤り訂正装置１４に出力する。誤り訂正
装置１４はデータ識別装置１３からの信号の誤りを極性
比較装置１２からの信号を利用して訂正し、ディジタル
信号処理部へ出力する。ここで誤り訂正装置１４につき
もう少し詳しく説明する。図２は誤り訂正装置１４の構
成を示すブロック図である。

【００３３】シフトレジスタ７９はＡ１からＭ１までの
レジスタで構成されていて、シフトレジスタ８１はＣ２
からＭ２までのレジスタで構成されている。シフトレジ
スタ７９およびシフトレジスタ８１のＣ２からＭ２まで
のレジスタの内容はそれぞれ時間が対応している。デー
タ識別装置１３からの２値の信号はシフトレジスタ７９
に記憶され、Ａ１から出力される。

【００３４】シフトレジスタ７９のＡ１の位置の信号は
ＡＮＤ回路８４に出力され、シフトレジスタ７９のＢ１
の位置の信号はＡＮＤ回路８３に出力され、シフトレジ
スタ７９のＣ１の位置の信号はＡＮＤ回路８２から８４
に出力され、シフトレジスタ７９のＤ１の位置の信号は
ＡＮＤ回路８２に出力される。ＡＮＤ回路８２はシフト
レジスタ７９からの信号を演算し訂正装置８６に演算結
果を出力する。

【００３５】ＡＮＤ回路８３はシフトレジスタ７９から
の信号を演算し訂正装置８７に演算結果を出力する。Ａ
ＮＤ回路８４はシフトレジスタ７９からの信号を演算し
訂正装置８５に演算結果を出力する。極性比較装置１２
からの信号（ｋ）はシフトレジスタ８１に記憶されて、
記憶している信号はそれぞれ反転・非反転状態変化検出
器８０に出力する。

【００３６】反転・非反転状態変化検出器８０は入力さ
れたシフトレジスタ８１からの信号により、訂正装置８
５から８７に信号を出力する。訂正装置８５は入力され
た反転・非反転状態変化検出器８０およびＡＮＤ回路８
４の信号によりシフトレジスタ７９のＢ１のデータを訂
正する。訂正装置８６は入力された反転・非反転状態変
化検出器８０およびＡＮＤ回路８２からの信号によりシ
フトレジスタ７９のＢ１およびＣ１のデータを訂正する
。訂正装置８７は入力された反転・非反転状態変化検出
器８０およびＡＮＤ回路８３の信号によりシフトレジス
タ７９のＣ１およびＤ１のデータを訂正する。この誤り
訂正装置１４の訂正動作につき説明する。

【００３７】訂正装置８５は、ＡＮＤ回路８４の出力が
“１”、すなわちシフトシフトレジスタ７９の基準位置
であるＣ１とその２ビット前のＡ１との出力が“１”で
、かつ反転・非反転状態変化検出器８０が基準位置Ｃ１
に対応するＣ２で、信号（ｈ）と信号（ｉ）の関係で反
転状態が変化し、その後の１０ビット以内で再度極性の
反転が無いことが検出された場合（反転・非反転状態変
化検出器８０の出力は“１”）、訂正回路８５によって
Ｂ１のデータを“１”に訂正する。これは図３に示す１
ビット誤りの場合である。

【００３８】また、ＡＮＤ回路８２の出力が“１”、す
なわちシフトシフトレジスタ７９の基準位置であるＣ１
とその１ビット後のＤ１の出力が“１”で、かつ反転・
非反転状態変化検出器８０が基準位置Ｃ１に対応するＣ
２で反転状態が変化し、その後の１０ビット以内で極性
の反転が再度有ることが検出された場合（反転・非反転
状態変化検出器８０の出力は“０”）、訂正回路８６に
よってＢ１のデータを“１”に、そしてＣ１のデータを
“０”に訂正する。これは図４に示す２ビット誤りの場
合である。

【００３９】同様にして、ＡＮＤ回路８３の出力が“１
”、すなわちシフトシフトレジスタ７９の基準位置であ
るＣ１とその１ビット前のＢ１の出力が“１”で、かつ
反転・非反転状態変化検出器８０が基準位置Ｃ１に対応
するＣ２で反転状態が変化し、その後の１０ビット以内
で極性の反転が再度有ることが検出された場合（反転・
非反転状態変化検出器８０の出力は“０”）、訂正回路
８７によってＤ１のデータを“１”に、そしてＣ１のデ
ータを“０”に訂正する。これは図５に示す２ビット誤
りの場合である。次にこのように構成された誤り訂正動
作を説明する。図３（ａ）から（ｅ）は従来例の図１０
（ａ）から（ｅ）と同じである。磁気テープＴＰには、
従来と変わらずＰＲ（１，０，−１）プリコーディング
を行った図３（ｂ）のディジタル信号が記録されている
。

【００４０】再生時、磁気ヘッド１は磁気テープから記
録されているディジタル信号を再生し等化装置２に出力
する。等化装置２はその信号の符号間干渉の低減を行い
図３（ｃ）のような再生出力信号をアナログ加算器３、
１ビット遅延装置４、２ビット遅延装置１５に出力し、
１ビット遅延装置４は再生出力信号を１ビット遅延させ
アナログ加算器３に出力する。アナログ加算器３は等化
装置２からの信号と、１ビット遅延装置４からの等化装
置２からの信号を１ビット遅らせた信号をアナログ的に
加算してデータ識別装置５に出力する。ここでデータ識
別装置５により３値信号の“１”および“−１”を“１
”に、そして“０”を“０”に判定すれば図３（ｆ）の
再生記録信号が再生され、ＰＲ（１，０，−１）プリコ
ーダ１００に出力される。上記により一旦記録するとき
にＰＲ（１，０，−１）プリコーディングを行う前の信
号に戻す。

【００４１】そして１ビット遅延装置７および８、そし
てｍｏｄ２加算器によるＰＲ（１，０，−１）プリコー
ダ１００は、この２値データの再生記録信号の図３（ｆ
）を再びＰＲ（１，０，−１）プリコーディングを行い
再生記録信号の図３（ｇ）をアナログ減算器９および１
ビット遅延装置１０に出力する。さらに磁気記録・再生
系はＰＲ（１，−１）伝送路と見なせるので、１ビット
遅延装置１０とアナログ減算機９によるＰＲ（１，−１
）変換器１０１によりＰＲ（１，−１）変換を行い極性
比較装置１２および誤り訂正装置１４に出力する。 この一連の変換によりディジタル記録・再生系をディジ
タル的に行ったことになる。データ識別装置出力信号（
ｆ）に誤りがなければ、ＰＲ（１，−１）変換器１０１
の出力信号の図３（ｈ）は等化装置２の出力を３値検出
装置１１によってディジタルの３値信号にした再生記録
信号（ｉ）と完全に一致する。

【００４２】そして２ビット遅延装置１５は等化装置２
からの信号を２ビット遅延させて３値検出装置１１に出
力する。３値検出装置１１は２ビット遅延装置１５から
の信号をディジタルの３値信号にし極性比較装置１２お
よび極性判別装置１３に出力する。極性判別装置１３は
、３値検出装置１１から同極性の信号が“０”をはさん
で連続して現れた場合エラーを示す信号（ｊ）を誤り訂
正装置１４に出力する。極性比較装置１２はアナログ減
算機９と３値検出装置１１からの信号が異なった信号の
場合にエラーを示す信号（ｋ）を誤り訂正装置１４に出
力する。誤り訂正装置１４は極性比較装置１２と極性判
別装置１３からの信号を利用して誤りを訂正してディジ
タル信号処理部へ出力する。以上述べてきたようにＰＲ
（１，０，−１）方式において識別後の信号の符号の規
則性により１ビットあるいは２ビットの信号の誤りが訂
正が可能である。

【００４３】

【発明の効果】この発明によれば、ディジタル磁気記録
におけるパーシャルレスポンス（１，０，−１）方式に
おいて、再生時に荷再生識別されたデータの規則性を用
いて１ビットあるいは２ビットの孤立信号誤りの訂正が
できる。

【図面の簡単な説明】

【図１】この発明に係わるパーシャルレスポンス（１，
０，−１）方式の磁気再生装置の一実施例を示すブロッ
ク図である。

【図２】この発明に係わる磁気再生装置の一実施例の誤
り訂正装置を示すブロック図である。

【図３】この発明に係わる磁気再生装置の一実施例の誤
り訂正装置の動作を示す図である。

【図４】この発明に係わる磁気再生装置の一実施例の誤
り訂正装置の動作を示す図である。

【図５】この発明に係わる磁気再生装置の一実施例の誤
り訂正装置の動作を示す図である。

【図６】この発明に係わる磁気再生装置の一実施例の動
作を示す図である。

【図７】従来のパーシャルレスポンス（１，０，−１）
方式の磁気再生装置である。

【図８】従来のパーシャルレスポンス（１，０，−１）
方式の磁気再生装置の誤り訂正装置を示すブロック図で
ある。

【図９】従来の磁気再生装置の誤り訂正方式を示す図で
ある。

【図１０】従来の磁気再生装置の誤り訂正方式を示す図
である。

【図１１】従来の磁気再生装置の誤り訂正方式を示す図
である。

【図１２】従来の磁気再生装置の誤り訂正方式を示す図
である。

【符号の説明】

１　　　　磁気ヘッド ２　　　　等化装置 ３　　　　アナログ加算器 ４　　　　１ビット遅延装置 ５　　　　データ識別装置 １５　　　　２ビット遅延装置 １１　　　　３値検出装置 １２　　　　極性比較装置 １３　　　　データ識別装置 １４　　　　誤り訂正装置 １００　　　　パーシャルレスポンス（１，０，−１）
プリコーダ

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　記録媒体からディジタルの信号を受け
   とる再生手段と、前記再生手段から入力された信号を等
   化して出力する等化手段と、前記等化手段から入力され
   た３値のディジタル信号を２値のディジタル信号に識別
   する識別手段と、前記等化手段から入力された３値のデ
   ィジタル信号を所定の時間遅延させる遅延手段と、識別
   手段からの信号を、記録時に行ったプリコーダ変換およ
   び記録再生系と等価であるパーシャルレスポンス（１，
   −１）方式変換を行う変換手段と、遅延手段および変換
   手段からの信号により誤りを訂正する誤り訂正装置を備
   えたことを特徴とする磁気再生装置。