JPH0855435A

JPH0855435A - ディジタル信号磁気記録再生装置

Info

Publication number: JPH0855435A
Application number: JP19147894A
Authority: JP
Inventors: Hiroshi Tatsumi; 洋巽
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1994-08-15
Filing date: 1994-08-15
Publication date: 1996-02-27

Abstract

(57)【要約】【目的】ビットごとの復号において簡単な回路構成を
付加するだけで、複雑な誤り訂正装置を構成することな
く、高密度記録化に伴うＳ／Ｎの劣化に対するマージン
を大きくし、誤り率を改善する。【構成】ＡＧＣ回路８から出力される再生信号は、極
性判定回路９と３値検出回路１０とＰＬＬ回路１２に供
給される。ＡＧＣ回路８から出力される再生信号は、ロ
ーパスフィルタにより不要な帯域は十分カットされてい
るものとする。極性判定回路９により再生波形の進きを
検出し、再生信号の極性を判定する。この極性判定回路
９の出力と３値検出回路１０の出力、およびＰＬＬ回路
から出力されるクロックとが、さらにデータ識別装置１
１に供給される。データ識別装置１１では、それらの情
報を基にデータの復号を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル信号磁気記
録再生装置に関し、より詳細には、ディジタルビデオ信
号等のディジタル信号を磁気記録媒体に記録したものを
再生するのに好適なディジタル信号磁気記録再生装置に
関する。

【０００２】

【従来の技術】高密度ディジタル磁気記録にパーシャル
レスポンス方式の適用が各方面で試みられ、特にパーシ
ャルレスポンス（１,０,-１）方式［以下、ＰＲ(１,０,
-１)方式と記す］は直流成分がないこと、Ｓ／Ｎ比が良
いことなど、優れた特徴をもっているため、近年注目を
集めている。

【０００３】このことは、例えば、特開平１−１０２７
７７号公報及び特公昭５８−３４０００２号公報に記載
されている。また、高密度記録化には記録媒体の高性能
化が必要不可欠である。蒸着テープは高密度磁気記録に
適した媒体であるが、低域成分の記録再生が充分にでき
ない特性（低域欠損効果）を有する。しかも、回転ヘッ
ド及び回転トランスを使用する場合では、直流成分の伝
送が困難である。そこで、ＰＲ（１,０,-１）方式は、
この方式がもつ伝送系の周波数スペクトラムが直流成分
を持たないため、前記の蒸着テープが持つ低域欠損効果
や直流成分の伝送の問題を回避できる。さらに、ナイキ
スト周波数成分も持たないため、検出点でのＳ／Ｎ比も
改善される。

【０００４】前記特開平１−１０２７７７号公報では、
蒸着テープを用いた高密度磁気記録再生にＰＲ(１,０,-
１)方式を使用することを特徴としている。また、特公
昭５８−３４０００２号公報においても、高密度磁気記
録再生にＰＲ(１,０,-１)方式を適用した内容のもので
あるが、前記直流成分の伝送の問題を回避するために、
ＰＲ(１,０,-１）プリコード（１／(１−Ｄ²)）を行っ
た後、さらに１−Ｄの変換を行い、記録媒体に記録する
方式を採っている。ここで、Ｄは１ビット遅延を表す。
しかし、これらの従来技術は３値識別を行うため、記録
再生で起こるレベル変動によって誤りが発生するという
点や、高密度記録化に伴うＳ／Ｎの劣化によるマージン
について考慮されていない。

【０００５】図５及び図６は、磁気記録再生にＰＲ(１,
０,-１)方式を適用した場合の記録再生の原理を説明す
るための図で、図中、７１は入力端子、７２はディジタ
ル加算器、７３，７４は遅延素子、７５は記録アンプ、
７６ａ，７６ｂは磁気ヘッド、７７は磁気テープ、７８
は再生アンプ、７９は等化装置、８０はアナログ遅延素
子、８１はアナログ加算器、８２はＬＰＦ（ローパスフ
ィルタ）、８３は３値検出回路、８４はＰＬＬ（Phase
Locked Loop）回路、８５はデータ・ラッチ回路、８６
は出力端子である。

【０００６】ＰＲ(１,０,-１)方式は、再生時に信号を
識別できるようにするために、記録時に１／(１−Ｄ²）
のプリコーティングと呼ばれる変換を行ってから記録を
行う。図５において、端子７１には、ＤＣフリーやラン
レングス制限等の信号処理を行った後のディジタル信号
が供給される。この信号は、mod.２のディジタル加算器
７２（以下、mod.２加算器と略記する）に供給され、こ
のmod.２加算器７２の出力がディジタルの１ビット遅延
素子７３および７４を介してmod.２加算器７２に帰還さ
れている。このmod.２加算器７２から出力されるプリコ
ード信号は、記録回路７５により磁気ヘッド７６ａに最
適な記録電流が供給され、磁気テープ７７に記録され
る。

【０００７】再生では、磁気テープ７７に記録されてい
るディジタル信号は、磁気ヘッド７６ｂにより検出さ
れ、再生アンプ７８により信号処理可能なレベルまで増
幅される。磁気ヘッド７６は微分特性をもつため、ヘッ
ドと磁気テープにおける磁気記録再生の過程、すなわち
電磁変換系により１−Ｄの特性が実現される。しかし、
この電磁変換系での周波数特性が悪い、すなわち高域成
分の少ない系では、符号間干渉が離れた符号にまで生じ
る。そのため、等化装置７９が設けられ、該等化装置７
９にて高域補償され、電磁変換系の周波数特性が補正さ
れ、１−Ｄの特性が実現可能となる。

【０００８】さらに、等化装置７９の出力は、１ビット
のアナログ遅延素子８０を介した信号とともに、アナロ
グ加算器８１に供給される。これによって、１＋Ｄのエ
ンコードが行われ、上述の記録時に行うプリコードの特
性と前記電磁変換系の特性と合わせて、１／(１−Ｄ²)×(１−Ｄ)×(１＋Ｄ)＝１となり、伝達関数“１”の伝送が行われると共に、ＰＲ
(１,０,-１)方式の３値信号が形成される。

【０００９】アナログ加算器８１からの出力は、ベッセ
ルフィルタ等のＬＰＦ（ローパスフィルタ）８２により
帯域制限された後、３値検出回路８３により２値データ
に変換される。その後、この２値データはＰＬＬ回路８
４から抽出されたタイミング・クロックに従って、デー
タ・ラッチ回路８５によりラッチされ、記録データが復
号され、出力端子８６から出力される。

【００１０】図６は、従来の３値検出回路の構成図で、
図中、９１，９２は比較器、９３はＯＲ回路、９４は出
力端子である。図５のＬＰＦ８２より出力された再生信
号は、図６の３値検出回路において、比較器９１の非反
転端子と比較器９２の反転端子に入力され、比較器９１
では正のしきい値＋Ｔと比較され、比較器９２では負の
しきい値−Ｔとレベル比較が行われる。比較器９１と比
較器９２からの出力は、その後ＯＲ回路９３に入力され
る。その結果、＋Ｔ以上の信号と−Ｔ以下の信号は
“１”、それ以外は“０”と判定されたディジタル・デ
ータが出力端子９４から出力される。このしきい値は、
通常、波形の振幅の約１／２に設定される。

【００１１】図７(ａ)〜(ｆ）は、従来の３値検出回路
におけるアナログの再生波形からディジタル・データが
得られる過程について説明するためのタイミングチャー
トである。いま、図７（ａ）に示す再生信号が３値検出
回路内の比較器９１と比較器９２に供給されているもの
とする。図７（ａ）に示す再生信号の振幅が正のしきい
値＋Ｔより大きい時は“１”、小さい時は“０”となる
正レベル信号（図７(ｂ)）と、負のしきい値−Ｔより小
さい時は“１”、大きい時は“０”となる負レベル信号
（図７(ｃ)）が、前記比較器９１と比較器９２から出力
される。正レベル信号（図７(ｂ)）と負レベル信号（図
７(ｃ)）の論理和により合成された検出データ（図７
(ｄ)）は、検出データ（図７(ｄ)）と同期した同期クロ
ック（図７(ｅ)）によりデータ・ラッチされて復号デー
タ（図７(ｆ)）が得られる。

【００１２】

【発明が解決しようとする課題】以上のような従来方式
によるディジタル磁気記録検出装置では、３値検出回路
において基準となる正負のしきい値（±Ｔ）と識別点で
の再生信号とのレベル比較のみでデータを検出している
ため、いわゆるアイパターンの開口率を上げて、ノイズ
のマージンを大きくとる必要がある。また、ジッタ成分
の大きい系では同期クロックの時間軸方向のゆれも大き
くなるため、データをラッチする際の時間マージンが小
さくなる。すなわち、符号間干渉やジッタ成分が大きい
とその影響を受け、アイパターンの開口率が下がり、そ
の結果、誤り率が増加するという欠点があった。

【００１３】そこで、このビット復号による誤り率の劣
化を改善するために、“１”と“-１”は“０”を幾つ
かはさんで必ず交互に現れるという磁化反転の規則性を
利用して誤り訂正を行う方式も提案されている（例え
ば、特開平４−２４８１６９号公報参照）。この方式で
は、３値検出部において必要であるしきい値を通常レベ
ルで用いるしきい値±Ｔだけでなく、このしきい値±Ｔ
よりも少し低いレベルに設定されたもう一種類のしきい
値を設け、再生信号のレベル変動（急激な低下）を検出
している。さらに、“１”と“-１”は“０”を幾つか
はさんで必ず交互に現れるという規則性を利用するため
に、ＰＲ(１,０,-１）方式のビット復号後、さらにＰＲ
(１,０,-１）プリコーダとＰＲ(１,-１）変換器を必要
とし、誤り訂正を行うために“１”と“-１”の間に挟
む“０”の数が多くなると、ほぼ比例して回路規模が大
きくなるという問題点を有している。

【００１４】また、先の出願である特願平５−３３４１
６号による発明では、基本的なビット復号に差分回路を
設けた簡単な回路構成を付加するだけで、ビット復号の
性能を改善しようとしている。しかし、この方式では、
Ｓ／Ｎの劣化に対するマージンを大きく取れないという
欠点を有している。

【００１５】本発明は、このような実情に鑑みてなされ
たもので、ビットごとの復号において簡単な回路構成を
付加するだけで、複雑な誤り訂正装置を構成することな
く、高密度記録化に伴うＳ／Ｎの劣化に対するマージン
を大きくし、誤り率を改善するようにしたディジタル信
号磁気記録再生装置を提供することを目的とするもので
ある。

【００１６】

【課題を解決するための手段】本発明は、上記課題を解
決するために、（１）磁気記録媒体から磁気ヘッドによ
り検出された再生信号を、ある所定の正負のしきい値と
レベル比較して元のディジタル記録信号にビットごとに
復号するビット復号を有したディジタル信号磁気記録再
生装置において、ある所定の遅延時間を有する第一の遅
延素子と、該第一の遅延素子に供給される再生信号と、
前記第一の遅延素子から出力される出力信号とのレベル
の大小から再生信号の波形の極性を判定する極性判定回
路と、前記再生信号をある所定のしきい値とレベル比較
して３値データに変換する３値検出回路と、該３値検出
回路および前記極性判定回路から出力されるディジタル
信号とのタイミングを調整するための第二の遅延素子
と、前記３値検出回路および前記極性判定回路から出力
されるディジタル信号と再生信号に同期したクロックと
を基に、記録データの復号を行うデータ識別装置とを具
備すること、更には、（２）前記データ識別装置が、前
記３値検出回路および前記極性判定回路から出力される
ディジタル信号と再生信号に同期したクロックとを基
に、極大点でありかつ前記３値検出回路からの信号が
“１”である時、もしくは極小点でありかつ前記３値検
出回路からの信号が“-１”である時のみ“１”と判断
し、極大点でも極小点でもない時は、前記３値検出回路
から出力される信号が“１”あるいは“-１”であって
も“０”と判断すること、更には、（３）前記極性判定
回路は、アナログの遅延素子とアナログの減算器により
アナログの一階差分信号を形成し、該差分信号の３値レ
ベル変換により極性判定を行うことを特徴としたもので
ある。

【００１７】

【作用】前記構成を有する本発明のディジタル信号磁気
記録再生装置は、従来の３値検出回路における波形とし
きい値とのレベル比較のみでデータ検出を行うビット復
号に加えて、極性判定回路により波形の極大・極小点を
検出し、データ識別装置において、極大点の前後で検出
点での再生波形がしきい値（Ｔ）を越えても、あるいは
極小点の前後で検出点での再生波形がしきい値（-Ｔ）
よりも小さくても、“１”と判断せずに“０”と判断す
ることにより、前記３値検出回路でのしきい値を従来の
しきい値（±Ｔ）の最適値よりも小さく設定することが
でき、ノイズに対するマージンをあげることができるよ
うにするものである。

【００１８】

【実施例】実施例について、図面を参照して以下に説明
する。図１は、本発明によるディジタル信号磁気記録再
生装置の一実施例を説明するための構成図で、図中、１
は入力端子、２はプリコーダ、３は記録アンプ、４ａ，
４ｂは磁気ヘッド、５は磁気テープ、６は再生アンプ、
７は等化装置、８はＡＧＣ（Automatic Gain Control：
自動利得制御）回路、９は極性判定回路、１０は３値検
出回路、１１はデータ識別装置、１２はＰＬＬ（Phase
Locked Loop：位相同期ループ）回路、１３は出力端子
である。

【００１９】前記記録再生で起こる再生信号のレベル変
動による誤りの発生は、ＡＧＣ回路によりその影響を除
去でき、一般によく用いられている。本発明の実施例の
説明では、ＡＧＣ回路を含めて考える。図１において、
端子１からＡＧＣ回路８までの構成と、ＰＬＬ回路１２
は従来技術と同等であるので説明を省略し、それ以外の
回路構成について詳述する。ＡＧＣ回路８から出力され
る再生信号は、極性判定回路９と３値検出回路１０とＰ
ＬＬ回路１２に供給される。

【００２０】ここで、ＡＧＣ回路８から出力される再生
信号は、ベッセルフィルタ等のローパスフィルタによ
り、不要な帯域は十分カットされているものとする。極
性判定回路９により再生波形の傾きを検出し、再生信号
の極性を判定する。この極性判定回路９の出力と３値検
出回路１０の出力、およびＰＬＬ回路から出力されるク
ロックとが、さらにデータ識別装置１１に供給される。
データ識別装置１１では、それらの情報を基にデータの
復号を行う。

【００２１】次に、データ検出方式の動作原理を説明す
る。図２(ａ)〜(ｋ）は、検出点におけるアナログの再
生波形から復号データを得るまでの過程を示すタイミン
グチャートである。図２（ａ）に示す再生信号から正レ
ベル信号（図２(ｂ)）と負レベル信号（図２(ｃ)）を得
て、同期クロック（図２(ｄ)）のタイミングで検出デー
タ（図２(ｅ)）を得る手法は、従来の３値検出方式と同
じである。

【００２２】本発明では、極性判定回路により再生波形
が極大点であれば“１”、極大点でなければ“０”の２
値で表現される極大点信号（図２(ｉ)）と、極小点であ
れば“１”、極小点でなければ“０”の２値で表現され
る極小点信号（図２(ｊ)）が出力され、これらの情報と
前記検出データとから、データ識別装置１１により記録
データが復号される。ここで、図２（ａ）に示す再生信
号の振幅がノイズにより再生波形の点線で示す如く変化
したとすると、正レベル信号（図２(ｂ)）も図中の点線
で示すように、振幅が正のしきい値よりも大きい期間が
短くなるため時間マージンが減少し、“１”であるとこ
ろを“０”と誤ってしまう可能性が高くなる。

【００２３】そこで、本発明では、正負のしきい値を通
常定めている波形の振幅の約１／２よりもさらに下げて
（図中では±ＴＬ）ノイズに対する影響を抑え、“１”
と判断するための時間マージンをあげる手法を採る。し
かし、その場合、検出点での振幅が“０”となるべき所
が、ノイズによりしきい値を越える確率が増加する結
果、“０”であるところを“１”と誤る可能性が増加す
る。従って、上記手法により検出される検出データ（図
２(ｈ)）と極大点信号（図２(ｉ)）および極小点信号
（図２(ｊ)）とを用いて、波形が極大点であり、かつ波
形の振幅が正のしきい値（＋ＴＬ）より大きい時、ま
た、波形が極小点であり、かつ波形の振幅が負のしきい
値（-ＴＬ）より小さい時は“１”と判断するようにす
る。

【００２４】そして、それ以外の時、例えば、波形の振
幅が正のしきい値（＋ＴＬ）より大きくても、波形が極
大点でない時は“０”と判断する。また、逆に図２
（ｉ）の極大点信号の中の点線で示すように、誤って波
形が極大点であると見なしても波形の振幅が正のしきい
値（＋ＴＬ）より小さければ、同様に“０”と判断する
ように構成されたデータ識別装置１１により、正しい復
号データ（図２(ｋ)）を得ることができるようになる。

【００２５】図３は、図１に示す極性判定回路と３値検
出回路とデータ識別装置の具体的な回路構成図（実施例
１）で、図中、２１は入力端子、２２は第１の遅延素
子、２３は第２の遅延素子、２４はアナログ減算器、２
５は第２の３値レベル比較回路、２６は第１の３値レベ
ル比較回路、２７〜３０はラッチ回路、３１，３２はラ
ッチ回路、３３〜３６はＡＮＤ回路、３７はＯＲ回路、
３８は出力端子、３９は入力端子で、その他、図１と同
じ作用をする部分は同一の符号を付してある。

【００２６】入力端子２１には、ＰＲ(１,-１）の伝送
路、すなわち１−Ｄとなるように等化装置７により電磁
変換系の周波数特性が補正され、さらにＡＧＣ回路８に
よって再生信号の振幅変動を抑え、かつローパスフィル
タにより、不要な帯域が十分カットされた再生信号Ｘ
（ｎ）が供給されている。この再生信号Ｘ（ｎ）は、１
ビットの第１アナログ遅延素子２２とアナログ減算器２
４に供給され、第１の遅延素子２２からの出力Ｘ(n-1）
もアナログ減算器２４に供給されている。

【００２７】前記アナログ減算器２４からは、Ｘ（ｎ）
−Ｘ(n-1）の減算結果であるアナログ波形が出力され
る。このアナログ減算器からの出力波形を基に、再生信
号Ｘ(n-1）が増加中であるか減少中であるかを判断する
ために、第１の３値レベル比較回路２６に供給され、あ
る一定のしきい値（±Ｔｓ）とレベル比較された後、デ
ィジタル信号に変換される。

【００２８】この第１の３値レベル比較回路２６では、
上しきい値＋Ｔｓよりも大きい時には“１”、小さい時
には“０”となるディジタル信号Ｓｐと、下しきい値−
Ｔｓよりも小さい時には“１”、大きい時には“０”と
なるディジタル信号Ｓｍを出力する。すなわち、ディジ
タル信号Ｓｐは、再生信号(Ｘ(n-1)）が増加中である時
は“１”、それ以外の時は“０”となる。一方、ディジ
タル信号Ｓｍは、再生信号(Ｘ(n-1)）が減少中である時
は“１”、それ以外の時は“０”となる。

【００２９】第１の遅延素子２２からの出力Ｘ(n-1）
は、さらに第２の遅延素子２３に供給され、第２の遅延
素子２３からの出力は、前記第１の３値レベル比較器と
は別の第２の３値レベル比較回路２５に供給されてい
る。第２の３値レベル比較回路２５では、前記しきい値
±Ｔｓとは別のある一定のしきい値±Ｔとのレベル比較
が行われ、上しきい値＋Ｔよりも大きい時には“１”、
小さい時には“０”となるディジタル信号ＸＨを出力す
る。ここで、第２の遅延素子２３は、これらＳｐ，Ｓ
ｍ，ＸＨ，ＸＬのディジタル信号を基に正しいディジタ
ル信号を復号するために、Ｓｐ，ＳｍとＸＨ，ＸＬとの
タイミングを調整するためのものであり、遅延量として
は、１／２ビット前後の値で最適な値を選ぶと良い。

【００３０】第１の３値レベル比較回路２６、すなわ
ち、図１の極性判定回路９に相当からの出力Ｓｐ，Ｓｍ
と、第２の３値レベル比較回路２５の、すなわち図１の
３値検出回路１０に相当からの出力ＸＨ，ＸＬと、さら
にＰＬＬ回路１２から出力されるクロックとが、データ
識別装置１１に供給される。該データ識別装置１１は、
ラッチ回路とＡＮＤ回路とＯＲ回路とから構成され、Ｐ
ＬＬ回路１２から出力されるクロックは入力端子３９に
入力されている。前記各ディジタル信号ＸＬ，ＸＨ，Ｓ
ｐ，Ｓｍは、それぞれラッチ回路２７〜３０によりラッ
チされる。ラッチ回路２９によりラッチされた信号Ｓｐ
は、さらに後段のラッチ回路３１により１ビット遅れて
ラッチされる。ラッチ回路２９の出力とラッチ回路３１
の反転の出力がＡＮＤ回路３３に供給される。そして、
ラッチ回路２７からの出力ＸＬと前記ＡＮＤ回路３３か
らの出力がともにＡＮＤ回路３５に供給される。

【００３１】一方、ラッチ回路３０によりラッチされた
信号Ｓｍも同様に、後段のラッチ回路３２で１ビット遅
れてラッチされ、ラッチ回路３０の出力とラッチ回路３
２の反転の出力がＡＮＤ回路３４に供給される。そし
て、ラッチ回路２８からの出力ＸＨと前記ＡＮＤ回路３
４からの出力がＡＮＤ回路３６に供給されている。最後
にＡＮＤ回路３５の出力とＡＮＤ回路３６の出力がＯＲ
回路３７に供給されて、正しいディジタル信号がＯＲ回
路３７の出力端子３８から取り出される。以上のよう
に、極性判定回路９とデータ識別装置１１の簡単な回路
構成を付加するだけで、従来のビット復号よりも誤り率
が少ない信頼性の高いディジタル信号磁気記録再生装置
が実現できる。

【００３２】ＰＲ(１,-１）の伝送路（１−Ｄ）から出
力される信号は、磁化反転の相関を有するため、前記の
構成をそのまま利用できる。しかし、以上の構成は、Ｐ
Ｒ(１,０,-１)方式においても適用できる。すなわち、
ＰＲ(１,０,-１)方式の伝送路（１−Ｄ²）を（１−Ｄ）
と（１＋Ｄ）とに分け、（１−Ｄ）の伝送路はＰＲ(１,
-１）の伝送路と全く同じであるため、（１−Ｄ）まで
を前記実施例１の構成とすれば良い。そして、（１＋
Ｄ）は、その後、ディジタル的に処理を行えばよい。あ
るいは、ＰＲ(１,０,-１)方式は、データ系列を奇数列
と偶数列に分けると、二つのＰＲ(１,-１)方式の合成と
考えられるので、奇数列と偶数列とで別々に処理するこ
とによって（この場合、アナログ遅延素子１の遅延量は
２ビットになり、アナログ遅延素子２の遅延量は１ビッ
ト前後の値で最適な値を選べば良い）、前記実施例１の
構成を利用できる。

【００３３】図４は、図１に示す極性判定回路と３値検
出回路とデータ識別装置の他の具体的な回路構成図（実
施例２）で、図中、４１は入力端子、４２は第１の遅延
素子、４３は第２の遅延素子、４４は第３の遅延素子、
４５，４６はアナログ減算器、４７は第３の３値レベル
比較回路、４８は第２の３値レベル比較回路、４９は第
１の３値レベル比較回路、５０〜５５はラッチ回路、５
６〜５９はＡＮＤ回路、６０はＯＲ回路、６１は出力端
子、６２は入力端子で、その他、図１と同じ作用をする
部分は同一の符号を付してある。

【００３４】実施例１で述べたように、実施例２もＰＲ
(１,-１)方式においてもＰＲ(１,０,-１)方式において
も適用可能であるが、以下、ＰＲ(１,-１)方式を用いた
場合について説明する。図４の入力端子４１には、実施
例１で述べたように、ＰＲ(１,-１)方式の伝送路（１−
Ｄ）を満足するように、磁気ヘッドのｆ特が補正され、
かつ振幅変動が抑えられた再生信号Ｘ（ｎ）が供給され
ている。この再生信号Ｘ（ｎ）は、１ビットの第１のア
ナログ遅延素子４２と第２のアナログ遅延素子４３に縦
列接続されており、この再生信号Ｘ（ｎ）と第１のアナ
ログ遅延素子４２から出力されるＸ(n-1）は、アナログ
減算器４５に供給される。また、前記再生信号Ｘ(n-1）
と第２のアナログ遅延素子４３から出力されるＸ(n-2）
がアナログ減算器４６に供給される。アナログ減算器４
５からは、Ｘ（ｎ）−Ｘ(n-1）の減算結果であるアナロ
グ波形が出力され、アナログ減算器４６からは、Ｘ(n-
1)−Ｘ(n-2）の減算結果であるアナログ波形が出力され
る。

【００３５】アナログ減算器４５からの出力信号は、第
１の３値レベル比較回路４９と、アナログ減算器４６か
らの出力信号は第２の３値レベル比較回路４８に供給さ
れ、ある一定のしきい値（±Ｔｓ）とレベル比較された
後、ディジタル信号に変換される。第１の３値レベル比
較回路４９と第２の３値レベル比較回路４８からは、実
施例１で詳述したように、再生信号（Ｘ(n-1)）が増加
中である時は“１”で、それ以外の時は“０”となるデ
ィジタル信号Ｓｐ１，Ｓｐ２と、再生信号（Ｘ(n-1)）
が減少中である時は“１”で、それ以外の時は“０”と
なるディジタル信号Ｓｍ１，Ｓｍ２がそれぞれ出力され
る。再生信号（Ｘ(n-1)）は、さらに第３のアナログ遅
延素子４４を介して第３の３値レベル比較回路４７に入
力され、前記しきい値±Ｔｓとは別のしきい値±Ｔとレ
ベル比較される。

【００３６】その結果、再生信号Ｘ(n-1）が上しきい値
＋Ｔよりも大きい時は“１”、小さい時は“０”となる
ディジタル信号ＸＨと、再生信号Ｘ(n-1）が下しきい値
−Ｔよりも小さい時は“１”、大きい時は“０”となる
ディジタル信号ＸＬが出力される。ここで、第３のアナ
ログ遅延素子４４は、ディジタル信号ＸＨ，ＨＬとディ
ジタル信号Ｓｐ１，Ｓｍ１，Ｓｐ２，Ｓｍ２とのタイミ
ングを調整するものであり、遅延量としては１／２ビッ
ト前後の最適な値を選ぶと良い。

【００３７】次に、実施例２でのデコーダの構成につい
て説明する。ディジタル信号ＸＨ，ＸＬ，Ｓｐ１，Ｓｍ
１，Ｓｐ２，Ｓｍ２は、ＰＬＬ回路から抽出したクロッ
クのタイミングで、ラッチ回路５０〜５５によりそれぞ
れラッチされる。ラッチ回路５２によりラッチされたデ
ィジタル信号Ｓｐ２とラッチ回路５４によりラッチされ
たディジタル信号Ｓｍ１は、ＡＮＤ回路５６に供給され
る。ここでのＡＮＤ回路５６からのディジタル信号が、
“１”の時はその時刻での再生波形（Ｘ(n-1)）は極大
点であることを示し、“０”の時は極大点でないことを
示す。このＡＮＤ回路５６の出力とラッチ回路５０によ
りラッチされたディジタル信号ＸＨとが、さらにＡＮＤ
回路５８に供給される。

【００３８】一方、ラッチ回路５３によりラッチされた
ディジタル信号Ｓｍ２と、ラッチ回路５５によりラッチ
されたディジタル信号Ｓｐ１とがＡＮＤ回路５７に供給
される。ここでのＡＮＤ回路５７からのディジタル信号
は、“１”の時はその時刻での再生波形（Ｘ(n-1)）は
極小点であることを示し、“０”の時は極小点でないこ
とを示す。このＡＮＤ回路５７の出力とラッチ回路５１
によりラッチされたディジタル信号ＸＬとは、さらにＡ
ＮＤ回路５９に供給される。そして最後に、ＡＮＤ回路
５８の出力とＡＮＤ回路５９の出力がＯＲ回路６０に供
給されて、正しいディジタル信号がＯＲ回路６０の出力
端子６１から取り出される。

【００３９】以上のように、パーシャルレスポンス方式
において、３値のレベル比較によるビット復号を行うた
めの回路構成に加えて、差分検出による極性判定回路を
設け、極大・極小点の前後において波形の振幅がしきい
値を越えても、従来のビット復号では“１”と判断する
ところを“０”と訂正する機能をもったデータ識別装置
とを具備しているので、ノイズマージンが向上し、Ｓ／
Ｎ的にも有利となり、誤り率の改善を図ることができ
る。

【００４０】このように、本発明は、ＰＲ(１,-１)方式
やＰＲ(１,０,-１)方式の両方式にも適用でき、従来の
ビット復号に差分検出による極性判定回路とデータ識別
装置を付加するだけの簡単な構成により、波形の極大点
の前後で上しきい値（＋Ｔ）を越えても、あるいは波形
の極小点の前後で下しきい値（-Ｔ）よりも小さくて
も、“１”と判断せず“０”と判断するため、前記しき
い値（±Ｔ）を従来のビット復号における最適値よりも
小さく定めることができる。従って、高密度記録化に伴
うＳ／Ｎの劣化によるノイズに対するマージンが向上す
るため、従来方式でのビット復号よりもさらにＳ／Ｎ的
に有利となる。なお、前記極性判定回路や前記３値検出
回路は、アナログ回路以外にＡ／Ｄコンバータやサンプ
ル・ホールドなどのディジタル回路によっても簡単に構
成できる。

【００４１】

【発明の効果】以上の説明から明らかなように、本発明
によれば、ＰＲ(１,-１)方式やＰＲ(１,０,-１)方式の
ビット復号に差分検出による極性判定回路とデータ識別
装置を付加するだけの簡単な構成で、ＰＲ(１,-１)方式
やＰＲ(１,０,-１)方式の単純なビット復号よりもＳ／
Ｎ的に有利となり、誤り率を改善することができる。

【図面の簡単な説明】

【図１】本発明によるディジタル磁気記録再生装置の一
実施例を説明するための構成図である。

【図２】本発明におけるアナログや再生波形から復号デ
ータを得るまでの過程を示すタイミングチャートであ
る。

【図３】図１における極性判定回路と３値検出回路とデ
ータ識別装置の具体的な回路構成を示すブロック図であ
る。

【図４】図１における極性判定回路と３値検出回路とデ
ータ識別装置の具体的な回路構成を示すブロック図であ
る。

【図５】ＰＲ(１,０,-１)方式を適用した従来方式によ
るディジタル磁気記録再生装置の構成を示すブロック図
である。

【図６】従来のビット復号に使用する３値検出回路の回
路構成を示すブロック図である。

【図７】従来のアナログ再生波形から復号データを得る
もので過程を示すタイミングチャートである。

【符号の説明】

１…入力端子、２…プリコーダ、３…記録アンプ、４
ａ，４ｂ…磁気ヘッド、５…磁気テープ、６…再生アン
プ、７…等化装置、８…ＡＧＣ（Automatic Gain Contr
ol：自動利得制御）回路、９…極性判定回路、１０…３
値検出回路、１１…データ識別装置、１２…ＰＬＬ（Ph
ase Locked Loop：位相同期ループ）回路、１３…出力
端子、２１…入力端子、２２…第１の遅延素子、２３…
第２の遅延素子、２４…アナログ減算器、２５…第２の
３値レベル比較回路、２６…第１の３値レベル比較回
路、２７，２８，２９，３０…ラッチ回路、３１，３２
…ラッチ回路、３３，３４，３５，３６…ＡＮＤ回路、
３７…ＯＲ回路、３８…出力端子、３９…入力端子。

Claims

【特許請求の範囲】

【請求項１】磁気記録媒体から磁気ヘッドにより検出
された再生信号を、ある所定の正負のしきい値とレベル
比較して元のディジタル記録信号にビットごとに復号す
るビット復号を有したディジタル信号磁気記録再生装置
において、ある所定の遅延時間を有する第一の遅延素子
と、該第一の遅延素子に供給される再生信号と、前記第
一の遅延素子から出力される出力信号とのレベルの大小
から再生信号の波形の極性を判定する極性判定回路と、
前記再生信号をある所定のしきい値とレベル比較して３
値データに変換する３値検出回路と、該３値検出回路お
よび前記極性判定回路から出力されるディジタル信号と
のタイミングを調整するための第二の遅延素子と、前記
３値検出回路および前記極性判定回路から出力されるデ
ィジタル信号と再生信号に同期したクロックとを基に、
記録データの復号を行うデータ識別装置とを具備するこ
とを特徴とするディジタル信号磁気記録再生装置。
【請求項２】前記データ識別装置が、前記３値検出回
路および前記極性判定回路から出力されるディジタル信
号と再生信号に同期したクロックとを基に、極大点であ
りかつ前記３値検出回路からの信号が“１”である時、
もしくは極小点でありかつ前記３値検出回路からの信号
が“-１”である時のみ“１”と判断し、極大点でも極
小点でもない時は、前記３値検出回路から出力される信
号が“１”あるいは“-１”であっても“０”と判断す
ることを特徴とする請求項１記載のディジタル信号磁気
記録再生装置。
【請求項３】前記極性判定回路は、アナログの遅延素
子とアナログの減算器によりアナログの一階差分信号を
形成し、該差分信号の３値レベル変換により極性判定を
行うことを特徴とする請求項１記載のディジタル信号磁
気記録再生装置。