JPS63116525A - 符号変換装置 - Google Patents

符号変換装置

Info

Publication number
JPS63116525A
JPS63116525A JP26222986A JP26222986A JPS63116525A JP S63116525 A JPS63116525 A JP S63116525A JP 26222986 A JP26222986 A JP 26222986A JP 26222986 A JP26222986 A JP 26222986A JP S63116525 A JPS63116525 A JP S63116525A
Authority
JP
Japan
Prior art keywords
output
disparity
level
circuit
inverting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26222986A
Other languages
English (en)
Inventor
Akira Iketani
池谷 章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP26222986A priority Critical patent/JPS63116525A/ja
Publication of JPS63116525A publication Critical patent/JPS63116525A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル信号の記録に用いて好適なる3値
符号を実現するための符号変換装置に関する。
従来の技術 従来、良く知られている3値符号の一つとして3B−2
T符号がある。s B −2T符号では、3ビット(B
、、B2.B、)(Bi(i=1−3):2値)を、3
1\′− それぞれが3値をとる2つのシンボル(T1+T2)に
変換することにより得られる。
0.1  :2進値 M、Z、P :3値レベル ×   :無関係な値 第1表に示す3B−2T符号を生成するだめの符号変換
テーブルより明らかなように、3ビット(B1+ B2
 r B3)  よりなる8通りのビットパターンに対
し、2シンボル(T+ l T2 )よりなる9通りの
シンボルパターンのうちから8通りを選んで一対−に対
応させる。このようにすることで、3ビットのビットパ
ターンに対して、2シンボルのシンボルパターンを一意
に決定できる。
1ビットの長さをTbとすると、3B 2T変換後の1
シンボルの長さTsは、 Ts= 1.6(=3/2)Tb となる。したがって、ビット周波数fb(−1/Tb)
に対してシンボル周波数fs(−1/Ts)−2/3f
bとなり、3B−2T符号の周波数帯域はビット周波数
の2/3に減少する。
この結果、3B−2T符号においては、雑音電力が減少
するとともにシンボル長Tsもビット長Tbより犬にな
るため、ピークシフトやジッタなどの時間軸変動に対し
ても強くなるという2値打号に対する利点を有している
6 ベーン 発明が解決しようとする問題点 以上示したように、3B−2T符号は理論的には優れた
符号であるが、次のような重大な問題点のために、高密
度記録には用いられない。
(1)  セルフクロック機能がない。
(2)直流成分がある。
(3)誤り伝搬が生じる。
セルフクロック機能とは、クロック情報を別に記録する
のではなく、再生信号のレベル変化情報そのものからク
ロックを抽出する機能である。したがって、3 B−2
7符号のように長期間レベル変化が生じないことが多い
符号にはセルフクロック機能はない。
3B−2T符号は直流成分を含むので、ディジタルVT
Rにおけるロータリートランスのように、低周波成分を
遮断する特性を有する系を通して情報を伝送する場合に
は、記録および再生波形ともに歪んでしまう。この結果
、再生時のシンボル誤り率は著しく劣化する。
通常、ディジタル画像データは8ビットで表わ6ページ される。したがって、3B−2T符号における3ビット
が2つの画像データにまたかることがある。
このような場合、再生時のシンボル誤りが2T−3B変
換により3ビットの誤りになり、結果的に2つの画像デ
ータに誤りが及ぶ。
問題点を解決するための手段 本発明は、4ビットのデータ語を保持する第1の保持手
段と、前記保持手段の出力の4ビットを入力とし、この
4ビットに対応するそれぞれが3値をとる3つのシンボ
ルに変換する変換手段と、前記変換手段の出力の3シン
ボルのそれぞれについて第1のレベルを第3のレベルに
反転し、第3のレベルを第1のレベルに反転するレベル
反転手段と、前記変換手段の出力と前記レベル反転手段
の出力を切り換える第1のスイッチと、3値シンボルの
第1のレベルに−112のレベルに0゜第3のレベルに
+1を割り当て、前記変換手段の出力の3シンボルに関
するこのレベル値の和で定義するディスパリティ−を生
成するディスパリティ−生成手段と、前記ディスパリテ
ィ−生成手段7ページ の出力の極性を反転する極性反転手段と、前記ディスパ
リティ−生成手段の出力と前記極性反転手段の出力を切
り換える第2のスイッチと、前記第2のスイッチの出力
を累積加算するための加算器と、前記加算器の出力を保
持する第2の保持手段と、前記ディスパリティ−生成手
段の出力と前記第2の保持手段の出力がともに正または
ともに負の場合にのみ前記第1のスイッチは前記極性反
転手段の出力を選択し、かつ前記第2のスイッチは前記
極性反転手段の出力を選択する切り換え信号を生成する
切り換え信号生成手段と、前記第1のスイッチの出力を
3値波形に変換する波形変換手段を備えることを特徴と
する。
作用 3つの3値シンボル(T1 + T21 T5 )  
よりなる3値パターンの組み合わせ数は33=27通り
ある。
したがって、3つの3値シンボルのパターン[2−16
通りの4ビットパターン(B1.B2.B5゜B4)に
少なくとも一対一に対応でき、4B−3T変換が可能で
ある。したがって、8ピツトよりなる画像データを2つ
の4ビットのデータ語に分割すれば、1シンボル誤りが
2つの画像データの誤りに波及すると言う従来の問題点
を完全に解決できる。さらに、本発明では27通りある
3シンボルのパターンを組み合わせ、ディスパリティ−
の累積加算値が決して発散させないように、組み合わせ
たシンボルパターンを選択して用いることで直流成分の
ない3値打号を構成でき、しがも2値打号よりも最高周
波数を低くできる。
実施例 それぞれが3値をとる3シンボルよりなるシンボルパタ
ーンの数は35=27通りある。ここで、3値打号にお
ける第1のレベル(2)K−11!2のレベ濱Z)に○
、第3のレベル(駒に+1を割り当てるとき、3シンボ
ルよりなるシンボルパターンの各シンボルに関する前記
レベル和を、そのシンボルパターンのディスパリティ−
と呼ぶ。例えば、(T1 + T2 r T5 ) =
 (P+ L P)なるシンボルパターンのディスパリ
ティ−は(+1)+(−1)+(+1)=+1となる。
9 ベーン このようにシンボルパターンに関するディスパリティ−
を定義するとき、順次記録してゆくシンボルパターンの
ディスパリティ−の累積加算値が発散しなければ、記録
したシンボルパターン系列には、直流成分は含まれない
。逆に言うならば、記録スるシンボルパターンの系列に
おけるディスハリティーの累積加算値を発散しないよう
に制御できれば、直流成分を含まない3値打号を構成で
きる。
本発明では、ディスパリティ−が零のシンボルパターン
は4ビットのデータに一対一に対応させ、ディスパリテ
ィ−が非零のシンボルパターンに関しては、第1のレベ
ル(2)を第3のレベル(P)に反転し、第3のレベル
(P)を第1のレベル(2)に反転させて得られるシン
ボルパターン(以降、裏パターンと呼ぶ)と−組にして
4ビットのデーター語に対応させる。例えば、ディスパ
リティ−が−1である( T1+ T2 + T5 )
 −(Pr Mr M)  なるシンボルパターンは、
その裏パターンであるディスパリティ−が+1である(
 T 1r T2 + T5 ) −(Mr P+ P
)と1 Q ベーン 組み合わせる。
この結果、既に記録したシンボルパターンのディスパリ
ティ−の累積加算値の極性と逆極性のディスパリティ−
を有するシンボルパターンを選択して記録すれば、ディ
スパリティ−の累積加算値は発散せず、したがって、記
録したシンボル系列には直流成分は含1れない。
ディスハリティ一二〇のシンボルパターンニ関しては、
何の制御を行わなくともディスパリティ−の累積加算値
が発散することはないので、4ビットのデータに一対一
に対応させることができる。
(以下余白) 11 ヘー。
第2表 DP:ディスパリティ− ×:無関係 第2表に、このような基準で組み合わせたシンボルパタ
ーンの組み合わせを示す。第2表に見られるように、組
み合わせ総数は16あり、4ビットのデータにもれなく
対応できる。なお、第2表には、ディスパリティー−〇
のシンボルパターンのうち3シンボルすべてが第2のレ
ベル(勾であるシンボルパターンは含まれていない。こ
のようなシンボルパターンが連続すると、セルフクロッ
ク機能が得られなくなるからである。3シンボルすべて
が第1のレベル(8)または、第3のレベル(P)であ
るシンボルパターンに関しては、ディスパリティ−の累
積加算値の制御により、例えばすべてが第3のレベルの
シンボルパターンが続くことはないので、ことさら除外
する必要は力い。
第2表に示すようにシンボルパターンを組み合わせるこ
とにより、同一シンボルの連続数を有限に保ち、かつ、
ディスパリティ−の累積加算値の発散を防ぐように制御
できる。次に、この16組のシンボルパターンに対して
、直流成分を除去しつつ4B−3’l’変換を行うため
の回路構成につい13ヘーノ で図面を用いて説明する。
図に4B−3’I’変換符変換口路のブロック図を示す
。図において、保持回路1は入力の4ビットを保持し、
その出力は符号変換回路2に送られる。
符号変換回路2では入力の4ビットに対応する3シンボ
ルを生成する。
符号変換回路2で生成する各シンボルは、3つのレベル
を互いに区別し得る2ビットで表すものとする。例えば
、第1のレベル(駒を01.第2のレベル(4を00お
よび11.第3のレベル(乃を10に定める。このよう
に3シンボルのシンボルパターンのそれぞれが2ビット
で表わされるので、符号変換回路2は合計6ビット出力
する。
符号変換回路2の並列3シンボル出力はパラレル−シリ
アル変換(P/S )回路3で直列の3シンボルに変換
する。この結果、パラレル−シリアル変換回路3の出力
には、各シンボルのレベルを表す前記2ビットが順次現
れる。
パラレル−シリアル変換回路3の出力は、スイッチ4と
反転回路6にそれぞれ送られる。反転口14 ベーン 路5はパラレル−シリアル変換回路3の出力の2ビット
のそれぞれの否定を求める回路であり、反転回路6の出
力の2ビットはスイッチ4に送られる〇 一方、符号変換回路2では3シンボルよりなるシンボル
パターンと共にこのシンボルパターンに関するディスパ
リティ−をも生成する。このディスパリティ−の値は、
ディスパリティ−の累積加算値を保持する保持回路6の
出力と併せて、反転制御回路7へ送られる。反転制御回
路7は、ディスパリティ−の累積加算値の極性とディス
パリティ−の極性が等しい時には0.異なる場合には1
となる反転制御信号Yを出力する。
スイッチ4は反転制御信号Yの値が0のときにはパラレ
ル−シリアル変換回路3の出力を選択し、反転制御信号
Yの値が1の時は反転回路5の出力を選択する。同じく
、スイッチ8は反転制御信号Yの値が0のときは符号変
換回路2からのディスパリティ−の値を選択し、反転制
御信号Yの値が1のときは、符号変換回路2からのディ
スパリテ16  l−−: イーの値の極性を反転させる極性反転回路9の出力を選
択する。スイッチ8の出力は、保持回路6の出力と加算
器10で加算され、3シンボルのシンボルパターンを送
出し終った後に、保持回路6に保持される。
すなわち、反転制御信号Yが○のときは、符号変換回路
2の出力に現れるシンボルパターンをそのまま送出する
と共に、このシンボルパターンのディスハリティーもそ
のままディスパリティ−の累積加算値に加える。逆に、
反転制御信号Yが1のときは、符号変換回路2の出力に
現れるシンボルパターンの裏パターンを送出するので、
ディスハリティーの累積加算値に加えるディスパリティ
−の値も反転させる。
スイッチ4の出力に現れる、それぞれ2ビットで表わさ
れる3値シンボルは、2値/3値変換回路11で入力の
2ビットに対応する3値レベルに変換されて記録される
。以」二足したように、本発明は非常に簡単な回路で直
流成分を含まない4B−3T実現できる。
発明の効果 本発明は、従来の3値打号に関する、高密度記録への応
用を困難にしていた欠点を除去し、通常用いられる2値
符号よりも高密度記録に適した性能を有する新たな3値
打号を、非常に小さな回路規模で実現することを可能に
した。本発明は、ディジタルVTRのみならず、光ディ
スクやディジタルオーディオ等、記録媒体や記録する信
号を問わず有効であり、実用上の効果は非常に大きい。
なお、本明細書では4B−37を例に説明したが、一般
の直流成分を含まない3値打号の構成にも応用できるこ
とは言うまでもない。また、実施例の回路構成は汎用の
論理回路を用いることを前提にしているが、3値論理の
回路でもほとんど同様に実現できる。
【図面の簡単な説明】
図は本発明を実現するための回路構成の一実施例を表わ
すブロック図である。 1.6・・・・・・保持回路、2・・・・・・符号変換
回路、3・・・・・・バラレルーンリアル変換回路、4
,8・・・・・・ス17 ヘー。 イソチ、6・・・・・・反転回路、7・・・・・・反転
制御回路、9・・・・・・極性反転回路、1o・・・・
・・加算器、11・・川・2値/3値変換回路。

Claims (1)

    【特許請求の範囲】
  1. 4ビットのデータ語を保持する第1の保持手段と、前記
    保持手段の出力の4ビットを入力とし、この4ビットに
    対応するそれぞれが3値をとる3つのシンボルに変換す
    る変換手段と、前記変換手段の出力の3シンボルのそれ
    ぞれについて第1のレベルを第3のレベルに反転し、第
    3のレベルを第1のレベルに反転するレベル反転手段と
    、前記変換手段の出力と前記レベル反転手段の出力を切
    り換える第1のスイッチと、3値シンボルの第1のレベ
    ルに−1、第2のレベルに0、第3のレベルに+1を割
    り当て、前記変換手段の出力の3シンボルに関するこの
    レベル値の和で定義するディスパリティーを生成するデ
    ィスパリティー生成手段と、前記ディスパリティー生成
    手段の出力の極性を反転する極性反転手段と、前記ディ
    スパリティー生成手段の出力と前記極性反転手段の出力
    を切り換える第2のスイッチと、前記第2のスイッチの
    出力を累積加算するための加算器と、前記加算器の出力
    を保持する第2の保持手段と、前記ディスパリティー生
    成手段の出力と前記第2の保持手段の出力がともに正ま
    たはともに負の場合にのみ前記第1のスイッチは前記極
    性反転手段の出力を選択し、かつ前記第2のスイッチは
    前記極性反転手段の出力を選択する切り換え信号を生成
    する切り換え信号生成手段と、前記第1のスイッチの出
    力を3値波形に変換する波形変換手段を備えることを特
    徴とする符号変換装置。
JP26222986A 1986-11-04 1986-11-04 符号変換装置 Pending JPS63116525A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26222986A JPS63116525A (ja) 1986-11-04 1986-11-04 符号変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26222986A JPS63116525A (ja) 1986-11-04 1986-11-04 符号変換装置

Publications (1)

Publication Number Publication Date
JPS63116525A true JPS63116525A (ja) 1988-05-20

Family

ID=17372868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26222986A Pending JPS63116525A (ja) 1986-11-04 1986-11-04 符号変換装置

Country Status (1)

Country Link
JP (1) JPS63116525A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02118989A (ja) * 1988-10-27 1990-05-07 Nec Corp 読出し専用メモリ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02118989A (ja) * 1988-10-27 1990-05-07 Nec Corp 読出し専用メモリ回路

Similar Documents

Publication Publication Date Title
JPH0544206B2 (ja)
GB2098432A (en) Consecutive identical digit suppression system
JPH0519332B2 (ja)
JPS62250748A (ja) 符号変換装置
JPH0127510B2 (ja)
US4496934A (en) Encoding and decoding systems for binary data
JPS6226102B2 (ja)
KR950006085B1 (ko) 부호변조장치
US4502036A (en) Encoding and decoding systems for binary data
RU2145447C1 (ru) Схема вычисления величины постоянного тока для использования в цифровой системе записи и воспроизведения
JP2002539706A (ja) 変換がパリティ反転であるようなnビット・ソースワードから対応するmビット・チャネルワードへのエンコーディング及びその逆を行うデコーディング
JPS63116525A (ja) 符号変換装置
JPS6367025A (ja) 符号変換装置
US3623078A (en) Information handling system especially for magnetic recording and reproducing of digital data
JP3613689B2 (ja) 情報変換装置
Hareedy et al. A new family of constrained codes with applications in data storage
JPH0480576B2 (ja)
JPH0537389A (ja) デイジタル変調装置
JP3190687B2 (ja) 磁気記録媒体を用いたビデオ装置用信号記録装置
JP3011436B2 (ja) ディジタル信号変調方式
JPS60114053A (ja) 符号変換方式
JP2713011B2 (ja) 情報変換方法および情報記録装置・情報再生装置
KR100752880B1 (ko) 정보를 코딩/디코딩하는 방법 및 장치
JPH09130273A (ja) データ検出回路
JPH0877712A (ja) ディジタル信号処理方法およびその装置