KR20170000897A - 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치 - Google Patents

표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20170000897A
KR20170000897A KR1020150089922A KR20150089922A KR20170000897A KR 20170000897 A KR20170000897 A KR 20170000897A KR 1020150089922 A KR1020150089922 A KR 1020150089922A KR 20150089922 A KR20150089922 A KR 20150089922A KR 20170000897 A KR20170000897 A KR 20170000897A
Authority
KR
South Korea
Prior art keywords
control signal
timing control
level
signal
data
Prior art date
Application number
KR1020150089922A
Other languages
English (en)
Other versions
KR102362877B1 (ko
Inventor
김성준
이용재
임경화
편기현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150089922A priority Critical patent/KR102362877B1/ko
Priority to US14/995,690 priority patent/US9953609B2/en
Publication of KR20170000897A publication Critical patent/KR20170000897A/ko
Application granted granted Critical
Publication of KR102362877B1 publication Critical patent/KR102362877B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 패널 구동 장치는 실효치 계산부, 데이터 구동부 및 게이트 구동부를 포함한다. 실효치 계산부는 영상 데이터 및 클럭 신호를 포함하는 표시 신호로부터 클럭 신호를 복원하는 복원 타이밍을 제어하기 위한 제1 복원 타이밍 제어 신호를 수신하고, 제1 복원 타이밍 제어 신호의 실효치를 계산하여 제2 복원 타이밍 제어 신호를 출력한다. 데이터 구동부는 표시 신호를 수신하고, 실효치 계산부로부터 제2 복원 타이밍 제어 신호를 수신하며, 제2 복원 타이밍 제어 신호에 따라 표시 신호로부터 클럭 신호를 복원하고, 영상 데이터를 기초로 하는 데이터 신호를 표시 패널의 데이터 라인으로 출력한다. 게이트 구동부는 표시 패널의 게이트 라인으로 게이트 신호를 출력한다. 따라서, 표시 장치의 표시 품질을 향상시킬 수 있다.

Description

표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치{DISPLAY PANEL DRIVING APPARATUS, METHOD OF DRIVING DISPLAY PANEL USING THE SAME AND DISPLAY APPARATUS HAVING THE SAME}
본 발명은 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치에 관한 것으로, 더욱 상세하게는 클럭 신호를 복원하는 데이터 구동부를 포함하는 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치에 관한 것이다.
액정 표시 장치와 같은 표시 장치는 표시 패널 및 표시 패널 구동 장치를 포함한다.
상기 표시 패널은 게이트 라인, 데이터 라인 및 화소를 포함한다.
상기 표시 패널 구동 장치는 상기 게이트 라인을 구동하는 게이트 구동부, 상기 데이터 라인을 구동하는 데이터 구동부, 및 상기 게이트 구동부 및 상기 데이터 구동부의 타이밍을 제어하는 타이밍 제어부를 포함한다.
상기 타이밍 제어부는 상기 게이트 구동부로 수직 개시 신호 및 제1 클럭 신호를 출력한다. 또한, 상기 타이밍 제어부는 상기 데이터 구동부로 영상 데이터, 수평 개시 신호 및 제2 클럭 신호를 출력한다. 여기서, 상기 타이밍 제어부는 상기 영상 데이터 및 상기 제2 클럭 신호를 포함하는 표시 신호를 하나의 라인을 통해 상기 데이터 구동부로 전송할 수 있다. 이 경우, 상기 데이터 구동부는 상기 표시 신호로부터 상기 제2 클럭 신호를 복원한다. 상기 데이터 구동부는 상기 표시 신호로부터 상기 제2 클럭 신호를 복원하는 타이밍을 제어하기 위한 복원 타이밍 제어 신호에 따라 상기 표시 신호로부터 상기 제2 클럭 신호를 복원한다. 예를 들면, 상기 데이터 구동부는 상기 복원 타이밍 제어 신호가 로우 레벨일 때 상기 표시 신호로부터 상기 제2 클럭 신호를 복원할 수 있다.
하지만, 상기 복원 타이밍 제어 신호에 왜곡이 발생하거나 글리치(glitch)가 발생하는 경우, 상기 데이터 구동부가 상기 복원 타이밍 제어 신호의 하이 레벨 및 로우 레벨을 그릇되게 인지할 수 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 장치의 표시 품질을 향상시킬 수 있는 표시 패널 구동 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 패널 구동 장치를 이용한 표시 패널 구동 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 표시 패널 구동 장치를 포함하는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널 구동 장치는 실효치 계산부, 데이터 구동부 및 게이트 구동부를 포함한다. 상기 실효치 계산부는 영상 데이터 및 클럭 신호를 포함하는 표시 신호로부터 상기 클럭 신호를 복원하는 복원 타이밍을 제어하기 위한 제1 복원 타이밍 제어 신호를 수신하고, 상기 제1 복원 타이밍 제어 신호의 실효치를 계산하여 제2 복원 타이밍 제어 신호를 출력한다. 상기 데이터 구동부는 상기 표시 신호를 수신하고, 상기 실효치 계산부로부터 상기 제2 복원 타이밍 제어 신호를 수신하며, 상기 제2 복원 타이밍 제어 신호에 따라 상기 표시 신호로부터 상기 클럭 신호를 복원하고, 상기 영상 데이터를 기초로 하는 데이터 신호를 표시 패널의 데이터 라인으로 출력한다. 상기 게이트 구동부는 상기 표시 패널의 게이트 라인으로 게이트 신호를 출력한다.
본 발명의 일 실시예에 있어서, 상기 실효치 계산부는 레퍼런스 시간마다 상기 제1 복원 타이밍 제어 신호의 실효치를 계산할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널 구동 장치는 상기 제1 복원 타이밍 제어 신호의 왜곡을 검출하는 왜곡 검출부를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 실효치 계산부는 상기 제1 복원 타이밍 제어 신호에 왜곡이 발생하는 동안 상기 제1 복원 타이밍 제어 신호의 실효치를 계산할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 복원 타이밍 제어 신호는 제1 레벨로부터 상기 제1 레벨과 다른 제2 레벨로 천이하거나 상기 제2 레벨로부터 상기 제1 레벨로 천이할 수 있고, 상기 제2 복원 타이밍 제어 신호의 레벨이 상기 제2 레벨보다 상기 제1 레벨에 가까우면 상기 데이터 구동부는 상기 제2 복원 타이밍 제어 신호의 레벨이 상기 제1 레벨인 것으로 판단할 수 있고, 상기 제2 복원 타이밍 제어 신호의 레벨이 상기 제1 레벨보다 상기 제2 레벨에 가까우면 상기 데이터 구동부는 상기 제2 복원 타이밍 제어 신호의 레벨이 상기 제2 레벨인 것으로 판단할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널 구동 장치는 상기 제2 복원 타이밍 제어 신호 및 레퍼런스 전압을 비교하여 제3 복원 타이밍 제어 신호를 출력하는 비교부를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 복원 타이밍 제어 신호는 제1 레벨로부터 상기 제1 레벨과 다른 제2 레벨로 천이하거나 상기 제2 레벨로부터 상기 제1 레벨로 천이할 수 있고, 상기 레퍼런스 전압은 상기 제1 레벨 및 상기 제2 레벨의 중간값을 가질 수 있으며, 상기 제2 복원 타이밍 제어 신호의 레벨이 상기 레퍼런스 전압의 레벨에 비하여 상기 제1 레벨에 가까우면 상기 제3 복원 타이밍 제어 신호의 레벨은 상기 제1 레벨일 수 있고, 상기 제2 복원 타이밍 제어 신호의 레벨이 상기 레퍼런스 전압의 레벨에 비하여 상기 제2 레벨에 가까우면 상기 제3 복원 타이밍 제어 신호의 레벨은 상기 제2 레벨일 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널 구동 장치는 상기 제1 복원 타이밍 제어 신호의 왜곡을 검출하는 왜곡 검출부를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 실효치 계산부는 상기 제1 복원 타이밍 제어 신호에 왜곡이 발생하는 동안 상기 제1 복원 타이밍 제어 신호의 실효치를 계산할 수 있다.
본 발명의 일 실시예에 있어서, 상기 실효치 계산부 및 상기 비교부는 상기 데이터 구동부에 포함될 수 있다.
본 발명의 일 실시예에 있어서, 상기 실효치 계산부는 상기 데이터 구동부에 포함될 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 구동부는 상기 데이터 신호가 상기 데이터 라인으로 출력되지 않는 수직 블랭크 구간 동안 상기 표시 신호로부터 상기 클럭 신호를 복원할 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 구동부는, 상기 표시 신호로부터 상기 클럭 신호를 복원하는 클럭 복원부, 및 상기 클럭 신호에 따라 상기 표시 신호로부터 상기 영상 데이터를 복원하는 데이터 복원부를 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 표시 패널 구동 방법은 영상 데이터 및 클럭 신호를 포함하는 표시 신호로부터 상기 클럭 신호를 복원하는 복원 타이밍을 제어하기 위한 제1 복원 타이밍 제어 신호를 수신하는 단계, 상기 제1 복원 타이밍 제어 신호의 실효치를 계산하여 제2 복원 타이밍 제어 신호를 출력하는 단계, 상기 제2 복원 타이밍 제어 신호에 따라 상기 표시 신호로부터 상기 클럭 신호를 복원하는 단계, 상기 클럭 신호에 따라 상기 표시 신호로부터 상기 영상 데이터를 복원하는 단계, 상기 영상 데이터를 기초로 하는 데이터 신호를 표시 패널의 데이터 라인으로 출력하는 단계, 및 상기 표시 패널의 게이트 라인으로 게이트 신호를 출력하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 표시 패널 구동 방법은 상기 제1 복원 타이밍 제어 신호의 왜곡을 검출하는 단계를 더 포함할 수 있고, 상기 제2 복원 타이밍 제어 신호를 출력하는 단계는 상기 제1 복원 타이밍 제어 신호에 왜곡이 발생하는 동안 상기 제1 복원 타이밍 제어 신호의 실효치를 계산하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널 구동 방법은 상기 제2 복원 타이밍 제어 신호 및 레퍼런스 전압을 비교하여 제3 복원 타이밍 제어 신호를 출력하는 단계, 및 상기 제3 복원 타이밍 제어 신호에 따라 상기 표시 신호로부터 상기 클럭 신호를 복원하는 단계를 더 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 또 다른 실시예에 따른 표시 장치는 표시 패널 및 표시 패널 구동 장치를 포함한다. 상기 표시 패널은 게이트 라인, 데이터 라인 및 상기 게이트 라인 및 상기 데이터 라인에 전기적으로 연결되는 화소 전극을 포함한다. 상기 표시 패널 구동 장치는 영상 데이터 및 클럭 신호를 포함하는 표시 신호로부터 상기 클럭 신호를 복원하는 복원 타이밍을 제어하기 위한 제1 복원 타이밍 제어 신호를 수신하고 상기 제1 복원 타이밍 제어 신호의 실효치를 계산하여 제2 복원 타이밍 제어 신호를 출력하는 실효치 계산부, 상기 표시 신호를 수신하고 상기 실효치 계산부로부터 상기 제2 복원 타이밍 제어 신호를 수신하며 상기 제2 복원 타이밍 제어 신호에 따라 상기 표시 신호로부터 상기 클럭 신호를 복원하고 상기 영상 데이터를 기초로 하는 데이터 신호를 상기 표시 패널의 상기 데이터 라인으로 출력하는 데이터 구동부, 및 상기 표시 패널의 상기 게이트 라인으로 게이트 신호를 출력하는 게이트 구동부를 포함하는 표시 패널 구동 장치를 포함한다.
본 발명의 일 실시예에 있어서, 상기 제1 복원 타이밍 제어 신호는 제1 레벨로부터 상기 제1 레벨과 다른 제2 레벨로 천이하거나 상기 제2 레벨로부터 상기 제1 레벨로 천이할 수 있고, 상기 제2 복원 타이밍 제어 신호의 레벨이 상기 제2 레벨보다 상기 제1 레벨에 가까우면 상기 데이터 구동부는 상기 제2 복원 타이밍 제어 신호의 레벨이 상기 제1 레벨인 것으로 판단할 수 있고, 상기 제2 복원 타이밍 제어 신호의 레벨이 상기 제1 레벨보다 상기 제2 레벨에 가까우면 상기 데이터 구동부는 상기 제2 복원 타이밍 제어 신호의 레벨이 상기 제2 레벨인 것으로 판단할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널 구동 장치는 상기 제2 복원 타이밍 제어 신호 및 레퍼런스 전압을 비교하여 제3 복원 타이밍 제어 신호를 출력하는 비교부를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 복원 타이밍 제어 신호는 제1 레벨로부터 상기 제1 레벨과 다른 제2 레벨로 천이하거나 상기 제2 레벨로부터 상기 제1 레벨로 천이할 수 있고, 상기 레퍼런스 전압은 상기 제1 레벨 및 상기 제2 레벨의 중간값을 가질 수 있으며, 상기 제2 복원 타이밍 제어 신호의 레벨이 상기 레퍼런스 전압의 레벨에 비하여 상기 제1 레벨에 가까우면 상기 제3 복원 타이밍 제어 신호의 레벨은 상기 제1 레벨일 수 있고, 상기 제2 복원 타이밍 제어 신호의 레벨이 상기 레퍼런스 전압의 레벨에 비하여 상기 제2 레벨에 가까우면 상기 제3 복원 타이밍 제어 신호의 레벨은 상기 제2 레벨일 수 있다.
이와 같은 표시 패널 구동 장치, 이를 이용한 구동 방법 및 이를 포함하는 표시 장치에 의하면, 영상 데이터 및 클럭 신호를 포함하는 표시 신호로부터 상기 클럭 신호를 복원하는 복원 타이밍을 제어하기 위한 복원 타이밍 제어 신호에 왜곡이 발생하더라도 데이터 구동부는 복원 타이밍 제어 신호의 왜곡을 인지하지 않는다. 그러므로, 상기 데이터 구동부의 동작 오류를 방지할 수 있고, 이에 따라, 상기 데이터 구동부를 포함하는 표시 장치의 표시 품질을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 실효치 시간 제어 신호, 제1 복원 타이밍 제어 신호 및 제2 복원 타이밍 제어 신호를 나타내는 파형들도이다.
도 3은 도 1의 데이터 구동 회로부를 나타내는 블록도이다.
도 4는 도 1의 표시 패널 구동 장치에 의해 수행되는 표시 패널 구동 방법을 나타내는 순서도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 6은 도 5의 비교부를 나타내는 회로도이다.
도 7은 도 5의 실효치 시간 제어 신호, 제1 복원 타이밍 제어 신호, 제2 복원 타이밍 제어 신호 및 제3 복원 타이밍 제어 신호를 나타내는 파형들도이다.
도 8은 도 5의 데이터 구동 회로부를 나타내는 블록도이다.
도 9는 도 5의 표시 패널 구동 장치에 의해 수행되는 표시 패널 구동 방법을 나타내는 순서도이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 11은 도 10의 표시 패널 구동 장치에 의해 수행되는 표시 패널 구동 방법을 나타내는 순서도이다.
도 12는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 13은 도 12의 표시 패널 구동 장치에 의해 수행되는 표시 패널 구동 방법을 나타내는 순서도이다.
도 14는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 15는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 16은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 17은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
실시예 1
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 본 실시예에 따른 상기 표시 장치(100)는 표시 패널(110), 게이트 구동부(130), 데이터 구동부(140), 타이밍 제어부(150) 및 실효치 계산부(160)를 포함한다.
상기 표시 패널(110)은 상기 타이밍 제어부(150)로부터 제공되는 영상 데이터(DATA)를 기초로 하는 데이터 신호(DS)를 수신하여 영상을 표시한다. 예를 들면, 상기 영상 데이터(DATA)는 2차원 평면 영상 데이터일 수 있다. 이와 달리, 상기 영상 데이터(DATA)는 3차원 입체 영상을 표시하기 위한 좌안 영상 데이터 및 우안 영상 데이터를 포함할 수 있다.
상기 표시 패널(110)은 게이트 라인(GL)들, 데이터 라인(DL)들 및 복수의 화소(120)들을 포함한다. 상기 게이트 라인(GL)들은 제1 방향(D1)으로 연장하고 상기 제1 방향(D1)에 수직한 제2 방향(D2)으로 배열된다. 상기 데이터 라인(DL)들은 상기 제2 방향(D2)으로 연장하고 상기 제1 방향(D1)으로 배열된다. 각각의 상기 화소(120)들은 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)에 전기적으로 연결된 박막 트랜지스터(121), 상기 박막 트랜지스터(121)에 연결된 액정 캐패시터(123) 및 스토리지 캐패시터(125)를 포함한다.
상기 게이트 구동부(130), 상기 데이터 구동부(140), 상기 타이밍 제어부(150) 및 실효치 계산부(160)는 상기 표시 패널(110)을 구동하는 표시 패널 구동 장치로 정의될 수 있다.
상기 게이트 구동부(130)는 상기 타이밍 제어부(150)로부터 제공되는 수직 개시 신호(STV) 및 제1 클럭 신호(CLK1)에 응답하여 게이트 신호(GS)를 생성하고, 상기 게이트 신호(GS)를 상기 게이트 라인(GL)으로 출력한다.
상기 데이터 구동부(140)는 상기 타이밍 제어부(150)로부터 제공되는 수평 개시 신호(STH) 및 상기 타이밍 제어부(150)로부터 제공되는 표시 신호(DIS)에 포함된 제2 클럭 신호(CLK2)에 응답하여 상기 데이터 신호(DS)를 상기 데이터 라인(DL)으로 출력한다. 상기 데이터 구동부(140)는 상기 데이터 신호(DS)를 상기 데이터 라인(DL)으로 출력하는 적어도 하나 이상의 데이터 구동 집적 회로부(200)를 포함할 수 있다.
상기 타이밍 제어부(150)는 외부로부터 상기 영상 데이터(DATA) 및 제어 신호(CON)를 수신한다. 상기 제어 신호(CON)는 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 클럭 신호(CLK)를 포함할 수 있다. 상기 타이밍 제어부(150)는 상기 영상 데이터(DATA)를 상기 데이터 구동부(140)로 출력한다. 또한, 상기 타이밍 제어부(150)는 상기 수평 동기 신호(Hsync)를 이용하여 상기 수평 개시 신호(STH)를 생성한 후 상기 수평 개시 신호(STH)를 상기 데이터 구동부(140)로 출력한다. 또한, 상기 타이밍 제어부(150)는 상기 수직 동기 신호(Vsync)를 이용하여 상기 수직 개시 신호(STV)를 생성한 후 상기 수직 개시 신호(STV)를 상기 게이트 구동부(130)로 출력한다. 또한, 상기 타이밍 제어부(150)는 상기 클럭 신호(CLK)를 이용하여 상기 제1 클럭 신호(CLK1) 및 상기 제2 클럭 신호(CLK2)를 생성한 후, 상기 제1 클럭 신호(CLK1)를 상기 게이트 구동부(130)로 출력하고, 상기 제2 클럭 신호(CLK2)를 상기 데이터 구동부(140)로 출력한다. 여기서, 상기 타이밍 제어부(150)는 상기 영상 데이터(DATA) 및 상기 제2 클럭 신호(CLK2)를 포함하는 상기 표시 신호(DIS)를 상기 데이터 구동부(140)로 출력할 수 있다. 예를 들면, 상기 표시 신호(DIS)는 차동 신호(Differential Signal: DS)일 수 있고, 상기 제2 클럭 신호(CLK2)는 상기 영상 데이터(DATA)에 임베디드(embedded)될 수 있다.
또한, 상기 타이밍 제어부(150)는 제1 복원 타이밍 제어 신호(SFC1) 및 실효치 시간 제어 신호(RST)를 상기 실효치 계산부(160)로 출력한다. 상기 제1 복원 타이밍 제어 신호(SFC1)는 상기 데이터 구동부(140)가 상기 영상 데이터(DATA) 및 상기 제2 클럭 신호(CLK2)를 포함하는 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원하는 복원 타이밍을 제어하기 위한 신호일 수 있다. 예를 들면, 상기 제1 복원 타이밍 제어 신호(SFC1)가 하이(high) 레벨인 제1 레벨일 때 상기 데이터 구동부(140)는 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원할 수 있다. 이와 달리, 상기 제1 복원 타이밍 제어 신호(SFC1)가 로우(low) 레벨인 제2 레벨일 때 상기 데이터 구동부(140)는 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원할 수 있다. 그러므로, 상기 제1 복원 타이밍 제어 신호(SFC1)는 상기 제1 레벨로부터 상기 제2 레벨로 천이할 수 있다. 또한, 상기 제1 복원 타이밍 제어 신호(SFC1)는 상기 제2 레벨로부터 상기 제1 레벨로 천이할 수 있다. 상기 실효치 시간 제어 신호(RST)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 계산하는 구간, 주기 및 시간을 제어할 수 있다.
상기 실효치 계산부(160)는 상기 타이밍 제어부(150)로부터 상기 제1 복원 타이밍 제어 신호(SFC1) 및 상기 실효치 시간 제어 신호(RST)를 수신한다. 상기 실효치 계산부(160)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 계산하여 제2 복원 타이밍 제어 신호(SFC2)를 출력한다. 상기 실효치 계산부(160)는 상기 실효치 시간 제어 신호(RST)에 따라 레퍼런스 시간마다 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 계산할 수 있다.
도 2는 도 1의 상기 실효치 시간 제어 신호(RST), 상기 제1 복원 타이밍 제어 신호(SFC1) 및 상기 제2 복원 타이밍 제어 신호(SFC2)를 나타내는 파형들도이다.
도 1 및 2를 참조하면, 상기 실효치 계산부(160)는 상기 실효치 시간 제어 신호(RST)에 따라 레퍼런스 시간(T)마다 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 계산하여 상기 제2 복원 타이밍 제어 신호(SFC2)를 출력한다.
구체적으로, 상기 제1 복원 타이밍 제어 신호(SFC1)는 제1 레벨(LEVEL)로부터 상기 제1 레벨(LEVEL1)과 다른 제2 레벨(LEVEL2)로 천이할 수 있다. 또한, 상기 제1 복원 타이밍 제어 신호(SFC1)는 상기 제2 레벨(LEVEL2)로부터 상기 제1 레벨(LEVEL1)로 천이할 수 있다. 예를 들면, 상기 제1 레벨(LEVEL1)은 약 1.8 볼트일 수 있고, 상기 제2 레벨(LEVEL2)은 약 0 볼트일 수 있다. 따라서, 상기 제1 레벨(LEVEL1)은 하이(high) 레벨일 수 있고, 상기 제2 레벨(LEVEL2)은 로우(low) 레벨일 수 있다.
상기 제1 복원 타이밍 제어 신호(SFC1)에서는 왜곡이 발생할 수 있다. 그러므로, 상기 제1 복원 타이밍 제어 신호(SFC1)는 상기 레퍼런스 시간(T) 이내에 상기 제1 레벨(LEVEL1) 및 상기 제2 레벨(LEVEL) 사이에서 적어도 한 번 이상 스윙(swing)하거나 상기 제1 복원 타이밍 제어 신호(SFC1)에 글리치(glitch)가 발생할 수 있다. 예를 들면, 상기 제1 복원 타이밍 제어 신호(SFC1)의 왜곡은 상기 제1 복원 타이밍 제어 신호(SFC1)가 전달되는 라인, 및 상기 제1 복원 타이밍 제어 신호(SFC1)가 전달되는 라인 외의 다른 라인 사이의 커플링 또는 임피던스 부정합(mismatching)에 의해 발생할 수 있다. 또한, 상기 제1 복원 타이밍 제어 신호(SFC1)의 왜곡은 전원의 불안정에 의해 발생할 수 있다.
상기 실효치 계산부(160)는 상기 레퍼런스 시간(T)마다 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 계산하여 상기 제2 복원 타이밍 제어 신호(SFC2)를 출력한다. 그러므로, 상기 제2 복원 타이밍 제어 신호(SFC2)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 나타낸다. 따라서, 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 포함되어 있더라도 상기 제2 복원 타이밍 제어 신호(SFC2)는 상기 레퍼런스 시간(T)마다 직류 레벨을 가질 수 있다. 예를 들면, 도 2에 도시된 바와 같이, 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 발생하는 상기 레퍼런스 시간(T) 동안 상기 제2 복원 타이밍 제어 신호(SFC2)의 레벨은 약 1.5 볼트일 수 있다.
상기 데이터 구동부(140)는 상기 제2 복원 타이밍 제어 신호(SFC2)의 레벨이 상기 제2 레벨(LEVEL2)보다 상기 제1 레벨(LEVEL1)에 가까우면 상기 제2 복원 타이밍 제어 신호(SFC2)의 레벨을 상기 제1 레벨(LEVEL1)로 판단할 수 있다. 또한, 상기 데이터 구동부(140)는 상기 제2 복원 타이밍 제어 신호(SFC2)의 레벨이 상기 제1 레벨(LEVEL1)보다 상기 제2 레벨(LEVEL2)에 가까우면 상기 제2 복원 타이밍 제어 신호(SFC2)의 레벨을 상기 제2 레벨(LEVEL2)로 판단할 수 있다.
도 3은 도 1의 상기 데이터 구동 회로부(200)를 나타내는 블록도이다.
도 1 내지 3을 참조하면, 상기 데이터 구동 회로부(200)는 클럭 복원부(210), 데이터 복원부(220), 쉬프트 레지스터부(230), 직렬 병렬 변환부(240), 래치부(250), 디지털 아날로그 변환부(260) 및 버퍼부(270)를 포함한다.
상기 클럭 복원부(210)는 상기 영상 데이터(DATA) 및 상기 제2 클럭 신호(CLK2)를 포함하는 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다. 구체적으로, 상기 클럭 복원부(210)는 상기 데이터 구동부(140)가 상기 데이터 라인(DL)으로 상기 데이터 신호(DS)를 출력하지 않는 수직 블랭크 구간 동안 상기 제2 복원 타이밍 제어 신호(SFC2)에 따라 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다. 예를 들면, 상기 제2 복원 타이밍 제어 신호(SFC2)는 상기 수직 블랭크 구간 동안 로우 레벨을 가질 수 있다. 이와 달리, 상기 제2 복원 타이밍 제어 신호(SFC2)는 상기 수직 블랭크 구간 동안 하이 레벨을 가질 수 있다. 상기 클럭 복원부(210)는 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원하기 위해 위상 고정 루프(Phase Locked Loop: PLL) 회로 또는 지연 고정 루프(Delay Locked Loop: DLL) 회로를 포함할 수 있다.
상기 클럭 복원부(210)는 상기 제2 복원 타이밍 제어 신호(SFC2)의 레벨이 로우 레벨인 상기 제2 레벨(LEVEL2)보다 하이 레벨인 상기 제1 레벨(LEVEL1)에 가까우면 상기 제2 복원 타이밍 제어 신호(SFC2)의 레벨을 하이 레벨인 상기 제1 레벨(LEVEL1)로 판단할 수 있다. 또한, 상기 클럭 복원부(210)는 상기 제2 복원 타이밍 제어 신호(SFC2)의 레벨이 하이 레벨인 상기 제1 레벨(LEVEL1)보다 로우 레벨인 상기 제2 레벨(LEVEL2)에 가까우면 상기 제2 복원 타이밍 제어 신호(SFC2)의 레벨을 로우 레벨인 상기 제2 레벨(LEVEL2)로 판단할 수 있다. 상기 클럭 복원부(210)는 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원하여 상기 제2 클럭 신호(CLK2)를 상기 데이터 복원부(220)로 출력한다.
상기 데이터 복원부(220)는 상기 클럭 복원부(210)로부터 수신된 상기 제2 클럭 신호(CLK2)에 따라 상기 표시 신호(DIS)로부터 상기 영상 데이터(DATA)를 복원한다. 상기 데이터 복원부(220)는 상기 영상 데이터(DATA)를 상기 직렬 병렬 변환부(240)로 출력한다.
상기 직렬 병렬 변환부(240)는 상기 데이터 복원부(220)로부터 상기 영상 데이터(DATA)를 수신하고, 상기 영상 데이터(DATA)를 병렬로 변환하여 병렬 데이터(DATA1, ..., DATAk)를 출력한다.
상기 쉬프트 레지스터부(230)는 상기 수평 개시 신호(STH)를 쉬프트 시키면서 상기 병렬 데이터(DATA1, ..., DATAk)를 상기 래치부(250)로 제공한다.
상기 래치부(250)는 상기 병렬 데이터(DATA1, ..., DATAk)를 저장하고, 상기 병렬 데이터(DATA1, ..., DATAk)를 상기 디지털 아날로그 변환부(260)로 출력한다.
상기 디지털 아날로그 변환부(260)는 상기 래치부(250)로부터 상기 병렬 데이터(DATA1, ..., DATAk)를 수신하고, 상기 병렬 데이터(DATA1, ..., DATAk)를 아날로그 형태의 데이터로 변환하여 아날로그 데이터(ADATA1, ..., ADATAk)를 상기 버퍼부(270)로 출력한다.
상기 버퍼부(270)는 데이터 신호들(DS1, ..., DSk)을 상기 표시 패널(110)의 상기 데이터 라인(DL)들로 출력한다. 여기서, 상기 데이터 신호들(DS1, ..., DSk)은 도 1의 상기 데이터 신호(DS)들에 포함될 수 있다.
도 4는 도 1의 상기 표시 패널 구동 장치에 의해 수행되는 표시 패널 구동 방법을 나타내는 순서도이다.
도 1 내지 4를 참조하면, 상기 제1 복원 타이밍 제어 신호(SFC1)를 수신한다(단계 S110). 구체적으로, 상기 실효치 계산부(160)는 상기 타이밍 제어부(150)로부터 상기 제1 복원 타이밍 제어 신호(SFC1)를 수신한다.
상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 계산하여 상기 제2 복원 타이밍 제어 신호(SFC2)를 출력한다(단계 S120). 구체적으로, 상기 실효치 계산부(160)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 계산하여 상기 제2 복원 타이밍 제어 신호(SFC2)를 출력한다. 상기 실효치 계산부(160)는 상기 실효치 시간 제어 신호(RST)에 따라 상기 레퍼런스 시간(T)마다 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 계산할 수 있다. 따라서, 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 포함되어 있더라도 상기 제2 복원 타이밍 제어 신호(SFC2)는 상기 레퍼런스 시간(T)마다 직류 레벨을 가질 수 있다.
상기 제2 복원 타이밍 제어 신호(SFC2)에 따라 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다(단계 S130). 구체적으로, 상기 클럭 복원부(210)는 상기 영상 데이터(DATA) 및 상기 제2 클럭 신호(CLK2)를 포함하는 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다. 상기 클럭 복원부(210)는 상기 데이터 구동부(140)가 상기 데이터 라인(DL)으로 상기 데이터 신호(DS)를 출력하지 않는 상기 수직 블랭크 구간 동안 상기 제2 복원 타이밍 제어 신호(SFC2)에 따라 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다. 예를 들면, 상기 제2 복원 타이밍 제어 신호(SFC2)가 로우 레벨인 구간이 상기 수직 블랭크 구간일 수 있다. 이와 달리, 상기 제2 복원 타이밍 제어 신호(SFC2)가 하이 레벨인 구간이 상기 수직 블랭크 구간일 수 있다.
상기 클럭 복원부(210)는 상기 제2 복원 타이밍 제어 신호(SFC2)의 레벨이 로우 레벨인 상기 제2 레벨(LEVEL2)보다 하이 레벨인 상기 제1 레벨(LEVEL1)에 가까우면 상기 제2 복원 타이밍 제어 신호(SFC2)의 레벨을 하이 레벨인 상기 제1 레벨(LEVEL1)로 판단할 수 있다. 또한, 상기 클럭 복원부(210)는 상기 제2 복원 타이밍 제어 신호(SFC2)의 레벨이 하이 레벨인 상기 제1 레벨(LEVEL1)보다 로우 레벨인 상기 제2 레벨(LEVEL2)에 가까우면 상기 제2 복원 타이밍 제어 신호(SFC2)의 레벨을 로우 레벨인 상기 제2 레벨(LEVEL2)로 판단할 수 있다. 상기 클럭 복원부(210)는 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원하여 상기 제2 클럭 신호(CLK2)를 상기 데이터 복원부(220)로 출력한다.
상기 제2 클럭 신호(CLK2)에 따라 상기 표시 신호(DIS)로부터 상기 영상 데이터(DATA)를 복원한다(단계 S140). 구체적으로, 상기 데이터 복원부(220)는 상기 클럭 복원부(210)로부터 수신된 상기 제2 클럭 신호(CLK2)에 따라 상기 표시 신호(DIS)로부터 상기 영상 데이터(DATA)를 복원한다. 상기 데이터 복원부(220)는 상기 영상 데이터(DATA)를 상기 직렬 병렬 변환부(240)로 출력한다.
상기 영상 데이터(DATA)를 기초로 하는 상기 데이터 신호(DS)를 상기 표시 패널(110)의 상기 데이터 라인(DL)으로 출력한다(단계 S150). 구체적으로, 상기 직렬 병렬 변환부(240)는 상기 데이터 복원부(220)로부터 상기 영상 데이터(DATA)를 수신하고, 상기 영상 데이터(DATA)를 병렬로 변환하여 상기 병렬 데이터(DATA1, ..., DATAk)를 출력한다. 상기 쉬프트 레지스터부(230)는 상기 수평 개시 신호(STH)를 쉬프트 시키면서 상기 병렬 데이터(DATA1, ..., DATAk)를 상기 래치부(250)로 제공한다. 상기 래치부(250)는 상기 병렬 데이터(DATA1, ..., DATAk)를 저장하고, 상기 병렬 데이터(DATA1, ..., DATAk)를 상기 디지털 아날로그 변환부(260)로 출력한다. 상기 디지털 아날로그 변환부(260)는 상기 래치부(250)로부터 상기 병렬 데이터(DATA1, ..., DATAk)를 수신하고, 상기 병렬 데이터(DATA1, ..., DATAk)를 아날로그 형태의 데이터로 변환하여 상기 아날로그 데이터(ADATA1, ..., ADATAk)를 상기 버퍼부(270)로 출력한다. 상기 버퍼부(270)는 상기 데이터 신호들(DS1, ..., DSk)을 상기 표시 패널(110)의 상기 데이터 라인(DL)들로 출력한다. 여기서, 상기 데이터 신호들(DS1, ..., DSk)은 도 1의 상기 데이터 신호(DS)들에 포함될 수 있다.
상기 게이트 신호(GS)를 상기 표시 패널(110)의 상기 게이트 라인(GL)으로 출력한다(단계 S160). 구체적으로, 상기 게이트 구동부(130)는 상기 타이밍 제어부(150)로부터 제공되는 상기 수직 개시 신호(STV) 및 상기 제1 클럭 신호(CLK1)에 응답하여 상기 게이트 신호(GS)를 생성하고, 상기 게이트 신호(GS)를 상기 게이트 라인(GL)으로 출력한다. 따라서, 상기 표시 패널(110)에 상기 영상이 표시된다.
본 실시예에 따르면, 상기 데이터 구동부(140)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치인 상기 제2 복원 타이밍 제어 신호(SFC2)에 따라 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다. 그러므로, 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 포함되어 있더라도 상기 데이터 구동부(140)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 왜곡을 인지하지 않는다. 따라서, 상기 데이터 구동부(140)가 상기 제1 복원 타이밍 제어 신호(SFC1)의 하이 레벨을 로우 레벨로 인지하거나 상기 제1 복원 타이밍 제어 신호(SFC1)의 로우 레벨을 하이 레벨로 인지하는 오류를 방지할 수 있다. 그러므로, 상기 데이터 구동부(140)의 동작 오류를 방지할 수 있고, 이에 따라, 상기 표시 장치(100)의 표시 품질을 향상시킬 수 있다.
실시예 2
도 5는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
본 실시예에 따른 상기 표시 장치(300)는 이전의 실시예에 따른 도 1의 상기 표시 장치(100)와 비교하여 데이터 구동부(340) 및 비교부(180)를 제외하고는 실질적으로 동일하다. 따라서, 도 1과 동일한 부재는 동일한 참조 부호로 나타내고, 중복되는 상세한 설명은 생략될 수 있다.
상기 표시 장치(300)는 상기 표시 패널(110), 상기 게이트 구동부(130), 상기 데이터 구동부(340), 상기 타이밍 제어부(150), 상기 실효치 계산부(160) 및 상기 비교부(180)를 포함한다.
상기 게이트 구동부(130), 상기 데이터 구동부(340), 상기 타이밍 제어부(150), 상기 실효치 계산부(160) 및 상기 비교부(180)는 상기 표시 패널(110)을 구동하는 표시 패널 구동 장치로 정의될 수 있다.
상기 데이터 구동부(340)는 상기 타이밍 제어부(150)로부터 제공되는 상기 수평 개시 신호(STH) 및 상기 타이밍 제어부(150)로부터 제공되는 상기 표시 신호(DIS)에 포함된 상기 제2 클럭 신호(CLK2)에 응답하여 상기 데이터 신호(DS)를 상기 데이터 라인(DL)으로 출력한다. 상기 데이터 구동부(340)는 상기 데이터 신호(DS)를 상기 데이터 라인(DL)으로 출력하는 적어도 하나 이상의 데이터 구동 집적 회로부(400)를 포함할 수 있다.
상기 타이밍 제어부(150)는 상기 제1 복원 타이밍 제어 신호(SFC1) 및 상기 실효치 시간 제어 신호(RST)를 상기 실효치 계산부(160)로 출력한다. 상기 제1 복원 타이밍 제어 신호(SFC1)는 상기 데이터 구동부(340)가 상기 영상 데이터(DATA) 및 상기 제2 클럭 신호(CLK2)를 포함하는 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원하는 복원 타이밍을 제어하기 위한 신호일 수 있다. 예를 들면, 상기 제1 복원 타이밍 제어 신호(SFC1)가 하이(high) 레벨인 제1 레벨일 때 상기 데이터 구동부(340)는 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원할 수 있다. 이와 달리, 상기 제1 복원 타이밍 제어 신호(SFC1)가 로우(low) 레벨인 제2 레벨일 때 상기 데이터 구동부(340)는 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원할 수 있다. 그러므로, 상기 제1 복원 타이밍 제어 신호(SFC1)는 상기 제1 레벨로부터 상기 제2 레벨로 천이할 수 있다. 또한, 상기 제1 복원 타이밍 제어 신호(SFC1)는 상기 제2 레벨로부터 상기 제1 레벨로 천이할 수 있다. 상기 실효치 시간 제어 신호(RST)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 계산하는 구간, 주기 및 시간을 제어할 수 있다.
상기 실효치 계산부(160)는 상기 타이밍 제어부(150)로부터 상기 제1 복원 타이밍 제어 신호(SFC1) 및 상기 실효치 시간 제어 신호(RST)를 수신한다. 상기 실효치 계산부(160)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 계산하여 제2 복원 타이밍 제어 신호(SFC2)를 출력한다. 상기 실효치 계산부(160)는 상기 실효치 시간 제어 신호(RST)에 따라 레퍼런스 시간마다 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 계산할 수 있다.
상기 비교부(180)는 상기 실효치 계산부(160)로부터 상기 제2 복원 타이밍 제어 신호(SFC2)를 수신하고, 외부로부터 레퍼런스 전압(REFV)을 수신한다.
도 6은 도 5의 상기 비교부(180)를 나타내는 회로도이다.
도 5 및 6을 참조하면, 상기 비교부(180)는 상기 제2 복원 타이밍 제어 신호(SFC2) 및 상기 레퍼런스 전압(REFV)을 비교하여 제3 복원 타이밍 제어 신호(SFC3)를 출력한다. 구체적으로, 상기 제3 복원 타이밍 제어 신호(SFC3)는 상기 제2 복원 타이밍 제어 신호(SFC2)의 레벨이 상기 레퍼런스 전압(REFV) 이상이면 제1 레벨(LEVEL1)을 가질 수 있다. 또한, 상기 제3 복원 타이밍 제어 신호(SFC3)는 상기 제2 복원 타이밍 제어 신호(SFC2)의 레벨이 상기 레퍼런스 전압(REFV) 미만이면 제2 레벨(LEVEL2)을 가질 수 있다. 여기서, 상기 제3 복원 타이밍 제어 신호(SFC3)의 상기 제1 레벨(LEVEL1)은 상기 제1 복원 타이밍 제어 신호(SFC1)의 하이 레벨에 상응할 수 있고, 상기 제3 복원 타이밍 제어 신호(SFC3)의 상기 제2 레벨(LEVEL2)은 상기 제1 복원 타이밍 제어 신호(SFC1)의 로우 레벨에 상응할 수 있다. 예를 들면, 상기 제1 레벨(LEVEL1)은 약 1.8 볼트일 수 있고, 상기 제2 레벨(LEVEL2)은 약 0 볼트일 수 있으며, 상기 레퍼런스 전압(REFV)은 상기 제1 레벨(LEVEL1) 및 상기 제2 레벨(LEVEL2)의 중간값인 약 0.9 볼트일 수 있다.
도 7은 도 5의 상기 실효치 시간 제어 신호(RST), 상기 제1 복원 타이밍 제어 신호(SFC1), 상기 제2 복원 타이밍 제어 신호(SFC2) 및 상기 제3 복원 타이밍 제어 신호(SFC3)를 나타내는 파형들도이다.
도 5 내지 7을 참조하면, 상기 실효치 계산부(160)는 상기 실효치 시간 제어 신호(RST)에 따라 레퍼런스 시간(T)마다 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 계산하여 상기 제2 복원 타이밍 제어 신호(SFC2)를 출력한다.
구체적으로, 상기 제1 복원 타이밍 제어 신호(SFC1)는 상기 제1 레벨(LEVEL)로부터 상기 제1 레벨(LEVEL1)과 다른 상기 제2 레벨(LEVEL2)로 천이할 수 있다. 또한, 상기 제1 복원 타이밍 제어 신호(SFC1)는 상기 제2 레벨(LEVEL2)로부터 상기 제1 레벨(LEVEL1)로 천이할 수 있다. 예를 들면, 상기 제1 레벨(LEVEL1)은 약 1.8 볼트일 수 있고, 상기 제2 레벨(LEVEL2)은 약 0 볼트일 수 있다. 따라서, 상기 제1 레벨(LEVEL1)은 하이(high) 레벨일 수 있고, 상기 제2 레벨(LEVEL2)은 로우(low) 레벨일 수 있다.
상기 제1 복원 타이밍 제어 신호(SFC1)에서는 왜곡이 발생할 수 있다. 그러므로, 상기 제1 복원 타이밍 제어 신호(SFC1)는 상기 레퍼런스 시간(T) 이내에 상기 제1 레벨(LEVEL1) 및 상기 제2 레벨(LEVEL) 사이에서 적어도 한 번 이상 스윙(swing)할 수 있다. 예를 들면, 상기 제1 복원 타이밍 제어 신호(SFC1)의 왜곡은 상기 제1 복원 타이밍 제어 신호(SFC1)가 전달되는 라인, 및 상기 제1 복원 타이밍 제어 신호(SFC1)가 전달되는 라인 외의 다른 라인 사이의 커플링 또는 임피던스 부정합(mismatching)에 의해 발생할 수 있다. 또한, 상기 제1 복원 타이밍 제어 신호(SFC1)의 왜곡은 전원의 불안정에 의해 발생할 수 있다.
상기 실효치 계산부(160)는 상기 레퍼런스 시간(T)마다 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 계산하여 상기 제2 복원 타이밍 제어 신호(SFC2)를 출력한다. 그러므로, 상기 제2 복원 타이밍 제어 신호(SFC2)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 나타낸다. 따라서, 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 포함되어 있더라도 상기 제2 복원 타이밍 제어 신호(SFC2)는 상기 레퍼런스 시간(T)마다 직류 레벨을 가질 수 있다. 예를 들면, 도 7에 도시된 바와 같이, 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 발생하는 상기 레퍼런스 시간(T) 동안 상기 제2 복원 타이밍 제어 신호(SFC2)의 레벨은 약 1.5 볼트일 수 있다.
상기 비교부(180)는 상기 제2 복원 타이밍 제어 신호(SFC2) 및 상기 레퍼런스 전압(REFV)을 비교하여 상기 제3 복원 타이밍 제어 신호(SFC3)를 출력한다. 따라서, 상기 제3 복원 타이밍 제어 신호(SFC3)는 상기 제2 복원 타이밍 제어 신호(SFC2)의 레벨이 상기 레퍼런스 전압(REFV) 이상이면 상기 제1 레벨(LEVEL1)을 가질 수 있다. 또한, 상기 제3 복원 타이밍 제어 신호(SFC3)는 상기 제2 복원 타이밍 제어 신호(SFC2)의 레벨이 상기 레퍼런스 전압(REFV) 미만이면 상기 제2 레벨(LEVEL2)을 가질 수 있다.
도 8은 도 5의 상기 데이터 구동 회로부(400)를 나타내는 블록도이다.
도 5, 7 및 8을 참조하면, 상기 데이터 구동 회로부(400)는 클럭 복원부(410), 상기 데이터 복원부(220), 상기 쉬프트 레지스터부(230), 상기 직렬 병렬 변환부(240), 상기 래치부(250), 상기 디지털 아날로그 변환부(260) 및 상기 버퍼부(270)를 포함한다.
상기 클럭 복원부(410)는 상기 영상 데이터(DATA) 및 상기 제2 클럭 신호(CLK2)를 포함하는 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다. 구체적으로, 상기 클럭 복원부(410)는 상기 데이터 구동부(340)가 상기 데이터 라인(DL)으로 상기 데이터 신호(DS)를 출력하지 않는 수직 블랭크 구간 동안 상기 제3 클럭 복원 타이밍 제어 신호(SFC3)에 따라 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다. 예를 들면, 상기 제3 클럭 복원 타이밍 제어 신호(SFC3)는 상기 수직 블랭크 구간 동안 로우 레벨을 가질 수 있다. 이와 달리, 상기 제3 클럭 복원 타이밍 제어 신호(SFC3)는 상기 수직 블랭크 구간 동안 하이 레벨을 가질 수 있다. 상기 클럭 복원부(410)는 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원하기 위해 위상 고정 루프(Phase Locked Loop: PLL) 회로 또는 지연 고정 루프(Delay Locked Loop: DLL) 회로를 포함할 수 있다.
상기 데이터 복원부(220)는 상기 클럭 복원부(410)로부터 수신된 상기 제2 클럭 신호(CLK2)에 따라 상기 표시 신호(DIS)로부터 상기 영상 데이터(DATA)를 복원한다. 상기 데이터 복원부(220)는 상기 영상 데이터(DATA)를 상기 직렬 병렬 변환부(240)로 출력한다. 상기 직렬 병렬 변환부(240)는 상기 데이터 복원부(220)로부터 상기 영상 데이터(DATA)를 수신하고, 상기 영상 데이터(DATA)를 병렬로 변환하여 상기 병렬 데이터(DATA1, ..., DATAk)를 출력한다. 상기 쉬프트 레지스터부(230)는 상기 수평 개시 신호(STH)를 쉬프트 시키면서 상기 병렬 데이터(DATA1, ..., DATAk)를 상기 래치부(250)로 제공한다. 상기 래치부(250)는 상기 병렬 데이터(DATA1, ..., DATAk)를 저장하고, 상기 병렬 데이터(DATA1, ..., DATAk)를 상기 디지털 아날로그 변환부(260)로 출력한다. 상기 디지털 아날로그 변환부(260)는 상기 래치부(250)로부터 상기 병렬 데이터(DATA1, ..., DATAk)를 수신하고, 상기 병렬 데이터(DATA1, ..., DATAk)를 아날로그 형태의 데이터로 변환하여 상기 아날로그 데이터(ADATA1, ..., ADATAk)를 상기 버퍼부(270)로 출력한다. 상기 버퍼부(270)는 상기 데이터 신호들(DS1, ..., DSk)을 상기 표시 패널(110)의 상기 데이터 라인(DL)들로 출력한다. 여기서, 상기 데이터 신호들(DS1, ..., DSk)은 도 1의 상기 데이터 신호(DS)들에 포함될 수 있다.
도 9는 도 5의 상기 표시 패널 구동 장치에 의해 수행되는 표시 패널 구동 방법을 나타내는 순서도이다.
도 5 내지 9를 참조하면, 상기 제1 복원 타이밍 제어 신호(SFC1)를 수신한다(단계 S210). 구체적으로, 상기 실효치 계산부(160)는 상기 타이밍 제어부(150)로부터 상기 제1 복원 타이밍 제어 신호(SFC1)를 수신한다.
상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 계산하여 상기 제2 복원 타이밍 제어 신호(SFC2)를 출력한다(단계 S220). 구체적으로, 상기 실효치 계산부(160)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 계산하여 상기 제2 복원 타이밍 제어 신호(SFC2)를 출력한다. 상기 실효치 계산부(160)는 상기 실효치 시간 제어 신호(RST)에 따라 상기 레퍼런스 시간(T)마다 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 계산할 수 있다. 따라서, 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 포함되어 있더라도 상기 제2 복원 타이밍 제어 신호(SFC2)는 상기 레퍼런스 시간(T)마다 직류 레벨을 가질 수 있다.
상기 제2 복원 타이밍 제어 신호(SFC2) 및 상기 레퍼런스 전압(REFV)을 비교하여 상기 제3 복원 타이밍 제어 신호(SFC3)를 출력한다(단계 S230). 구체적으로, 상기 비교부(180)는 상기 제2 복원 타이밍 제어 신호(SFC2) 및 상기 레퍼런스 전압(REFV)을 비교하여 상기 제3 복원 타이밍 제어 신호(SFC3)를 출력한다. 따라서, 상기 제3 복원 타이밍 제어 신호(SFC3)는 상기 제2 복원 타이밍 제어 신호(SFC2)의 레벨이 상기 레퍼런스 전압(REFV) 이상이면 상기 제1 레벨(LEVEL1)을 가질 수 있다. 또한, 상기 제3 복원 타이밍 제어 신호(SFC3)는 상기 제2 복원 타이밍 제어 신호(SFC2)의 레벨이 상기 레퍼런스 전압(REFV) 미만이면 상기 제2 레벨(LEVEL2)을 가질 수 있다.
상기 제3 복원 타이밍 제어 신호(SFC3)에 따라 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다(단계 S240). 구체적으로, 상기 클럭 복원부(210)는 상기 영상 데이터(DATA) 및 상기 제2 클럭 신호(CLK2)를 포함하는 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다. 상기 클럭 복원부(210)는 상기 데이터 구동부(340)가 상기 데이터 라인(DL)으로 상기 데이터 신호(DS)를 출력하지 않는 상기 수직 블랭크 구간 동안 상기 제3 클럭 복원 타이밍 제어 신호(SFC3)에 따라 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다. 예를 들면, 상기 제3 클럭 복원 타이밍 제어 신호(SFC3)가 로우 레벨인 구간이 상기 수직 블랭크 구간일 수 있다. 이와 달리, 상기 제3 클럭 복원 타이밍 제어 신호(SFC3)가 하이 레벨인 구간이 상기 수직 블랭크 구간일 수 있다. 상기 클럭 복원부(210)는 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원하여 상기 제2 클럭 신호(CLK2)를 상기 데이터 복원부(220)로 출력한다.
상기 제2 클럭 신호(CLK2)에 따라 상기 표시 신호(DIS)로부터 상기 영상 데이터(DATA)를 복원한다(단계 S250). 구체적으로, 상기 데이터 복원부(220)는 상기 클럭 복원부(410)로부터 수신된 상기 제2 클럭 신호(CLK2)에 따라 상기 표시 신호(DIS)로부터 상기 영상 데이터(DATA)를 복원한다. 상기 데이터 복원부(220)는 상기 영상 데이터(DATA)를 상기 직렬 병렬 변환부(240)로 출력한다.
상기 영상 데이터(DATA)를 기초로 하는 상기 데이터 신호(DS)를 상기 표시 패널(110)의 상기 데이터 라인(DL)으로 출력한다(단계 S260). 구체적으로, 상기 직렬 병렬 변환부(240)는 상기 데이터 복원부(220)로부터 상기 영상 데이터(DATA)를 수신하고, 상기 영상 데이터(DATA)를 병렬로 변환하여 상기 병렬 데이터(DATA1, ..., DATAk)를 출력한다. 상기 쉬프트 레지스터부(230)는 상기 수평 개시 신호(STH)를 쉬프트 시키면서 상기 병렬 데이터(DATA1, ..., DATAk)를 상기 래치부(250)로 제공한다. 상기 래치부(250)는 상기 병렬 데이터(DATA1, ..., DATAk)를 저장하고, 상기 병렬 데이터(DATA1, ..., DATAk)를 상기 디지털 아날로그 변환부(260)로 출력한다. 상기 디지털 아날로그 변환부(260)는 상기 래치부(250)로부터 상기 병렬 데이터(DATA1, ..., DATAk)를 수신하고, 상기 병렬 데이터(DATA1, ..., DATAk)를 아날로그 형태의 데이터로 변환하여 상기 아날로그 데이터(ADATA1, ..., ADATAk)를 상기 버퍼부(270)로 출력한다. 상기 버퍼부(270)는 상기 데이터 신호들(DS1, ..., DSk)을 상기 표시 패널(110)의 상기 데이터 라인(DL)들로 출력한다. 여기서, 상기 데이터 신호들(DS1, ..., DSk)은 도 1의 상기 데이터 신호(DS)들에 포함될 수 있다.
상기 게이트 신호(GS)를 상기 표시 패널(110)의 상기 게이트 라인(GL)으로 출력한다(단계 S270). 구체적으로, 상기 게이트 구동부(130)는 상기 타이밍 제어부(150)로부터 제공되는 상기 수직 개시 신호(STV) 및 상기 제1 클럭 신호(CLK1)에 응답하여 상기 게이트 신호(GS)를 생성하고, 상기 게이트 신호(GS)를 상기 게이트 라인(GL)으로 출력한다. 따라서, 상기 표시 패널(110)에 상기 영상이 표시된다.
본 실시예에 따르면, 상기 데이터 구동부(340)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치인 상기 제2 복원 타이밍 제어 신호(SFC2)를 기초로 상기 제1 레벨(LEVEL1) 및 상기 제2 레벨(LEVEL2)을 가지는 상기 제3 복원 타이밍 제어 신호(SFC3)에 따라 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다. 그러므로, 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 포함되어 있더라도 상기 데이터 구동부(340)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 왜곡을 인지하지 않는다. 따라서, 상기 데이터 구동부(340)가 상기 제1 복원 타이밍 제어 신호(SFC1)의 하이 레벨을 로우 레벨로 인지하거나 상기 제1 복원 타이밍 제어 신호(SFC1)의 로우 레벨을 하이 레벨로 인지하는 오류를 방지할 수 있다. 그러므로, 상기 데이터 구동부(340)의 동작 오류를 방지할 수 있고, 이에 따라, 상기 표시 장치(300)의 표시 품질을 향상시킬 수 있다.
실시예 3
도 10은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
본 실시예에 따른 상기 표시 장치(500)는 이전의 실시예에 따른 도 1의 상기 표시 장치(100)와 비교하여 실효치 계산부(560)를 제외하고는 실질적으로 동일하다. 따라서, 도 1 내지 3과 동일한 부재는 동일한 참조 부호로 나타내고, 중복되는 상세한 설명은 생략될 수 있다.
상기 표시 장치(500)는 상기 표시 패널(110), 상기 게이트 구동부(130), 상기 데이터 구동부(140), 상기 타이밍 제어부(150) 및 상기 실효치 계산부(560)를 포함한다.
상기 게이트 구동부(130), 상기 데이터 구동부(140), 상기 타이밍 제어부(150) 및 상기 실효치 계산부(560)는 상기 표시 패널(110)을 구동하는 표시 패널 구동 장치로 정의될 수 있다.
상기 실효치 계산부(560)는 상기 타이밍 제어부(150)로부터 상기 제1 복원 타이밍 제어 신호(SFC1) 및 상기 실효치 시간 제어 신호(RST)를 수신한다. 상기 실효치 계산부(560)는 왜곡 검출부(561)를 포함할 수 있다. 상기 왜곡 검출부(561)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 왜곡을 검출한다. 예를 들면, 상기 왜곡 검출부(561)는 상기 실효치 시간 제어 신호(RST)에서 정의된 레퍼런스 시간마다 상기 제1 복원 타이밍 제어 신호(SFC1)가 상기 레퍼런스 시간 이내에서 적어도 한 번 이상 스윙하거나 상기 제1 복원 타이밍 제어 신호(SFC1)에 글리치(glitch)가 발생하는지 판단할 수 있다.
상기 실효치 계산부(560)는 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 발생하지 않는 구간에서는 상기 제1 복원 타이밍 제어 신호(SFC1)의 레벨과 실질적으로 동일한 레벨을 가지고 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 발생하는 구간에서는 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 가지는 제2 복원 타이밍 제어 신호(SFC2)를 출력한다.
도 10의 상기 실효치 시간 제어 신호(RST), 상기 제1 복원 타이밍 제어 신호(SFC1) 및 상기 제2 복원 타이밍 제어 신호(SFC2)를 나타내는 파형들도는 도 2의 상기 실효치 시간 제어 신호(RST), 상기 제1 복원 타이밍 제어 신호(SFC1) 및 상기 제2 복원 타이밍 제어 신호(SFC2)를 나타내는 파형들도와 실질적으로 동일하다.
도 11은 도 10의 상기 표시 패널 구동 장치에 의해 수행되는 표시 패널 구동 방법을 나타내는 순서도이다.
도 2, 3, 10 및 11을 참조하면, 상기 제1 복원 타이밍 제어 신호(SFC1)를 수신한다(단계 S310). 구체적으로, 상기 실효치 계산부(560)는 상기 타이밍 제어부(150)로부터 상기 제1 복원 타이밍 제어 신호(SFC1)를 수신한다.
상기 제1 복원 타이밍 제어 신호(SFC1)의 왜곡이 검출되는지 판단한다(단계 S320). 구체적으로, 상기 왜곡 검출부(561)는 상기 실효치 시간 제어 신호(RST)에서 정의된 상기 레퍼런스 시간마다 상기 제1 복원 타이밍 제어 신호(SFC1)가 상기 레퍼런스 시간 이내에서 적어도 한 번 이상 스윙하거나 상기 제1 복원 타이밍 제어 신호(SFC1)에 글리치(glitch)가 발생하는지 판단하여 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 발생하는지 판단한다.
상기 제1 복원 타이밍 제어 신호(SFC1)의 왜곡이 검출되지 않는 구간 동안 상기 제1 복원 타이밍 제어 신호(SFC1)의 레벨과 실질적으로 동일한 레벨을 가지는 상기 제2 복원 타이밍 제어 신호(SFC2)를 출력한다(단계 S330). 상기 제1 복원 타이밍 제어 신호(SFC1)의 왜곡이 검출되는 구간 동안 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 가지는 상기 제2 복원 타이밍 제어 신호(SFC2)를 출력한다. 따라서, 상기 제2 복원 타이밍 제어 신호(SFC2)는 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 발생하지 않는 구간에서는 상기 제1 복원 타이밍 제어 신호(SFC1)의 레벨과 실질적으로 동일한 레벨을 가지고 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 발생하는 구간에서는 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 가진다.
상기 제2 복원 타이밍 제어 신호(SFC2)에 따라 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다(단계 S350). 구체적으로, 상기 클럭 복원부(210)는 상기 영상 데이터(DATA) 및 상기 제2 클럭 신호(CLK2)를 포함하는 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다. 상기 클럭 복원부(210)는 상기 데이터 구동부(140)가 상기 데이터 라인(DL)으로 상기 데이터 신호(DS)를 출력하지 않는 상기 수직 블랭크 구간 동안 상기 제2 복원 타이밍 제어 신호(SFC2)에 따라 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다. 예를 들면, 상기 제2 복원 타이밍 제어 신호(SFC2)가 로우 레벨인 구간이 상기 수직 블랭크 구간일 수 있다. 이와 달리, 상기 제2 복원 타이밍 제어 신호(SFC2)가 하이 레벨인 구간이 상기 수직 블랭크 구간일 수 있다.
상기 클럭 복원부(210)는 상기 제2 복원 타이밍 제어 신호(SFC2)의 레벨이 로우 레벨인 상기 제2 레벨(LEVEL2)보다 하이 레벨인 상기 제1 레벨(LEVEL1)에 가까우면 상기 제2 복원 타이밍 제어 신호(SFC2)의 레벨을 하이 레벨인 상기 제1 레벨(LEVEL1)로 판단할 수 있다. 또한, 상기 클럭 복원부(210)는 상기 제2 복원 타이밍 제어 신호(SFC2)의 레벨이 하이 레벨인 상기 제1 레벨(LEVEL1)보다 로우 레벨인 상기 제2 레벨(LEVEL2)에 가까우면 상기 제2 복원 타이밍 제어 신호(SFC2)의 레벨을 로우 레벨인 상기 제2 레벨(LEVEL2)로 판단할 수 있다. 상기 클럭 복원부(210)는 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원하여 상기 제2 클럭 신호(CLK2)를 상기 데이터 복원부(220)로 출력한다.
상기 제2 클럭 신호(CLK2)에 따라 상기 표시 신호(DIS)로부터 상기 영상 데이터(DATA)를 복원한다(단계 S360). 구체적으로, 상기 데이터 복원부(220)는 상기 클럭 복원부(210)로부터 수신된 상기 제2 클럭 신호(CLK2)에 따라 상기 표시 신호(DIS)로부터 상기 영상 데이터(DATA)를 복원한다. 상기 데이터 복원부(220)는 상기 영상 데이터(DATA)를 상기 직렬 병렬 변환부(240)로 출력한다.
상기 영상 데이터(DATA)를 기초로 하는 상기 데이터 신호(DS)를 상기 표시 패널(110)의 상기 데이터 라인(DL)으로 출력한다(단계 S370). 구체적으로, 상기 직렬 병렬 변환부(240)는 상기 데이터 복원부(220)로부터 상기 영상 데이터(DATA)를 수신하고, 상기 영상 데이터(DATA)를 병렬로 변환하여 상기 병렬 데이터(DATA1, ..., DATAk)를 출력한다. 상기 쉬프트 레지스터부(230)는 상기 수평 개시 신호(STH)를 쉬프트 시키면서 상기 병렬 데이터(DATA1, ..., DATAk)를 상기 래치부(250)로 제공한다. 상기 래치부(250)는 상기 병렬 데이터(DATA1, ..., DATAk)를 저장하고, 상기 병렬 데이터(DATA1, ..., DATAk)를 상기 디지털 아날로그 변환부(260)로 출력한다. 상기 디지털 아날로그 변환부(260)는 상기 래치부(250)로부터 상기 병렬 데이터(DATA1, ..., DATAk)를 수신하고, 상기 병렬 데이터(DATA1, ..., DATAk)를 아날로그 형태의 데이터로 변환하여 상기 아날로그 데이터(ADATA1, ..., ADATAk)를 상기 버퍼부(270)로 출력한다. 상기 버퍼부(270)는 상기 데이터 신호들(DS1, ..., DSk)을 상기 표시 패널(110)의 상기 데이터 라인(DL)들로 출력한다. 여기서, 상기 데이터 신호들(DS1, ..., DSk)은 도 1의 상기 데이터 신호(DS)들에 포함될 수 있다.
상기 게이트 신호(GS)를 상기 표시 패널(110)의 상기 게이트 라인(GL)으로 출력한다(단계 S380). 구체적으로, 상기 게이트 구동부(130)는 상기 타이밍 제어부(150)로부터 제공되는 상기 수직 개시 신호(STV) 및 상기 제1 클럭 신호(CLK1)에 응답하여 상기 게이트 신호(GS)를 생성하고, 상기 게이트 신호(GS)를 상기 게이트 라인(GL)으로 출력한다. 따라서, 상기 표시 패널(110)에 상기 영상이 표시된다.
본 실시예에 따르면, 상기 데이터 구동부(140)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치인 상기 제2 복원 타이밍 제어 신호(SFC2)에 따라 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다. 그러므로, 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 포함되어 있더라도 상기 데이터 구동부(140)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 왜곡을 인지하지 않는다. 따라서, 상기 데이터 구동부(140)가 상기 제1 복원 타이밍 제어 신호(SFC1)의 하이 레벨을 로우 레벨로 인지하거나 상기 제1 복원 타이밍 제어 신호(SFC1)의 로우 레벨을 하이 레벨로 인지하는 오류를 방지할 수 있다. 그러므로, 상기 데이터 구동부(140)의 동작 오류를 방지할 수 있고, 이에 따라, 상기 표시 장치(500)의 표시 품질을 향상시킬 수 있다.
실시예 4
도 12는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
본 실시예에 따른 상기 표시 장치(600)는 이전의 실시예에 따른 도 10의 상기 표시 장치(500)와 비교하여 상기 비교부(180) 및 상기 데이터 구동부(340)를 제외하고는 실질적으로 동일하다. 또한, 본 실시예에 따른 상기 비교부(180)는 이전의 실시예에 따른 도 5의 상기 비교부(180)와 실질적으로 동일하고, 본 실시예에 따른 상기 데이터 구동부(340)는 이전의 실시예에 따른 도 5의 상기 데이터 구동부(340)와 실질적으로 동일하다. 따라서, 도 5 내지 8 및 10과 동일한 부재는 동일한 참조 부호로 나타내고, 중복되는 상세한 설명은 생략될 수 있다.
상기 표시 장치(600)는 상기 표시 패널(110), 상기 게이트 구동부(130), 상기 데이터 구동부(340), 상기 타이밍 제어부(150), 상기 실효치 계산부(560) 및 상기 비교부(180)를 포함한다.
상기 게이트 구동부(130), 상기 데이터 구동부(340), 상기 타이밍 제어부(150), 상기 실효치 계산부(560) 및 상기 비교부(180)는 상기 표시 패널(110)을 구동하는 표시 패널 구동 장치로 정의될 수 있다.
상기 실효치 계산부(560)는 상기 타이밍 제어부(150)로부터 상기 제1 복원 타이밍 제어 신호(SFC1) 및 상기 실효치 시간 제어 신호(RST)를 수신한다. 상기 실효치 계산부(560)는 상기 왜곡 검출부(561)를 포함할 수 있다. 상기 왜곡 검출부(561)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 왜곡을 검출한다. 예를 들면, 상기 왜곡 검출부(561)는 상기 실효치 시간 제어 신호(RST)에서 정의된 레퍼런스 시간마다 상기 제1 복원 타이밍 제어 신호(SFC1)가 상기 레퍼런스 시간 이내에서 적어도 한 번 이상 스윙하거나 상기 제1 복원 타이밍 제어 신호(SFC1)에 글리치(glitch)가 발생하는지 판단할 수 있다.
상기 실효치 계산부(560)는 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 발생하지 않는 구간에서는 상기 제1 복원 타이밍 제어 신호(SFC1)의 레벨과 실질적으로 동일한 레벨을 가지고 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 발생하는 구간에서는 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 가지는 상기 제2 복원 타이밍 제어 신호(SFC2)를 출력한다.
상기 비교부(180)는 상기 실효치 계산부(560)로부터 상기 제2 복원 타이밍 제어 신호(SFC2)를 수신하고, 외부로부터 상기 레퍼런스 전압(REFV)을 수신한다. 상기 비교부(180)는 상기 제2 복원 타이밍 제어 신호(SFC2) 및 상기 레퍼런스 전압(REFV)을 비교하여 상기 제3 복원 타이밍 제어 신호(SFC3)를 출력한다.
도 12의 상기 실효치 시간 제어 신호(RST), 상기 제1 복원 타이밍 제어 신호(SFC1), 상기 제2 복원 타이밍 제어 신호(SFC2) 및 상기 제3 복원 타이밍 제어 신호(SFC3)를 나타내는 파형들도는 도 7의 상기 실효치 시간 제어 신호(RST), 상기 제1 복원 타이밍 제어 신호(SFC1), 상기 제2 복원 타이밍 제어 신호(SFC2) 및 상기 제3 복원 타이밍 제어 신호(SFC3)를 나타내는 파형들도와 실질적으로 동일하다.
도 13은 도 12의 상기 표시 패널 구동 장치에 의해 수행되는 표시 패널 구동 방법을 나타내는 순서도이다.
도 7, 8, 12 및 13을 참조하면, 상기 제1 복원 타이밍 제어 신호(SFC1)를 수신한다(단계 S410). 구체적으로, 상기 실효치 계산부(560)는 상기 타이밍 제어부(150)로부터 상기 제1 복원 타이밍 제어 신호(SFC1)를 수신한다.
상기 제1 복원 타이밍 제어 신호(SFC1)의 왜곡이 검출되는지 판단한다(단계 S420). 구체적으로, 상기 왜곡 검출부(561)는 상기 실효치 시간 제어 신호(RST)에서 정의된 상기 레퍼런스 시간마다 상기 제1 복원 타이밍 제어 신호(SFC1)가 상기 레퍼런스 시간 이내에서 적어도 한 번 이상 스윙하거나 상기 제1 복원 타이밍 제어 신호(SFC1)에 글리치(glitch)가 발생하는지 판단하여 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 발생하는지 판단한다.
상기 제1 복원 타이밍 제어 신호(SFC1)의 왜곡이 검출되지 않는 구간 동안 상기 제1 복원 타이밍 제어 신호(SFC1)의 레벨과 실질적으로 동일한 레벨을 가지는 상기 제2 복원 타이밍 제어 신호(SFC2)를 출력한다(단계 S430). 상기 제1 복원 타이밍 제어 신호(SFC1)의 왜곡이 검출되는 구간 동안 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 가지는 상기 제2 복원 타이밍 제어 신호(SFC2)를 출력한다. 따라서, 상기 제2 복원 타이밍 제어 신호(SFC2)는 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 발생하지 않는 구간에서는 상기 제1 복원 타이밍 제어 신호(SFC1)의 레벨과 실질적으로 동일한 레벨을 가지고 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 발생하는 구간에서는 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 가진다.
상기 제2 복원 타이밍 제어 신호(SFC2) 및 상기 레퍼런스 전압(REFV)을 비교하여 상기 제3 복원 타이밍 제어 신호(SFC3)를 출력한다(단계 S450). 구체적으로, 상기 비교부(180)는 상기 제2 복원 타이밍 제어 신호(SFC2) 및 상기 레퍼런스 전압(REFV)을 비교하여 상기 제3 복원 타이밍 제어 신호(SFC3)를 출력한다. 따라서, 상기 제3 복원 타이밍 제어 신호(SFC3)는 상기 제2 복원 타이밍 제어 신호(SFC2)의 레벨이 상기 레퍼런스 전압(REFV) 이상이면 상기 제1 레벨(LEVEL1)을 가질 수 있다. 또한, 상기 제3 복원 타이밍 제어 신호(SFC3)는 상기 제2 복원 타이밍 제어 신호(SFC2)의 레벨이 상기 레퍼런스 전압(REFV) 미만이면 상기 제2 레벨(LEVEL2)을 가질 수 있다.
상기 제3 복원 타이밍 제어 신호(SFC3)에 따라 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다(단계 S460). 구체적으로, 상기 클럭 복원부(210)는 상기 영상 데이터(DATA) 및 상기 제2 클럭 신호(CLK2)를 포함하는 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다. 상기 클럭 복원부(210)는 상기 데이터 구동부(340)가 상기 데이터 라인(DL)으로 상기 데이터 신호(DS)를 출력하지 않는 상기 수직 블랭크 구간 동안 상기 제3 클럭 복원 타이밍 제어 신호(SFC3)에 따라 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다. 예를 들면, 상기 제3 클럭 복원 타이밍 제어 신호(SFC3)가 로우 레벨인 구간이 상기 수직 블랭크 구간일 수 있다. 이와 달리, 상기 제3 클럭 복원 타이밍 제어 신호(SFC3)가 하이 레벨인 구간이 상기 수직 블랭크 구간일 수 있다. 상기 클럭 복원부(210)는 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원하여 상기 제2 클럭 신호(CLK2)를 상기 데이터 복원부(220)로 출력한다.
상기 제2 클럭 신호(CLK2)에 따라 상기 표시 신호(DIS)로부터 상기 영상 데이터(DATA)를 복원한다(단계 S470). 구체적으로, 상기 데이터 복원부(220)는 상기 클럭 복원부(410)로부터 수신된 상기 제2 클럭 신호(CLK2)에 따라 상기 표시 신호(DIS)로부터 상기 영상 데이터(DATA)를 복원한다. 상기 데이터 복원부(220)는 상기 영상 데이터(DATA)를 상기 직렬 병렬 변환부(240)로 출력한다.
상기 영상 데이터(DATA)를 기초로 하는 상기 데이터 신호(DS)를 상기 표시 패널(110)의 상기 데이터 라인(DL)으로 출력한다(단계 S480). 구체적으로, 상기 직렬 병렬 변환부(240)는 상기 데이터 복원부(220)로부터 상기 영상 데이터(DATA)를 수신하고, 상기 영상 데이터(DATA)를 병렬로 변환하여 상기 병렬 데이터(DATA1, ..., DATAk)를 출력한다. 상기 쉬프트 레지스터부(230)는 상기 수평 개시 신호(STH)를 쉬프트 시키면서 상기 병렬 데이터(DATA1, ..., DATAk)를 상기 래치부(250)로 제공한다. 상기 래치부(250)는 상기 병렬 데이터(DATA1, ..., DATAk)를 저장하고, 상기 병렬 데이터(DATA1, ..., DATAk)를 상기 디지털 아날로그 변환부(260)로 출력한다. 상기 디지털 아날로그 변환부(260)는 상기 래치부(250)로부터 상기 병렬 데이터(DATA1, ..., DATAk)를 수신하고, 상기 병렬 데이터(DATA1, ..., DATAk)를 아날로그 형태의 데이터로 변환하여 상기 아날로그 데이터(ADATA1, ..., ADATAk)를 상기 버퍼부(270)로 출력한다. 상기 버퍼부(270)는 상기 데이터 신호들(DS1, ..., DSk)을 상기 표시 패널(110)의 상기 데이터 라인(DL)들로 출력한다. 여기서, 상기 데이터 신호들(DS1, ..., DSk)은 도 1의 상기 데이터 신호(DS)들에 포함될 수 있다.
상기 게이트 신호(GS)를 상기 표시 패널(110)의 상기 게이트 라인(GL)으로 출력한다(단계 S490). 구체적으로, 상기 게이트 구동부(130)는 상기 타이밍 제어부(150)로부터 제공되는 상기 수직 개시 신호(STV) 및 상기 제1 클럭 신호(CLK1)에 응답하여 상기 게이트 신호(GS)를 생성하고, 상기 게이트 신호(GS)를 상기 게이트 라인(GL)으로 출력한다. 따라서, 상기 표시 패널(110)에 상기 영상이 표시된다.
본 실시예에 따르면, 상기 데이터 구동부(340)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치인 상기 제2 복원 타이밍 제어 신호(SFC2)를 기초로 상기 제1 레벨(LEVEL1) 및 상기 제2 레벨(LEVEL2)을 가지는 상기 제3 복원 타이밍 제어 신호(SFC3)에 따라 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다. 그러므로, 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 포함되어 있더라도 상기 데이터 구동부(340)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 왜곡을 인지하지 않는다. 따라서, 상기 데이터 구동부(340)가 상기 제1 복원 타이밍 제어 신호(SFC1)의 하이 레벨을 로우 레벨로 인지하거나 상기 제1 복원 타이밍 제어 신호(SFC1)의 로우 레벨을 하이 레벨로 인지하는 오류를 방지할 수 있다. 그러므로, 상기 데이터 구동부(340)의 동작 오류를 방지할 수 있고, 이에 따라, 상기 표시 장치(600)의 표시 품질을 향상시킬 수 있다.
실시예 5
도 14는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
본 실시예에 따른 상기 표시 장치(700)는 이전의 실시예에 따른 도 1의 상기 표시 장치(100)와 비교하여 상기 실효치 계산부(160) 및 데이터 구동부(740)를 제외하고는 실질적으로 동일하다. 따라서, 도 1과 동일한 부재는 동일한 참조 부호로 나타내고, 중복되는 상세한 설명은 생략될 수 있다.
상기 표시 장치(700)는 상기 표시 패널(110), 상기 게이트 구동부(130), 상기 데이터 구동부(740) 및 상기 타이밍 제어부(150)를 포함한다.
상기 게이트 구동부(130), 상기 데이터 구동부(740) 및 상기 타이밍 제어부(150)는 상기 표시 패널(110)을 구동하는 표시 패널 구동 장치로 정의될 수 있다.
상기 데이터 구동부(740)는 상기 실효치 계산부(160) 및 적어도 하나 이상의 데이터 구동 집적 회로부(200)를 포함할 수 있다. 따라서, 상기 실효치 계산부(160)는 상기 데이터 구동부(740)에 포함될 수 있다. 상기 데이터 구동부(740)는 상기 타이밍 제어부(150)로부터 제공되는 상기 수평 개시 신호(STH) 및 상기 타이밍 제어부(150)로부터 제공되는 상기 표시 신호(DIS)에 포함된 상기 제2 클럭 신호(CLK2)에 응답하여 상기 데이터 신호(DS)를 상기 데이터 라인(DL)으로 출력한다.
상기 실효치 계산부(160)는 상기 타이밍 제어부(150)로부터 상기 제1 복원 타이밍 제어 신호(SFC1) 및 상기 실효치 시간 제어 신호(RST)를 수신한다. 상기 실효치 계산부(160)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 계산하여 상기 제2 복원 타이밍 제어 신호(SFC2)를 출력한다. 상기 실효치 계산부(160)는 상기 실효치 시간 제어 신호(RST)에 따라 상기 레퍼런스 시간마다 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 계산할 수 있다.
상기 데이터 구동부(740)는 상기 제2 복원 타이밍 제어 신호(SFC2)에 따라 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다.
도 14의 상기 실효치 시간 제어 신호(RST), 상기 제1 복원 타이밍 제어 신호(SFC1) 및 상기 제2 복원 타이밍 제어 신호(SFC2)를 나타내는 파형들도는 도 2의 상기 실효치 시간 제어 신호(RST), 상기 제1 복원 타이밍 제어 신호(SFC1) 및 상기 제2 복원 타이밍 제어 신호(SFC2)를 나타내는 파형들도와 실질적으로 동일하다.
또한, 도 14의 상기 표시 패널 구동 장치에 의해 수행되는 표시 패널 구동 방법은 도 4의 상기 표시 패널 구동 방법과 실질적으로 동일하다.
따라서, 본 실시예에 따르면, 상기 데이터 구동부(740)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치인 상기 제2 복원 타이밍 제어 신호(SFC2)에 따라 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다. 그러므로, 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 포함되어 있더라도 상기 데이터 구동부(740)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 왜곡을 인지하지 않는다. 따라서, 상기 데이터 구동부(740)가 상기 제1 복원 타이밍 제어 신호(SFC1)의 하이 레벨을 로우 레벨로 인지하거나 상기 제1 복원 타이밍 제어 신호(SFC1)의 로우 레벨을 하이 레벨로 인지하는 오류를 방지할 수 있다. 그러므로, 상기 데이터 구동부(740)의 동작 오류를 방지할 수 있고, 이에 따라, 상기 표시 장치(700)의 표시 품질을 향상시킬 수 있다.
실시예 6
도 15는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
본 실시예에 따른 상기 표시 장치(800)는 이전의 실시예에 따른 도 5의 상기 표시 장치(300)와 비교하여 상기 실효치 계산부(160), 상기 비교부(180) 및 데이터 구동부(840)를 제외하고는 실질적으로 동일하다. 따라서, 도 5 내지 7과 동일한 부재는 동일한 참조 부호로 나타내고, 중복되는 상세한 설명은 생략될 수 있다.
상기 표시 장치(800)는 상기 표시 패널(110), 상기 게이트 구동부(130), 상기 데이터 구동부(840) 및 상기 타이밍 제어부(150)를 포함한다.
상기 게이트 구동부(130), 상기 데이터 구동부(840) 및 상기 타이밍 제어부(150)는 상기 표시 패널(110)을 구동하는 표시 패널 구동 장치로 정의될 수 있다.
상기 데이터 구동부(840)는 상기 실효치 계산부(160), 상기 비교부(180) 및 적어도 하나 이상의 데이터 구동 집적 회로부(400)를 포함할 수 있다. 따라서, 상기 실효치 계산부(160) 및 상기 비교부(180)는 상기 데이터 구동부(840)에 포함될 수 있다. 상기 데이터 구동부(840)는 상기 타이밍 제어부(150)로부터 제공되는 상기 수평 개시 신호(STH) 및 상기 타이밍 제어부(150)로부터 제공되는 상기 표시 신호(DIS)에 포함된 상기 제2 클럭 신호(CLK2)에 응답하여 상기 데이터 신호(DS)를 상기 데이터 라인(DL)으로 출력한다.
상기 실효치 계산부(160)는 상기 타이밍 제어부(150)로부터 상기 제1 복원 타이밍 제어 신호(SFC1) 및 상기 실효치 시간 제어 신호(RST)를 수신한다. 상기 실효치 계산부(160)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 계산하여 상기 제2 복원 타이밍 제어 신호(SFC2)를 출력한다. 상기 실효치 계산부(160)는 상기 실효치 시간 제어 신호(RST)에 따라 상기 레퍼런스 시간마다 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 계산할 수 있다.
상기 비교부(180)는 상기 실효치 계산부(160)로부터 상기 제2 복원 타이밍 제어 신호(SFC2)를 수신하고, 외부로부터 상기 레퍼런스 전압(REFV)을 수신한다. 상기 비교부(180)는 상기 제2 복원 타이밍 제어 신호(SFC2) 및 상기 레퍼런스 전압(REFV)을 비교하여 상기 제3 복원 타이밍 제어 신호(SFC3)를 출력한다.
상기 데이터 구동부(840)는 상기 제3 복원 타이밍 제어 신호(SFC3)에 따라 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다.
도 15의 상기 실효치 시간 제어 신호(RST), 상기 제1 복원 타이밍 제어 신호(SFC1), 상기 제2 복원 타이밍 제어 신호(SFC2) 및 상기 제3 복원 타이밍 제어 신호(SFC3)를 나타내는 파형들도는 도 7의 상기 실효치 시간 제어 신호(RST), 상기 제1 복원 타이밍 제어 신호(SFC1), 상기 제2 복원 타이밍 제어 신호(SFC2) 및 상기 제3 복원 타이밍 제어 신호(SFC3)를 나타내는 파형들도와 실질적으로 동일하다.
또한, 도 15의 상기 표시 패널 구동 장치에 의해 수행되는 표시 패널 구동 방법은 도 9의 상기 표시 패널 구동 방법과 실질적으로 동일하다.
따라서, 본 실시예에 따르면, 상기 데이터 구동부(840)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치인 상기 제2 복원 타이밍 제어 신호(SFC2)를 기초로 상기 제1 레벨(LEVEL1) 및 상기 제2 레벨(LEVEL2)을 가지는 상기 제3 복원 타이밍 제어 신호(SFC3)에 따라 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다. 그러므로, 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 포함되어 있더라도 상기 데이터 구동부(840)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 왜곡을 인지하지 않는다. 따라서, 상기 데이터 구동부(840)가 상기 제1 복원 타이밍 제어 신호(SFC1)의 하이 레벨을 로우 레벨로 인지하거나 상기 제1 복원 타이밍 제어 신호(SFC1)의 로우 레벨을 하이 레벨로 인지하는 오류를 방지할 수 있다. 그러므로, 상기 데이터 구동부(840)의 동작 오류를 방지할 수 있고, 이에 따라, 상기 표시 장치(800)의 표시 품질을 향상시킬 수 있다.
실시예 7
도 16은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
본 실시예에 따른 상기 표시 장치(900)는 이전의 실시예에 따른 도 10의 상기 표시 장치(500)와 비교하여 상기 실효치 계산부(560) 및 데이터 구동부(940)를 제외하고는 실질적으로 동일하다. 따라서, 도 10과 동일한 부재는 동일한 참조 부호로 나타내고, 중복되는 상세한 설명은 생략될 수 있다.
상기 표시 장치(900)는 상기 표시 패널(110), 상기 게이트 구동부(130), 상기 데이터 구동부(940) 및 상기 타이밍 제어부(150)를 포함한다.
상기 게이트 구동부(130), 상기 데이터 구동부(940) 및 상기 타이밍 제어부(150)는 상기 표시 패널(110)을 구동하는 표시 패널 구동 장치로 정의될 수 있다.
상기 데이터 구동부(940)는 상기 실효치 계산부(560) 및 적어도 하나 이상의 데이터 구동 집적 회로부(200)를 포함할 수 있다. 따라서, 상기 실효치 계산부(560)는 상기 데이터 구동부(940)에 포함될 수 있다. 상기 데이터 구동부(940)는 상기 타이밍 제어부(150)로부터 제공되는 상기 수평 개시 신호(STH) 및 상기 타이밍 제어부(150)로부터 제공되는 상기 표시 신호(DIS)에 포함된 상기 제2 클럭 신호(CLK2)에 응답하여 상기 데이터 신호(DS)를 상기 데이터 라인(DL)으로 출력한다.
상기 실효치 계산부(560)는 상기 타이밍 제어부(150)로부터 상기 제1 복원 타이밍 제어 신호(SFC1) 및 상기 실효치 시간 제어 신호(RST)를 수신한다. 상기 실효치 계산부(560)는 상기 왜곡 검출부(561)를 포함할 수 있다. 상기 왜곡 검출부(561)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 왜곡을 검출한다. 상기 실효치 계산부(560)는 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 발생하지 않는 구간에서는 상기 제1 복원 타이밍 제어 신호(SFC1)의 레벨과 실질적으로 동일한 레벨을 가지고 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 발생하는 구간에서는 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 가지는 상기 제2 복원 타이밍 제어 신호(SFC2)를 출력한다.
상기 데이터 구동부(940)는 상기 제2 복원 타이밍 제어 신호(SFC2)에 따라 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다.
도 16의 상기 실효치 시간 제어 신호(RST), 상기 제1 복원 타이밍 제어 신호(SFC1) 및 상기 제2 복원 타이밍 제어 신호(SFC2)를 나타내는 파형들도는 도 2의 상기 실효치 시간 제어 신호(RST), 상기 제1 복원 타이밍 제어 신호(SFC1) 및 상기 제2 복원 타이밍 제어 신호(SFC2)를 나타내는 파형들도와 실질적으로 동일하다.
또한, 도 16의 상기 표시 패널 구동 장치에 의해 수행되는 표시 패널 구동 방법은 도 11의 상기 표시 패널 구동 방법과 실질적으로 동일하다.
따라서, 본 실시예에 따르면, 상기 데이터 구동부(940)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치인 상기 제2 복원 타이밍 제어 신호(SFC2)에 따라 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다. 그러므로, 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 포함되어 있더라도 상기 데이터 구동부(940)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 왜곡을 인지하지 않는다. 따라서, 상기 데이터 구동부(940)가 상기 제1 복원 타이밍 제어 신호(SFC1)의 하이 레벨을 로우 레벨로 인지하거나 상기 제1 복원 타이밍 제어 신호(SFC1)의 로우 레벨을 하이 레벨로 인지하는 오류를 방지할 수 있다. 그러므로, 상기 데이터 구동부(940)의 동작 오류를 방지할 수 있고, 이에 따라, 상기 표시 장치(900)의 표시 품질을 향상시킬 수 있다.
실시예 8
도 17은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
본 실시예에 따른 상기 표시 장치(1000)는 이전의 실시예에 따른 도 12의 상기 표시 장치(600)와 비교하여 상기 실효치 계산부(560), 상기 비교부(180) 및 데이터 구동부(1040)를 제외하고는 실질적으로 동일하다. 따라서, 도 12와 동일한 부재는 동일한 참조 부호로 나타내고, 중복되는 상세한 설명은 생략될 수 있다.
상기 표시 장치(1000)는 상기 표시 패널(110), 상기 게이트 구동부(130), 상기 데이터 구동부(1040) 및 상기 타이밍 제어부(150)를 포함한다.
상기 게이트 구동부(130), 상기 데이터 구동부(1040) 및 상기 타이밍 제어부(150)는 상기 표시 패널(110)을 구동하는 표시 패널 구동 장치로 정의될 수 있다.
상기 데이터 구동부(1040)는 상기 실효치 계산부(560), 상기 비교부(180) 및 적어도 하나 이상의 데이터 구동 집적 회로부(400)를 포함할 수 있다. 따라서, 상기 실효치 계산부(560) 및 상기 비교부(180)는 상기 데이터 구동부(1040)에 포함될 수 있다. 상기 데이터 구동부(1040)는 상기 타이밍 제어부(150)로부터 제공되는 상기 수평 개시 신호(STH) 및 상기 타이밍 제어부(150)로부터 제공되는 상기 표시 신호(DIS)에 포함된 상기 제2 클럭 신호(CLK2)에 응답하여 상기 데이터 신호(DS)를 상기 데이터 라인(DL)으로 출력한다.
상기 실효치 계산부(560)는 상기 타이밍 제어부(150)로부터 상기 제1 복원 타이밍 제어 신호(SFC1) 및 상기 실효치 시간 제어 신호(RST)를 수신한다. 상기 실효치 계산부(560)는 상기 왜곡 검출부(561)를 포함할 수 있다. 상기 왜곡 검출부(561)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 왜곡을 검출한다. 상기 실효치 계산부(560)는 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 발생하지 않는 구간에서는 상기 제1 복원 타이밍 제어 신호(SFC1)의 레벨과 실질적으로 동일한 레벨을 가지고 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 발생하는 구간에서는 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치를 가지는 상기 제2 복원 타이밍 제어 신호(SFC2)를 출력한다.
상기 비교부(180)는 상기 실효치 계산부(160)로부터 상기 제2 복원 타이밍 제어 신호(SFC2)를 수신하고, 외부로부터 상기 레퍼런스 전압(REFV)을 수신한다. 상기 비교부(180)는 상기 제2 복원 타이밍 제어 신호(SFC2) 및 상기 레퍼런스 전압(REFV)을 비교하여 상기 제3 복원 타이밍 제어 신호(SFC3)를 출력한다.
상기 데이터 구동부(840)는 상기 제3 복원 타이밍 제어 신호(SFC3)에 따라 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다.
도 17의 상기 실효치 시간 제어 신호(RST), 상기 제1 복원 타이밍 제어 신호(SFC1), 상기 제2 복원 타이밍 제어 신호(SFC2) 및 상기 제3 복원 타이밍 제어 신호(SFC3)를 나타내는 파형들도는 도 7의 상기 실효치 시간 제어 신호(RST), 상기 제1 복원 타이밍 제어 신호(SFC1), 상기 제2 복원 타이밍 제어 신호(SFC2) 및 상기 제3 복원 타이밍 제어 신호(SFC3)를 나타내는 파형들도와 실질적으로 동일하다.
또한, 도 17의 상기 표시 패널 구동 장치에 의해 수행되는 표시 패널 구동 방법은 도 13의 상기 표시 패널 구동 방법과 실질적으로 동일하다.
따라서, 본 실시예에 따르면, 상기 데이터 구동부(1040)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 실효치인 상기 제2 복원 타이밍 제어 신호(SFC2)를 기초로 제1 레벨 및 제2 레벨을 가지는 상기 제3 복원 타이밍 제어 신호(SFC3)에 따라 상기 표시 신호(DIS)로부터 상기 제2 클럭 신호(CLK2)를 복원한다. 그러므로, 상기 제1 복원 타이밍 제어 신호(SFC1)에 왜곡이 포함되어 있더라도 상기 데이터 구동부(1040)는 상기 제1 복원 타이밍 제어 신호(SFC1)의 왜곡을 인지하지 않는다. 따라서, 상기 데이터 구동부(1040)가 상기 제1 복원 타이밍 제어 신호(SFC1)의 하이 레벨을 로우 레벨로 인지하거나 상기 제1 복원 타이밍 제어 신호(SFC1)의 로우 레벨을 하이 레벨로 인지하는 오류를 방지할 수 있다. 그러므로, 상기 데이터 구동부(1040)의 동작 오류를 방지할 수 있고, 이에 따라, 상기 표시 장치(1000)의 표시 품질을 향상시킬 수 있다.
이상에서 설명된 바와 같이, 표시 패널 구동 장치, 이를 이용한 구동 방법 및 이를 포함하는 표시 장치에 의하면, 영상 데이터 및 클럭 신호를 포함하는 표시 신호로부터 상기 클럭 신호를 복원하는 복원 타이밍을 제어하기 위한 복원 타이밍 제어 신호에 왜곡이 발생하더라도 데이터 구동부는 복원 타이밍 제어 신호의 왜곡을 인지하지 않는다. 그러므로, 상기 데이터 구동부의 동작 오류를 방지할 수 있고, 이에 따라, 상기 데이터 구동부를 포함하는 표시 장치의 표시 품질을 향상시킬 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 300, 500, 600, 700, 800, 900, 1000: 표시 장치
110: 표시 패널 120: 화소
130: 게이트 구동부
140, 340, 740, 840, 940, 1040: 데이터 구동부
150: 타이밍 제어부 160, 560: 실효치 계산부
180: 비교부 200, 400: 데이터 구동 회로부
210, 410: 클럭 복원부 220: 데이터 복원부
230: 쉬프트 레지스터부 240: 직렬 병렬 변환부
250: 래치부 260: 디지털 아날로그 변환부
270: 버퍼부 561: 왜곡 검출부

Claims (20)

  1. 영상 데이터 및 클럭 신호를 포함하는 표시 신호로부터 상기 클럭 신호를 복원하는 복원 타이밍을 제어하기 위한 제1 복원 타이밍 제어 신호를 수신하고, 상기 제1 복원 타이밍 제어 신호의 실효치를 계산하여 제2 복원 타이밍 제어 신호를 출력하는 실효치 계산부;
    상기 표시 신호를 수신하고, 상기 실효치 계산부로부터 상기 제2 복원 타이밍 제어 신호를 수신하며, 상기 제2 복원 타이밍 제어 신호에 따라 상기 표시 신호로부터 상기 클럭 신호를 복원하고, 상기 영상 데이터를 기초로 하는 데이터 신호를 표시 패널의 데이터 라인으로 출력하는 데이터 구동부; 및
    상기 표시 패널의 게이트 라인으로 게이트 신호를 출력하는 게이트 구동부를 포함하는 표시 패널 구동 장치.
  2. 제1항에 있어서, 상기 실효치 계산부는 레퍼런스 시간마다 상기 제1 복원 타이밍 제어 신호의 실효치를 계산하는 것을 특징으로 하는 표시 패널 구동 장치.
  3. 제1항에 있어서,
    상기 제1 복원 타이밍 제어 신호의 왜곡을 검출하는 왜곡 검출부를 더 포함하는 것을 특징으로 하는 표시 패널 구동 장치.
  4. 제3항에 있어서, 상기 실효치 계산부는 상기 제1 복원 타이밍 제어 신호에 왜곡이 발생하는 동안 상기 제1 복원 타이밍 제어 신호의 실효치를 계산하는 것을 특징으로 하는 표시 패널 구동 장치.
  5. 제1항에 있어서, 상기 제1 복원 타이밍 제어 신호는 제1 레벨로부터 상기 제1 레벨과 다른 제2 레벨로 천이하거나 상기 제2 레벨로부터 상기 제1 레벨로 천이하고,
    상기 제2 복원 타이밍 제어 신호의 레벨이 상기 제2 레벨보다 상기 제1 레벨에 가까우면 상기 데이터 구동부는 상기 제2 복원 타이밍 제어 신호의 레벨이 상기 제1 레벨인 것으로 판단하고, 상기 제2 복원 타이밍 제어 신호의 레벨이 상기 제1 레벨보다 상기 제2 레벨에 가까우면 상기 데이터 구동부는 상기 제2 복원 타이밍 제어 신호의 레벨이 상기 제2 레벨인 것으로 판단하는 것을 특징으로 하는 표시 패널 구동 장치.
  6. 제1항에 있어서,
    상기 제2 복원 타이밍 제어 신호 및 레퍼런스 전압을 비교하여 제3 복원 타이밍 제어 신호를 출력하는 비교부를 더 포함하는 것을 특징으로 하는 표시 패널 구동 장치.
  7. 제6항에 있어서, 상기 제1 복원 타이밍 제어 신호는 제1 레벨로부터 상기 제1 레벨과 다른 제2 레벨로 천이하거나 상기 제2 레벨로부터 상기 제1 레벨로 천이하고,
    상기 레퍼런스 전압은 상기 제1 레벨 및 상기 제2 레벨의 중간값을 가지며,
    상기 제2 복원 타이밍 제어 신호의 레벨이 상기 레퍼런스 전압의 레벨에 비하여 상기 제1 레벨에 가까우면 상기 제3 복원 타이밍 제어 신호의 레벨은 상기 제1 레벨이고, 상기 제2 복원 타이밍 제어 신호의 레벨이 상기 레퍼런스 전압의 레벨에 비하여 상기 제2 레벨에 가까우면 상기 제3 복원 타이밍 제어 신호의 레벨은 상기 제2 레벨인 것을 특징으로 하는 표시 패널 구동 장치.
  8. 제7항에 있어서,
    상기 제1 복원 타이밍 제어 신호의 왜곡을 검출하는 왜곡 검출부를 더 포함하는 것을 특징으로 하는 표시 패널 구동 장치.
  9. 제8항에 있어서, 상기 실효치 계산부는 상기 제1 복원 타이밍 제어 신호에 왜곡이 발생하는 동안 상기 제1 복원 타이밍 제어 신호의 실효치를 계산하는 것을 특징으로 하는 표시 패널 구동 장치.
  10. 제7항에 있어서, 상기 실효치 계산부 및 상기 비교부는 상기 데이터 구동부에 포함되는 것을 특징으로 하는 표시 패널 구동 장치.
  11. 제1항에 있어서, 상기 실효치 계산부는 상기 데이터 구동부에 포함되는 것을 특징으로 하는 표시 패널 구동 장치.
  12. 제1항에 있어서, 상기 데이터 구동부는 상기 데이터 신호가 상기 데이터 라인으로 출력되지 않는 수직 블랭크 구간 동안 상기 표시 신호로부터 상기 클럭 신호를 복원하는 것을 특징으로 하는 표시 패널 구동 장치.
  13. 제1항에 있어서, 상기 데이터 구동부는,
    상기 표시 신호로부터 상기 클럭 신호를 복원하는 클럭 복원부; 및
    상기 클럭 신호에 따라 상기 표시 신호로부터 상기 영상 데이터를 복원하는 데이터 복원부를 포함하는 것을 특징으로 하는 표시 패널 구동 장치.
  14. 영상 데이터 및 클럭 신호를 포함하는 표시 신호로부터 상기 클럭 신호를 복원하는 복원 타이밍을 제어하기 위한 제1 복원 타이밍 제어 신호를 수신하는 단계;
    상기 제1 복원 타이밍 제어 신호의 실효치를 계산하여 제2 복원 타이밍 제어 신호를 출력하는 단계;
    상기 제2 복원 타이밍 제어 신호에 따라 상기 표시 신호로부터 상기 클럭 신호를 복원하는 단계;
    상기 클럭 신호에 따라 상기 표시 신호로부터 상기 영상 데이터를 복원하는 단계;
    상기 영상 데이터를 기초로 하는 데이터 신호를 표시 패널의 데이터 라인으로 출력하는 단계; 및
    상기 표시 패널의 게이트 라인으로 게이트 신호를 출력하는 단계를 포함하는 표시 패널 구동 방법.
  15. 제14항에 있어서,
    상기 제1 복원 타이밍 제어 신호의 왜곡을 검출하는 단계를 더 포함하고,
    상기 제2 복원 타이밍 제어 신호를 출력하는 단계는 상기 제1 복원 타이밍 제어 신호에 왜곡이 발생하는 동안 상기 제1 복원 타이밍 제어 신호의 실효치를 계산하는 단계를 포함하는 것을 특징으로 하는 표시 패널 구동 방법.
  16. 제14항에 있어서,
    상기 제2 복원 타이밍 제어 신호 및 레퍼런스 전압을 비교하여 제3 복원 타이밍 제어 신호를 출력하는 단계; 및
    상기 제3 복원 타이밍 제어 신호에 따라 상기 표시 신호로부터 상기 클럭 신호를 복원하는 단계를 더 포함하는 것을 특징으로 하는 표시 패널 구동 방법.
  17. 게이트 라인, 데이터 라인 및 상기 게이트 라인 및 상기 데이터 라인에 전기적으로 연결되는 화소 전극을 포함하는 표시 패널; 및
    영상 데이터 및 클럭 신호를 포함하는 표시 신호로부터 상기 클럭 신호를 복원하는 복원 타이밍을 제어하기 위한 제1 복원 타이밍 제어 신호를 수신하고 상기 제1 복원 타이밍 제어 신호의 실효치를 계산하여 제2 복원 타이밍 제어 신호를 출력하는 실효치 계산부, 상기 표시 신호를 수신하고 상기 실효치 계산부로부터 상기 제2 복원 타이밍 제어 신호를 수신하며 상기 제2 복원 타이밍 제어 신호에 따라 상기 표시 신호로부터 상기 클럭 신호를 복원하고 상기 영상 데이터를 기초로 하는 데이터 신호를 상기 표시 패널의 상기 데이터 라인으로 출력하는 데이터 구동부, 및 상기 표시 패널의 상기 게이트 라인으로 게이트 신호를 출력하는 게이트 구동부를 포함하는 표시 패널 구동 장치를 포함하는 표시 장치.
  18. 제17항에 있어서, 상기 제1 복원 타이밍 제어 신호는 제1 레벨로부터 상기 제1 레벨과 다른 제2 레벨로 천이하거나 상기 제2 레벨로부터 상기 제1 레벨로 천이하고,
    상기 제2 복원 타이밍 제어 신호의 레벨이 상기 제2 레벨보다 상기 제1 레벨에 가까우면 상기 데이터 구동부는 상기 제2 복원 타이밍 제어 신호의 레벨이 상기 제1 레벨인 것으로 판단하고, 상기 제2 복원 타이밍 제어 신호의 레벨이 상기 제1 레벨보다 상기 제2 레벨에 가까우면 상기 데이터 구동부는 상기 제2 복원 타이밍 제어 신호의 레벨이 상기 제2 레벨인 것으로 판단하는 것을 특징으로 하는 표시 장치.
  19. 제17항에 있어서, 상기 표시 패널 구동 장치는 상기 제2 복원 타이밍 제어 신호 및 레퍼런스 전압을 비교하여 제3 복원 타이밍 제어 신호를 출력하는 비교부를 더 포함하는 것을 특징으로 하는 표시 장치.
  20. 제19항에 있어서, 상기 제1 복원 타이밍 제어 신호는 제1 레벨로부터 상기 제1 레벨과 다른 제2 레벨로 천이하거나 상기 제2 레벨로부터 상기 제1 레벨로 천이하고,
    상기 레퍼런스 전압은 상기 제1 레벨 및 상기 제2 레벨의 중간값을 가지며,
    상기 제2 복원 타이밍 제어 신호의 레벨이 상기 레퍼런스 전압의 레벨에 비하여 상기 제1 레벨에 가까우면 상기 제3 복원 타이밍 제어 신호의 레벨은 상기 제1 레벨이고, 상기 제2 복원 타이밍 제어 신호의 레벨이 상기 레퍼런스 전압의 레벨에 비하여 상기 제2 레벨에 가까우면 상기 제3 복원 타이밍 제어 신호의 레벨은 상기 제2 레벨인 것을 특징으로 하는 표시 장치.
KR1020150089922A 2015-06-24 2015-06-24 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치 KR102362877B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150089922A KR102362877B1 (ko) 2015-06-24 2015-06-24 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
US14/995,690 US9953609B2 (en) 2015-06-24 2016-01-14 Display panel driving apparatus, method of driving display panel using the same and display apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150089922A KR102362877B1 (ko) 2015-06-24 2015-06-24 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20170000897A true KR20170000897A (ko) 2017-01-04
KR102362877B1 KR102362877B1 (ko) 2022-02-15

Family

ID=57601278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150089922A KR102362877B1 (ko) 2015-06-24 2015-06-24 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US9953609B2 (ko)
KR (1) KR102362877B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019132347A1 (ko) * 2017-12-27 2019-07-04 주식회사 실리콘웍스 디스플레이 패널에 배치되는 화소들을 구동하는 데이터구동장치
KR20190085209A (ko) * 2018-01-09 2019-07-18 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102482393B1 (ko) * 2016-04-26 2022-12-29 삼성디스플레이 주식회사 표시장치
KR102360847B1 (ko) * 2017-05-08 2022-02-10 삼성디스플레이 주식회사 표시 장치
KR102511344B1 (ko) * 2018-04-02 2023-03-20 삼성디스플레이 주식회사 표시장치 및 그의 구동방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080049397A (ko) * 2006-11-30 2008-06-04 엘지디스플레이 주식회사 평판 패널용 화상 모드 제어기 및 그를 포함한 평판 표시장치
JP2011043775A (ja) * 2009-08-24 2011-03-03 Nec Lcd Technologies Ltd 画像表示装置及び該画像表示装置に用いられる映像信号処理方法
KR101427580B1 (ko) * 2007-10-16 2014-08-07 삼성디스플레이 주식회사 표시 장치의 구동 장치 및 구동 방법
KR20150001164A (ko) * 2013-06-26 2015-01-06 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05134625A (ja) 1991-03-13 1993-05-28 Hitachi Ltd 液晶表示装置
KR0183698B1 (ko) 1994-10-19 1999-04-15 김광호 오디오신호의 왜곡률 측정 및 조정장치
JP3724263B2 (ja) 1998-09-11 2005-12-07 セイコーエプソン株式会社 液晶パネルの駆動装置及び液晶装置
KR100755704B1 (ko) 2006-02-07 2007-09-05 삼성전자주식회사 방송 컨텐츠 녹화 및 검색을 위한 필터링 인터페이스 제공방법 및 장치
KR20150026361A (ko) * 2013-09-02 2015-03-11 삼성전자주식회사 클럭 데이터 회복 장치 및 이를 포함하는 디스플레이 장치
KR102203345B1 (ko) * 2014-02-04 2021-01-18 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
KR101615813B1 (ko) * 2014-05-30 2016-05-13 엘지디스플레이 주식회사 시분할 구동방식의 터치 센싱 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080049397A (ko) * 2006-11-30 2008-06-04 엘지디스플레이 주식회사 평판 패널용 화상 모드 제어기 및 그를 포함한 평판 표시장치
KR101427580B1 (ko) * 2007-10-16 2014-08-07 삼성디스플레이 주식회사 표시 장치의 구동 장치 및 구동 방법
JP2011043775A (ja) * 2009-08-24 2011-03-03 Nec Lcd Technologies Ltd 画像表示装置及び該画像表示装置に用いられる映像信号処理方法
KR20150001164A (ko) * 2013-06-26 2015-01-06 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019132347A1 (ko) * 2017-12-27 2019-07-04 주식회사 실리콘웍스 디스플레이 패널에 배치되는 화소들을 구동하는 데이터구동장치
US11127337B2 (en) 2017-12-27 2021-09-21 Silicon Works Co., Ltd. Data driving device for driving pixels arranged on display panel
KR20190085209A (ko) * 2018-01-09 2019-07-18 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법

Also Published As

Publication number Publication date
KR102362877B1 (ko) 2022-02-15
US20160379588A1 (en) 2016-12-29
US9953609B2 (en) 2018-04-24

Similar Documents

Publication Publication Date Title
US10762816B2 (en) Display device and driving method thereof
KR102362877B1 (ko) 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
JP4990315B2 (ja) ブランク期間にクロック信号を伝送するディスプレイ装置及び方法
US8947412B2 (en) Display driving system using transmission of single-level embedded with clock signal
JP4205120B2 (ja) 液晶表示装置及びその駆動方法
US8279215B2 (en) Display apparatus and method of driving the same
KR100928516B1 (ko) 디스플레이
US8156365B2 (en) Data reception apparatus
US20150187315A1 (en) Display device and method for driving the same
KR102359886B1 (ko) 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
US9054939B2 (en) Method of processing data and a display apparatus performing the method
US9196218B2 (en) Display device having driving control circuit operating as master or slave
KR20090105333A (ko) 데이터 수신 장치
US7876130B2 (en) Data transmitting device and data receiving device
US9508321B2 (en) Source driver less sensitive to electrical noises for display
US10593288B2 (en) Apparatus of transmitting and receiving signal, source driver of receiving status information signal, and display device having the source driver
JP2014052535A (ja) データ線ドライバ及び液晶表示装置
US20200111406A1 (en) Display device
US20100176749A1 (en) Liquid crystal display device with clock signal embedded signaling
KR102513369B1 (ko) 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
JP7232739B2 (ja) 表示ドライバ、表示装置及び半導体装置
KR101501572B1 (ko) 표시 장치의 구동 장치 및 구동 방법, 상기 구동 장치를 포함하는 표시 장치
KR100932139B1 (ko) 데이터 수신 장치
KR20090105332A (ko) 데이터 송신 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant