JP2008147810A - コンパレータ - Google Patents

コンパレータ Download PDF

Info

Publication number
JP2008147810A
JP2008147810A JP2006330229A JP2006330229A JP2008147810A JP 2008147810 A JP2008147810 A JP 2008147810A JP 2006330229 A JP2006330229 A JP 2006330229A JP 2006330229 A JP2006330229 A JP 2006330229A JP 2008147810 A JP2008147810 A JP 2008147810A
Authority
JP
Japan
Prior art keywords
offset
voltage
unit
inverting input
input voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006330229A
Other languages
English (en)
Inventor
Masao Fujiwara
正勇 藤原
Kenya Nakamura
健哉 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006330229A priority Critical patent/JP2008147810A/ja
Priority to CNA200710193328XA priority patent/CN101207375A/zh
Priority to KR1020070125010A priority patent/KR20080052420A/ko
Priority to US11/952,214 priority patent/US20080136460A1/en
Publication of JP2008147810A publication Critical patent/JP2008147810A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003Changing the DC level
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)

Abstract

【課題】本発明は、オフセット電圧のばらつきを十分に低減することが可能なオフセット付きのコンパレータを提供することを目的とする。
【解決手段】本発明に係るコンパレータは、オフセット電圧Voffsetを定めるオフセット設定部1と、非反転入力電圧Vinpからオフセット電圧Voffsetを減じるオフセット減算部4と、オフセット減算部4の出力電圧(Vinp−Voffset)と反転入力電圧Vinnとの高低に応じて出力論理COMP_OUTを変遷する比較部5とを有して成る構成とされている。
【選択図】図1

Description

本発明は、オフセット付きのコンパレータに関するものである。
従来より、入力電圧Vinp、Vinnの差分値(Vinp−Vinn)が所定のオフセット電圧Voffsetよりも大きいか小さいかに応じて、その出力論理COMP_OUTをハイレベル及びローレベルのいずれか一方に変遷するオフセット付きのコンパレータが種々の用途に供されている(図5を参照)。
なお、上記のオフセットを実現する手法の一例としては、コンパレータの入力段を構成する差動対(図6のトランジスタ104、105を参照)のバランスを所望のオフセット電圧Voffsetに基づいて意図的に崩すことが考えられる。
また、図7で示すように、減算回路(抵抗203〜206及びアンプ207)を用いて入力電圧Vinp、Vinnの差分値Vo(=Vinp−Vinn)を求めておき、これを比較回路208に入力して所定の基準電圧Vref(オフセット電圧Voffsetに相当)と比較する構成も考えられる。なお、上記の減算回路を構成する抵抗203〜206の各抵抗値(Ra、Rb、Rc、Rd)については、Rb/Ra=Rd/Rcなる関係式を満足する抵抗値(例えば、Ra=Rb=Rc=Rd)に設定されている。
また、上記に関連する従来技術の一例として、特許文献1には、電流検出抵抗の両端電圧を差動増幅回路に入力し、その出力電圧をコンパレータにて基準電圧(電流設定値)と比較することにより、過電流の検出を行う技術が開示・提案されている。
特開平6−53299号公報
確かに、上記の従来構成であれば、オフセット付きのコンパレータを容易に実現することが可能である。
しかしながら、図6で示したトランジスタ104、105のバランスを崩す構成では、素子の製造ばらつきや温度変化に弱く、オフセット電圧Voffsetに±50%以上のばらつきが生じるため、規格の厳しいセット(例えば、許容ばらつき±40%以下)には用いることができなかった。なお、コンパレータの入力段を構成する差動対として、Pチャネル型、Nチャネル型の両方を使用したレイルトゥレイル方式を採用した場合、コンパレータの入力ダイナミックレンジを広げることは可能であるが、上記したオフセット電圧Voffsetのばらつきを低減することはできなかった。
また、図7で示したコンパレータでは、減算回路を構成する抵抗203〜206について、所望の抵抗比を実デバイスで十分(例えば±5%以下)に実現することができるのであれば特段問題は生じないが、抵抗比の相対ばらつきを±5%よりも低減するように素子を作り込むことは、現実的には極めて困難であると言わざるを得ない。そして、抵抗比が相対的に±5%ばらついた場合、図7で示したコンパレータでは、その回路構成上、ワーストケースで、入力電圧Vinp、Vinnの差分値Voに±20〜30%のばらつきが生じ、基準電圧Vrefのばらつき(±10%程度)と合わせて、オフセット電圧Voffsetに30〜40%程度のばらつきを生じるおそれがある。そのため、今後も益々厳しくなるセット要求への対応を鑑みると、図7で示した従来構成は必ずしも十分でなく、より一層のばらつき低減を図る必要があった。
本発明は、上記の問題点に鑑み、オフセット電圧のばらつきを十分に低減することが可能なオフセット付きのコンパレータを提供することを目的とする。
上記目的を達成すべく、本発明に係るコンパレータは、オフセット電圧を定めるオフセット設定部と、非反転入力電圧から前記オフセット電圧を減じるオフセット減算部と、前記オフセット減算部の出力電圧と反転入力電圧との高低に応じて出力論理を変遷する比較部と、を有して成る構成(第1の構成)とされている。
また、本発明に係るコンパレータは、オフセット電圧を定めるオフセット設定部と、反転入力電圧に前記オフセット電圧を加えるオフセット加算部と、前記オフセット加算部の出力電圧と非反転入力電圧との高低に応じて出力論理を変遷する比較部と、を有して成る構成(第2の構成)としてもよい。
また、本発明に係るコンパレータは、オフセット電圧を定めるオフセット設定部と、非反転入力電圧から前記オフセット電圧を減じるオフセット減算部と、前記オフセット減算部の出力電圧と反転入力電圧との高低に応じて出力論理を変遷する第1比較部と、前記反転入力電圧に前記オフセット電圧を加えるオフセット加算部と、前記オフセット加算部の出力電圧と前記非反転入力電圧との高低に応じて出力論理を変遷する第2比較部と、第1比較部の比較出力と第2比較部の比較出力の論理積演算を行う論理積演算部と、を有して成る構成(第3の構成)としてもよい。
なお、上記第1または第3の構成から成るコンパレータにおいて、前記オフセット設定部は、第1抵抗に基準電圧を印加することで、所定の定電流を生成するものであり、前記オフセット減算部は、一端が前記非反転入力電圧の印加端に接続された第2抵抗を介して接地端に向けた前記定電流を流すことで、前記非反転入力電圧から前記抵抗での電圧降下分に相当するオフセット電圧を減じるものである構成(第4の構成)にするとよい。
また、上記第2または第3の構成から成るコンパレータにおいて、前記オフセット設定部は、第1抵抗に基準電圧を印加することで、所定の定電流を生成するものであり、前記オフセット加算部は、一端が前記反転入力電圧の印加端に接続された第2抵抗を介して電源端から前記定電流を流すことで、前記反転入力電圧に前記抵抗での電圧上昇分に相当するオフセット電圧を加えるものである構成(第5の構成)にするとよい。
本発明に係るコンパレータであれば、オフセット電圧のばらつきを十分に低減することができるので、厳しいセット要求にも対応することが可能となる。
まず、本発明に係るコンパレータの第1実施形態について、図1を参照しながら詳細に説明する。
図1は、本発明に係るコンパレータの第1実施形態を示す回路図である。
本図に示すように、本実施形態のコンパレータは、オフセット設定部1と、バッファ部2と、バッファ部3と、オフセット減算部4と、比較部5と、を有して成る。
オフセット設定部1は、コンパレータのオフセット電圧Voffsetを設定する手段であり、基準電圧源11と、アンプ12と、Pチャネル型電界効果トランジスタ13と、抵抗14(抵抗値:R1)と、Pチャネル型電界効果トランジスタ15と、Nチャネル型電界効果トランジスタ16と、を有して成る。
オフセット設定部1において、アンプ12の反転入力端(−)は、基準電圧源11の出力端に接続されており、基準電圧Vrefが印加されている。アンプ12の非反転入力端(+)は、トランジスタ13のドレインに接続される一方、抵抗14を介して接地端にも接続されている。アンプ12の出力端は、トランジスタ13、15のゲートに各々接続されている。トランジスタ13、15のソースは、いずれも電源端に接続されている。トランジスタ15のドレインは、トランジスタ16のドレインとゲートに接続されている。トランジスタ16のソースは、接地端に接続されている。
バッファ部2は、コンパレータの非反転入力電圧Vinpを緩衝増幅する手段である。
バッファ部3は、コンパレータの反転入力電圧Vinnを緩衝増幅する手段である。
オフセット減算部4は、非反転入力電圧Vinpからオフセット電圧Voffsetを減じる手段であり、抵抗41(抵抗値:R2)と、Nチャネル型電界効果トランジスタ42と、を有して成る。
オフセット減算部4において、抵抗41の一端は、バッファ部2の出力端(延いては、非反転入力電圧Vinpの印加端)に接続されている。抵抗41の他端は、トランジスタ42のドレインに接続されている。トランジスタ42のゲートは、トランジスタ16のゲートに接続されている。トランジスタ42のソースは、接地端に接続されている。
比較部5は、非反転入力端(+)に印加されるオフセット減算部4の出力電圧(Vinp−Voffset)と、反転入力端(−)に印加される反転入力電圧Vinnとの高低に応じて、出力論理COMP_OUTを変遷する手段である。
上記構成から成るコンパレータにおいて、オフセット設定部1では、抵抗14の一端電圧と基準電圧Vrefが一致するように、アンプ12によるトランジスタ13の開閉制御が行われる。その結果、抵抗14の一端には、定常的に基準電圧Vrefが印加され、所定の定電流I(=Vref/R1)が生成される。また、トランジスタ15についても、トランジスタ13と同様の開閉制御が行われ、トランジスタ15のドレインからは、上記の定電流Iが出力される。
一方、オフセット減算部4では、オフセット設定部1のトランジスタ16とトランジスタ42によってカレントミラー回路が形成されており、抵抗41を介して接地端に向けた定電流Iを流すことで、非反転入力電圧Vinpから抵抗41での電圧降下分(I×R2=(Vref/R1)×R2)に相当するオフセット電圧Voffsetが減じられる。
そして、オフセット減算部4の出力電圧(Vinp−Voffset)が反転入力電圧Vinnよりも高ければ、比較部5の出力論理COMP_OUTはハイレベルとなり、逆に、オフセット減算部4の出力電圧(Vinp−Voffset)が反転入力電圧Vinnよりも低ければ、比較部5の出力論理COMP_OUTはローレベルとなる。
上記したように、本実施形態のコンパレータでは、非反転入力電圧Vinpからオフセット電圧Voffsetを差し引き、これを反転入力電圧Vinnと比較する構成であって、上記のオフセット電圧Voffsetを基準電圧Vrefと抵抗比(R2/R1)に応じて決定する構成が採用されている。
このような回路構成を採用することにより、例えば、基準電圧Vrefに±10%のばらつきが生じ、抵抗比(R2/R1)に±5%のばらつきが生じた場合であっても、オフセット電圧Voffsetのばらつきは、これらを単純に足し合わせた合計±15%程度に収まる結果となるので、厳しいセット要求にも十分に対応することが可能となる。
次に、本発明に係るコンパレータの第2実施形態について、図2を参照しながら詳細に説明する。
図2は、本発明に係るコンパレータの第2実施形態を示す回路図である。
本図に示すように、本実施形態のコンパレータは、先述のオフセット減算部4及び比較部5に代えて、オフセット加算部6及び比較部7を有して成る点に特徴を有している。
そこで、第1実施形態と同様の構成部分については、図1と同一符号を付すことで重複した説明を省略し、以下では、本実施形態の特徴部分(オフセット加算部6の導入)について、重点的な説明を行うことにする。
オフセット加算部6は、反転入力電圧Vinnにオフセット電圧Voffsetを加える手段であり、Pチャネル型電界効果トランジスタ61と、抵抗62(抵抗値:R2)とを有して成る。
オフセット加算部6において、抵抗62の一端は、バッファ部3の出力端(延いては、反転入力電圧Vinnの印加端)に接続されている。抵抗62の他端は、トランジスタ61のドレインに接続されている。トランジスタ61のゲートは、オフセット設定部1を構成するアンプ12の出力端に接続されている。トランジスタ61のソースは、電源端に接続されている。なお、オフセット減算部4が除かれたことに伴い、オフセット設定部1では、トランジスタ15、16が除かれている。
比較部7は、反転入力端(−)に印加されるオフセット加算部6の出力電圧(Vinn+Voffset)と、非反転入力端(+)に印加される非反転入力電圧Vinpとの高低に応じて、出力論理COMP_OUTを変遷する手段である。
上記構成から成るコンパレータにおいて、オフセット加算部6では、トランジスタ61についてトランジスタ13と同様の開閉制御が行われ、トランジスタ61のドレインから所定の定電流I(=Vref/R1)が出力される。このように、オフセット加算部6では、電源端から抵抗62を介して定電流Iを流すことで、反転入力電圧Vinnに抵抗62での電圧上昇分(I×R2=(Vref/R1)×R2)に相当するオフセット電圧Voffsetが加えられる。
そして、非反転入力電圧Vinpがオフセット加算部6の出力電圧(Vinn+Voffset)よりも高ければ、比較部5の出力論理COMP_OUTはハイレベルとなり、逆に、非反転入力電圧Vinpがオフセット加算部6の出力電圧(Vinn+Voffset)よりも低ければ、比較部5の出力論理COMP_OUTはローレベルとなる。
上記したように、本実施形態のコンパレータでは、反転入力電圧Vinnにオフセット電圧Voffsetを加え、これを非反転入力電圧Vinpと比較する構成であって、上記のオフセット電圧Voffsetを基準電圧Vrefと抵抗比(R2/R1)に応じて決定する構成が採用されている。
このような回路構成を採用することにより、例えば、基準電圧Vrefに±10%のばらつきが生じ、抵抗比(R2/R1)に±5%のばらつきが生じた場合であっても、先述の第1実施形態と同様、オフセット電圧Voffsetのばらつきは、これらを単純に足し合わせた合計±15%程度に収まる結果となるので、厳しいセット要求にも十分に対応することが可能となる。
なお、先の第1実施形態を採用した場合、非反転入力電圧Vinpが十分に高ければ、オフセット減算部4で得られる出力電圧(Vinp−Voffset)のリニアリティが保たれるので、オフセット電圧Voffsetは、意図した設定値((Vref/R1)×R2)となる(図3(a)の電圧範囲X、及び、図3(c)を参照)。また、先の第2実施形態を採用した場合、反転入力電圧Vinnが十分に低ければ、オフセット加算部6で得られる出力電圧(Vinn+Voffset)のリニアリティが保たれるので、オフセット電圧Voffsetは、意図した設定値((Vref/R1)×R2)となる(図3(b)の電圧範囲X、及び、図3(c)を参照)。
しかしながら、上記の条件が満たされなくなった場合、すなわち、非反転入力電圧Vinpが低下してオフセット電圧Voffsetを引き切れなくなった場合や、逆に、反転入力電圧Vinnが上昇してオフセット電圧Voffsetを足し切れなくなった場合、先の第1、第2実施形態では、オフセット減算部4或いはオフセット加算部6の出力リニアリティを維持することができなくなり、オフセット電圧Voffsetが意図した設定値((Vref/R1)×R2)よりも小さくなってしまうおそれがある(図3(a)、(b)の電圧範囲Y、及び、図3(d)を参照)。
そこで、本発明に係るコンパレータの第3実施形態では、図4に示すように、第1実施形態の構成(オフセット減算部4及び比較部5)と、第2実施形態の構成(オフセット加算部6及び比較部7)をいずれも備えた上で、さらに、比較部5の比較出力と比較部7の比較出力の論理積演算を行う論理積演算部8を有して成る構成とされている。
このような構成であれば、比較部5の出力論理と比較部7の出力論理が共にハイレベルとなったときに、コンパレータの出力論理COMP_OUTがハイレベルに遷移されるので、オフセット減算部4の出力電圧(Vinp−Voffset)とオフセット加算部6の出力電圧(Vinn+Voffset)のうち、よりリニアリティの高い出力に基づいて、オフセット電圧Voffsetが設定されることになる。従って、本実施形態のコンパレータであれば、その入力ダイナミックレンジに対して均一なオフセットを持たせることが可能となる。
また、本実施形態のコンパレータでは、オフセット減算部4とオフセット加算部6に対してオフセット設定部1が一元的に設けられているので、オフセット減算部4に与えられる定電流Iとオフセット加算部6に与えられる定電流Iとの間に不要なばらつきが生じるおそれを排除することができる上、回路規模の不要な増大を回避することも可能となる。
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
本発明は、オフセット付きコンパレータにおけるオフセット電圧のばらつき低減を図る上で有用な技術である。
は、本発明に係るコンパレータの第1実施形態を示す回路図である。 は、本発明に係るコンパレータの第2実施形態を示す回路図である。 は、オフセット電圧Voffsetの挙動を説明するための図である。 は、本発明に係るコンパレータの第3実施形態を示す回路図である。 は、オフセット付きコンパレータを示すブロック図である。 は、オフセット付きコンパレータの一従来例を示す回路図である。 は、オフセット付きコンパレータの別の従来例を示す回路図である。
符号の説明
1 オフセット設定部
2 バッファ部
3 バッファ部
4 オフセット減算部
5 比較部
6 オフセット加算部
7 比較部
8 論理積演算部(AND)
11 基準電圧源
12 アンプ
13 Pチャネル型電界効果トランジスタ
14 抵抗(抵抗値:R1)
15 Pチャネル型電界効果トランジスタ
16 Nチャネル型電界効果トランジスタ
41 抵抗(抵抗値:R2)
42 Nチャネル型電界効果トランジスタ
61 Pチャネル型電界効果トランジスタ
62 抵抗(抵抗値:R2)

Claims (5)

  1. オフセット電圧を定めるオフセット設定部と、非反転入力電圧から前記オフセット電圧を減じるオフセット減算部と、前記オフセット減算部の出力電圧と反転入力電圧との高低に応じて出力論理を変遷する比較部と、を有して成ることを特徴とするコンパレータ。
  2. オフセット電圧を定めるオフセット設定部と、反転入力電圧に前記オフセット電圧を加えるオフセット加算部と、前記オフセット加算部の出力電圧と非反転入力電圧との高低に応じて出力論理を変遷する比較部と、を有して成ることを特徴とするコンパレータ。
  3. オフセット電圧を定めるオフセット設定部と、非反転入力電圧から前記オフセット電圧を減じるオフセット減算部と、前記オフセット減算部の出力電圧と反転入力電圧との高低に応じて出力論理を変遷する第1比較部と、前記反転入力電圧に前記オフセット電圧を加えるオフセット加算部と、前記オフセット加算部の出力電圧と前記非反転入力電圧との高低に応じて出力論理を変遷する第2比較部と、第1比較部の比較出力と第2比較部の比較出力の論理積演算を行う論理積演算部と、を有して成ることを特徴とするコンパレータ。
  4. 前記オフセット設定部は、第1抵抗に基準電圧を印加することで、所定の定電流を生成するものであり、前記オフセット減算部は、一端が前記非反転入力電圧の印加端に接続された第2抵抗を介して接地端に向けた前記定電流を流すことで、前記非反転入力電圧から前記抵抗での電圧降下分に相当するオフセット電圧を減じるものであることを特徴とする請求項1または請求項3に記載のコンパレータ。
  5. 前記オフセット設定部は、第1抵抗に基準電圧を印加することで、所定の定電流を生成するものであり、前記オフセット加算部は、一端が前記反転入力電圧の印加端に接続された第2抵抗を介して電源端から前記定電流を流すことで、前記反転入力電圧に前記抵抗での電圧上昇分に相当するオフセット電圧を加えるものであることを特徴とする請求項2または請求項3に記載のコンパレータ。
JP2006330229A 2006-12-07 2006-12-07 コンパレータ Pending JP2008147810A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006330229A JP2008147810A (ja) 2006-12-07 2006-12-07 コンパレータ
CNA200710193328XA CN101207375A (zh) 2006-12-07 2007-12-03 比较器
KR1020070125010A KR20080052420A (ko) 2006-12-07 2007-12-04 콤퍼레이터
US11/952,214 US20080136460A1 (en) 2006-12-07 2007-12-07 Comparator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006330229A JP2008147810A (ja) 2006-12-07 2006-12-07 コンパレータ

Publications (1)

Publication Number Publication Date
JP2008147810A true JP2008147810A (ja) 2008-06-26

Family

ID=39497222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006330229A Pending JP2008147810A (ja) 2006-12-07 2006-12-07 コンパレータ

Country Status (4)

Country Link
US (1) US20080136460A1 (ja)
JP (1) JP2008147810A (ja)
KR (1) KR20080052420A (ja)
CN (1) CN101207375A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4836125B2 (ja) * 2006-04-20 2011-12-14 ルネサスエレクトロニクス株式会社 半導体装置
US8901980B1 (en) 2013-11-01 2014-12-02 Dialog Semiconductor Gmbh Dynamic hysteresis comparator
US10505519B1 (en) * 2019-06-28 2019-12-10 Nxp Usa, Inc. Dynamic comparator

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2726413B2 (ja) * 1986-12-25 1998-03-11 株式会社東芝 振幅比較回路
JP3280347B2 (ja) * 1999-07-12 2002-05-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 電圧比較回路
US6535030B1 (en) * 2001-06-19 2003-03-18 Xilinx, Inc. Differential comparator with offset correction

Also Published As

Publication number Publication date
US20080136460A1 (en) 2008-06-12
CN101207375A (zh) 2008-06-25
KR20080052420A (ko) 2008-06-11

Similar Documents

Publication Publication Date Title
JP3967321B2 (ja) 半導体集積回路
JP4893241B2 (ja) リセット装置
JP4475309B2 (ja) コンパレータ
KR101223481B1 (ko) 오버드라이빙 회로를 포함하는 연산증폭기
JP2004297462A (ja) 差動増幅器
JP2010136039A (ja) 信号増幅装置、及び磁気センサ装置
JP2009105811A (ja) 増幅装置及びGm補償バイアス回路
JP2007150534A (ja) 増幅回路
US7863958B2 (en) High speed clock signal duty cycle adjustment
JP2008147810A (ja) コンパレータ
JP4191685B2 (ja) 差動増幅器
JP2009094878A (ja) 差動増幅回路
JP2002237730A (ja) 電力増幅回路
JP5440143B2 (ja) 電圧加算回路およびd/a変換回路
TW201902116A (zh) 反相放大器比較器
JP5483424B2 (ja) レベル変換回路
JP2008301083A (ja) 差動信号生成回路
JP5333514B2 (ja) 差動増幅器
JP4213146B2 (ja) 差動増幅器
JP2010187047A (ja) テスト回路、及びテスト方法
US20080315951A1 (en) Class ab differential amplifier with output stage common mode feedback
JP6436821B2 (ja) 電流検出回路
US7800432B2 (en) Semiconductor circuit and controlling method thereof
JP4841343B2 (ja) レシーバアンプ回路
JP5203809B2 (ja) 電流ミラー回路