JP5333514B2 - 差動増幅器 - Google Patents
差動増幅器 Download PDFInfo
- Publication number
- JP5333514B2 JP5333514B2 JP2011109676A JP2011109676A JP5333514B2 JP 5333514 B2 JP5333514 B2 JP 5333514B2 JP 2011109676 A JP2011109676 A JP 2011109676A JP 2011109676 A JP2011109676 A JP 2011109676A JP 5333514 B2 JP5333514 B2 JP 5333514B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- differential amplifier
- transistors
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
差動増幅器を構成し、該差動増幅器に対する2つの入力の内のそれぞれ1つが与えられる各トランジスタの端子の内で、該差動増幅器の出力点となりうる端子とアースとの間に接続される電流源をそれぞれ備えることを特徴とする差動増幅器。
(付記2)
前記差動増幅器において、
該差動増幅器の出力を負荷側に電流で受け渡すためのカレントミラー回路を備え、前記入力の1つが与えられる各トランジスタが該カレントミラー回路においてモニタ電流が流れるトランジスタに接続されるとともに、
該カレントミラー回路においてコピー電流が流れる第1のトランジスタと、前記出力が受け渡される負荷としての抵抗との間に接続されるトランジスタであって、前記2つの入力のうちいずれか1つが与えられるトランジスタへの入力がLの時にオフとなる第2のトランジスタと、
該第1のトランジスタと第2のトランジスタとの接続点とアースとの間に接続される電流源とをさらに備えることを特徴とする付記1記載の差動増幅器。
(付記3)
前記差動増幅器の出力点となりうる端子とアースとの間に接続される電流源、および前記第1のトランジスタと第2のトランジスタとの接続点とアースとの間に接続される電流源がそれぞれトランジスタによって構成され、
該トランジスタと、該トランジスタにバイアス電圧を与えるバイアス回路部とがさらにそれぞれカレントミラー回路を構成することを特徴とする付記2記載の差動増幅器。
(付記4)
前記第2のトランジスタにバイアス電圧を与える回路として、前記バイアス回路部によって与えられるバイアス電圧が供給される1段以上のトランジスタと、
該1段以上のトランジスタと電源電圧との間に接続され、前記第2のトランジスタを前記入力がLの時にオフとさせるバイアス電圧を供給する2段のトランジスタとを備えることを特徴とする付記3記載の差動増幅器。
(付記5)
前記2段のトランジスタのゲートが、それぞれ前記1段以上のトランジスタと該2段のトランジスタとの接続点に接続され、該2段のトランジスタのサイズと該2段のトランジスタに流れる電流の調整によって、前記第2のトランジスタに供給するバイアス電圧を決定することを特徴とする付記4記載の差動増幅器。
(付記6)
前記カレントミラー回路が、電流源の出力抵抗が大きいカスケードカレントミラー回路であることを特徴とする付記3記載の差動増幅器。
(付記7)
前記カレントミラー回路が、電流源の出力電圧の下限が低い変形カスケードカレントミラー回路であることを特徴とする付記3記載の差動増幅器。
(付記8)
前記カレントミラー回路が、2つの参照電流を用い、コピー電流が流れるトランジスタと1つの参照電流が流れるトランジスタとをそれぞれカスケード接続とした低電圧用ミラー回路であることを特徴とする付記3記載の差動増幅器。
(付記9)
前記差動増幅器において、
該差動増幅器の出力を負荷側に電流で受け渡すためのカレントミラー回路を備え、前記入力の1つが与えられる各トランジスタが該カレントミラー回路においてモニタ電流が流れるトランジスタに接続されるとともに、
該カレントミラー回路においてコピー電流が流れる第1のトランジスタと、前記出力が受け渡される負荷としての抵抗との間に接続されるトランジスタであって、前記2つの入力のうちいずれか1つが与えられるトランジスタへの入力がLの時にオフとなる第2のトランジスタと、
該第1のトランジスタと第2のトランジスタとの接続点に接続され、前記2つの入力のうちいずれか1つが与えられるトランジスタへの入力がLの時にオンとなる第3のトランジスタと、
該第3のトランジスタとアースとの間に接続される電流源とをさらに備えることを特徴とする付記1記載の差動増幅器。
(付記10)
前記第3のトランジスタとアースとの間に接続される電流源と電源電圧との間に接続され、前記2つの入力のうちいずれか1つが与えられるトランジスタへの入力がHの時にオンとなる第4のトランジスタをさらに備えることを特徴とする付記9記載の差動増幅器。
(付記11)
差動増幅器を構成し、該差動増幅器に対する2つの入力の内のそれぞれ1つが与えられる各トランジスタの端子の内で、該差動増幅器の出力点となりうるそれぞれの端子の間に接続される回路素子を備えることを特徴とする差動増幅器。(2)
(付記12)
前記回路素子が、微小電流を流せるトランジスタ、または抵抗であることを特徴とする付記11記載の差動増幅器。
(付記13)
前記差動増幅器において、
該差動増幅器の出力を負荷側に電流で受け渡すためのカレントミラー回路を備え、前記入力の1つが与えられる各トランジスタが該カレントミラー回路においてモニタ電流が流れるトランジスタに接続されるとともに、
該カレントミラー回路においてコピー電流が流れる第1のトランジスタと、前記出力が受け渡される負荷としての抵抗との間に接続されるトランジスタであって、前記2つの入力のうちいずれか1つが与えられるトランジスタへの入力がLの時にオフとなる第2のトランジスタと、
該第1のトランジスタと第2のトランジスタとの接続点とアースとの間に接続される電流源とをさらに備えることを特徴とする付記11記載の差動増幅器。
(付記14)
前記差動増幅器の出力点となりうる端子とアースとの間に接続される電流源、および前記第1のトランジスタと第2のトランジスタとの接続点とアースとの間に接続される電流源がそれぞれトランジスタによって構成され、
該トランジスタと、該トランジスタにバイアス電圧を与えるバイアス回路部とがさらにそれぞれカレントミラー回路を構成することを特徴とする付記13記載の差動増幅器。
(付記15)
前記第2のトランジスタにバイアス電圧を与える回路として、前記バイアス回路部によって与えられるバイアス電圧が供給される1段以上のトランジスタと、
該1段以上のトランジスタと電源電圧との間に接続され、前記第2のトランジスタを前記入力がLの時にオフとさせるバイアス電圧を供給する2段のトランジスタとを備えることを特徴とする付記14記載の差動増幅器。
(付記16)
前記2段のトランジスタのゲートが、それぞれ前記1段以上のトランジスタと該2段のトランジスタとの接続点に接続され、該2段のトランジスタのサイズと該2段のトランジスタに流れる電流の調整によって、前記第2のトランジスタに供給するバイアス電圧を決定することを特徴とする付記15記載の差動増幅器。
(付記17)
前記カレントミラー回路が、電流源の出力抵抗が大きいカスケードカレントミラー回路であることを特徴とする付記14記載の差動増幅器。
(付記18)
前記カレントミラー回路が、電流源の出力電圧の下限が低い変形カスケードカレントミラー回路であることを特徴とする付記14記載の差動増幅器。
(付記19)
前記カレントミラー回路が、2つの参照電流を用い、コピー電流が流れるトランジスタと1つの参照電流が流れるトランジスタとをそれぞれカスケード接続とした低電圧用ミラー回路であることを特徴とする付記14記載の差動増幅器。
(付記20)
前記差動増幅器において、
該差動増幅器の出力を負荷側に電流で受け渡すためのカレントミラー回路を備え、前記入力の1つが与えられる各トランジスタが該カレントミラー回路においてモニタ電流が流れるトランジスタに接続されるとともに、
該カレントミラー回路においてコピー電流が流れる第1のトランジスタと、前記出力が受け渡される負荷としての抵抗との間に接続されるトランジスタであって、前記2つの入力のうちいずれか1つが与えられるトランジスタへの入力がLの時にオフとなる第2のトランジスタと、
該第1のトランジスタと第2のトランジスタとの接続点に接続され、前記2つの入力のうちいずれか1つが与えられるトランジスタへの入力がLの時にオンとなる第3のトランジスタと、
該第3のトランジスタとアースとの間に接続される電流源とをさらに備えることを特徴とする付記11記載の差動増幅器。
(付記21)
前記第3のトランジスタとアースとの間に接続される電流源と電源電圧との間に接続され、前記2つの入力のうちいずれか1つが与えられるトランジスタへの入力がHの時にオンとなる第4のトランジスタをさらに備えることを特徴とする付記20記載の差動増幅器。
(付記22)
差動増幅器を構成し、該差動増幅器に対する2つの入力のうちのそれぞれ1つが与えられる各トランジスタの端子のうちで、該差動増幅器の出力点となりうる端子のそれぞれに接続され、差動増幅器への入力の値に対応して一方がオンの時他方がオフ、一方がオフの時他方がオンとなる2つのトランジスタと、
該2つのトランジスタとアースとの間に接続される電流源とを備えることを特徴とする差動増幅器。
(付記23)
前記差動増幅器において、
該差動増幅器の2つの出力をそれぞれ負荷側に電流で受け渡すための2つのカレントミラー回路を備え、前記入力の1つが与えられる各トランジスタが、該各カレントミラー回路においてモニタ電流が流れるトランジスタに接続されると共に、
該カレントミラー回路においてコピー電流が流れる第1のトランジスタと、前記出力が受け渡される負荷としての抵抗との間に接続されるトランジスタであって、前記2つの入力のうちいずれか1つが与えられるトランジスタへの入力がLの時にオフとなる第2のトランジスタと、
該各カレントミラー回路における該第1のトランジスタと該第2のトランジスタとの接続点に接続され、差動増幅器への入力の値に対応して一方がオンの時他方がオフ、一方がオフの時他方がオンとなる第3、第4のトランジスタと、
該第3、第4のトランジスタとアースとの間に接続される電流源とをさらに備えることを特徴とする付記22記載の差動増幅器。
(付記24)
差動増幅器を構成し、該差動増幅器に対する2つの入力の内のそれぞれ1つが与えられるトランジスタと、該差動増幅器の出力を負荷側に電流で受け渡すためのカレントミラー回路のモニタ電流が流れるトランジスタとの接続点に接続され、該入力が与えられるトランジスタへの入力がLである時にも該モニタ電流が流れるトランジスタをカットオフさせない電流を流すカットオフ防止手段を備えることを特徴とする差動増幅器。
3 電流源Ic
4、6 カレントミラーのモニタ電流が流れるトランジスタ
5、7 カレントミラーのコピー電流が流れるトランジスタ
8、9 終端抵抗
10 電流源Ia
11 電流源Ib
12 電流源Ic
15 デジタルカメラ
16 パソコン
17 USBケーブル
20 MPU
21 バス
22 USBインタフェース
23 RAM
24 周辺回路
25 ドライバ回路
30 電流源Ie
31 電流源Id
Claims (3)
- ゲートに第1入力信号が入力される第1トランジスタと、ソースが前記第1トランジスタのソースに接続されゲートに第2入力信号が印加される第2トランジスタと、前記第1トランジスタのドレインがゲート及びドレインに接続される第3トランジスタと、前記第2トランジスタのドレインがゲート及びドレインに接続される第4トランジスタとを有し、前記第1入力信号と前記第2入力信号との差分に基づいた信号を前記第1トランジスタのドレインおよび前記第2トランジスタのドレインから出力する入力部と、
前記第3トランジスタとカレントミラー接続される第5トランジスタと、
前記第4トランジスタとカレントミラー接続される第6トランジスタと、
前記第5トランジスタのドレインにドレインが接続され、前記第2入力信号がゲートに接続される第7トランジスタと、
前記第6トランジスタのドレインにドレインが接続され、前記第1入力信号がゲートに接続される第8トランジスタと、
前記第7トランジスタと前記第8トランジスタとの接続点とアースとの間に接続される第1電流源とを備え、
前記第5トランジスタのドレインの電位に基づき第1出力信号を出力し、前記第6トランジスタのドレインの電位に基づき第2出力信号を出力することを特徴とする差動増幅器。 - 前記第1電流源は、前記第5トランジスタ及び前記第6トランジスタを流れる電流にプロセス変動による誤差が生じた場合に、該誤差を吸収することを特徴とする請求項1記載の差動増幅器。
- 前記第1トランジスタのドレインにドレインが接続され、前記第2入力信号がゲートに接続される第9トランジスタと、
前記第2トランジスタのドレインにドレインが接続され、前記第1入力信号がゲートに接続される第10トランジスタと、
前記第9トランジスタと前記第10トランジスタとの接続点とアースとの間に接続される第2電流源とをさらに備えることを特徴とする請求項1または2に記載の差動増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011109676A JP5333514B2 (ja) | 2004-04-02 | 2011-05-16 | 差動増幅器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004110204 | 2004-04-02 | ||
JP2004110204 | 2004-04-02 | ||
JP2011109676A JP5333514B2 (ja) | 2004-04-02 | 2011-05-16 | 差動増幅器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008208988A Division JP4759030B2 (ja) | 2004-04-02 | 2008-08-14 | 差動増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011199888A JP2011199888A (ja) | 2011-10-06 |
JP5333514B2 true JP5333514B2 (ja) | 2013-11-06 |
Family
ID=40169287
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008208988A Expired - Fee Related JP4759030B2 (ja) | 2004-04-02 | 2008-08-14 | 差動増幅器 |
JP2011109676A Expired - Fee Related JP5333514B2 (ja) | 2004-04-02 | 2011-05-16 | 差動増幅器 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008208988A Expired - Fee Related JP4759030B2 (ja) | 2004-04-02 | 2008-08-14 | 差動増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP4759030B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013239952A (ja) * | 2012-05-16 | 2013-11-28 | Sumitomo Electric Ind Ltd | 進行波型増幅器 |
CN114020087B (zh) * | 2021-09-17 | 2023-05-05 | 深圳市芯波微电子有限公司 | 抑制电源干扰的偏置电压产生电路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0773205B2 (ja) * | 1983-12-20 | 1995-08-02 | 株式会社日立製作所 | レベル変換回路 |
JPH0223119U (ja) * | 1988-07-25 | 1990-02-15 | ||
JP2790496B2 (ja) * | 1989-11-10 | 1998-08-27 | 富士通株式会社 | 増幅回路 |
JPH0486005A (ja) * | 1990-07-28 | 1992-03-18 | Nec Corp | 電流増幅回路 |
JPH05283950A (ja) * | 1992-03-31 | 1993-10-29 | Nec Corp | 演算増幅器 |
JP2001339259A (ja) * | 2000-05-30 | 2001-12-07 | Oki Electric Ind Co Ltd | 差動増幅回路及び半導体集積回路装置 |
US7006313B2 (en) * | 2002-06-25 | 2006-02-28 | Texas Instruments Incorporated | Circuit and method to match common mode flex impedance and to achieve symmetrical switching voltage outputs of write driver |
-
2008
- 2008-08-14 JP JP2008208988A patent/JP4759030B2/ja not_active Expired - Fee Related
-
2011
- 2011-05-16 JP JP2011109676A patent/JP5333514B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4759030B2 (ja) | 2011-08-31 |
JP2008295093A (ja) | 2008-12-04 |
JP2011199888A (ja) | 2011-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7199623B2 (en) | Method and apparatus for providing a power-on reset signal | |
JP4937865B2 (ja) | 定電圧回路 | |
CN105446923B (zh) | 具有上拉升压器和下拉升压器的差分驱动器 | |
US20110057727A1 (en) | Adaptive common mode bias for differential amplifier input circuits | |
JP4191685B2 (ja) | 差動増幅器 | |
JP2008015925A (ja) | 基準電圧発生回路 | |
US8736320B2 (en) | Power-on reset circuit | |
JP5333514B2 (ja) | 差動増幅器 | |
JP4213146B2 (ja) | 差動増幅器 | |
JP2009094878A (ja) | 差動増幅回路 | |
US7486140B2 (en) | Differential amplifier | |
JP2005130020A (ja) | アナログレベルシフタ | |
US20030071661A1 (en) | Input circuit | |
JP5838650B2 (ja) | 出力回路 | |
JP2005285019A (ja) | 基準電流発生回路及び基準電圧発生回路 | |
US9729113B2 (en) | Constant transconductance bias circuit | |
JP2008147810A (ja) | コンパレータ | |
KR102449361B1 (ko) | 선형 전류 드라이버 | |
JP2003232816A (ja) | 電流検出回路 | |
US20090045869A1 (en) | Semiconductor circuit and controlling method thereof | |
JP3426594B2 (ja) | 入力バッファ回路 | |
JP5520192B2 (ja) | 電圧電流変換回路 | |
US8441297B2 (en) | PMOS resistor | |
JP5203809B2 (ja) | 電流ミラー回路 | |
JP2008258966A (ja) | Vthシフト回路及びD/A変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130715 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5333514 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |