CN114020087B - 抑制电源干扰的偏置电压产生电路 - Google Patents

抑制电源干扰的偏置电压产生电路 Download PDF

Info

Publication number
CN114020087B
CN114020087B CN202111096843.2A CN202111096843A CN114020087B CN 114020087 B CN114020087 B CN 114020087B CN 202111096843 A CN202111096843 A CN 202111096843A CN 114020087 B CN114020087 B CN 114020087B
Authority
CN
China
Prior art keywords
port
circuit
current source
mos transistor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111096843.2A
Other languages
English (en)
Other versions
CN114020087A (zh
Inventor
陈涛
周海牛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Sibrood Microelectronic Co ltd
Original Assignee
Shenzhen Sibrood Microelectronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Sibrood Microelectronic Co ltd filed Critical Shenzhen Sibrood Microelectronic Co ltd
Priority to CN202111096843.2A priority Critical patent/CN114020087B/zh
Publication of CN114020087A publication Critical patent/CN114020087A/zh
Application granted granted Critical
Publication of CN114020087B publication Critical patent/CN114020087B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

本申请公开了一种抑制电源干扰的偏置电压产生电路。该电路包括第一参考电流源电路、第二参考电流源电路、第一电阻、第二电阻、隔离晶体管M1和镜像电路；其中，第二参考电流源电路输出的电流值为m*Iref，第一参考电流源电路输出的电流值为Iref，m为大于1的数，流经镜像电路的第二端口的电流为流经镜像电路的第一端口的电流的k倍，第一电阻的阻值为第二电阻的阻值的k倍，电压产生电路的电压输出端的电压Vout＝Vx+(m‑k)*R*Iref，其中，R为第二电阻的阻值，Vx为镜像电路的第一端口的电压，为固定电位。采用本申请公开的电压产生电路能够抑制来自电源干扰，同时通过调整m的值可以产生接近电源电压的偏置电压。

Description

抑制电源干扰的偏置电压产生电路
技术领域
本申请涉及电路领域，尤其涉及一种抑制电源干扰的偏置电压产生电路。
背景技术
电子电路中经常需要用到能够抑制来自供电电源的干扰的稳定的电压。常用的办法直接使用恒流电流源电路注入到一个(或多个串联的)PN结、一个(或者多个串联的)二极管接法的MOS(或者BJT)晶体管，在PN结(或者PN结串)两端、MOS(或者BJT)晶体管或者MOS(或者BJT)晶体管两端的电压的大小就只受注入的恒定电流大小控制，而不会受供电电源上干扰信号的影响。
但是这种方法产生的电压范围存在较大的局限：如果电源电压电平为VDD，恒流源上的压降为Vsrc，只能得到低于VDD-Vsrc的电压。通常，为了使恒流源的具有较强的抑制电源上干扰的能力，恒流源本身电压降Vsrc很大，例如采用共源共栅结构的PMOS电流源中，Vsrc就大体上等于两倍的PMOS管源漏极电压差。这就大大限制了传统的方法能够产生的电压的大小。
比如常用的使用恒流电流源电路注入到类二极管结构产生电压的方法如图1中的a图和b图所示。恒流源的输出电流为Iref，输出电压的上限受限于VDD-Vsrc。为了使恒流源的具有较强的抑制电源上干扰的能力，若使用cascode电流源结构，在这种情况下，Vsrc大小等于两个MOS晶体管的漏源电压之和，如图1中的c图所示，此时，输出的电压大小受限于VDD-VDS1-VDS2，输出电流为Iref。假设，VDD为1.8V，VDS1、VDS2大小通常在200～300mV，于是输出电压通常最高为1.2～1.4V。当需要得到更高的电压、譬如1.6V时，图1所示的电路就不能满足需求了。
发明内容
本申请实施例提供一种抑制电源干扰的偏置电压产生电路，能够抑制来自电源干扰，同时可以输出接近电源电压的电压。
第一方面，本申请实施例提供一种抑制电源干扰的偏置电压产生电路，包括：第一参考电流源电路、第二参考电流源电路、第一电阻、第二电阻、隔离晶体管M1和镜像电路；
其中，第一参考电流源电路的第一端口连接至电源VDD，第一参考电流源电路的第二端口连接至镜像电路的第一端口，第一电阻的两端分别连接至第一参考电流源电路的两端；第二参考电流源电路的第一端口连接至电源VDD，第二参考电流源电路的第二端口连接至镜像电路的第二端口，第二电阻的两端分别连接至电源VDD和隔离晶体管M1的第一端口，隔离晶体管M1的第二端口连接至偏置电压，比如电源VDD，隔离晶体管M1的第三端口连接至镜像电路的第二端口，镜像电路的第三端口接地，隔离晶体管M1的第三端口为偏置电压产生电路的电压输出端；
第二参考电流源电路输出的电流值为m*Iref，第一参考电流源电路输出的电流值为Iref，m为大于1的整数，流经镜像电路的第二端口的电流为流经镜像电路的第一端口的电流的k倍，第一电阻的阻值为第二电路的阻值的k倍，最简单的，当k＝1时，流经镜像电路的第二端口的电流与流经镜像电路的第一端口的电流相等，且第一电阻的阻值与第二电阻的阻值相等；
Vout电压与Vx电压之间的差值决定于流经第一电阻与第二电阻的电流差值。而这一电流差值由第一、第二参考电流源电路决定。容易推得电压Vout＝Vx+(m-k)*R*Iref，其中，R为第二电阻的阻值，Vx为镜像电路的第一端口的电压，为固定电位。
在此需要指出的是，隔离晶体管M1的第二端口连接至偏置电压的目的是使隔离晶体管M的第一端口和第三端口之间导通。该偏置电压不为本申请公开的偏置电压产生电路的输出电压。
可以看出，设定合适的m、k、R和Iref值，可使得偏置电压产生电路输出的电压接近电源电压VDD，从而使得输出电压的上限不受限于VDD-Vsrc。同时可以证明，电源干扰信号在Vout上产生的干扰电压一阶为零。于是实现了本申请的高电源抑制比电压产生电路。
在一个可行的实施例中，第一参考电流源电路包括第一恒流源，第二参考电流源电路包括第二恒流源；
其中，第一恒流源的正极和负极分别为第一参考电流源电路的第一端口和第二端口，第二恒流源的正极和负极分别为第二参考电流源电路的第一端口和第二端口。
在一个可行的实施例中，第一参考电流源电路包括MOS晶体管M2和MOS晶体管M3，第二参考电流源电路包括MOS晶体管M4和MOS晶体管M5；
其中，MOS晶体管M2的源极为第一参考电流源电路的第一端口，MOS晶体管M2的漏极连接至MOS晶体管M3的源极，MOS晶体管M3的漏极为第一参考电流源电路的第二端口；MOS晶体管M4的源极为第一参考电流源电路的第一端口，MOS晶体管M4的漏极连接至MOS晶体管M5的源极，MOS晶体管M5的漏极为第二参考电流源电路的第二端口。
其中，MOS晶体管M2、MOS晶体管M3、MOS晶体管M4和MOS晶体管M5均为P沟道MOS晶体管。
在一个可行的实施例中，隔离晶体管M1为MOS晶体管或者三极管；
当隔离晶体管M1为MOS晶体管时，隔离晶体管M1的第一端口、第二端口和第三端口分别为MOS晶体管的漏极、栅极和源极；其中，该MOS晶体管为N沟道MOS晶体管；
当隔离晶体管M1为三极管时，隔离晶体管M1的第一端口、第二端口和第三端口分别为三极管的集电极、基极和发射极。
也即是说，隔离晶体管M1可以是共栅极连接的MOS管，也可以是共基极连接的三极管(也称为Bipolar管)；隔离晶体管M1的低阻端(MOS管的源极或三极管的射极)连接至镜像电路的第二端口，隔离晶体管M1的高阻端(MOS管的漏极或三极管的集电极)连接至偏置电压产生电路的输出端。
在一个可行的实施例中，镜像电路的第三端口通过一个三极管或者多个串联的三极管接至低阻节点，或者镜像电路的第三端口通过一个MOS晶体管或者多个串联的MOS晶体管接至低阻节点。其中，该MOS晶体管为N沟道MOS晶体管。
其中，接至低阻节点可以为接地。
在一个可行的实施例中，镜像电路的第三端口通过一个三极管接至低阻节点，包括：
三极管的基极和集电极均连接至镜像电路的第三端口，三极管的发射极接至低阻节点。
在一个可行的实施例中，镜像电路的第三端口通过一个MOS晶体管接至低阻节点，包括：
MOS晶体管的栅极和漏极均连接至镜像电路的第三端口，三极管的源接至低阻节点。
在一个可行的实施例中，镜像电路包括三极管Q1和三极管Q2，
其中，三极管Q1的集电极和三极管Q2的集电极分别为镜像电路的第一端口和第二端口，三极管Q1的基极连接至三极管Q1的集电极，三极管Q1的发射极与三极管Q2的发射极连接，三极管Q1的发射极或三极管Q2的发射极为镜像电路的第三端口。
其中，三极管Q1与三极管Q2的尺寸相同，也就是三极管Q1与三极管Q2的各项参数相同或者相近。三极管Q1与三极管Q2均为NPN型三极管。
在一个可行的实施例中，镜像电路包括MOS晶体管M6和MOS晶体管M7，
其中，MOS晶体管M6的漏极和MOS晶体管M7的漏极分别为镜像电路的第一端口和第二端口，MOS晶体管M6的栅极连接至MOS晶体管M6的漏极，MOS晶体管M6的源极与MOS晶体管M7的源极连接，MOS晶体管M6的源极或MOS晶体管M7的源极为镜像电路的第三端口。
其中，MOS晶体管M6与MOS晶体管M7的尺寸相同，也就是MOS晶体管M6与MOS晶体管M7的各项参数相同或者相近。MOS晶体管M6和MOS晶体管M7均为N沟道MOS晶体管。
本申请的这些方面或其他方面在以下实施例的描述中会更加简明易懂。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中的一种偏置电压产生电路的结构示意图；
图2为本申请实施例提供的一种CMOS工艺偏置电压产生电路的结构示意图；
图3为本申请实施例提供的一种BiCMOS工艺偏置电压产生电路的结构示意图；
图4为图3所示电路结构的工作原理示意图；
图5为本申请实施例提供的另一种偏置电压产生电路的结构示意图。
具体实施方式
以下参照附图进行详细说明。
参见图2，图2为本申请实施例提供的一种抑制电源干扰的偏置电压产生电路的结构示意图。如图2所示，该偏置电压产生电路包括第一参考电流源电路、第二参考电流源电路、第一电阻、第二电阻、隔离晶体管M1和镜像电路；
其中，第一参考电流源电路的第一端口连接至电源VDD，第一参考电流源电路的第二端口连接至镜像电路的第一端口，第一电阻的两端分别连接至第一参考电流源电路的两端；第二参考电流源电路的第一端口连接至电源VDD，第二参考电流源电路的第二端口连接至镜像电路的第二端口，第二电阻的两端分别连接至电源VDD和隔离晶体管M1的第一端口，隔离晶体管M1的第二端口连接偏置电压，隔离晶体管M1的第三端口连接至镜像电路的第二端口，镜像电路的第三端口接地，隔离晶体管M1的第一端口为偏置电压产生电路的电压输出端。
其中，第二参考电流源电路输出的电流I2为m*Iref，第一参考电流源电路输出的电流I1为Iref，m为大于1的整数，流经镜像电路的第二端口的电流为流经镜像电路的第一端口的电流的k倍，第一电阻的阻值为第二电阻的阻值的k倍。最简单的，当k＝1时，流经镜像电路的第二端口的电流与流经镜像电路的第一端口的电流相等，且第一电阻的阻值与第二电阻的阻值相等。通过引入第一参考电流源电路和第二参考电流源电路输出恒定的不受供电电源干扰的电流，可以产生接近VDD的偏置电压，且该偏置电压可以抑制来自供电电源(即电源VDD)的干扰。
如图2所示，流过第一电阻R1的电流IR1为：
IR1＝(V DD-Vx)/R1
因此，流经镜像电路的第一端口的电流为：
Isub1＝Iref+(V DD-Vx)/R1
其中，Vx为节点X处的电压，且为固定电位，在一个示例中，如图2所示的电路，Vx＝Vbe+Vee，其中，Vbe为三极管Q1的基极和发射极的电压差，Vee为三极管Q1的发射极与地之间的电压差。流经第二电阻R2的电流IR2为：
IR2＝Isub2-m*Iref
由于流经镜像电路的第二端口的电流为流经镜像电路的第一端口的电流的k倍，且第一电阻的阻值是第二电阻的阻值的k倍，因此偏置电压产生电路的输出的电压为：
Vout＝V DD–R2*IR2＝V DD-R2*(k*Iref+(k*VDD-k*Vx)/R1-m*Iref)＝VX+(m-k)*R2*Iref
由上式可知，当m大于1时，可使得电产生电路的输出电压Vout高于Vx，偏置电压产生电路的输出电压Vout的大小由m，R2和Iref的取值决定。m所能取的最大值受到镜像电路输出电流的制约。当第二参考电流源的电流接近于镜像电路输出电流时，Vout值接近VDD。由此可见，电产生电路的输出电压Vout，可接近于电源VDD，而不像图1所示的传统方法的输出电压受限于电流源电压差或者晶体管漏源电压差。
在此需要指出的是，图2-图5中镜像电路中的标识“1:k”表示流经镜像电路的第二端口的电流为流经镜像电路的第一端口的电流的k倍。
在一个可行的实施例中，隔离晶体管M1为MOS晶体管或者三极管；
当隔离晶体管M1为MOS晶体管时，隔离晶体管M1的第一端口、第二端口和第三端口分别为MOS晶体管的漏极、栅极和源极；其中，该MOS晶体管为N沟道MOS晶体管；
当隔离晶体管M1为三极管时，隔离晶体管M1的第一端口、第二端口和第三端口分别为三极管的集电极、基极和发射极。
也即是说，隔离晶体管M1可以是共栅极连接的MOS管，也可以是共基极连接的三极管；隔离晶体管M1的低阻端(MOS管的源极或三极管的射极)连接至镜像电路的第二端口，隔离晶体管M1的高阻端(MOS管的漏极或三极管的集电极)连接至偏置电压产生电路的输出端。
下面解释说明图2所示的电路结构可以使得输出电压不受电源上干扰的影响。
如图4所示，在电源电压VDD上增加一个干扰源ΔVDD，相应地会产生电流ΔI1；由于第一参考电流源电路所在的支路为高阻支路，基本不受干扰源ΔVDD的影响；ΔIsub1＝ΔI1＝ΔVDD/R1；镜像电路将左侧电流ΔIsub1传递到节点Y处。在节点Y处，输出的电流为ΔIsub2＝k*ΔIsub1＝k*ΔI1，第二参考电流源电路所在支路为高阻支路，基本不受干扰源ΔVDD的影响，隔离晶体管M1的漏极是低阻节点，因此电流ΔIsub2可经隔离晶体管M1达到偏置电压产生电路的输出端口；在偏置电压产生电路的输出端口，干扰源ΔVDD经过第二电阻也会产生电流ΔI2，在偏置电压产生电路的输出端口AC接地的情况下，ΔI2＝ΔVDD/R2＝k*ΔI1，由于R1＝k*R2；这样，在偏置电压产生电路的输出端口处，k*ΔI1与ΔI2的恰恰能够互抵消。另外，干扰源ΔVDD也不会通过隔离晶体管M1的跨导在偏置电压产生电路的输出端口Vout处产生多少干扰电流，因为图4所示的镜像电路中的NPN三极管Q2或者图5所示的镜像电路中的MOS晶体管M7的高输出阻抗的负反馈作用将隔离晶体管M1的有效跨导大大减小了。由此，偏置电压产生电路的输出端口的电压Vout就基本不受电源上干扰源ΔVDD的影响。
需要说明的是，镜像电路是基于NPN三极管或者N沟道的MOS晶体管实现的。
在此需要指出的是，由于第一参考电压源电路和第二参考电压源电路所在的支路是高阻支路，基本不受干扰源ΔVDD的影响，因此在图3和图4所示的电路中，对于第一参考电压源电路和第二参考电压源电路所在的支路是高阻支路上未示意出干扰源ΔVDD。
在一个可行的实施例中，如图2-图4所示，第一参考电流源电路包括第一恒流源，第二参考电流源电路包括第二恒流源，其中，第一恒流源的正负极分别为第一参考电流源电路的第一端口和第二端口，第二恒流源的正负极分别为第二参考电流源电路的第一端口和第二端口。
在一个可行的实施例中，如图5所示，第一参考电流源电路包括MOS晶体管M2和MOS晶体管M3，第二参考电流源电路包括MOS晶体管M4和MOS晶体管M5；
其中，MOS晶体管M2的源极为第一参考电流源电路的第一端口，MOS晶体管M2的漏极连接至MOS晶体管M3的源极，MOS晶体管M3的漏极为第一参考电流源电路的第二端口；MOS晶体管M4的源极为第一参考电流源电路的第一端口，MOS晶体管M4的漏极连接至MOS晶体管M5的源极，MOS晶体管M5的漏极为第二参考电流源电路的第二端口。
其中，MOS晶体管M2、MOS晶体管M3、MOS晶体管M4和MOS晶体管M5均为P沟道MOS晶体管。
在此需要指出的是，在图5所示的偏置电压产生电路工作时，对于MOS晶体管M2、MOS晶体管M3、MOS晶体管M4、MOS晶体管M5，会在这些MOS晶体管的栅极施加电压，使得这些MOS晶体管的漏极和源极均处于导通状态。
在此需要指出的是，本申请的第一参考电流源电路和第二参考电流源电路的实现方式不限于本申请所公开的实现方式。
在一个可行的实施例中，镜像电路的第三端口通过一个三极管或者多个串联的三极管接地，或者镜像电路的第三端口通过一个MOS晶体管或者多个串联的MOS晶体管接地。其中，该MOS晶体管为N沟道MOS晶体管。
在一个可行的实施例中，如图3和图4所示，镜像电路的第三端口通过一个三极管Q3接地，包括：
三极管Q3的基极和集电极均连接至镜像电路的第三端口，三极管Q3的发射极接地。
在一个可行的实施例中，如图5所示，镜像电路的第三端口通过一个MOS晶体管M8接地，包括：
MOS晶体管M8的栅极和漏极均连接至镜像电路的第三端口，MOS晶体管M8的源极接地。
在一个可行的实施例中，如图2-图4所示镜像电路包括三极管Q1和三极管Q2，
其中，三极管Q1的集电极和三极管Q2的集电极分别为镜像电路的第一端口和第二端口，三极管Q1的基极连接至三极管Q1的集电极，三极管Q1的发射极与三极管Q2的发射极连接，三极管Q1的发射极或三极管Q2的发射极为镜像电路的第三端口。
其中，三极管Q1与三极管Q2的尺寸相同，也就是三极管Q1与三极管Q2的各项参数相同或者相近。三极管Q1与三极管Q2均为NPN型三极管。
在一个可行的实施例中，如图5所示，镜像电路包括MOS晶体管M6和MOS晶体管M7，
其中，MOS晶体管M6的漏极和MOS晶体管M7的漏极分别为镜像电路的第一端口和第二端口，MOS晶体管M6的栅极连接至MOS晶体管M6的漏极，MOS晶体管M6的源极与MOS晶体管M7的源极连接，MOS晶体管M6的源极或MOS晶体管M7的源极为镜像电路的第三端口。
其中，MOS晶体管M6与MOS晶体管M7的尺寸相同，也就是MOS晶体管M6与MOS晶体管M7的各项参数相同或者相近。MOS晶体管M6和MOS晶体管M7均为N沟道MOS晶体管。
在此需要指出的是，本申请的镜像电路的实现方式不限于本申请所公开的实现方式。
在此需要说明的是，对于本申请公开的不同的第一参考电流源的电路结构、不同的第二参考电流源的电路结构、不同的镜像电路的电路结构，及镜像电路不同的接地方式可以进行任意组合，以实现本申请公开的偏置电压产生电路，不限于图2-图5所公开的方式。
在此需要说明的是，本申请公开的偏置电压产生电路，可以应用于需要产生DC电压的电路，尤其是所需的电压与电源电压接近的场景。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (6)

1.一种抑制电源干扰的偏置电压产生电路，其特征在于，包括：第一参考电流源电路、第二参考电流源电路、第一电阻、第二电阻、隔离晶体管M1和镜像电路；
其中，所述第一参考电流源电路的第一端口连接至电源VDD，所述第一参考电流源电路的第二端口连接至所述镜像电路的第一端口，所述第一电阻的两端分别连接至所述第一参考电流源电路的两端；所述第二参考电流源电路的第一端口连接至所述电源VDD，所述第二参考电流源电路的第二端口连接至所述镜像电路的第二端口，所述第二电阻的两端分别连接至所述电源VDD和所述隔离晶体管M1的第一端口，所述隔离晶体管M1的第二端口连接至偏置电压，所述隔离晶体管M1的第三端口连接至所述镜像电路的第二端口，所述镜像电路的第三端口接地，所述隔离晶体管M1的第一端口为所述偏置电压产生电路的电压输出端；
所述第二参考电流源电路输出的电流值为m*Iref，所述第一参考电流源电路输出的电流值为Iref，所述m为大于1的数；流经所述镜像电路的第二端口的电流是流经所述镜像电路的第一端口的电流的k倍，所述第一电阻的阻值为第二电阻的阻值的k倍；所述k为大于0的数；
所述偏置电压产生电路的电压输出端的电压Vout＝Vx+(m-k)*R*Iref，其中，所述R为所述第二电阻的阻值，所述Vx为所述镜像电路的第一端口的电压；
所述第一参考电流源电路包括第一恒流源，所述第二参考电流源电路包括第二恒流源；其中，所述第一恒流源的正极和负极分别为所述第一参考电流源电路的第一端口和第二端口，所述第二恒流源的正极和负极分别为所述第二参考电流源电路的第一端口和第二端口。
2.根据权利要求1所述的偏置电压产生电路，其特征在于，所述隔离晶体管M1为MOS晶体管或者三极管；
当所述隔离晶体管M1为MOS晶体管时，所述隔离晶体管M1的第一端口、第二端口和第三端口分别为MOS晶体管的漏极、栅极和源极；
当所述隔离晶体管M1为三极管时，所述隔离晶体管M1的第一端口、第二端口和第三端口分别为三极管的集电极、基极和发射极。
3.根据权利要求1所述的偏置电压产生电路，其特征在于，所述镜像电路的第三端口通过一个三极管或者多个串联的三极管接至低阻节点。
4.根据权利要求3所述的偏置电压产生电路，其特征在于，所述镜像电路的第三端口通过一个MOS晶体管接至低阻节点，包括：
所述MOS晶体管的栅极和漏极均连接至所述镜像电路的第三端口，所述三极管的源极接地。
5.根据权利要求1-4任一项所述的偏置电压产生电路，其特征在于，所述镜像电路包括三极管Q1和三极管Q2，
其中，所述三极管Q1的集电极和所述三极管Q2的集电极分别为所述镜像电路的第一端口和第二端口，所述三极管Q1的基极连接至所述三极管Q1的集电极，所述三极管Q1的发射极与所述三极管Q2的发射极连接，所述三极管Q1的发射极或所述三极管Q2的发射极为所述镜像电路的第三端口。
6.根据权利要求1-4任一项所述的偏置电压产生电路，其特征在于，所述镜像电路包括MOS晶体管M6和MOS晶体管M7，
其中，所述MOS晶体管M6的漏极和所述MOS晶体管M7的漏极分别为所述镜像电路的第一端口和第二端口，所述MOS晶体管M6的栅极连接至所述MOS晶体管M6的漏极，所述MOS晶体管M6的源极与所述MOS晶体管M7的源极连接，所述MOS晶体管M6的源极或所述MOS晶体管M7的源极为所述镜像电路的第三端口。
CN202111096843.2A 2021-09-17 2021-09-17 抑制电源干扰的偏置电压产生电路 Active CN114020087B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111096843.2A CN114020087B (zh) 2021-09-17 2021-09-17 抑制电源干扰的偏置电压产生电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111096843.2A CN114020087B (zh) 2021-09-17 2021-09-17 抑制电源干扰的偏置电压产生电路

Publications (2)

Publication Number Publication Date
CN114020087A CN114020087A (zh) 2022-02-08
CN114020087B true CN114020087B (zh) 2023-05-05

Family

ID=80054541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111096843.2A Active CN114020087B (zh) 2021-09-17 2021-09-17 抑制电源干扰的偏置电压产生电路

Country Status (1)

Country Link
CN (1) CN114020087B (zh)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2729001B2 (ja) * 1991-12-20 1998-03-18 富士通株式会社 基準電圧発生回路
KR100468715B1 (ko) * 2001-07-13 2005-01-29 삼성전자주식회사 높은 출력 임피던스와 큰 전류비를 제공하는 전류 반복기및 이를 구비하는 차동증폭기
JP4759030B2 (ja) * 2004-04-02 2011-08-31 富士通セミコンダクター株式会社 差動増幅器
JP4443301B2 (ja) * 2004-05-17 2010-03-31 セイコーインスツル株式会社 ボルテージ・レギュレータ
DE102007031902B4 (de) * 2007-07-09 2013-02-28 Texas Instruments Deutschland Gmbh Arbeitsstromgenerator mit vorbestimmten Temperaturkoeffizienten und Verfahren zur Erzeugung eines Arbeitstrom mit vorbestimmtem Ternperaturkoeffizienten
CN101789691B (zh) * 2009-01-23 2013-01-23 中芯国际集成电路制造(上海)有限公司 电压转换电路
EP2230579B1 (en) * 2009-03-20 2013-01-23 STMicroelectronics Srl Fast switching, overshoot-free, current source and method
CN101552644B (zh) * 2009-05-11 2012-07-18 哈尔滨工业大学 用于红外接收系统跨阻前置放大器的直流干扰抑制电路
JP2012060593A (ja) * 2010-09-13 2012-03-22 Fujitsu Ten Ltd 増幅回路
CN102279616B (zh) * 2011-03-29 2012-07-18 山东华芯半导体有限公司 纯mos结构高精度电流基准源及其产生方法
DE102014013032A1 (de) * 2014-09-02 2016-03-03 Infineon Technologies Ag Erzeugung eines Stroms mit umgekehrter Versorgungsspannungsproportionalität
CN108073218B (zh) * 2016-11-08 2019-12-03 中芯国际集成电路制造(上海)有限公司 运算放大器电路及带隙基准源
CN206479868U (zh) * 2017-02-16 2017-09-08 珠海格力电器股份有限公司 低温漂基准电压电路
JP7008523B2 (ja) * 2018-02-05 2022-01-25 エイブリック株式会社 過電流制限回路、過電流制限方法及び電源回路
CN108536208B (zh) * 2018-05-10 2020-09-25 上海华虹宏力半导体制造有限公司 偏置电流电路
CN209297190U (zh) * 2018-11-28 2019-08-23 苏州大学 一种低压降镜像电流源电路
CN113037222B (zh) * 2021-02-26 2023-09-15 广州慧智微电子股份有限公司 一种偏置电路及放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
欧阳翔.新型CMOS射频接收机低噪声电源管理系统的研究与设计.2010,正文. *

Also Published As

Publication number Publication date
CN114020087A (zh) 2022-02-08

Similar Documents

Publication Publication Date Title
US6815941B2 (en) Bandgap reference circuit
US8754621B2 (en) High power supply rejection linear low-dropout regulator for a wide range of capacitance loads
CN108153360B (zh) 一种带隙基准电压源
CN108351662B (zh) 具有曲率补偿的带隙参考电路
CN106200732A (zh) 生成输出电压的电路及低压降稳压器的输出电压的设置方法
US7830200B2 (en) High voltage tolerant bias circuit with low voltage transistors
CN114689934B (zh) 一种模块化电压检测电路
US7317358B2 (en) Differential amplifier circuit
EP3231088B1 (en) Subthreshold metal oxide semiconductor for large resistance
US20100148857A1 (en) Methods and apparatus for low-voltage bias current and bias voltage generation
CN114020087B (zh) 抑制电源干扰的偏置电压产生电路
US10095260B2 (en) Start-up circuit arranged to initialize a circuit portion
US5148099A (en) Radiation hardened bandgap reference voltage generator and method
US20200014376A1 (en) Method for Biasing Outputs of a Folded Cascode Stage in a Comparator and Corresponding Comparator
US9568928B2 (en) Compensated voltage reference generation circuit and method
US9000846B2 (en) Current mirror
CN108345336B (zh) 能隙参考电路
US20090079403A1 (en) Apparatus to provide a current reference
JP2018165940A (ja) レギュレータ回路
TWI564692B (zh) 能隙參考電路
US11099593B2 (en) Base current cancellation circuit and method therefor
KR20180094390A (ko) 밴드갭 전압 기준 회로
CN112825002B (zh) 基准电流源电路
JPH01109810A (ja) リミッタ増幅器
Zhang et al. A high power supply rejection radio voltage reference for energy harvesters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant