CN101789691B - 电压转换电路 - Google Patents
电压转换电路 Download PDFInfo
- Publication number
- CN101789691B CN101789691B CN 200910045896 CN200910045896A CN101789691B CN 101789691 B CN101789691 B CN 101789691B CN 200910045896 CN200910045896 CN 200910045896 CN 200910045896 A CN200910045896 A CN 200910045896A CN 101789691 B CN101789691 B CN 101789691B
- Authority
- CN
- China
- Prior art keywords
- voltage
- nmos pipe
- bias voltage
- conversion circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
一种电压转换电路，包括：输入单元，用于接收输入的数字信号，获得所述输入数字信号的反相信号，以及传输所述输入的数字信号和所述反相信号；偏置电压单元，用于根据第二电源电压，提供根据所述输入信号对应的电源电压值变化的偏置电压；转换单元，用于接收所述偏置电压，根据所述偏置电压与所述输入的数字信号的比较结果、以及所述偏置电压与所述输入数字信号的反相信号的比较结果，使得输出信号为第一电源电压或为低电平。本发明提供了随输入信号电源电压变化的偏置电压，避免了当输入信号较小而无法使具有较高阈值电压的器件导通，影响电路的正常工作。
Description
技术领域
本发明涉及集成电路设计，特别是涉及一种电压转换电路。
背景技术
一般来说，核心逻辑器件和输入/输出器件在不同的工作电源下进行工作。以0.13微米工艺为例，核心逻辑器件通常采用1.2伏的工作电压，而输入/输出器件需要提供3.3伏的工作电压。因此，将核心逻辑器件和输入/输出器件连接并协同工作时，通常需要采用电压转换电路，对信号的工作电源电压进行转换，也就是说，将信号的工作电源电压从核心逻辑器件的较低电源电压转换到输入/输出器件的较高电源电压。
参考图1，传统的电压转换电路通常包括PMOS管101和102，NMOS管103和104，以及反相器105。其中，PMOS管101和102的源极与电源电压VccH相连接，PMOS管101的漏极与PMOS管102的栅极、NMOS管103的漏极相连接，PMOS管101的栅极与PMOS管102的的漏极、NMOS管104的漏极相连接，并作为电压转换电路的输出端，输出转换结果；NMOS管103和104的源极相连接并接地，NMOS管103的栅极通过反相器105与NMOS管103的栅极相连接并作为电压转换电路的输入端。PMOS管101和102以及NMOS管103和104为厚氧化层MOS管，每个MOS管的阈值电压为0.7伏，电源电压VccH为3.3伏。
当输入电压大于NMOS管103的阈值电压时，NMOS管103导通，节点N1具有低电平，此时，当PMOS管102的栅源电压大于PMOS管102的阈值电压时，PMOS管102导通，输出电压即为电源电压VccH；而当输入电压小于NMOS管103的阈值电压时，NMOS管103截止，通过反相器105传输至NMOS管104的电压信号使NMOS管104导通，输出低电平。
也就是说，输出信号的逻辑关系取决于输入信号的逻辑关系，当输入信号为高电平时，输出也为高电平；当输入信号为低电平时，输出也为低电平。不同的在于，所输入的电压信号为0-1.0伏，而输出电压信号的范围在0-3.3伏，因此实现了从较低电压到较高电压的转换，且不改变原有信号的逻辑关系。
然而，当输入电压较低时，传统的电压转换电路无法提供足够的驱动能力以驱动高阈值器件。例如，由于在0.13微米工艺中，具有厚氧化层MOS管的阈值电压一般为0.6-0.8伏，当输入电压较低，例如为0.8伏，输入电压并不足以使该MOS管导通，从而将导致电路无法工作。此外，由于采用具有厚氧化层的MOS管，具有较高阈值，输出信号的上升/下降沿相对于输入信号的上升/下降沿具有较大的延迟，因此传统的电压转换电路无法在高速的条件下进行工作。
为了使电压转换电路适于高阈值以及高速的工作条件，现有技术对电压转换电路进行了研究，提出了例如零阈值等电路方案，然而大多数方案结构太过复杂，不仅增加了系统实现的成本，也需要增加额外的工艺步骤。
此外，专利号为US6642769B1，名称为“High Speed Voltage Level ShifterWith A Low Input Voltage”的美国专利中还提供一种电路结构，采用了具有薄氧化层的NMOS管对接收输入信号，以提高输出信号随输入信号变化的速度；并且增加栅极与参考电压Vref相连的NMOS管对以实现对输入信号的电压转换。
但是，该方案通过分压电路从较高电源电压VccH与较低电源电压VccL之间获取参考电压Vref，因此当所获取的参考电压Vref接近较高电源电压VccH或与输入信号之间具有较大差值时，将导致电路不正常工作。而且，该方案不仅增加了分压电路，还为了保护具有薄氧化层的NMOS不会被击穿，增加了栅极与较低电源电压VccL的NMOS管对进行保护，从而增加了电路的复杂程度。此外，由于增加了输入端与输出端之间的MOS管数量，输出信号与输入信号之间的延时变大，无法适应高速的工作条件。
发明内容
本发明解决的技术问题是提供一种可实现高速工作的稳定的电压转换电路。
为解决上述技术问题，本发明提供了一种电压转换电路，包括：输入单元，用于接收输入的数字信号，获得所述输入数字信号的反相信号，以及传输所述输入的数字信号和所述反相信号；偏置电压单元，用于根据第二电源电压，提供根据所述输入信号对应的电源电压值变化的偏置电压；转换单元，用于接收所述偏置电压，根据通过所述偏置电压与所述输入的数字信号的比较结果、以及所述偏置电压与所述输入数字信号的反相信号的比较结果，选择不同的MOS管导通，使得输出信号为第一电源电压或为低电平。
可选的，所述根据第二电源电压，提供根据输入信号对应的电源电压值变化的偏置电压包括：使所述第二电源电压与所述输入信号对应的电源电压值相等；使所述偏置电压与所述第二电源电压之间的差值保持固定值。
可选的，所述固定值为晶体管阈值电压。
可选的，所述偏置电压单元至少包括：第一NMOS管和第二NMOS管；所述第一NMOS管的源极连接所述第二电源电压，所述第二NMOS管的栅极及其漏极与所述第一电源电压相连接；所述第一NMOS管的栅极及其漏极与所述第二NMOS管的源极相连接，并作为所述偏置电压单元的输出端。
可选的，所述偏置电压单元还包括：第一电容，所述第一电容的一端接于所述偏置电压单元的输出端，一端接地，用于根据所述偏置电压，进行充、放电。
可选的，所述偏置电压单元还包括：在所述第一NMOS管和第二电源电压之间，串联连接至少一个NMOS管，连接的所述PMOS管的栅极与所述第一NMOS管的栅极相连接。
可选的，所述输入单元包括：第一反相器和第二反相器；所述第一反相器和所述第二反相器串联连接，分别将所述输入数字信号通过所述第一反相器和所述第二反相器的信号输出至所述转换单元。
可选的，所述输入单元包括：一个反相器，用于接收输入的数字信号，输出所述输入数字信号的反相信号。
可选的，所述反相器为薄氧化层的晶体管。
可选的，所述转换单元包括：反相器，接收所述输出信号，并输出所述输出信号的反相信号。
可选的，所述转换单元包括：第三NMOS管、第四NMOS管、第一PMOS管和第二PMOS管；所述第三NMOS管的源极作为所述转换单的第一输入端，与所述输入单元的第一输出端相连接；所述第四NMOS管的源极作为所述转换单元的第二输入端，与所述输入单元的第二输出端相连接；所述第三NMOS管和所述第四NMOS管的栅极耦接之后，作为所述转换单元的第三输入端，与所述偏置电压单元的输出端相连接；所述第三NMOS管和所述第四NMOS管的源极连接第一电源电压；所述第三NMOS管的漏极与所述第一PMOS管的漏极和所述第二PMOS管的栅极相连接；所述第四NMOS管的漏极与所述第一PMOS管的栅极和所述第二PMOS管的漏极相连接，作为所述转换单元的输出端。
相较于现有技术，本发明提供了随输入信号电源电压以及厚氧化层MOS管阈值电压变化的偏置电压，通过将所述偏置电压与输入数字信号的比较结果、或者所述偏置电压与输入数字信号的反相信号的比较结果，判断并输出高电平或为低电平，避免了当输入信号较小而无法使具有较高阈值电压的器件导通，进而导致电路无法正常工作的问题。
附图说明
图1是传统电压转换电路的结构示意图；
图2是本发明电压转换电路实施方式的结构示意图；
图3是本发明电压转换电路一种实施方式的电路示意图；
图4是本发明电压转换电路另一种实施方式的电路示意图；
图5是本发明电压转换电路又一种实施方式的电路示意图；
图6是本发明电压转换电路又一种实施方式的电路示意图；
图7是本发明电压转换电路又一种实施方式的电路示意图；
图8是采用本发明电压转换电路一个具体实施例的波形示意图；
图9是采用本发明电压转换电路另一个具体实施例的波形示意图；
图10是采用本发明电压转换电路又一个具体实施例的波形示意图。
具体实施方式
参考图2，本发明提供了一种电压转换电路，包括：输入单元201，用于接收输入的数字信号S1，获得输入数字信号S1的反相信号S1’，以及传输输入的数字信号S1和其反相信号S1’；偏置电压单元202，用于根据第二电源电压，提供根据输入信号S1对应的电源电压值变化的偏置电压S3；转换单元203，用于接收所述偏置电压S3，根据通过偏置电压S3与输入数字信号S1的比较结果以及偏置电压S3与输入数字信号S1的反相信号S1’的比较结果，使得输出信号S2为第一电源电压或为低电平。
上述电路结构通过将偏置电压S3与输入数字信号S1、或者与输入数字信号S1的反相信号S1’进行比较，判断输出信号S2为高电平或为低电平，从而避免由于所述比较结果受器件自身的工艺参数影响，造成电路无法正常工作。此外，由于偏置电压S3随输入信号S1的电源电压值而变化，使输出信号S2仅与输入的数字信号S1和第二电源电压有关，从而避免了由于偏置电压S3与输入信号S1之间的过大偏差对输出信号S2的影响。
下面结合附图和具体实施例，对本发明实施方式进行详细说明。
参考图3，在本发明的一种具体实施方式中，输入单元201包括第一反相器301和第二反相器302，偏置电压单元202包括第一NMOS管303和第二NMOS管304，转换单元203包括第三NMOS管305、第四NMOS管306、第一PMOS管307和第二PMOS管308。
其中，第一反相器301的输入端作为输入单元201的输入端，接收输入信号S1，其输出端与第二反相器302的输入端相连，作为输入单元201的第一输出端，第二反相器302的另一端作为输入单元201的第二输出端。
第一NMOS管303的源极连接第二电源电压VccL，第二NMOS管304的栅极及其漏极与第一电源电压VccH相连接；第一NMOS管303的栅极及其漏极与第二NMOS管304的源极相连接，并作为偏置电压单元202的输出端。
第三NMOS管305的源极作为转换单元203的第一输入端，与输入单元201的第一输出端相连接；第四NMOS管306的源极作为转换单元203的第二输入端，与输入单元201的第二输出端相连接；第三NMOS管305和第四NMOS管306的栅极耦接之后，作为转换单元203的第三输入端，与偏置电压单元202的输出端相连接；第三NMOS管305和第四NMOS管306的源极连接第一电源电压VccH；第三NMOS管305的漏极与第一PMOS管307的漏极和第二PMOS管308的栅极相连接；第四NMOS管306的漏极与第一PMOS管307的栅极和第二PMOS管308的漏极相连接，作为转换单元203的输出端。
其中，第一电源电压VccH用于提供较高的工作电源电压，例如，VccH可为1.8伏-3.3伏。在上述电路结构的具体工作过程中，根据输入信号S1对应的电源电压值调整偏置电压单元202中的第二电源电压VccL。具体来说，由于电压转换单元是在两种工作电源电压之间进行转换，因此将第二电源电压VccL设置为输入信号S1所对应的工作电源电压值，一般来说，VccL不小于MOS管的阈值电压，例如，VccL为0.8伏-1.2伏。
通过使第一NMOS管303为短沟道器件，第二NMOS管304为长沟道器件，可使第一NMOS管303相较于第二NMOS管304，具有更大的电流，并以第一NMOS管303为主导。因此，可根据第一NMOS管303的阈值电压以及第二电源电压计算第三NMOS管305和第四NMOS管306的栅极电压。
通过调节第一NMOS管303、第三NMOS管305和第四NMOS管的工艺参数，使其具有相同的阈值电压，例如具有相同的宽长比。在此基础上，计算第三NMOS管305和第四NMOS管306的栅源电压值，因此使第三NMOS管305和第四NMOS管306导通的栅源电压仅与输入信号S1所对应的电源电压值有关。
例如，输入信号的电压值为Vs1时，经过输入单元，在第三NMOS管305和第四NMOS管306的源极分别具有电压为V1、V2。并且，第三NMOS管305和第四NMOS管306的栅极具有电压V3为：V3＝VccL+Vth1。因此第三NMOS管305和第四NMOS管306的栅源电压V3-V1、V3-V2分别为：
V3-V1＝VccL+Vth1-V1；V3-V2＝VccL+Vth1-V1 (1)。
其中，VccL为Vs1所对应的工作电源电压值。
要使第三NMOS管305或第四NMOS管306导通，即使其栅源电压大于其阈值电压，也就是说，V3-V1-Vth3＞0或者V3-V2-Vth4＞0。由于第一NMOS管303、第三NMOS管305和第四NMOS管具有相同的阈值电压，即Vth1＝Vth3＝Vth4。同时参考上式，可获得使第三NMOS管305或第四NMOS管306导通的条件分别为：VccL-V1＞0；或VccL-V2＞0 (2)。
当输入数字信号S1为“1”时，输入信号S1的电压Vs1为高，此时节点N100具有低电平，节点N200具有高电平，例如，Vs1＝1.2V时，V1＝0V，V2＝1V。根据上述推导，可获得第三NMOS管305导通。此时，第二PMOS管308的栅源电压为VccH-V1＝VccH。由于第二PMOS管308的阈值电压Vthp一般来说为0.7伏，而VccH在2.5伏至3.3伏之间，因此VccH＞Vthp，第二PMOS管308导通。VccH通过第二PMOS管308传输至输出端，从而使电压转换电路输出高电平。
当输入数字信号S1为“0”时，输入信号S1的电压Vs1为低，此时节点N100具有高电平，节点N200具有低电平，例如，Vs1＝0.5V时，V1＝1V，V2＝0V。根据上述推导，可获得第四NMOS管306导通。通过第四NMOS管306的传输，电压转换电路输出低电平。
参考式(1)和式(2)，本发明上述实施方式通过提供偏置电压V3，使得转换单元中NMOS管是否导通仅取决于输入信号以及第二电源电压，而与NMOS管自身工艺参数等无关，从而避免了当输入信号较小无法使具有较高阈值电压的器件导通，进而导致电路无法正常工作的问题。
此外，本发明上述实施方式还根据输入信号所对应的电源电压值调整偏置电压中的第二电源电压，从而可保证在式(2)中，当其中一个条件满足时，另一个条件必不满足，避免了由于第二电源电压与输入信号之间存在较大差异，导致式(2)中两个条件同时满足而使得电路无法正常工作。
在本发明其它具体实施里中，还可在输入单元201中采用具有薄氧化层的晶体管作为反相器，以提高电路处理速度。例如，当输入信号S2的电压为低电平时，信号只需要经过两个反相管的传导，使第四NMOS管导通，便能够输出低电平，而且由于反相管采用薄氧化层的晶体管，缩短了信号传输的时间，从而减少输出信号与输入信号之间的延迟，提高电路处理速度。
在本发明其它的实施方式中，参考图4，偏置电压单元202还可包括第一电容401，第一电容401的一端接于偏置电压单元202的输出端，一端接地。当偏置电压单元202输出端电压发生变化时，第一电容401通过直流充、放电，使所输出的电压保持固定值，从而实现偏置电压的输出稳定。
在本发明其它的实施方式中，参考图5，偏置电压单元202还可包括第五NMOS管501，其中，第五NMOS管501串联连接于第一NMOS管303与第二电源电压之间，并且第五NMOS管501的栅极与第一NMOS管303的栅极相连。由于生产工艺的限制，晶体管的阈值电压与标准值之间存在一定的偏移，当第一NMOS管的阈值电压存在较大偏移时，将影响所获得的偏置电压，因而，无法保证电路的正常工作。因此，通过将第五NMOS管501与第一NMOS管303串联相接，从而使偏置电压单元202所获得的偏置电压为第五NMOS管501的阈值电压和第一NMOS管303的阈值电压中较大的一个值与第二电源电压的差值。
在其它的具体实施例中，还可通过多个NMOS管与第一NMOS管的串联，以提供更好的保证。但是，也应注意到，采用越多NMOS管的串联，将增加电路的功耗，也增大电路的面积。
在本发明其它的实施方式中，参考图6，输入单元201可仅包括一个反相器。输入信号直接进入第四NMOS管306，并通过反相器601进入第三NMOS管305，从而提高了电路处理速度，实现所述电压转换电路可在高速条件下进行工作。
在本发明其它的实施方式中，参考图7，输入单元201包括一个反相器701，转换单元203在输出端连接CMOS反相器702，提供了电压转换的另一种实现结构。
参考图8至图10，采用本发明电压转换电路的具体实施例实现从低电压至高电压的转换。其中所采用的晶体管阈值电压为0.63伏。当输入信号S1的电压值分别为0.8伏、1.0伏和1.2伏时，第二电源电压随之进行调整，分别为1.43伏、1.63伏和1.83伏，根据第二电源电压产生偏置电压，使输出电压S2分别为3.290伏、3.292伏和3.295伏，从而实现即使在输入电压接近于晶体管阈值电压的情况下，也能实现电路的正常工作。此外，采用本发明电压转换电路，输出信号与输入信号之间的延迟不超过0.3ns。
与现有技术相比，本发明提供了随输入信号电源电压以及厚氧化层MOS管阈值电压变化的偏置电压，避免了当输入信号较小而无法使具有较高阈值电压的器件导通，进而导致电路无法正常工作的问题。
另外，采用薄氧化层器件对输入信号或其反相信号进行传输，缩短了信号传输的时间，减少了输出信号与输入信号之间的延迟，提高电路处理速度。此外，还扩大了输入电压的范围。
虽然本发明已通过较佳实施例说明如上，但这些较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种改正和补充，因此，本发明的保护范围以权利要求书的范围为准。
Claims (11)
1.一种电压转换电路，其特征在于，包括：
输入单元，用于接收输入数字信号，获得所述输入数字信号的反相信号，以及传输所述输入数字信号和所述反相信号；
偏置电压单元，用于根据第二电源电压，提供根据所述输入数字信号对应的电源电压值变化的偏置电压；
转换单元，用于接收所述偏置电压，根据所述偏置电压与所述输入数字信号的比较结果、以及所述偏置电压与所述输入数字信号的反相信号的比较结果，使得输出信号为第一电源电压或为低电平。
2.如权利要求1所述的电压转换电路，其特征在于，所述根据第二电源电压，提供根据输入数字信号对应的电源电压值变化的偏置电压包括：使所述第二电源电压与所述输入数字信号对应的电源电压值相等；使所述偏置电压与所述第二电源电压之间的差值保持固定值。
3.如权利要求2所述的电压转换电路，其特征在于，所述固定值为晶体管阈值电压。
4.如权利要求1所述的电压转换电路，其特征在于，所述偏置电压单元至少包括：第一NMOS管和第二NMOS管；
所述第一NMOS管的源极连接所述第二电源电压，所述第二NMOS管的栅极及其漏极与所述第一电源电压相连接；所述第一NMOS管的栅极及其漏极与所述第二NMOS管的源极相连接，并作为所述偏置电压单元的输出端。
5.如权利要求4所述的电压转换电路，其特征在于，所述偏置电压单元还包括：第一电容，所述第一电容的一端接于所述偏置电压单元的输出端，一端接地，用于根据所述偏置电压，进行充、放电。
6.如权利要求4所述的电压转换电路，其特征在于，所述偏置电压单元还包括：在所述第一NMOS管和第二电源电压之间，串联连接至少一个NMOS管，连接的所述NMOS管的栅极与所述第一NMOS管的栅极相连接。
7.如权利要求1所述的电压转换电路，其特征在于，所述输入单元包括：第一反相器和第二反相器；所述第一反相器和所述第二反相器串联连接，分别将所述输入数字信号通过所述第一反相器和所述第二反相器的信号输出至所述转换单元。
8.如权利要求1所述的电压转换电路，其特征在于，所述输入单元包括：一个反相器，用于接收输入数字信号，输出所述输入数字信号的反相信号。
9.如权利要求7或8所述的电压转换电路，其特征在于，所述反相器为薄氧化层的晶体管。
10.如权利要求8所述的电压转换电路，其特征在于，所述转换单元包括：反相器，接收所述输出信号，并输出所述输出信号的反相信号。
11.如权利要求1所述的电压转换电路，其特征在于，所述转换单元包括：
第三NMOS管、第四NMOS管、第一PMOS管和第二PMOS管；
所述第三NMOS管的源极作为所述转换单的第一输入端，与所述输入单元的第一输出端相连接；所述第四NMOS管的源极作为所述转换单元的第二输入端，与所述输入单元的第二输出端相连接；所述第三NMOS管和所述第四NMOS管的栅极耦接之后，作为所述转换单元的第三输入端，与所述偏置电压单元的输出端相连接；所述第一PMOS管和所述第二PMOS管的源极连接第一电源电压；
所述第三NMOS管的漏极与所述第一PMOS管的漏极和所述第二PMOS管的栅极相连接；所述第四NMOS管的漏极与所述第一PMOS管的栅极和所述第二PMOS管的漏极相连接，作为所述转换单元的输出端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910045896 CN101789691B (zh) | 2009-01-23 | 2009-01-23 | 电压转换电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910045896 CN101789691B (zh) | 2009-01-23 | 2009-01-23 | 电压转换电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101789691A CN101789691A (zh) | 2010-07-28 |
| CN101789691B true CN101789691B (zh) | 2013-01-23 |
Family
ID=42532786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910045896 Active CN101789691B (zh) | 2009-01-23 | 2009-01-23 | 电压转换电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101789691B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102176669B (zh) * | 2011-01-28 | 2015-07-08 | 上海华虹宏力半导体制造有限公司 | 比较电路 |
| KR101353212B1 (ko) * | 2011-06-14 | 2014-01-22 | 한국과학기술원 | 인버터 및 인버터가 구비된 스위칭회로 |
| CN102521176B (zh) * | 2011-12-01 | 2014-10-22 | 深圳市国微电子有限公司 | 微处理器中的io接口输出电路 |
| CN103856198A (zh) * | 2012-11-28 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 电平转换器 |
| CN104299647B (zh) * | 2013-07-15 | 2018-06-19 | 上海华虹宏力半导体制造有限公司 | 负压转换电路 |
| CN104333379B (zh) * | 2014-11-05 | 2017-11-03 | 遵义师范学院 | 一种高线性频率调节范围的cmos压控振荡器 |
| US9536593B1 (en) * | 2016-05-23 | 2017-01-03 | Qualcomm Incorporated | Low power receiver with wide input voltage range |
| JP6588116B2 (ja) * | 2018-02-26 | 2019-10-09 | ウィンボンド エレクトロニクス コーポレーション | レベルシフタ |
| CN110535459A (zh) * | 2019-09-30 | 2019-12-03 | 安凯(广州)微电子技术有限公司 | 一种基于低压cmos工艺的数字电平转换电路 |
| CN114020087B (zh) * | 2021-09-17 | 2023-05-05 | 深圳市芯波微电子有限公司 | 抑制电源干扰的偏置电压产生电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1398045A (zh) * | 2001-07-16 | 2003-02-19 | 松下电器产业株式会社 | 电平移动电路 |
| CN1825766A (zh) * | 2005-02-25 | 2006-08-30 | 艾格瑞系统有限公司 | 自旁路电压电平转换器电路 |
| CN201018470Y (zh) * | 2006-12-08 | 2008-02-06 | 华中科技大学 | 一种电压电平转换电路 |
-
2009
- 2009-01-23 CN CN 200910045896 patent/CN101789691B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1398045A (zh) * | 2001-07-16 | 2003-02-19 | 松下电器产业株式会社 | 电平移动电路 |
| CN1825766A (zh) * | 2005-02-25 | 2006-08-30 | 艾格瑞系统有限公司 | 自旁路电压电平转换器电路 |
| CN201018470Y (zh) * | 2006-12-08 | 2008-02-06 | 华中科技大学 | 一种电压电平转换电路 |
Non-Patent Citations (1)
| Title |
|---|
| JP特开2009-10802A 2009.01.15 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101789691A (zh) | 2010-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101789691B (zh) | 电压转换电路 | |
| CN105958822B (zh) | 电压转换电路 | |
| CN105049025B (zh) | 低电压差分信号驱动电路 | |
| TWI491180B (zh) | 具高輸出電壓的低電壓傳輸裝置 | |
| CN107710620B (zh) | 输入/输出(i/o)驱动器 | |
| CN104638887A (zh) | 一种可实现输出高电平转换的输出驱动电路 | |
| CN108155903A (zh) | 应用于GaN栅极驱动的高速高压电平转换电路 | |
| US9250696B2 (en) | Apparatus for reference voltage generating circuit | |
| CN108604898A (zh) | 实施缓冲晶体管的动态栅极偏置的输入/输出（i/o）驱动器 | |
| CN101741373B (zh) | 一种自适应多种io电源的低电压差分信号驱动器 | |
| US20190033629A1 (en) | High-rate high-swing drive circuit applied to silicon photonic modulator | |
| CN110098830B (zh) | 一种晶体管的衬底切换电路和电平转换电路 | |
| CN101510774B (zh) | 一种混合电压输出电路 | |
| CN104506183A (zh) | 单电压亚阈值电平转换器 | |
| CN111294042A (zh) | 电平移位电路 | |
| CN108712166B (zh) | 一种自适应电平转换电路 | |
| CN101645707B (zh) | 失调自修正的高速数据比较锁存器 | |
| CN101944903B (zh) | Cmos输入缓冲电路 | |
| CN111277261B (zh) | 一种电平转换电路 | |
| CN209572001U (zh) | 一种信号传输管的驱动电路和电平转换电路 | |
| CN111431522A (zh) | 一种能够兼容输出的mipi驱动电路 | |
| CN106685391A (zh) | 电平转换电路 | |
| CN107528580B (zh) | 电平转换电路 | |
| CN206353779U (zh) | 一种抗参数漂移反相器 | |
| CN214101332U (zh) | 一种基于mlvd s驱动器的tia芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121107 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121107 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |