KR101353212B1 - 인버터 및 인버터가 구비된 스위칭회로 - Google Patents

인버터 및 인버터가 구비된 스위칭회로 Download PDF

Info

Publication number
KR101353212B1
KR101353212B1 KR1020110057625A KR20110057625A KR101353212B1 KR 101353212 B1 KR101353212 B1 KR 101353212B1 KR 1020110057625 A KR1020110057625 A KR 1020110057625A KR 20110057625 A KR20110057625 A KR 20110057625A KR 101353212 B1 KR101353212 B1 KR 101353212B1
Authority
KR
South Korea
Prior art keywords
control signal
transistor
inverter
switching circuit
switch
Prior art date
Application number
KR1020110057625A
Other languages
English (en)
Other versions
KR20120138279A (ko
Inventor
김유신
김상희
백동현
윤선우
박성환
Original Assignee
한국과학기술원
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원, 삼성전기주식회사 filed Critical 한국과학기술원
Priority to KR1020110057625A priority Critical patent/KR101353212B1/ko
Priority to EP12275075.5A priority patent/EP2536012A3/en
Priority to US13/494,914 priority patent/US8742813B2/en
Priority to CN201210199417.6A priority patent/CN102832837B/zh
Publication of KR20120138279A publication Critical patent/KR20120138279A/ko
Application granted granted Critical
Publication of KR101353212B1 publication Critical patent/KR101353212B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching

Abstract

본 발명은 인버터 및 인버터를 포함하는 안테나 회로에 관한 것으로, 제1제어신호, 제2제어신호 및 제3제어신호를 포함하는 제어신호를 인가 받아 인버팅된 신호를 출력하는 것에 있어서, 제1제어신호가 게이트에 인가되고, 소스는 접지되는 제1모스트랜지스터; 제3제어신호가 게이트에 인가되고, 제2제어신호가 소스에 인가되는 제2모스트랜지스터; 및 제2제어신호가 게이트에 인가되고, 제3제어신호가 소스에 인가되는 제3모스트랜지스터; 를 포함하며, 상기 제1모스트랜지스터, 제2모스트랜지스터 및 제3모스트랜지스터의 드레인이 출력단자에 연결되어 구성될 수 있다.

Description

인버터 및 인버터가 구비된 스위칭회로{INVERTER AND SWITCHING CIRCUIT HAVING THE SAME}
본 발명은 인버터 및 인버터가 구비된 스위칭회로에 관한 것이다.
일반적으로 전자전기 분야에서 인버터는 직류전력을 교류전력으로 변환하는 장치를 의미하지만, 디지털 신호처리 분야에서 사용되는 인버터는 수신된 신호를 뒤바꾸는 집적회로 형태로 제작된 전자적 논리 게이트를 의미한다.
최근 전자전기 분야에서는 전자기기의 소형화 및 전력소모 감소를 통한 배터리 지속시간 연장 등이 화두가 되고 있다.
한편, 종래의 일반적인 인버터는 별도의 외부전원(VDD)가 인가되어야만 작동될 수 있었다.
따라서, 인버터를 각종 부품들과 온칩(ON-CHIP)화 하기가 어려웠고, 외부전원을 공급받기 위한 별도의 핀이 구비되어야 하므로 소형화에 한계가 있었다.
또한, 일반적으로 외부전원이 공급될 경우에는 해당 부품의 동작여부와 무관하게 지속적인 전원이 공급되므로 불필요한 전력소모가 발생한다는 문제가 있었다.
상기와 같은 문제점들을 해결하기 위하여 창안된 본 발명은, 별도의 외부전원 없이도 인버팅 동작을 수행할 수 있는 인버터를 제공하는 것을 목적으로 한다.
또한, 본 발명은 상기 인버터가 구비된 스위칭회로를 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여 창안된 본 발명의 일실시예에 따른 인버터는, 제어신호를 인가받아 인버팅된 신호를 출력하는 것에 있어서, 제1제어신호가 제어단자에 인가되고, 일단은 접지되는 제1트랜지스터; 제3제어신호가 제어단자에 인가되고, 제2제어신호가 일단에 인가되는 제2트랜지스터; 및 상기 제2제어신호가 제어단자에 인가되고, 상기 제3제어신호가 일단에 인가되는 제3트랜지스터;를 포함하며, 상기 제1트랜지스터, 제2트랜지스터 및 제3트랜지스터의 타단이 출력단자에 연결되는 것일 수 있다.
이때, 상기 제1트랜지스터는 N형 모스트랜지스터일 수 있다.
또한, 상기 제2트랜지스터 및 제3트랜지스터는 P형 모스트랜지스터일 수 있다.
한편, 본 발명의 일실시예에 따른 인버터는 n개의 제어신호를 인가 받아 인버팅 대상 제어신호를 인버팅하여 출력하는 것에 있어서, 인버팅 대상 제어신호가 제어단자에 인가되고, 일단은 접지되는 제1트랜지스터; 및 인버팅 대상 제어신호를 제외한 나머지 제어신호 중 순서를 고려하여 2개씩 선택된 첫 번째 제어신호가 제어단자에 인가되고, 두 번째 제어신호가 일단에 인가되는 복수개의 제2트랜지스터; 를 포함하며, 상기 제1트랜지스터와 제2트랜지스터의 타단이 출력단자에 연결되는 것일 수 있다.
이때, 상기 제2트랜지스터는 (n-1)!/(n-3)!(!은 팩토리얼(factorial))개가 구비될 수 있다.
또한, 상기 제1트랜지스터는 N형 모스트랜지스터일 수 있다.
또한, 상기 제2트랜지스터는 P형 모스트랜지스터일 수 있다.
한편, 본 발명의 일실시예에 따른 인버터는 n개의 제어신호를 인가 받아 인버팅 대상 제어신호를 인버팅하여 출력하는 것에 있어서, 인버팅 대상 제어신호가 제어단자에 인가되고, 일단은 접지되는 제1트랜지스터; 및 인버팅 대상 제어신호를 제외한 나머지 제어신호 중 순서를 고려하여 2개씩 선택된 첫 번째 제어신호가 제어단자에 인가되고, 두 번째 제어신호가 일단에 인가되는 복수개의 제2트랜지스터; 를 포함하며, 상기 제1트랜지스터와 제2트랜지스터의 타단이 출력단자에 연결되는 인버팅 유닛이 n개 구비되어 n개의 제어신호 각각을 인버팅하여 n개의 인버팅된 신호를 출력하는 것일 수 있다.
한편, 본 발명의 일실시예에 따른 인버터가 구비된 스위칭회로는, 제어신호를 인가받아 전원을 발생하는 전원발생회로; 및 별도의 전원 없이, 제어신호를 인가 받아 인버팅 대상 제어신호를 인버팅하여 출력하는 인버터;를 포함할 수 있다.
이때, 복수 개의 입출력단 및, 상기 각각의 입출력단과 사이를 온/오프하는 복수 개의 스위치가 구비되는 스위치부;를 더 포함할 수 있다.
또한, 상기 제어신호를 인가받아 상기 스위치부로 전달하는 버퍼부;를 더 포함할 수 있다.
또한, 상기 버퍼부는 상기 전원발생회로에서 발생되는 전원을 인가받는 것일 수 있다.
또한, 상기 인버터에서 출력되는 신호가 상기 스위치부로 전달되는 것일 수 있다.
또한, 상기 스위치부는, 복수 개의 입출력단과, 적어도 하나의 안테나와, 상기 각각의 입출력단과 안테나 사이를 온/오프하는 복수 개의 제1스위치, 및 상기 각각의 입출력단과 접지단자 사이를 온/오프하는 복수 개의 제2스위치를 포함할 수 있다.
또한, 상기 제어신호를 인가받아 상기 스위치부로 전달하는 버퍼부;를 더 포함할 수 있다.
이때, 상기 버퍼부는 상기 전원발생회로에서 발생되는 전원을 인가받는 것일 수 있다.
또한, 상기 인버터에서 출력되는 신호가 상기 스위치부로 전달되는 것일 수 있다.
또한, 상기 버퍼부에서 출력되는 신호가 상기 제1스위치 또는 제2스위치에 인가되어 온/오프를 제어하는 것일 수 있다.
또한, 상기 제1스위치와 제2스위치 중 상기 버퍼부 출력되는 신호가 인가되지 않는 스위치에는 상기 버퍼부를 통과하지 않은 제어신호가 인가되는 것일 수 있다.
이때, 상기 제1스위치와 제2스위치 중 상기 버퍼부에서 출력되는 신호가 인가되지 않는 스위치에는 상기 인버터를 통과한 신호가 인가되는 것일 수 있다.
또한, 상기 제1스위치는 시리즈 스위치, 제2스위치는 션트 스위치일 수 있다.
또한, 상기 전원발생회로는 상기 버퍼부에 연결되어 전원을 공급하는 것일 수 있다.
한편, 상기 전원발생회로는, 제3제어신호가 제어단자에 인가되고, 제1제어신호가 일단에 인가되는 제1트랜지스터; 제2제어신호가 제어단자에 인가되고, 상기 제1트랜지스터의 타단이 일단에 연결되는 제2트랜지스터; 상기 제1제어신호가 제어단자에 인가되고, 상기 제2제어신호가 일단에 인가되는 제3트랜지스터; 상기 제3제어신호가 제어단자에 인가되고, 상기 제3트랜지스터의 타단이 일단에 연결되는 제4트랜지스터; 상기 제2제어신호가 제어단자에 인가되고, 상기 제3제어신호가 일단에 인가되는 제5트랜지스터; 및 상기 제1제어신호가 제어단자에 인가되고, 상기 제5트랜지스터의 타단이 일단에 연결되는 제6트랜지스터;를 포함하며, 상기 제2트랜지스터, 제4트랜지스터 및 제6트랜지스터의 타단이 출력단자에 연결되는 것일 수 있다.
이때, 상기 제1제어신호, 제2제어신호 및 제3제어신호 중 어느 한 신호가 온 신호인 경우에, 상기 출력단자에서 전원이 출력되는 것일 수 있다.
또한, 상기 제1트랜지스터 내지 제6트랜지스터는 P형 모스트랜지스터일 수 있다.
상기와 같이 구성된 본 발명의 인버터는 별도의 전원을 인가 받을 필요 없이 인버팅 동작을 수행할 수 있으므로 인버터가 적용되는 각종 전자기기의 소형화에 이바지할 수 있으며, 전자기기의 전력소모 또한 감소시킬 수 있다는 유용한 효과를 제공한다.
또한, 본 발명의 인버터를 포함하는 안테나 회로 역시 종전보다 소형화 될 수 있으며, 전력소모 또한 감소될 수 있으므로 배터리를 통하여 전원을 공급받는 장비에 적용될 경우 배터리 지속시간이 연장될 수 있다.
도 1은 본 발명의 일실시예에 따른 스위칭회로를 개략적으로 예시한 블럭도이다.
도 2는 버퍼부의 구성 및 신호전달특성을 예시한 도면이다.
도 3은 인버터부의 구성 및 신호전달특성을 예시한 도면이다.
도 4는 본 발명의 일실시예에 따른 스위치부를 예시한 도면이다.
도 5는 도 4의 변형예이다.
도 6 (a)는 본 발명의 일실시예에 따른 인버터의 구성을 보인 회로도이다.
도 6 (b)는 본 발명의 일실시예에 따른 인버터의 구성을 보인 회로도이다.
도 6 (c)는 본 발명의 일실시예에 따른 인버터의 구성을 보인 회로도이다.
도 7은 도 6 (a)에 따른 인버터 입출력단의 신호를 보인 도면이다.
도 8은 본 발명의 일실시예에 따른 인버터의 구성을 보인 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
이하에서는 첨부된 도면을 참조하여 본 발명을 상세하게 설명한다.
도 1은 본 발명의 일실시예에 따른 스위칭 회로를 개략적으로 예시한 블럭도이다.
도 1을 참조하면, 본 발명에 따른 스위칭회로(100)는, 구동부(110)와 스위치부(120)를 포함할 수 있다.
이때, 상기 구동부(110)는 전원발생장치, 버퍼부(112) 및 인버터부(113)를 포함할 수 있다.
상기 제어부는 제어신호를 생성하는 것으로 각종 칩셋(chipset)으로 구현될 수 있다.
상기 전원발생회로(111)는 각종 칩셋(chipset)으로 구현될 수 있는 제어부에서 생성된 제어신호를 인가 받아 버퍼부(112)에 공급될 전원전압(VDD)을 생성하는 기능을 수행할 수 있다.
또한, 상기 인버터부(113)는 별도의 외부 전원 없이 제어신호의 입력 만으로 인버팅 동작이 수행될 수 있다.
이에따라, 상기 버퍼부(112) 및 인버터부(113)는 별도의 외부 전원이 없이도 상기 전원발생회로(111)로부터 제공되는 전원을 인가받아 구동될 수 있으므로 스위칭회로(100) 전체의 사이즈가 감소될 수 있는 것이다.
한편, 상기 스위치부(120)는 복수 개의 입출력단과 안테나 및 스위치를 포함할 수 있으며, 특정 입출력단과 안테나를 연결하거나 차단하는 동작을 수행할 수 있다.
도 2는 버퍼부(112)의 구성 및 신호전달특성을 예시한 도면이고, 도 3은 인버터부(113)의 구성 및 신호전달특성을 예시한 도면이다.
도 2 및 도 3에서 예시한 바와 같이, 버퍼부(112)는 입력된 제어신호와 동일한 제어신호를 출력하며, 인버터부(113)는 입력된 제어신호를 인버팅하여 반전된 제어신호를 출력한다.
이때, 상기 전원발생회로(111)는 상기 버퍼부(112)에 연결되어 전원을 공급할 수 있으므로 별도의 외부전원 없이도 버퍼부(112) 및 인버터가 구동될 수 있게 되는 것이다.
도 4은 본 발명의 일실시예에 따른 스위치부(120)의 구성을 예시한 도면이다.
도 4를 참조하면, 상기 스위치부(120)는 복수 개의 입출력단, 안테나 및 스위치를 포함할 수 있다. 이때, 상기 스위치는 제1스위치와 제2스위치를 포함할 수 있다.
상기 제1스위치는 각각의 입출력단과 안테나 사이에 구비되어 온/오프 동작을 수행하여 특정 입출력단과 안테나를 연결하거나 차단할 수 있고, 상기 제2스위치는 각각의 입출력단과 접지단자 사이에 구비되어 온/오프 동작을 수행함으로써 입출력단과 접지단자를 연결하거나 차단할 수 있다.
이때, 도 4에서, 제1 시리즈 스위치(121)와 제2 시리즈 스위치(122)가 상기 제1스위치에 해당할 수 있으며, 제1 션트 스위치(123)와 제2 션트 스위치(124)가 상기 제2스위치에 해당할 수 있다.
이때, 상기 버퍼부(112)에서 출력되는 제어신호 Vca1는 상기 제1 시리즈 스위치(121)에 인가되고, 제어신호 Vca2는 상기 제2 시리즈 스위치(122)에 인가되어 해당 스위치를 온/오프 시킬 수 있다.
또한, 상기 인버터부(113)에서 출력되는 제어신호 Vca1'은 상기 제1 션트 스위치(123)에 인가되고, 제어신호 Vca2'는 상기 제2 션트 스위치(124)에 인가되어 해당 스위치를 온/오프 시킬 수 있다.
한편, 상기 버퍼부(112)와 인버터부(113)에는 동일한 제어신호가 인가될 수 있으며, 상기 인버터부(113)는 입력된 제어신호를 인버팅하여 출력할 수 있다.
따라서, 상기 버퍼부(112)에서 출력되는 신호 Vca1, Vca2와 상기 인버터부(113)에서 출력된 신호 Vca1', Vca2'는 상보적인 관계일 수 있다. 즉, Vca1이 H신호이면, Vca1'는 L 신호인 관계일 수 있다.
이에따라, 상기 제1 시리즈 스위치(121)와 제1 션트 스위치(123)는 상보적으로 온/오프 될 수 있으며, 상기 제2 시리즈 스위치(122)와 제2 션트 스위치(124)도 상보적으로 온/오프 될 수 있다.
도 5는 도 4의 변형예를 예시한 도면으로써, 입출력단이 3개인 경우의 스위치부(120)를 예시하고 있다.
이때, 도 5에서는 입출력단을 Tx, Rx 및 BT로 예시하였으나 이에 한정되는 것은 아니다. 도 5를 참조하면, 상기 버퍼부(112)를 통과한 제어신호 Vca1, Vca2, Vca3는 각각 입출력단인 Tx, Rx, BT 단자와 안테나(RFC) 사이에 구비된 제1 시리즈 스위치(121'), 제2 시리즈 스위치(122'), 제3 시리즈 스위치(125') 각각의 온/오프를 제어하여, 각각의 입출력단과 안테나 사이를 연결하거나 차단할 수 있다.
이때, 상기 인버터에서 출력된 신호인 Vca1', Vca2', Vca3'는 입출력단과 접지 사이에 구비된 제1 션트 스위치(123'), 제2 션트 스위치(124'), 제3 션트 스위치(126') 각각의 입출력단과 접지 사이를 연결하거나 차단할 수 있다.
또한, Vc1, Vc2, Vc3는 도 8에서 예시한 바와 같이 동시에 두 개 이상의 신호가 H로 되지 않을 수 있다. 따라서, 입출력단자 Tx, Rx 및 BT는 동시에 안테나와 연결되지 않는다.
또한, 상기 Vca1'는 Vc1이 인버팅된 신호이므로 상기 제1, 2, 3 시리즈 스위치와 제1, 2, 3 션트 스위치는 상보적으로 온/오프 될 수 있다.
일반적으로 상기 스위치들은 오프 상태에서도 미세한 신호가 통과될 수 있다.
그러나, 상기한 바와 같이 제1, 2, 3 시리즈 스위치와 제1, 2, 3 션트 스위치가 상보적으로 동작함으로써 하나의 입출력단과 안테나가 연결되면, 다른 입출력단과 안테나 사이는 보다 완벽하게 차단될 수 있으므로 입출력단과 안테나 사이에 전송되는 신호의 노이즈가 감소되며 정확도가 향상될 수 있다.
도 6 (a)는 본 발명의 일실시예에 따른 인버터의 구성을 보인 회로도이다.
도 6 (a)를 참조하면, 본 발명의 일실시예에 따른 인버터는, 제1제어신호, 제2제어신호 및 제3제어신호를 포함하는 제어신호를 인가 받아 인버팅된 신호를 출력하는 것으로써, 제1모스트랜지스터(M1), 제2모스트랜지스터(M2) 및 제3모스트랜지스터(M2)를 포함하여 구성될 수 있다.
상기 제1모스트랜지스터(M1)는 게이트에 제1제어신호가 인가되고, 소스는 접지되며, 드레인은 출력단자에 연결될 수 있다.
상기 제2모스트랜지스터(M2)는 게이트에 제3제어신호가 인가되고, 제2제어신호가 소스에 인가되며, 드레인은 출력단자에 연결될 수 있다.
상기 제3모스트랜지스터(M3)는 게이트에 제2제어신호가 인가되고, 제3제어신호가 소스에 인가되며, 드레인은 출력단자에 연결될 수 있다.
이때, 상기 제1모스트랜지스터(M1)는 N형 모스트랜지스터일 수 있다.
또한, 상기 제2모스트랜지스터(M2) 및 제3모스트랜지스터(M3)는 P형 모스트랜지스터일 수 있다.
본 도면에서 제1제어신호는 Vc1, 제2제어신호는 Vc2, 제3제어신호는 Vc2로 표기되었다.
도 6 (a)를 참조하면, 상기 제어신호들은 아래의 표와 같이 3가지 경우로 나뉘어 인가되는 상황에서 Vc1 신호를 인버팅 하여 출력하고자 할 경우에, Vc1을 제1모스트랜지스터(M1)의 게이트에 입력되는 제1제어신호로 설정할 수 있다.
Vc1[INPUT] Vc2 Vc3 Vca1'[OUTPUT]
H L L L
L H L H
L L H H
위의 표1에 따르면, Vc1이 H인 경우에는 Vca1'가 L이 되고, Vc1이 L인 경우에는 Vca1'가 H로 출력된다.
구체적으로 살펴보면, Vc1이 H인 경우, 제1모스트랜지스터(M1)의 소스와 드레인이 전기적으로 연결되므로 출력단자가 접지단자와 연결되어 출력단자로 L이 출력된다.
한편, Vc1이 L인 경우, 제1모스트랜지스터(M1)의 소스와 드레인이 전기적으로 차단되므로 출력단자가 접지단자와 연결되지는 않는다.
또한, 제2모스트랜지스터(M2)의 게이트와 소스에 각각 Vc3와 Vc2가 인가되고, 제3모스트랜지스터(M3)의 게이트와 소스에 각각 Vc2와 Vc3가 인가되는데, Vc2와 Vc3 중 하나가 H이면 제2모스트랜지스터(M2)와 제3모스트랜지스터(M3) 중 하나의 드레인에 H가 출력된다.
따라서, Vc1이 L인 경우에는 Vca1'가 H가 되는 것이다.
도 6 (b)는 본 발명의 일실시예에 따른 인버터의 구성을 보인 회로도이다.
도 6 (b)를 참조하면, 도 6 (a)와 달리 제1제어신호가 Vc2, 제2제어신호는 Vc1, 제3제어신호는 Vc3로 표기되었으며, 다른 사항은 도 6 (a)를 참조한 설명과 동일하므로 중복되는 설명은 생략한다.
도 6 (b)를 참조하면, 상기 제어신호들은 아래의 표와 같이 3가지 경우로 나뉘어 인가되는 상황에서 Vc2 신호를 인버팅 하여 출력하고자 할 경우에, Vc2을 제1모스트랜지스터(M1)의 게이트에 입력되는 제1제어신호로 설정할 수 있다.
Vc1 Vc2[INPUT] Vc3 Vca2'[OUTPUT]
H L L H
L H L L
L L H H
위의 표2에 따르면, Vc2가 H인 경우에는 Vca2'가 L이 되고, Vc2가 L인 경우에는 Vca2'가 H로 출력된다.
구체적인 원리에 대한 설명은 도 6 (a)를 참조한 설명과 유사하므로 생략한다.
도 6 (c)는 본 발명의 일실시예에 따른 인버터의 구성을 보인 회로도이다.
도 6 (c)를 참조하면, 도 1 (a)와 달리 제1제어신호가 Vc3, 제2제어신호는 Vc1, 제3제어신호는 Vc2로 표기되었으며, 다른 사항은 도 6 (a)를 참조한 설명과 동일하므로 중복되는 설명은 생략한다.
도 6 (c)를 참조하면, 상기 제어신호들은 아래의 표와 같이 3가지 경우로 나뉘어 인가되는 상황에서 Vc3 신호를 인버팅 하여 출력하고자 할 경우에, Vc3을 제1모스트랜지스터(M1)의 게이트에 입력되는 제1제어신호로 설정할 수 있다.
Vc1 Vc2 Vc3[INPUT] Vca3'[OUTPUT]
H L L H
L H L H
L L H L
위의 표3에 따르면, Vc3이 H인 경우에는 Vca3'가 L이 되고, Vc3이 L인 경우에는 Vca3'가 H로 출력된다.
구체적인 원리에 대한 설명은 도 6 (a)를 참조한 설명과 유사하므로 생략한다.
도 7은 도 6 (a)에 따른 인버터 입출력단의 신호를 보인 그래프이다.
도 7에서 예시한 바와 같이, Vc1을 인버팅하여 Vca1'을 출력함에 있어서, Vc1이 H인 구간에서는 Vca1'가 L인 상태로 출력되고, Vc1이 L인 구간에서는 Vca1'가 H인 상태로 출력된다.
다만, Vc1, Vc2 및 Vc3이 모두 L인 경우에는 Vca1'(OUTPUT)은 L이 된다.
또한, 도시하지는 않았지만, Vc1, Vc2 및 Vc3이 모두 L인 경우에는 Vca2'(OUTPUT), Vca3'(OUTPUT) 모두 L이 된다.
이상과 같은 원리로 입력된 제어신호 중 어느 한 제어신호라도 H인 경우에, 별도의 외부전원 없이도 입력된 제어신호를 인버팅하여 출력하는 인버터가 구현될 수 있는 것이다.
한편, 도 6에서는 제어신호가 3개인 경우의 인버터의 구성을 예시하였는데, 제어신호가 n개인 경우에는 제1모스트랜지스터와 복수개의 제2모스트랜지스터를 포함하여 구성될 수 있다.
상기 제1모스트랜지스터의 게이트에는 인버팅 대상 제어신호가 인가되고, 소스는 접지되며, 드레인은 출력단자와 연결될 수 있다.
상기 제2모스트랜지스터에는 인버팅 대상 제어신호를 제외한 나머지 제어신호들 가운데 두개의 신호가 각각 게이트 및 소스에 인가되며, 드레인은 출력단자와 연결될 수 있다.
상기 제2모스트랜지스터는 복수개 구비될 수 있다.
이때, 상기 n개의 제어신호 중 인버팅 대상 제어신호를 제외한 나머지 제어신호는 순열에 따라 순서를 고려하여 선택됨으로써 모든 경우의 수를 반영할 수 있다.
또한, 모든 경우의 수를 반영한다면 상기 제2모스트랜지스터는 순열 공식에 따라서 (n-1)P2 = (n-1)!/(n-3)!(!은 팩토리얼(factorial))개가 될 수 있다.
또한, 상기 제1모스트랜지스터는 N형 모스트랜지스터일 수 있고, 상기 제2모스트랜지스터는 P형 모스트랜지스터일 수 있다.
한편, 도 8은 본 발명의 일실시예에 따른 인버터의 구성을 보인 도면으로, 도 8에서는 제어신호가 3개인 경우를 예시하였지만, 이에 한정되는 것은 아니다.
도 8을 참조하면, n개의 제어신호를 인가 받아 인버팅 대상 제어신호를 인버팅하여 출력함에 있어서, 상기 제1모스트랜지스터와 제2모스트랜지스터를 포함하는 인버팅 유닛을 n개 구비하여, n개의 제어신호 각각을 인버팅하여 n개의 인버팅된 신호를 출력하는 인버터를 구성할 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 할 것이다.
100 : 스위칭회로
110 : 구동부
120 : 스위치부
111 : 전원발생회로
112 : 버퍼부
113 : 인버터부
121 : 제1 시리즈 스위치
122 : 제2 시리즈 스위치
123 : 제1 션트 스위치
124 : 제2 션트 스위치
125 : 제3 시리즈 스위치
126 : 제3 션트 스위치
Vc1, Vc2, Vc3 : 제어신호
M1, M2, M3 : 모스트랜지스터

Claims (37)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제어신호를 인가받아 전원을 발생하는 전원발생회로; 및
    별도의 전원 없이, 제어신호를 인가 받아 인버팅 대상 제어신호를 인버팅하여 출력하는 인버터;를 포함하며,
    상기 인버터는,
    제1제어신호가 제어단자에 인가되고, 일단은 접지되는 제11트랜지스터;
    제3제어신호가 제어단자에 인가되고, 제2제어신호가 일단에 인가되는 제12트랜지스터; 및
    상기 제2제어신호가 제어단자에 인가되고, 상기 제3제어신호가 일단에 인가되는 제13트랜지스터;를 포함하되,
    상기 제11트랜지스터, 제12트랜지스터 및 제13트랜지스터의 타단이 출력단자에 연결되는 것을 특징으로 하는
    인버터가 구비된 스위칭회로.
  10. 제9항에 있어서,
    복수 개의 입출력단 및, 상기 각각의 입출력단과 사이를 온/오프하는 복수 개의 스위치가 구비되는 스위치부;
    를 포함하는
    인버터가 구비된 스위칭회로.
  11. 제10항에 있어서,
    상기 제어신호를 인가받아 상기 스위치부로 전달하는 버퍼부;
    를 포함하는
    인버터가 구비된 스위칭회로.
  12. 제11항에 있어서,
    상기 버퍼부는 상기 전원발생회로에서 발생되는 전원을 인가받는 것인
    인버터가 구비된 스위칭회로.
  13. 제10항에 있어서,
    상기 인버터에서 출력되는 신호가 상기 스위치부로 전달되는 것인
    인버터가 구비된 스위칭회로.
  14. 제9항에 있어서,
    복수 개의 입출력단과,
    적어도 하나의 안테나와,
    상기 각각의 입출력단과 안테나 사이를 온/오프하는 복수 개의 제1스위치, 및
    상기 각각의 입출력단과 접지단자 사이를 온/오프하는 복수 개의 제2스위치,
    가 구비되는 스위치부;
    를 포함하는
    인버터가 구비된 스위칭회로.
  15. 제14항에 있어서,
    상기 제어신호를 인가받아 상기 스위치부로 전달하는 버퍼부;
    를 포함하는
    인버터가 구비된 스위칭회로.
  16. 제15항에 있어서,
    상기 버퍼부는 상기 전원발생회로에서 발생되는 전원을 인가받는 것인
    인버터가 구비된 스위칭회로.
  17. 제14항에 있어서,
    상기 인버터에서 출력되는 신호가 상기 스위치부로 전달되는 것인
    인버터가 구비된 스위칭회로.
  18. 제14항에 있어서,
    상기 제어신호를 인가받아 상기 스위치부로 전달하는 버퍼부
    를 포함하며,
    상기 버퍼부에서 출력되는 신호가 상기 제1스위치 또는 제2스위치에 인가되어 온/오프를 제어하는 것인
    인버터가 구비된 스위칭회로.
  19. 제14항에 있어서,
    상기 제어신호를 인가받아 상기 스위치부로 전달하는 버퍼부
    를 포함하며,
    상기 버퍼부에서 출력되는 신호가 상기 제1스위치 또는 제2스위치에 인가되어 온/오프를 제어하고,
    상기 제1스위치와 제2스위치 중 상기 버퍼부 출력되는 신호가 인가되지 않는 스위치에는 상기 버퍼부를 통과하지 않은 제어신호가 인가되는 것인
    인버터가 구비된 스위칭회로.
  20. 제19항에 있어서,
    상기 제1스위치와 제2스위치 중 상기 버퍼부에서 출력되는 신호가 인가되지 않는 스위치에는 상기 인버터를 통과한 신호가 인가되는 것인
    인버터가 구비된 스위칭회로.
  21. 제19항에 있어서,
    상기 제1스위치는 시리즈 스위치, 제2스위치는 션트 스위치인 것인
    인버터가 구비된 스위칭회로.
  22. 제19항에 있어서,
    상기 전원발생회로는 상기 버퍼부에 연결되어 전원을 공급하는 것인
    인버터가 구비된 스위칭회로.
  23. 삭제
  24. 제9항 내지 제22항 중 어느 한 항에 있어서,
    상기 제11트랜지스터는 N형 모스트랜지스터인
    인버터가 구비된 스위칭회로.
  25. 제9항 내지 제22항 중 어느 한 항에 있어서,
    상기 제12트랜지스터 및 제13트랜지스터는 P형 모스트랜지스터인
    인버터가 구비된 스위칭회로.
  26. 제어신호를 인가 받아 전원을 발생하는 전원발생회로; 및
    별도의 전원 없이, 제어신호를 인가 받아 인버팅 대상 제어신호를 인버팅하여 출력하는 인버터;를 포함하며,
    상기 전원발생회로는,
    제3제어신호가 제어단자에 인가되고, 제1제어신호가 일단에 인가되는 제1트랜지스터;
    제2제어신호가 제어단자에 인가되고, 상기 제1트랜지스터의 타단이 일단에 연결되는 제2트랜지스터;
    상기 제1제어신호가 제어단자에 인가되고, 상기 제2제어신호가 일단에 인가되는 제3트랜지스터;
    상기 제3제어신호가 제어단자에 인가되고, 상기 제3트랜지스터의 타단이 일단에 연결되는 제4트랜지스터;
    상기 제2제어신호가 제어단자에 인가되고, 상기 제3제어신호가 일단에 인가되는 제5트랜지스터; 및
    상기 제1제어신호가 제어단자에 인가되고, 상기 제5트랜지스터의 타단이 일단에 연결되는 제6트랜지스터;
    를 포함하며,
    상기 제2트랜지스터, 제4트랜지스터 및 제6트랜지스터의 타단이 출력단자에 연결되는 것인
    인버터가 구비된 스위칭회로.
  27. 제26항에 있어서,
    상기 제1제어신호, 제2제어신호 및 제3제어신호 중 어느 한 신호가 온 신호인 경우에, 상기 출력단자에서 전원이 출력되는 것인
    인버터가 구비된 스위칭회로.
  28. 제26항에 있어서,
    상기 전원발생회로는,
    상기 제1트랜지스터 내지 제6트랜지스터는 P형 모스트랜지스터인
    인버터가 구비된 스위칭회로.
  29. 삭제
  30. 삭제
  31. 삭제
  32. 제24항에 있어서,
    상기 전원발생회로는,
    제3제어신호가 제어단자에 인가되고, 제1제어신호가 일단에 인가되는 제1트랜지스터;
    제2제어신호가 제어단자에 인가되고, 상기 제1트랜지스터의 타단이 일단에 연결되는 제2트랜지스터;
    상기 제1제어신호가 제어단자에 인가되고, 상기 제2제어신호가 일단에 인가되는 제3트랜지스터;
    상기 제3제어신호가 제어단자에 인가되고, 상기 제3트랜지스터의 타단이 일단에 연결되는 제4트랜지스터;
    상기 제2제어신호가 제어단자에 인가되고, 상기 제3제어신호가 일단에 인가되는 제5트랜지스터; 및
    상기 제1제어신호가 제어단자에 인가되고, 상기 제5트랜지스터의 타단이 일단에 연결되는 제6트랜지스터;
    를 포함하며,
    상기 제2트랜지스터, 제4트랜지스터 및 제6트랜지스터의 타단이 출력단자에 연결되는 것인
    인버터가 구비된 스위칭회로.
  33. 제32항에 있어서,
    상기 제1제어신호, 제2제어신호 및 제3제어신호 중 어느 한 신호가 온 신호인 경우에, 상기 출력단자에서 전원이 출력되는 것인
    인버터가 구비된 스위칭회로.
  34. 제32항에 있어서,
    상기 전원발생회로는,
    상기 제1트랜지스터 내지 제6트랜지스터는 P형 모스트랜지스터인
    인버터가 구비된 스위칭회로.
  35. 제25항에 있어서,
    상기 전원발생회로는,
    제3제어신호가 제어단자에 인가되고, 제1제어신호가 일단에 인가되는 제1트랜지스터;
    제2제어신호가 제어단자에 인가되고, 상기 제1트랜지스터의 타단이 일단에 연결되는 제2트랜지스터;
    상기 제1제어신호가 제어단자에 인가되고, 상기 제2제어신호가 일단에 인가되는 제3트랜지스터;
    상기 제3제어신호가 제어단자에 인가되고, 상기 제3트랜지스터의 타단이 일단에 연결되는 제4트랜지스터;
    상기 제2제어신호가 제어단자에 인가되고, 상기 제3제어신호가 일단에 인가되는 제5트랜지스터; 및
    상기 제1제어신호가 제어단자에 인가되고, 상기 제5트랜지스터의 타단이 일단에 연결되는 제6트랜지스터;
    를 포함하며,
    상기 제2트랜지스터, 제4트랜지스터 및 제6트랜지스터의 타단이 출력단자에 연결되는 것인
    인버터가 구비된 스위칭회로.
  36. 제35항에 있어서,
    상기 제1제어신호, 제2제어신호 및 제3제어신호 중 어느 한 신호가 온 신호인 경우에, 상기 출력단자에서 전원이 출력되는 것인
    인버터가 구비된 스위칭회로.
  37. 제35항에 있어서,
    상기 전원발생회로는,
    상기 제1트랜지스터 내지 제6트랜지스터는 P형 모스트랜지스터인
    인버터가 구비된 스위칭회로.
KR1020110057625A 2011-06-14 2011-06-14 인버터 및 인버터가 구비된 스위칭회로 KR101353212B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110057625A KR101353212B1 (ko) 2011-06-14 2011-06-14 인버터 및 인버터가 구비된 스위칭회로
EP12275075.5A EP2536012A3 (en) 2011-06-14 2012-05-24 Inverter and switching circuit
US13/494,914 US8742813B2 (en) 2011-06-14 2012-06-12 Inverter and switching circuit
CN201210199417.6A CN102832837B (zh) 2011-06-14 2012-06-14 反相器及开关电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110057625A KR101353212B1 (ko) 2011-06-14 2011-06-14 인버터 및 인버터가 구비된 스위칭회로

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020130044897A Division KR101376810B1 (ko) 2013-04-23 2013-04-23 인버터

Publications (2)

Publication Number Publication Date
KR20120138279A KR20120138279A (ko) 2012-12-26
KR101353212B1 true KR101353212B1 (ko) 2014-01-22

Family

ID=46319664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110057625A KR101353212B1 (ko) 2011-06-14 2011-06-14 인버터 및 인버터가 구비된 스위칭회로

Country Status (4)

Country Link
US (1) US8742813B2 (ko)
EP (1) EP2536012A3 (ko)
KR (1) KR101353212B1 (ko)
CN (1) CN102832837B (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01280921A (ja) * 1987-09-08 1989-11-13 Nec Corp バッファ回路
JP2007329646A (ja) * 2006-06-07 2007-12-20 Matsushita Electric Ind Co Ltd スイッチ回路装置、スイッチ回路装置を用いた無線回路装置及びサンプリング回路装置
US7414442B2 (en) 2005-01-24 2008-08-19 Fujitsu Limited Buffer circuit and integrated circuit
KR20100097342A (ko) * 2009-02-26 2010-09-03 주식회사 티앤피솔루션 고속 ｒｆ신호 스위칭 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56111180A (en) * 1980-02-06 1981-09-02 Toshiba Corp Semiconductor device
GB2207572A (en) * 1987-07-29 1989-02-01 Intel Corp CMOS exclusive ORing circuit
US6097221A (en) * 1995-12-11 2000-08-01 Kawasaki Steel Corporation Semiconductor integrated circuit capable of realizing logic functions
KR970024601A (ko) * 1995-10-27 1997-05-30 김주용 배타적 논리합 회로
JP3511355B2 (ja) * 1997-09-18 2004-03-29 沖電気工業株式会社 出力回路
US6127845A (en) * 1998-05-11 2000-10-03 Quicklogic Corporation Field programmable gate array having internal logic transistors with two different gate insulator thicknesses
US7327169B2 (en) * 2002-09-25 2008-02-05 Semiconductor Energy Laboratory Co., Ltd. Clocked inverter, NAND, NOR and shift register
JP2004153577A (ja) * 2002-10-30 2004-05-27 Matsushita Electric Ind Co Ltd インバータ回路
JP4089704B2 (ja) * 2005-06-13 2008-05-28 セイコーエプソン株式会社 半導体集積回路
JP4936198B2 (ja) * 2008-12-12 2012-05-23 ソーバス株式会社 ラッチ型コンパレータ及びこれを用いた多値論理復調回路
CN101789691B (zh) * 2009-01-23 2013-01-23 中芯国际集成电路制造(上海)有限公司 电压转换电路
US8432195B2 (en) * 2010-11-05 2013-04-30 Qualcomm Incorporated Latch circuits with synchronous data loading and self-timed asynchronous data capture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01280921A (ja) * 1987-09-08 1989-11-13 Nec Corp バッファ回路
US7414442B2 (en) 2005-01-24 2008-08-19 Fujitsu Limited Buffer circuit and integrated circuit
JP2007329646A (ja) * 2006-06-07 2007-12-20 Matsushita Electric Ind Co Ltd スイッチ回路装置、スイッチ回路装置を用いた無線回路装置及びサンプリング回路装置
KR20100097342A (ko) * 2009-02-26 2010-09-03 주식회사 티앤피솔루션 고속 ｒｆ신호 스위칭 장치

Also Published As

Publication number Publication date
CN102832837A (zh) 2012-12-19
EP2536012A2 (en) 2012-12-19
KR20120138279A (ko) 2012-12-26
CN102832837B (zh) 2015-08-19
EP2536012A3 (en) 2018-01-24
US8742813B2 (en) 2014-06-03
US20120319737A1 (en) 2012-12-20

Similar Documents

Publication Publication Date Title
US7285987B2 (en) Self DC-bias high frequency logic gate, high frequency NAND gate and high frequency NOR gate
US8854111B2 (en) RF switch with adaptive drain and source voltage and associated method
US8232827B2 (en) Semiconductor switch
US7908499B2 (en) Semiconductor integrated circuit comprising master-slave flip-flop and combinational circuit with pseudo-power supply lines
US8847666B2 (en) RF switch with RF pathway charge-discharge circuit and associated method
JP2010028304A (ja) 高周波信号用スイッチ回路
KR101332039B1 (ko) 전원발생회로 및 전원발생회로가 구비된 스위칭회로
US8476956B2 (en) Semiconductor switch
KR101353212B1 (ko) 인버터 및 인버터가 구비된 스위칭회로
KR101376810B1 (ko) 인버터
JP6076725B2 (ja) レベルシフト回路
US8937503B2 (en) Switch control circuit, semiconductor device, and radio communication device
US11456745B2 (en) Apparatus including a level shifter
US8963583B2 (en) Voltage level converter and RF switching driver apparatus using the same
US20070170954A1 (en) Semiconductor integrated circuit
WO2011148446A1 (ja) レベルシフタおよびそれを備えた半導体集積回路
CN110932705A (zh) 一种电源轨切换电路
KR20140084975A (ko) 슈트-스루 전류 방지 기능을 갖는 게이트 드라이버
KR20100097342A (ko) 고속 ｒｆ신호 스위칭 장치
KR101332109B1 (ko) 전원발생회로 및 전원발생회로가 구비된 스위칭회로
JP2004180241A (ja) アナログスイッチ回路
KR20000026572A (ko) 반도체 장치의 전가산기
JP2014112907A (ja) アンテナスイッチ回路及び通信端末
JP2009260885A (ja) デジタルデータ・音声アナログ信号転送装置
JP2010219955A (ja) アンテナスイッチ回路及び通信端末

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 7