JP2009260885A - デジタルデータ・音声アナログ信号転送装置 - Google Patents
デジタルデータ・音声アナログ信号転送装置 Download PDFInfo
- Publication number
- JP2009260885A JP2009260885A JP2008110255A JP2008110255A JP2009260885A JP 2009260885 A JP2009260885 A JP 2009260885A JP 2008110255 A JP2008110255 A JP 2008110255A JP 2008110255 A JP2008110255 A JP 2008110255A JP 2009260885 A JP2009260885 A JP 2009260885A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- mos transistor
- analog
- digital
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
【課題】ノイズ特性を劣化させずにデータ通信用デジタル信号と音声アナログ信号とのインターフェイスを共用化したデジタルデータ・音声アナログ信号転送装置を提供する。
【解決手段】デジタルデータの送受信と音声アナログ信号の受信とを共通線路で行うデジタルアナログインターフェイス2にて、アナログスイッチ部を3個のNMOSトランジスタ11,12,13で構成し、少なくともイネーブル信号S1がデジタルI/O部3をイネーブルにする期間は、低電位部(低インピーダンス部)14に接続されたNMOSトランジスタ13をイネーブル信号S5によってオンし、少なくとも当該NMOSトランジスタ13のオン期間は、イネーブル信号S4によって他のNMOSトランジスタ11,12をオフすることにより、デジタル入出力端子5からアナログ入力信号端子10を介した音声信号経路へのノイズの漏れ込みを抑制する。
【選択図】図1
【解決手段】デジタルデータの送受信と音声アナログ信号の受信とを共通線路で行うデジタルアナログインターフェイス2にて、アナログスイッチ部を3個のNMOSトランジスタ11,12,13で構成し、少なくともイネーブル信号S1がデジタルI/O部3をイネーブルにする期間は、低電位部(低インピーダンス部)14に接続されたNMOSトランジスタ13をイネーブル信号S5によってオンし、少なくとも当該NMOSトランジスタ13のオン期間は、イネーブル信号S4によって他のNMOSトランジスタ11,12をオフすることにより、デジタル入出力端子5からアナログ入力信号端子10を介した音声信号経路へのノイズの漏れ込みを抑制する。
【選択図】図1
Description
本発明は、携帯端末間でのデータ通信や音声信号転送を行うデジタルデータ・音声アナログ信号転送装置に関するものである。
近年の携帯端末は、高速データ通信や音楽データ転送などのアプリケーションに、デジタル信号/アナログ信号の区別によらず、携帯端末間、あるいは携帯端末と外部機器との間のデータ転送装置を使って実現されることが多くなってきている。そうした中、携帯端末側で実現されるアプリケーションの多様性が増す一方で、携帯端末自身の小型化が要望され、データ転送に使用するインターフェイスをアプリケーション毎に割り当てることはできず、異なるアプリケーションに1つのインターフェイスを共用化させることが必要となっている。
一方、スイッチオフアイソレーション対策を施した従来のアナログスイッチ回路の構成として、互いに直列接続されかつ開閉指令をそれぞれのゲートに共通に受ける1対のMOSトランジスタからなる主開閉回路と、両MOSトランジスタの相互接続点と基準電位点との間に挿入され主開閉回路の開閉動作とは逆の開閉動作を行う補助開閉回路とを備えてなる回路が知られている(特許文献1参照)。
特開昭63−93217号公報
データ通信時のデジタル信号と音声転送時のアナログ信号とを入出力するインターフェイスを1つに共用化させる場合には、デジタル信号系からアナログ信号系へのノイズの漏れ込みが生じやすいため、音声信号経路でのノイズ特性の劣化といった課題があった。
本発明の目的は、この課題を解決するため、デジタルデータ・音声アナログ信号転送装置において、ノイズ特性を劣化させずにデータ通信用デジタル信号と音声アナログ信号とのインターフェイスを共用化することにある。
上記目的を達成するため、本発明は、デジタルアナログインターフェイスを備えた外部機器とのデジタルデータの送受信と音声アナログ信号の受信とを共通線路で行うデジタルデータ・音声アナログ信号転送装置において、前記共通線路が接続されるデジタル入出力信号端子と、前記デジタル入出力信号端子に一端が接続されたコンデンサと、前記コンデンサの他端に接続されたアナログ入力信号端子と、前記デジタル入出力信号端子に接続されたデジタルI/O部と、前記アナログ入力信号端子からのアナログ信号を入力されるアナログスイッチ部と、前記アナログスイッチ部の出力信号を入力されるアナログアンプ部と、前記アナログアンプ部の出力信号を処理する音声信号処理部とを有し、前記アナログスイッチ部は、第1のMOSトランジスタと第2のMOSトランジスタと第3のMOSトランジスタとから構成され、前記アナログ入力信号端子からのアナログ信号を前記第1のMOSトランジスタのドレインに入力し、前記第2のMOSトランジスタのドレインから前記アナログアンプ部にアナログ信号を出力し、前記第1のMOSトランジスタと前記第2のMOSトランジスタとのソース同士と前記第3のMOSトランジスタのドレインとを接続し、前記第3のMOSトランジスタのソースを低インピーダンス部に接続した構成を有する。以上のような構成により、デジタル入出力信号端子からアナログ入力信号端子を介した音声信号経路へのノイズの漏れ込みを抑制することができる。
また、本発明のデジタルデータ・音声アナログ信号転送装置を実現するための半導体集積回路は、デジタル入出力信号端子と、アナログ入力信号端子と、前記デジタル入出力信号端子に接続されたデジタルI/O部と、前記アナログ入力信号端子からのアナログ信号をドレインに入力される第1のMOSトランジスタと、前記第1のMOSトランジスタとソース同士を接続された第2のMOSトランジスタと、ソースを低インピーダンス部に接続され、前記第1のMOSトランジスタと前記第2のMOSトランジスタとのソース同士とドレインを接続された第3のMOSトランジスタと、前記第2のMOSトランジスタのドレインに接続されたアナログアンプ部と、前記アナログアンプ部の出力信号を処理する音声信号処理部とで構成される。
本発明に係るデジタルデータ・音声アナログ信号転送装置によれば、ノイズ特性を劣化させずにデータ通信用デジタル信号と音声アナログ信号とのインターフェイスを共有化した装置を実現することができる。
以下、本発明を実施するための形態について、図面を参照しながら説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態における、デジタルデータ・音声アナログ信号転送装置の構成を示すブロック図である。
図1は、本発明の第1の実施形態における、デジタルデータ・音声アナログ信号転送装置の構成を示すブロック図である。
携帯端末1と外部機器101との間でのデジタルデータ・音声アナログ信号転送装置において、携帯端末1内のデジタルアナログインターフェイス2は、デジタル入出力信号端子5とアナログ入力信号端子10とを備え、両端子5,10間にはコンデンサ6が接続される。デジタル入出力信号端子5は、デジタルアナログインターフェイス2に内蔵されたデジタルI/O部3に接続されることでデジタルデータ信号4の送受信動作を行う。また、アナログ入力信号端子10は、デジタルアナログインターフェイス2に内蔵されたNMOS型アナログスイッチ11のドレインに接続され、NMOS型アナログスイッチ11はNMOS型アナログスイッチ12とソース同士及びゲート同士が接続される。これら1対のNMOS型アナログスイッチ11,12の接続されたソースには、NMOS型アナログスイッチ13のドレインが接続され、そのソースはインピーダンスの低い低電位部14(例えばデジタルアナログインターフェイス2のグランド電位部)に接続される。NMOS型アナログスイッチ12のドレインはアナログアンプ部8の入力端に接続される。以上の構成によって、アナログ入力信号端子10から受信した送信音声アナログ信号9をアナログアンプ部8に入力できる音声信号入力経路となる。更に、デジタルアナログインターフェイス2に内蔵された音声アナログ信号生成部15の出力部を、アナログアンプ部8の入力部に接続して別の音声信号入力経路を備える。このことにより、送信音声アナログ信号9と音声アナログ信号生成部15の出力信号との合成信号を、アナログアンプ部8へ入力する構成となる。アナログアンプ部8の出力信号は、音声信号処理部7に入力されており、例えばアナログ入力信号端子10より入力された送信音声アナログ信号9をアナログデジタル変換してデジタル信号処理できる構成となる。
外部機器101は、携帯端末1と同様にデジタルアナログインターフェイス102を備え、デジタルアナログインターフェイス102は、デジタルI/O部103に接続されたデジタル入出力信号端子104と、音声アナログ信号生成部105に接続されたアナログ出力信号端子106とを備える。
上記デジタルデータ・音声アナログ信号転送装置において、デジタルアナログインターフェイス2に内蔵される前述の各部は、同じくデジタルアナログインターフェイス2に内蔵される制御タイミング信号生成部16で生成されるイネーブル信号S1〜S5によって次のとおり制御される。
(a)イネーブル信号S1(H:イネーブル、L:ディセーブル)はデジタルI/O部3に入力され、S1=Lでは、デジタルI/O部3のデジタル入出力信号端子5側はハイ・インピーダンスとなる。
(b)イネーブル信号S2(H:イネーブル、L:ディセーブル)は音声信号処理部7及びアナログアンプ部8に入力され、S2=Hでは、アナログアンプ部8の入力インピーダンスは、数キロオーム以上となる。
(c)イネーブル信号S3(H:イネーブル、L:ディセーブル)は音声アナログ信号生成部15に入力され、S3=Lでは、音声アナログ信号生成部15の出力はハイ・インピーダンス、S3=Hでは低インピーダンス出力となる。
(d)イネーブル信号S4(H:スイッチオン、L:スイッチオフ)はNMOS型アナログスイッチ11,12のゲートに入力され、S4=Lでは、NMOS型アナログスイッチ11,12は共にハイ・インピーダンス状態となる。
(e)イネーブル信号S5(H:スイッチオン、L:スイッチオフ)はNMOS型アナログスイッチ13のゲートに入力され、S5=Lでは、NMOS型アナログスイッチ13はハイ・インピーダンス状態となる。
デジタルアナログインターフェイス2に内蔵されたNMOS型アナログスイッチ11,12は、アナログアンプ部8の直流電圧動作点がイネーブル信号S4のHレベルとLレベルとの間に設定され、かつイネーブル信号S4のHレベルに対して十分に低く設定された状態で、送信音声アナログ信号9の片側振幅の最大レベルがイネーブル信号S4の電圧レベルを越えない場合を想定している。
図2は、本発明の第1の実施形態に係るデジタルデータ・音声アナログ信号転送装置におけるイネーブル信号S1,S4,S5のタイミングチャートを示す。携帯端末1側のデジタルI/O部3及び外部機器101側のデジタルI/O部103を動作させてデジタルデータ信号4によるデータ転送を行うタイミングを『データ通信モード』区間とし、その区間をt1及びt3と表記する。また、携帯端末1側のアナログアンプ部8、NMOS型アナログスイッチ11,12及び外部機器101側の音声アナログ信号生成部105をオンさせ、NMOS型アナログスイッチ13をオフさせて送信音声アナログ信号9による音声信号転送を行うタイミングを『非データ通信モード(外部音声入力モード)』区間とし、その区間をt2と表記する。
図2において、イネーブル信号S1とS4は逆論理で、イネーブル信号S1とS5は同じ論理でそれぞれ制御される。イネーブル信号S1の立下りに対するイネーブル信号S5の立下りディレイ時間T−delay15、イネーブル信号S5の立下りに対するイネーブル信号S4の立上りディレイ時間T−delay54、イネーブル信号S4の立下りに対するイネーブル信号S5の立上りディレイ時間T−delay45、イネーブル信号S5の立上りに対するイネーブル信号S1の立上りディレイ時間T−delay51が設定されている。イネーブル信号S1とイネーブル信号S5との間のディレイ時間T−delay15及びT−delay51では、デジタルI/O部3とNMOS型アナログスイッチ13とが共にオフ(ディセーブル)状態となる。同様に、イネーブル信号S5とイネーブル信号S4との間のディレイ時間T−delay54及びT−delay45では、NMOS型アナログスイッチ11,12とNMOS型アナログスイッチ13とが共にオフ(ディセーブル)状態となる。イネーブル信号S2とS3にはタイミング制約はなく、データ通信モード区間及び非データ通信モード(外部音声入力モード)区間のいずれの状態においても、任意のタイミングでイネーブル/ディセーブル切替が可能である。
図2のタイミングチャートに従って図1のデジタルデータ・音声アナログ信号転送装置が制御されている場合、区間t1又は区間t3にイネーブル信号S2をイネーブル状態に設定した状態では、デジタルI/O部3又はデジタルI/O部103によるデータの送受信動作によりコンデンサ6のデジタル入出力信号端子5側で電荷充放電が起こる。このためコンデンサ6のアナログ入力信号端子10側にデジタル入出力信号端子5側と逆相の充放電波形が発生する。この充放電波形がNMOS型アナログスイッチ11のドレイン側にノイズとして信号入力され、イネーブル信号S4でNMOS型アナログスイッチ11をオフ制御しているにもかかわらず、NMOS型アナログスイッチ11の寄生接合容量を介してNMOS型アナログスイッチ11,12のソース接続点にノイズが漏れ出す。しかし、NMOS型アナログスイッチ13によって、NMOS型アナログスイッチ11,12のソース接続点はインピーダンスの低い低電位部14に終端されているため、アナログアンプ部8の入力端側でノイズ成分が重畳されて音声信号処理部7で信号処理されることはない。
同様に、区間t1又は区間t3にイネーブル信号S2,S3をイネーブル状態に設定し、音声アナログ信号生成部15からアナログアンプ部8を介して音声信号処理部7へ信号入力している状態では、デジタルI/O部3又はデジタルI/O部103によるデータの送受信動作によりコンデンサ6のデジタル入出力信号端子5側で電荷充放電が起こる。このためコンデンサ6のアナログ入力信号端子10側にデジタル入出力信号端子5側と逆相の充放電波形が発生する。この充放電波形がNMOS型アナログスイッチ11のドレイン側にノイズとして信号入力され、イネーブル信号S4でNMOS型アナログスイッチ11をオフ制御しているにもかかわらず、NMOS型アナログスイッチ11の寄生接合容量を介してNMOS型アナログスイッチ11,12のソース接続点にノイズが漏れ出す。しかし、NMOS型アナログスイッチ13によって、NMOS型アナログスイッチ11,12のソース接続点はインピーダンスの低い低電位部14に終端されているため、NMOS型アナログスイッチ12の寄生接合容量を介してアナログアンプ部8の入力端側で音声アナログ信号生成部15からの入力信号にノイズ成分が重畳されて音声信号処理部7で信号処理されることはない。以上のようなNMOS型アナログスイッチ11,12及び13の構成によって、最適なデジタルデータ・音声アナログ信号転送装置を実現することができる。
次に、図2に示すイネーブル信号S1,S4,S5間に相互にディレイ時間を設けることによる動作と効果を、例えばイネーブル信号S2によってアナログアンプ部8から音声信号処理部7への音声信号経路がイネーブル状態にあって区間t2から区間t3へモードを切り替える場合を想定して説明する。まずイネーブル信号S4によってNMOS型アナログスイッチ11,12をオフしてアナログ入力信号端子10からアナログアンプ部8への信号経路を開放状態にし、イネーブル信号S5によってNMOS型アナログスイッチ13をオンさせることでNMOS型アナログスイッチ11,12のソース接続点をインピーダンスの低い低電位部14に終端したあと、イネーブル信号S1によりデジタルI/O部3によるデータ送受信動作を行う。このことにより、デジタル入出力信号端子5側からアナログ入力信号端子10を介した音声信号経路へのノイズの漏れ込みを確実に抑制することができる。
以上のような音声信号経路へのノイズの漏れ込み抑制効果は、デジタルアナログインターフェイス2に内蔵された音声アナログ信号生成部15から出力された音声アナログ信号が、イネーブル信号S2,S3によってアナログアンプ部8へ入力される場合や、送信音声アナログ信号9と音声アナログ信号生成部15の出力信号との合成信号が、イネーブル信号S1〜S3によってアナログアンプ部8へ入力される場合にも同様に有効であることは自明であろう。
上記のように、図1の構成を有するデジタルデータ・音声アナログ信号転送装置で、図2に示すタイミングチャートに則った制御をすると、ノイズ特性を劣化させることなくデータ通信用デジタル信号と音声アナログ信号とのインターフェイスを共有化した装置を実現することができる。
(実施の形態2)
図3は、本発明の第2の実施形態における、デジタルデータ・音声アナログ信号転送装置の構成を示すブロック図である。
図3は、本発明の第2の実施形態における、デジタルデータ・音声アナログ信号転送装置の構成を示すブロック図である。
携帯端末1と外部機器101との間でのデジタルデータ・音声アナログ信号転送装置において、携帯端末1内のデジタルアナログインターフェイス2は、デジタル入出力信号端子5と、アナログ入力信号端子10とを備え、両端子5,10間にはコンデンサ6が接続される。デジタル入出力信号端子5は、デジタルアナログインターフェイス2に内蔵されたデジタルI/O部3に接続されることでデジタルデータ信号4の送受信動作を行う。また、アナログ入力信号端子10は、デジタルアナログインターフェイス2に内蔵されたNMOS型アナログスイッチ11のドレイン電位に接続され、NMOS型アナログスイッチ11はNMOS型アナログスイッチ12とソース同士が接続される。これら1対のNMOS型アナログスイッチ11,12のソース接続点には、NMOS型アナログスイッチ13のドレインが接続され、そのソースはインピーダンスの低い低電位部14に接続される。NMOS型アナログスイッチ12のドレインはアナログアンプ部8の入力端に接続される。以上の構成によって、アナログ入力信号端子10から受信した送信音声アナログ信号9をアナログアンプ部8に入力できる音声信号入力経路となる。更に、デジタルアナログインターフェイス2に内蔵された音声アナログ信号生成部15の出力部をアナログアンプ部8の入力部に接続して別の音声信号入力経路を備える。このことにより、送信音声アナログ信号9と音声アナログ信号生成部15の出力信号との合成信号をアナログアンプ部8への入力する構成となる。アナログアンプ部8の出力信号は、音声信号処理部7に入力されており、例えばアナログ入力信号端子10より入力された送信音声アナログ信号9をアナログデジタル変換してデジタル信号処理できる構成となる。
外部機器101は、携帯端末1と同様にデジタルアナログインターフェイス102を備え、デジタルアナログインターフェイス102は、デジタルI/O部103に接続されたデジタル入出力信号端子104と、音声アナログ信号生成部105に接続されたアナログ出力信号端子106とを備える。
上記デジタルデータ・音声アナログ信号転送装置において、デジタルアナログインターフェイス2に内蔵される前述の各部は、同じくデジタルアナログインターフェイス2に内蔵される制御タイミング信号生成部16で生成されるイネーブル信号S1〜S6によって次のとおり制御される。
(a)イネーブル信号S1(H:イネーブル、L:ディセーブル)はデジタルI/O部3に入力され、S1=Lでは、デジタルI/O部3のデジタル入出力信号端子5側はハイ・インピーダンスとなる。
(b)イネーブル信号S2(H:イネーブル、L:ディセーブル)は音声信号処理部7及びアナログアンプ部8に入力され、S2=Hでは、アナログアンプ部8の入力インピーダンスは、数キロオーム以上となる
(c)イネーブル信号S3(H:イネーブル、L:ディセーブル)は音声アナログ信号生成部15に入力され、S3=Lでは、音声アナログ信号生成部15の出力はハイ・インピーダンス、S3=Hでは低インピーダンス出力となる。
(c)イネーブル信号S3(H:イネーブル、L:ディセーブル)は音声アナログ信号生成部15に入力され、S3=Lでは、音声アナログ信号生成部15の出力はハイ・インピーダンス、S3=Hでは低インピーダンス出力となる。
(d)イネーブル信号S4(H:スイッチオン、L:スイッチオフ)はNMOS型アナログスイッチ11のゲートに入力され、S4=Lでは、NMOS型アナログスイッチ11はハイ・インピーダンス状態となる。
(e)イネーブル信号S5(H:スイッチオン、L:スイッチオフ)はNMOS型アナログスイッチ13のゲートに入力され、S5=Lでは、NMOS型アナログスイッチ13はハイ・インピーダンス状態となる。
(f)イネーブル信号S6(H:スイッチオン、L:スイッチオフ)はNMOS型アナログスイッチ12のゲートに入力され、S6=Lでは、NMOS型アナログスイッチ12はハイ・インピーダンス状態となる。
デジタルアナログインターフェイス2に内蔵されたNMOS型アナログスイッチ11,12,13は、アナログアンプ部8の直流電圧動作点がイネーブル信号S4のHレベルとLレベルとの間に設定され、かつイネーブル信号S4のHレベルに対して十分に低く設定された状態で、送信音声アナログ信号9の片側振幅の最大レベルがイネーブル信号S4の電圧レベルを越えない場合を想定している。
図4は、本発明の第2の実施形態に係るデジタルデータ・音声アナログ信号転送装置におけるイネーブル信号S1,S4,S5,S6のタイミングチャートを示す。携帯端末1側のデジタルI/O部3及び外部機器101側のデジタルI/O部103を動作させてデジタルデータ信号4によるデータ転送を行うタイミングを『データ通信モード』区間とし、その区間をt1及びt3と表記する。また、携帯端末1側のアナログアンプ部8、NMOS型アナログスイッチ11,12及び外部機器101側の音声アナログ信号生成部105をオンさせ、NMOS型アナログスイッチ13をオフさせて送信音声アナログ信号9による音声信号転送を行うタイミングを『非データ通信モード(外部音声入力モード)』区間とし、その区間をt2と表記する。
図4において、イネーブル信号S1とS4は逆論理で、イネーブル信号S1とS5は同じ論理で、イネーブル信号S1とS6は逆論理でそれぞれ制御される。イネーブル信号S1の立下りに対するイネーブル信号S5の立下りディレイ時間T−delay15、イネーブル信号S5の立下りに対するイネーブル信号S4の立上りディレイ時間T−delay54、イネーブル信号S4の立上りに対するイネーブル信号S6の立上りディレイ時間T−delay46、イネーブル信号S6の立下りに対するイネーブル信号S4の立下りディレイ時間T−delay64、イネーブル信号S4の立下りに対するイネーブル信号S5の立上りディレイ時間T−delay45、イネーブル信号S5の立上りに対するイネーブル信号S1の立上りディレイ時間T−delay51が設定されている。イネーブル信号S1とイネーブル信号S5との間のディレイ時間T−delay15及びT−delay51では、デジタルI/O部3とNMOS型アナログスイッチ13とが共にオフ(ディセーブル)状態となる。同様に、イネーブル信号S5とイネーブル信号S4との間のディレイ時間T−delay54及びT−delay45では、NMOS型アナログスイッチ11,12とNMOS型アナログスイッチ13とが共にオフ(ディセーブル)状態となる。更に、イネーブル信号S4とイネーブル信号S6との間のディレイ時間T−delay46及びT−delay64では、NMOS型アナログスイッチ11,12が共にオフ(ディセーブル)状態となる。イネーブル信号S2とS3にはタイミング制約はなく、データ通信モード区間及び非データ通信モード(外部音声入力モード)区間のいずれの状態においても、任意のタイミングでイネーブル/ディセーブル切替が可能である。
図4のタイミングチャートに従って図3のデジタルデータ・音声アナログ信号転送装置が制御されている場合、区間t1又は区間t3にイネーブル信号S2をイネーブル状態に設定した状態では、デジタルI/O部3又はデジタルI/O部103によるデータの送受信動作によりコンデンサ6のデジタル入出力信号端子5側で電荷充放電が起こる。このためコンデンサ6のアナログ入力信号端子10側にデジタル入出力信号端子5側と逆相の充放電波形が発生する。この充放電波形がNMOS型アナログスイッチ11のドレイン側にノイズとして信号入力され、イネーブル信号S4でNMOS型アナログスイッチ11をオフ制御しているにもかかわらず、NMOS型アナログスイッチ11の寄生接合容量を介してNMOS型アナログスイッチ11,12のソース接続点にノイズが漏れ出す。しかし、NMOS型アナログスイッチ13によって、NMOS型アナログスイッチ11,12のソース接続点はインピーダンスの低い低電位部14に終端されているため、アナログアンプ部8の入力端側でノイズ成分が重畳されて音声信号処理部7で信号処理されることはない。
同様に、区間t1又は区間t3にイネーブル信号S2,S3をイネーブル状態に設定し、音声アナログ信号生成部15からアナログアンプ部8を介して音声信号処理部7へ信号入力している状態では、デジタルI/O部3又はデジタルI/O部103によるデータの送受信動作によりコンデンサ6のデジタル入出力信号端子5側で電荷充放電が起こる。このためコンデンサ6のアナログ入力信号端子10側にデジタル入出力信号端子5側と逆相の充放電波形が発生する。この充放電波形がNMOS型アナログスイッチ11のドレイン側にノイズとして信号入力され、イネーブル信号S4でNMOS型アナログスイッチ11をオフ制御しているにもかかわらず、NMOS型アナログスイッチ11の寄生接合容量を介してNMOS型アナログスイッチ11,12のソース接続点にノイズが漏れ出す。しかし、NMOS型アナログスイッチ13によって、NMOS型アナログスイッチ11,12のソース接続点はインピーダンスの低い低電位部14に終端されているため、NMOS型アナログスイッチ12の寄生接合容量を介してアナログアンプ部8の入力部側で音声アナログ信号生成部15からの入力信号にノイズ成分が重畳されて音声信号処理部7で信号処理されることはない。以上のようなNMOS型アナログスイッチ11,12及び13の構成によって、最適なデジタルデータ・音声アナログ信号転送装置を実現することができる。
更に、図4に示すイネーブル信号S1,S4,S5,S6間に相互にディレイ時間を設けることによる動作と効果を、例えばイネーブル信号S2によってアナログアンプ部8から音声信号処理部7への音声信号経路がイネーブル状態にあって区間t2から区間t3へモードを切り替える場合を想定して説明する。まずイネーブル信号S6によりNMOS型アナログスイッチ12をオフしアナログ入力信号端子10からのアナログアンプ部8側への信号経路を開放状態にし、イネーブル信号S5によってNMOS型アナログスイッチ13をオンさせてNMOS型アナログスイッチ11,12のソース接続点をインピーダンスの低い低電位部14に終端したあと、イネーブル信号S4によってNMOS型アナログスイッチ11を開放状態に設定し、その後イネーブル信号S1によってデジタルI/O部3によるデータ送受信動作を行う。このことにより、デジタル入出力信号端子5側からアナログ入力信号端子10を介した音声信号経路へのノイズの漏れ込みを確実に抑制することができる。
以上のような音声信号経路へのノイズの漏れ込み抑制効果は、デジタルアナログインターフェイス2に内蔵された音声アナログ信号生成部15から出力された音声アナログ信号が、イネーブル信号S2,S3によってアナログアンプ部8へ入力される場合や、送信音声アナログ信号9と音声アナログ信号生成部15の出力信号との合成信号が、イネーブル信号S1〜S3によってアナログアンプ部8へ入力される場合にも同様に有効であることは自明であろう。
以上までは第1の実施形態と同様であるが、特に、イネーブル信号S2によってアナログアンプ部8がイネーブル状態で区間t2から区間t3へモードを切り替える場合は、T−delay64によってNMOS型アナログスイッチ11のオフ制御時にクロックフィールドスルー効果によって発生するノイズが、また同様に、区間t1から区間t2へモードを切り替える場合には、T−delay46によってNMOS型アナログスイッチ11のオン制御時にクロックフィールドスルー効果によって発生するノイズがそれぞれアナログアンプ部8側へ回り込むことを抑制する効果がある。
上記のように、図3の構成を有するデジタルデータ・音声アナログ信号転送装置で、図4に示すタイミングチャートに則った制御をすると、ノイズ特性を劣化させることなくデータ通信用デジタル信号と音声アナログ信号とのインターフェイスを共有化した装置を実現することができる。
なお、第1及び第2の実施形態において、NMOS型アナログスイッチ11〜13による構成で説明してきたが、本発明はこのような構成に限定されるものではない。図5及び図6に示すように、PMOS型アナログスイッチ11a,12a,13aによる構成であっても同様の効果を奏する。図5が第1の実施形態、図6が第2の実施形態に相当するPMOS型アナログスイッチの構成例である。この場合、PMOS型アナログスイッチ13aのソースはインピーダンスの低い高電位部(例えばデジタルアナログインターフェイス2の電源電圧部)14aに接続し、入力される各イネーブル信号S4〜S6は逆論理に反転する必要がある。
なお、本発明のデジタルデータ・音声アナログ信号転送装置において、デジタルアナログインターフェイス2は、アナログスイッチ部を含む主要部を集積回路化することにより、更に利便性を増す。この集積回路に制御タイミング信号生成部16を内蔵してもよいし、その一部又は全部を内蔵せずに各イネーブル信号を集積回路外から入力してもよい。
以上説明してきたとおり、本発明は、携帯電話やカード端末などの携帯機器間でのデータ通信用デジタル信号及び音声アナログ信号の転送装置に有用である。
1 携帯端末
2 デジタルアナログインターフェイス
3 デジタルI/O部
4 デジタルデータ信号
5 デジタル入出力信号端子
6 コンデンサ
7 音声信号処理部
8 アナログアンプ部
9 送信音声アナログ信号
10 アナログ入力信号端子
11,12,13 NMOS型アナログスイッチ
11a,12a,13a PMOS型アナログスイッチ
14 低電位部(低インピーダンス部)
14a 高電位部(低インピーダンス部)
15 音声アナログ信号生成部
16 制御タイミング信号生成部
101 外部機器
102 デジタルアナログインターフェイス
103 デジタルI/O部
104 デジタル入出力信号端子
105 音声アナログ信号生成部
106 アナログ出力信号端子
S1〜S6 イネーブル信号
2 デジタルアナログインターフェイス
3 デジタルI/O部
4 デジタルデータ信号
5 デジタル入出力信号端子
6 コンデンサ
7 音声信号処理部
8 アナログアンプ部
9 送信音声アナログ信号
10 アナログ入力信号端子
11,12,13 NMOS型アナログスイッチ
11a,12a,13a PMOS型アナログスイッチ
14 低電位部(低インピーダンス部)
14a 高電位部(低インピーダンス部)
15 音声アナログ信号生成部
16 制御タイミング信号生成部
101 外部機器
102 デジタルアナログインターフェイス
103 デジタルI/O部
104 デジタル入出力信号端子
105 音声アナログ信号生成部
106 アナログ出力信号端子
S1〜S6 イネーブル信号
Claims (8)
- デジタルアナログインターフェイスを備えた外部機器とのデジタルデータの送受信と音声アナログ信号の受信とを共通線路で行うデジタルデータ・音声アナログ信号転送装置であって、
前記共通線路が接続されるデジタル入出力信号端子と、
前記デジタル入出力信号端子に一端が接続されたコンデンサと、
前記コンデンサの他端に接続されたアナログ入力信号端子と、
前記デジタル入出力信号端子に接続されたデジタルI/O部と、
前記アナログ入力信号端子からのアナログ信号を入力されるアナログスイッチ部と、
前記アナログスイッチ部の出力信号を入力されるアナログアンプ部と、
前記アナログアンプ部の出力信号を処理する音声信号処理部とを有し、
前記アナログスイッチ部は、第1のMOSトランジスタと第2のMOSトランジスタと第3のMOSトランジスタとから構成され、
前記アナログ入力信号端子からのアナログ信号を前記第1のMOSトランジスタのドレインに入力し、前記第2のMOSトランジスタのドレインから前記アナログアンプ部にアナログ信号を出力し、前記第1のMOSトランジスタと前記第2のMOSトランジスタとのソース同士と前記第3のMOSトランジスタのドレインとを接続し、前記第3のMOSトランジスタのソースを低インピーダンス部に接続した構成を有することを特徴とするデジタルデータ・音声アナログ信号転送装置。 - 請求項1記載のデジタルデータ・音声アナログ信号転送装置において、
前記デジタルI/O部と、前記アナログスイッチ部と、前記アナログアンプ部と、前記音声信号処理部とを制御する制御部を更に有し、
前記制御部は、少なくとも前記デジタルI/O部をイネーブルにする期間は前記第3のMOSトランジスタをオン状態とし、少なくとも前記第3のMOSトランジスタをオン状態にする期間は前記第1のMOSトランジスタと前記第2のMOSトランジスタとをオフ状態とすることを特徴とするデジタルデータ・音声アナログ信号転送装置。 - 請求項2記載のデジタルデータ・音声アナログ信号転送装置において、
前記アナログスイッチ部は、前記第1のMOSトランジスタと前記第2のMOSトランジスタとのゲート同士を接続し、
前記制御部は、前記デジタルI/O部をイネーブルにする第1の信号と、前記第1のMOSトランジスタと前記第2のMOSトランジスタとをオンオフする第1のゲート駆動信号と、前記第3のMOSトランジスタをオンオフする第2のゲート駆動信号とを出力し、前記第1の信号が前記デジタルI/O部をイネーブルからディセーブルにした時点から所定の遅延時間後に前記第2のゲート駆動信号によって前記第3のMOSトランジスタをオフし、前記第2のゲート駆動信号が前記第3のMOSトランジスタをオフした時点から所定の遅延時間後に前記第1のゲート駆動信号によって前記第1のMOSトランジスタと前記第2のMOSトランジスタとをオンし、前記第1のゲート駆動信号が前記第1のMOSトランジスタと前記第2のMOSトランジスタとをオフした時点から所定の遅延時間後に前記第2のゲート駆動信号によって前記第3のMOSトランジスタをオンし、前記第2のゲート駆動信号が前記第3のMOSトランジスタをオンした時点から所定の遅延時間後に前記第1の信号が前記デジタルI/O部をディセーブルからイネーブルにすることを特徴とするデジタルデータ・音声アナログ信号転送装置。 - 請求項2記載のデジタルデータ・音声アナログ信号転送装置において、
前記制御部は、前記デジタルI/O部をイネーブルにする第1の信号と、前記第1のMOSトランジスタをオンオフする第1のゲート駆動信号と、前記第2のMOSトランジスタをオンオフする第2のゲート駆動信号と、前記第3のMOSトランジスタをオンオフする第3のゲート駆動信号とを出力し、前記第1の信号が前記デジタルI/O部をイネーブルからディセーブルにした時点から所定の遅延時間後に前記第3のゲート駆動信号によって前記第3のMOSトランジスタをオフし、前記第3のゲート駆動信号が前記第3のMOSトランジスタをオフした時点から所定の遅延時間後に前記第1のゲート駆動信号によって前記第1のMOSトランジスタをオンし、前記第1のゲート駆動信号が前記第1のMOSトランジスタをオンした時点から所定の遅延時間後に前記第2のゲート駆動信号によって前記第2のMOSトランジスタをオンし、前記第2のゲート駆動信号が前記第2のMOSトランジスタをオフした時点から所定の遅延時間後に前記第1のゲート駆動信号によって前記第1のMOSトランジスタをオフし、前記第1のゲート駆動信号が前記第1のMOSトランジスタをオフした時点から所定の遅延時間後に前記第3のゲート駆動信号によって前記第3のMOSトランジスタをオンし、前記第3のゲート駆動信号が前記第3のMOSトランジスタをオンした時点から所定の遅延時間後に前記第1の信号が前記デジタルI/O部をディセーブルからイネーブルにすることを特徴とするデジタルデータ・音声アナログ信号転送装置。 - 請求項1〜4のいずれか1項に記載のデジタルデータ・音声アナログ信号転送装置において、
前記アナログスイッチ部の前記第1のMOSトランジスタと前記第2のMOSトランジスタと前記第3のMOSトランジスタとは、いずれもNチャネル型であり、前記第3のMOSトランジスタのソースはインピーダンスの低い低電位部に接続されることを特徴とするデジタルデータ・音声アナログ信号転送装置。 - 請求項1〜4のいずれか1項に記載のデジタルデータ・音声アナログ信号転送装置において、
前記アナログスイッチ部の前記第1のMOSトランジスタと前記第2のMOSトランジスタと前記第3のMOSトランジスタとは、いずれもPチャネル型であり、前記第3のMOSトランジスタのソースはインピーダンスの低い高電位部に接続されることを特徴とするデジタルデータ・音声アナログ信号転送装置。 - デジタル入出力信号端子と、
アナログ入力信号端子と、
前記デジタル入出力信号端子に接続されたデジタルI/O部と、
前記アナログ入力信号端子からのアナログ信号をドレインに入力される第1のMOSトランジスタと、
前記第1のMOSトランジスタとソース同士を接続された第2のMOSトランジスタと、
ソースを低インピーダンス部に接続され、前記第1のMOSトランジスタと前記第2のMOSトランジスタとのソース同士とドレインを接続された第3のMOSトランジスタと、
前記第2のMOSトランジスタのドレインに接続されたアナログアンプ部と、
前記アナログアンプ部の出力信号を処理する音声信号処理部とを備えたことを特徴とする半導体集積回路。 - 請求項7記載の半導体集積回路において、
前記デジタルI/O部と、前記第1、第2及び第3のMOSトランジスタから構成されたアナログスイッチ部と、前記アナログアンプ部と、前記音声信号処理部とを制御する制御部を更に備え、
前記制御部は、少なくとも前記デジタルI/O部をイネーブルにする期間は前記第3のMOSトランジスタをオン状態とし、少なくとも前記第3のMOSトランジスタをオン状態にする期間は前記第1のMOSトランジスタと前記第2のMOSトランジスタとをオフ状態とすることを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008110255A JP2009260885A (ja) | 2008-04-21 | 2008-04-21 | デジタルデータ・音声アナログ信号転送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008110255A JP2009260885A (ja) | 2008-04-21 | 2008-04-21 | デジタルデータ・音声アナログ信号転送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009260885A true JP2009260885A (ja) | 2009-11-05 |
Family
ID=41387689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008110255A Pending JP2009260885A (ja) | 2008-04-21 | 2008-04-21 | デジタルデータ・音声アナログ信号転送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009260885A (ja) |
-
2008
- 2008-04-21 JP JP2008110255A patent/JP2009260885A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4960833B2 (ja) | シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路 | |
US7908499B2 (en) | Semiconductor integrated circuit comprising master-slave flip-flop and combinational circuit with pseudo-power supply lines | |
US8232827B2 (en) | Semiconductor switch | |
JPH07118666B2 (ja) | 携帯無線装置 | |
US9806716B2 (en) | Output signal generation circuitry for converting an input signal from a source voltage domain into an output signal for a destination voltage domain | |
KR101484597B1 (ko) | 라인 구동기에 대한 3-상태 제어 | |
US8923781B2 (en) | Semiconductor switch and wireless device | |
KR101452072B1 (ko) | 고주파 스위치 회로 | |
JP2010028304A (ja) | 高周波信号用スイッチ回路 | |
KR100919655B1 (ko) | 입출력 회로 | |
JP3693911B2 (ja) | 半導体集積回路 | |
US20210075404A1 (en) | Voltage control | |
US20080136465A1 (en) | Semiconductor integrated circuit | |
JP5290015B2 (ja) | バッファ回路 | |
JP2009260885A (ja) | デジタルデータ・音声アナログ信号転送装置 | |
KR101332039B1 (ko) | 전원발생회로 및 전원발생회로가 구비된 스위칭회로 | |
US9331655B2 (en) | Pop-click noise grounding switch design with deep sub-micron CMOS technology | |
KR102252820B1 (ko) | 등화 동작을 수행하는 송신기 | |
US20140361637A1 (en) | Bus switching circuit | |
US11967395B2 (en) | Buffers and multiplexers | |
JP3489512B2 (ja) | ラッチアップ防止回路 | |
KR100915833B1 (ko) | 반도체 메모리 장치의 리시버 | |
US8638167B2 (en) | Operational amplifier | |
US20090289689A1 (en) | Signal output circuit and selector circuit using the same | |
GB2589183A (en) | Voltage control |