CN101207375A - 比较器 - Google Patents

比较器 Download PDF

Info

Publication number
CN101207375A
CN101207375A CNA200710193328XA CN200710193328A CN101207375A CN 101207375 A CN101207375 A CN 101207375A CN A200710193328X A CNA200710193328X A CN A200710193328XA CN 200710193328 A CN200710193328 A CN 200710193328A CN 101207375 A CN101207375 A CN 101207375A
Authority
CN
China
Prior art keywords
voltage
biasing
comparator
input voltage
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200710193328XA
Other languages
English (en)
Inventor
藤原正勇
中村健哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN101207375A publication Critical patent/CN101207375A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及的比较器，具有以下结构：偏置设定部，该偏置设定部决定偏置电压；偏置减法部，该偏置减法部从非倒相输入电压减去偏置电压；比较部，该比较部按照偏置减法部的输入电压和倒相输入电压的高低，变化输出逻辑。

Description

比较器
技术领域
[0001]
本发明涉及带偏置的比较器。
背景技术
[0002]
在现有技术中，按照输入电压Vinp、Vinn的差值(Vinp-Vinn)或大于或小于规定的偏置电压Voffset，将其输出逻辑COMP-OUT变化成高电平及低电平中的某一个的带偏置的比较器，被用于各种用途(参照图5)。
[0003]
此外，作为实现上述偏置的手法的一个例子，人们想出来根据所需的偏置电压Voffset，有意识地打破构成比较器的输入级的差动对(参照图6的晶体管104、105)的平衡。
[0004]
另外，如图7所示，还想出来使用减法电路(电阻203～206及放大器207)，求出输入电压Vinp、Vinn的差值Vo(＝Vinp-Vinn)，将它输入比较电路208，和规定的基准电压Vref(相当于偏置电压Voffset)进行比较的结构。此外，对于构成上述减法电路的电阻203～206的各电阻值，设定成为满足关系式Rb/Ra＝Rd/Rc的电阻值(例如Ra＝Rb＝Rc＝Rd)。
[0005]
另外，作为上述有关的现有技术的一个例子，日本国特开平6-53299号公报公开了将电流检出电阻的两端电压，输入差动放大电路，用比较器将该输出电压和基准电压(电流设定值)进行比较，从而进行过电流检出的技术。
[0006]
的确，采用上述现有技术的结构，能够很容易地实现带偏置的比较器。
[0007]
可是，在打破图6所示的晶体管104、105的平衡的结构中，对元件的制造离差(不一致性)及温度变化的适应能力差，在偏置电压Voffset中产生±50％以上的离差，所以不能够在标准严格的设定(例如容许离差为±40％以下)中使用。此外，作为构成比较器的输入级的差动对，若采用使用了P沟道型、N沟道型两者的轨对轨(即满摆幅＝Rail to Rail)方式时，虽然能够扩大比较器的输入动态范围，但是却不能够减少上述偏置电压Voffset中的离差。
[0008]
另外，在图7所示的比较器中，对于构成减法电路的电阻203～206，如果用实际的器件能够足以(例如±5％以下)实现所需的电阻比，就不会产生多大的问题。但是要想装入元件以便将电阻比的相对离差减少到±5％以下，这在现实上却不能不说非常困难。而且，电阻比相对性的成为±5％的离差时，在图7所示的比较器中，其电路结构在最坏情况时，输入电压Vinp、Vinn的差值Vo产生±20～30％的离差，与基准电压Vref的离差(±10％左右)加起来，偏置电压Voffset有可能产生30～40％左右的离差。因此，鉴于今后将越来越严格的设定要求，图7所示的现有技术的结构就未必够用，需要实现进一步降低离差。
发明内容
[0009]
本发明就是针对上述情况研制的，其目的在于提供能够大大减少偏置电压的离差的带偏置的比较器。
[0010]
为了实现上述目的，本发明涉及的比较器，具有以下结构：偏置设定部，该偏置设定部决定偏置电压；偏置减法部，该偏置减法部从非倒相输入电压减去所述偏置电压；比较部，该比较部按照所述偏置减法部的输入电压和倒相输入电压的高低，变化输出逻辑。
[0011]
本发明的其它特征、要素、步骤、优点及特性，在以下结合附图的优选实施方式的说明中，可进一步明确。
附图说明
[0012]
图1是表示本发明涉及的比较器的第1实施方式的电路图。
图2是表示本发明涉及的比较器的第2实施方式的电路图。
图3A～图3D是用于说明偏置电压Voffset举动的图。
图2是表示本发明涉及的比较器的第3实施方式的电路图。
图5是带偏置比较器的框图。
图6是带偏置比较器的现有技术电路图。
图7是另一带偏置比较器的现有技术电路图。
具体实施方式
[0013]
首先，参照图1，详细讲述本发明涉及的比较器的第1实施方式。
[0014]
图1是表示本发明涉及的比较器的第1实施方式的电路图。
[0015]
如该图所示，本实施方式的比较器，具有偏置设定部1、缓冲器部2、缓冲器部3、偏置减法部4、比较部5。
[0016]
偏置设定部1，是设定比较器的偏置电压Voffset的单元，具有基准电压源11、放大器12、P沟道型场效应晶体管13、电阻14(电阻值：R1)、P沟道型场效应晶体管15、N沟道型场效应晶体管16。
[0017]
在偏置设定部1中，放大器12的倒相输入端(-)，与基准电压源11的输出端连接，被施加基准电压Vref。放大器12的非倒相输入端(+)，一方面与晶体管13的漏极连接，另一方面还通过电阻14与接地端连接。放大器12的输出端，分别与晶体管13、15的栅极连接。晶体管13、15的源极，都与电源端连接。晶体管15的漏极，与晶体管16的漏极和栅极连接。晶体管16的源极，与接地端连接。
[0018]
缓冲器部2，是缓冲放大比较器的非倒相输入电压Vinp的单元。
[0019]
缓冲器部3，是缓冲放大比较器的倒相输入电压Vinn的单元。
[0020]
偏置减法部4，是从非倒相输入电压Vinp减去偏置电压Voffset的单元，具有电阻41(电阻值：R2)、N沟道型场效应晶体管42。
[0021]
在偏置减法部4中，电阻41的一端，与缓冲器部2的输出端(进而与非倒相输入电压Vinp的施加端)连接。电阻41的另一端，与晶体管42的漏极连接。晶体管42的栅极，与晶体管16的栅极连接。晶体管42的源极，与接地端连接。
[0022]
比较部5，是按照施加给非倒相输入端(+)的偏置减法部4的输出电压(Vinp-Voffset)和施加给倒相输入端(-)的倒相输入电压Vinn的高低，变化输出逻辑COMP_OUT的单元。
[0023]
在由上述结构构成的比较器中，在偏置设定部1中，利用放大器12进行晶体管13的开关控制，从而使电阻14的一端电压和基准电压Vref一致。其结果，基准电压Vref被正常地施加给电阻14的一端，生成规定的恒定电流I(＝Vref/R1)。另外，对于晶体管15，也进行与晶体管13的同样的开关控制，从晶体管15的漏极输出上述的恒定电流I。
[0024]
另一方面，在偏置减法部4中，由偏置设定部1的晶体管16和晶体管42形成电流反射镜电路，通过电阻41做媒介，使向接地端的恒定电流I流过，从而从非倒相输入电压Vinp中减去相当于电阻14产生的电压降部分(I×R2＝(Vref/R1)×R2)的偏置电压Voffset。
[0025]
然后，如果偏置减法部4的输出电压(Vinp-Voffset)高于倒相输入电压Vinn，比较部5的输出逻辑COMP_OUT就成为高电平；反之如果偏置减法部4的输出电压(Vinp-Voffset)低于倒相输入电压Vinn，比较部5的输出逻辑COMP_OUT就成为低电平。
[0026]
如上所述，在本实施方式的比较器中，采用从非倒相输入电压Vinp中减去偏置电压Voffset，再将它与倒相输入电压Vinn进行比较的结构，即采用按照基准电压Vref和电阻比(R2/R1)，决定上述偏置电压Voffset的结构。
[0027]
采用这种电路结构后，例如即使基准电压Vref产生±10％的离差、电阻比(R2/R1)产生±5％的离差时，偏置电压Voffset的离差也成为被控制在单纯将它们相加的合计15％左右的结果，所以足以满足严格设定的要求。
[0028]
接着，参照图2，详细讲述本发明涉及的比较器的第2实施方式。
[0029]
图2是表示本发明涉及的比较器的第2实施方式的电路图。
[0030]
如该图所示，本实施方式的比较器，取代前文讲述的偏置减法部4及比较部5，具有偏置加法部6及比较部7。
[0031]
因此，对于和第1实施方式相同的构成部分，赋予和图1相同的符号，不再赘述。以下重点讲述本实施方式的特征部分(偏置加法部6的引入)。
[0032]
偏置加法部6，是将偏置电压Voffset与倒相输入电压Vinn相加的单元，具有P沟道型场效应晶体管61和电阻62(电阻值：R2)。
[0033]
在偏置加法部6中，电阻62的一端，缓冲器部3的输出端(进而与倒相输入电压Vinn的施加端)连接。电阻62的另一端，与晶体管61的漏极连接。晶体管61的栅极，与构成偏置设定部1的放大器12的输出端连接。晶体管61的源极，与电源端连接。此外，随着偏置减法部4被除去，晶体管15、16也被除去。
[0034]
比较部7，是按照施加给倒相输入端(-)的偏置加法部6的输出电压(Vinp-Voffset)外和加给非倒相输入端(+)的非倒相输入电压Vinp的高低，变化输出逻辑COMP_OUT的单元。
[0035]
在由上述结构构成的比较器中，在偏置加法部6中，对于晶体管61，进行与晶体管13的同样的开关控制，从晶体管61的漏极输出规定的恒定电流I(＝Vref/R1)。这样，在偏置加法部6中，通过电阻62做媒介，使恒定电流I从电源端流出，从而给倒相输入电压Vinn加上相当于电阻62产生的电压上升部分(I×R2＝(Vref/R1)×R2)的偏置电压Voffset。
[0036]
然后，如果非倒相输入电压Vinp高于偏置加法部6的输出电压(Vinn+Voffset)，比较部5的输出逻辑COMP_OUT就成为高电平；反之如果非倒相输入电压Vinp低于偏置加法部6的输出电压(Vinn+Voffset)，比较部5的输出逻辑COMP_OUT就成为低电平。
[0037]
如上所述，在本实施方式的比较器中，采用将偏置电压Voffset与倒相输入电压Vinp相加，再将它与非倒相输入电压Vinp进行比较的结构，即采用按照基准电压Vref和电阻比(R2/R1)，决定上述偏置电压Voffset的结构。
[0038]
采用这种电路结构后，例如即使基准电压Vref产生±10％的离差、电阻比(R2/R1)产生±5％的离差时，也和前文的第1实施方式讲述的同样，使偏置电压Voffset的离差成为被控制在单纯将它们相加的合计15％左右的结果，所以足以满足严格设定的要求。
[0039]
此外，采用先前的第1实施方式时，如果非倒相输入电压Vinp非常高时，因为能够保持偏置减法部4获得的输出电压(Vinp-Voffset)的线性，所以偏置电压Voffset成为希望的设定值((Vref/R1)×R2)(参照图3A的电压范围X及图3C)。另外，采用先前的第2实施方式时，如果倒相输入电压Vinn非常低时，因为能够保持偏置加法部6获得的输出电压(Vinn+Voffset)的线性，所以偏置电压Voffset成为希望的设定值((Vref/R1)×R2)(参照图3B的电压范围X及图3C)。
[0040]
可是，上述条件不能满足时，即非倒相输入电压Vinp降低不能减去偏置电压Voffset时，以及反之倒相输入电压Vinn上升不能加上偏置电压Voffset时，在先前的第1、第2实施方式中，就不能维持偏置减法部4或偏置加法部6的输出线性，偏置电压Voffset有可能小于希望的设定值((Vref/R1)×R2)(参照图3A、图3B的电压范围Y及图3D)。
[0041]
因此，在本发明涉及的比较器的第3实施方式中，如图4所示，在完全具备第1实施方式的结构(偏置减法部4及比较部5)和第2实施方式的结构(偏置加法部6及比较部7)的同时，进而还具有对比较部5的比较输出和比较部7的比较输出进行逻辑积运算的逻辑积运算部8的结构。
[0042]
采用这种结构后，比较部5的输出逻辑和比较部7的输出逻辑都成为高电平时，比较器的输出逻辑COMP_OUT变化成高电平，所以根据偏置减法部4的输出电压(Vinp-Voffset)和偏置加法部6的输出电压(Vinn+Voffset)中线性高的输出，设定偏置电压Voffset。这样，采用本实施方式的比较器后，对其输出动态范围，能够具有均匀的偏置。
[0043]
另外，在本实施方式的比较器中，因为对于偏置减法部4和偏置加法部6，一元性地设置偏置设定部1，所以能够排除被偏置减法部4给予的恒定电流I和被偏置加法部6给予的恒定电流I之间产生不必要的离差的可能性，而且还能够避免电路规模的不必要的增大。
[0044]
此外，本发明的结构，除了上述实施方式以外，还可以在不违背发明的宗旨的范围内，添加各种变更。
[0045]
另外，谈到本发明的效果，因为本发明涉及的比较器能够大大降低偏置电压的离差，所以能够适应严格的设定要求。
[0046]
另外，谈到在产业上利用本发明的可能性，本发明在减少带偏置的比较器中的偏置电压的离差上，是大有用处的技术。
[0047]
以上讲述了本发明优选实施方式，但是本发明并不局限于此，在本发明的宗旨和添附的《权利要求书》的范围内，能够进行各种变更及修正。这对本领域技术人员来说，是不言而喻的。

Claims (10)

1.一种比较器，具有以下部件：
偏置设定部，该偏置设定部决定偏置电压；
偏置减法部，该偏置减法部从非倒相输入电压减去所述偏置电压；以及
比较部，该比较部按照所述偏置减法部的输出电压与倒相输入电压之间的高低，变化输出逻辑。
2.如权利要求1所述的比较器，其特征在于：所述偏置设定部，通过给第1电阻施加基准电压，从而生成规定的恒定电流。
3.如权利要求2所述的比较器，其特征在于：所述偏置减法部，通过使流向接地端的所述恒定电流流经一端与所述非倒相输入电压的施加端连接的第2电阻，从而从所述非倒相输入电压中减去相当于在所述电阻上产生的电压降部分的偏置电压。
4.一种比较器，具有以下部件：
偏置设定部，该偏置设定部决定偏置电压；
偏置加法部，该偏置加法部将所述偏置电压与倒相输入电压相加；以及
比较部，该比较部按照所述偏置加法部的输出电压与非倒相输入电压之间的高低，变化输出逻辑。
5.如权利要求4所述的比较器，其特征在于：所述偏置设定部，通过给第1电阻施加基准电压，从而生成规定的恒定电流。
6.如权利要求5所述的比较器，其特征在于：所述偏置加法部，通过使从电源端流出的所述恒定电流流经一端与所述倒相输入电压的施加端连接的第2电阻，从而将相当于在所述电阻上产生的电压上升部分的偏置电压与所述倒相输入电压相加。
7.一种比较器，具有以下部件：
偏置设定部，该偏置设定部决定偏置电压；
偏置减法部，该偏置减法部从非倒相输入电压减去所述偏置电压；
第1比较部，该第1比较部按照所述偏置减法部的输出电压与倒相输入电压之间的高低，变化输出逻辑；
偏置加法部，该偏置加法部将所述偏置电压与倒相输入电压相加；
第2比较部，该第2比较部按照所述偏置加法部的输出电压与非倒相输入电压之间的高低，变化输出逻辑；以及
逻辑积运算部，该逻辑积运算部对第1比较部的比较输出与第2比较部的比较输出进行逻辑积运算。
8.如权利要求7所述的比较器，其特征在于：所述偏置设定部，通过给第1电阻施加基准电压，从而生成规定的恒定电流。
9.如权利要求8所述的比较器，其特征在于：所述偏置减法部，通过使流向接地端的所述恒定电流流经一端与所述非倒相输入电压的施加端连接的第2电阻，从而从所述非倒相输入电压中减去相当于在所述电阻上产生的电压降部分的偏置电压。
10.如权利要求8所述的比较器，其特征在于：所述偏置加法部，通过使从电源端流出的所述恒定电流流经一端与所述倒相输入电压的施加端连接的第2电阻，从而将相当于在所述电阻上产生的电压上升部分的偏置电压与所述倒相输入电压相加。
CNA200710193328XA 2006-12-07 2007-12-03 比较器 Pending CN101207375A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006330229 2006-12-07
JP2006330229A JP2008147810A (ja) 2006-12-07 2006-12-07 コンパレータ

Publications (1)

Publication Number Publication Date
CN101207375A true CN101207375A (zh) 2008-06-25

Family

ID=39497222

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200710193328XA Pending CN101207375A (zh) 2006-12-07 2007-12-03 比较器

Country Status (4)

Country Link
US (1) US20080136460A1 (zh)
JP (1) JP2008147810A (zh)
KR (1) KR20080052420A (zh)
CN (1) CN101207375A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4836125B2 (ja) * 2006-04-20 2011-12-14 ルネサスエレクトロニクス株式会社 半導体装置
US8901980B1 (en) 2013-11-01 2014-12-02 Dialog Semiconductor Gmbh Dynamic hysteresis comparator
US10505519B1 (en) * 2019-06-28 2019-12-10 Nxp Usa, Inc. Dynamic comparator

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2726413B2 (ja) * 1986-12-25 1998-03-11 株式会社東芝 振幅比較回路
JP3280347B2 (ja) * 1999-07-12 2002-05-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 電圧比較回路
US6535030B1 (en) * 2001-06-19 2003-03-18 Xilinx, Inc. Differential comparator with offset correction

Also Published As

Publication number Publication date
US20080136460A1 (en) 2008-06-12
KR20080052420A (ko) 2008-06-11
JP2008147810A (ja) 2008-06-26

Similar Documents

Publication Publication Date Title
EP2498398B1 (en) Amplifier circuit and method
US7642853B2 (en) High-swing operational amplifier output stage using adaptive biasing
JP4475309B2 (ja) コンパレータ
US9136904B2 (en) High bandwidth equalizer and limiting amplifier
US7656231B2 (en) High bandwidth apparatus and method for generating differential signals
JP2011142402A (ja) 出力回路
JP2012156763A (ja) 送信回路
CN101207375A (zh) 比较器
US8427204B2 (en) Mixed-mode input buffer
US8149056B2 (en) Amplifying circuit
US9479172B2 (en) Differential output buffer
JP4191685B2 (ja) 差動増幅器
US6172536B1 (en) Hysteresis comparator circuit
US6278322B1 (en) Transconductance amplifier and automatic gain control device using it
US9748911B2 (en) Variable gain amplifying circuit
JP2009094878A (ja) 差動増幅回路
US7629846B2 (en) Source follower circuit and semiconductor apparatus
CN101202537B (zh) 低功率可变增益放大器
US8456196B2 (en) High-speed comparator
US10784828B2 (en) Methods and apparatus for an operational amplifier with a variable gain-bandwidth product
JP2018500826A (ja) 差動比較器
JP4759030B2 (ja) 差動増幅器
JP5440143B2 (ja) 電圧加算回路およびｄ／ａ変換回路
JP4213146B2 (ja) 差動増幅器
EP2566049A2 (en) Voltage controlled variable gain amplifier circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080625