KR101341575B1

KR101341575B1 - 증폭회로

Info

Publication number: KR101341575B1
Application number: KR1020060100145A
Authority: KR
Inventors: 노부유키 시미즈
Original assignee: 오끼 덴끼 고오교 가부시끼가이샤
Priority date: 2005-11-25
Filing date: 2006-10-16
Publication date: 2013-12-16
Also published as: CN101018040A; US7602237B2; JP2007150534A; KR20070055327A; CN101018040B; US20070120597A1

Abstract

간단한 회로 구성으로 팝 노이즈를 억제한다. 파워다운 상태와 증폭 상태의 2개의 동작 모드를 가지는 증폭기(14)에 대하여, 노드N10와 이 증폭기(14)의 반전 입력 단자 사이를 온/오프하는 스위치(13)와, 이 노드N10와 이 증폭기의 출력 단자 사이를 온/오프하는 스위치(16)를 설치하고, 파워다운 상태가 해제되었을 때, 일정시간만 스위치(16)를 온으로 하고, 그 후에 스위치(16)를 오프로 함과 동시에, 스위치(13)를 온으로 한다. 이에 따라 스위치(16)가 온이 되고 있는 동안에 커패시터(11)가 충전되어 노드N10가 직류동작 전위 VB까지 충전된다. 따라서, 스위치(13)가 온이 되어서 증폭 동작이 개시되었을 때, 팝 노이즈가 발생하지 않는다.

증폭기, 노드, 팝 노이즈, 증폭 동작, 커패시터

Description

증폭회로{AMPLIFIER CIRCUIT}

도 1은 본 발명의 실시예 1을 나타내는 증폭회로의 구성도,

도 2는 종래의 증폭회로의 구성도,

도 3은 도 1의 동작을 나타내는 신호 파형도,

도 4는 본 발명의 실시예 2를 나타내는 반전 증폭부의 구성도,

도 5는 본 발명의 실시예 3을 나타내는 반전 증폭부의 구성도이다.

[도면의 주요부분에 대한 부호의 설명]

10, 10A, 10B : 반전 증폭부 11 : 커패시터

12, 15, 17, 31, 33 : 저항 13, 16 : 스위치

14, 18, 32 : 증폭기 20 : 타이밍부

30 : 가산부

본 발명은, 오디오 신호용의 증폭회로, 특히 팝 노이즈 방지 기술에 관한 것 이다.

오디오 신호용의 증폭회로에 있어서, 직류 동작점에 차이가 있는 복수의 회로간에서 신호의 교환을 행할 경우, 직류성분을 제거하기 위해, 신호 경로에 커패시터를 삽입하여 교류 결합으로 하는 것이 일반적이다.

교류 결합에서는, 회로의 동작 상태가 변화되어 직류 동작점의 변화가 생기면, 결합 커패시터의 단자간의 전위차가 변화되고, 본래의 오디오 신호가 아닌 충방전 전류가 흐른다. 예를 들면 소비 전력을 저감하고자 하는 기기에 있어서, 오디오 신호가 없는 무음시에 증폭회로를 파워 다운 상태로 하고, 오디오 신호가 들어왔을 때 증폭회로를 동작 상태로 되돌릴 경우, 직류 동작점이 변화되므로 “펑”과 같은 팝 노이즈가 출력되는 경우가 있다.

도 2는, 팝 노이즈 대책이 실시된 종래의 증폭회로의 구성도이다.

이 증폭회로는, 입력 신호 INa를 증폭하는 반전 증폭부(50a), 입력 신호 INb를 증폭하는 반전 증폭부(50b), 이들의 반전 증폭부(50a, 50b)의 출력 신호를 가산하여 출력 신호 OUT로서 출력하는 가산부(60) 및 충전부(70)를 구비하고 있다.

반전 증폭부(50a, 50b)는 동일한 구성으로, 예를 들면 반전 증폭부(50a)에 나타나 있는 바와 같이 입력 신호 INa가 일단에 주어지는 결합용 커패시터(51)를 가지고, 이 커패시터(51)의 타단이 노드N50에 접속되어 있다. 노드N50는, 저항(52) 및 스위치(53)를 통해 증폭기(AMP)(54)의 반전 입력 단자에 접속되어 있다. 증폭기(54)의 비반전 입력 단자에는, 통상 동작 상태에 있어서의 직류 동작점에 해당하는 바이어스 전압 VB이 공급되고, 이 증폭기(54)의 출력 단자는, 저항(55)을 통해 반전 입력 단자에 접속되고 있다.

또한 이 반전 증폭부(50a)의 노드N50는, 스위치(56)와 저항(57)을 통해, 충전부(70)에 접속되어 있다. 충전부(70)는, 전압 팔로우 회로로 구성되고, 바이어스 전압 VB을 저임피던스로 버퍼링함으로써, 저항(57)을 흐르는 전류가 바이어스 전압 VB이나, 다른 반전 증폭부에 간섭하는 것을 방지하는 것이다.

증폭기(54)는, 파워다운 신호/PDa에 의해 동작 상태의 전환이 가능하도록 구성되고 있다. 즉, 이 증폭기(54)는, 파워다운 신호/PDa가 레벨 “L”일 때, 파워다운 상태가 되어 증폭 동작은 행하지 않지만 소비 전류가 저감된 상태가 되고, 이 파워다운 신호/PDa가 레벨 “H”일 때에는, 통상 동작 상태가 된다.

파워다운 신호/PDa는, 스위치(53, 56)의 제어에도 사용되도록 되어 있다. 즉, 스위치(53, 56)는, 제어신호가 “H”일 때 온이 되고, “L”일 때 오프가 되는 것이다. 그리고, 스위치(53)에는, 파워다운 신호/PDa가 제어신호로서 공급되고, 스위치(56)에는, 파워다운 신호/PDa가 인버터(58)로 반전되어서 제어신호로서 공급되도록 되어 있다.

한편, 가산부(60)는, 반전 증폭부(50a)의 출력 신호 OUTa와, 반전 증폭부(50b)의 출력 신호 OUTb를 가산하는 것으로, 이들의 출력 신호 OUTa, OUTb가 각각의 일단에 주어지는 저항(61a, 61b)을 가지고 있다. 저항(61a, 61b)의 타단은, 증폭기(62)의 반전 입력 단자에 접속되고, 이 증폭기(62)의 비반전 입력 단자에는, 바이어스 전압 VB이 공급되고 있다. 증폭기(62)의 출력 단자는 저항(63)을 통해 반전 입력 단자에 접속되고, 이 출력 단자로부터 출력 신호 OUT가 출력되도록 되어 있다.

또한, 증폭기(62)도, 증폭기(54)와 마찬가지로, 파워다운 신호/PD에 의해 동작 상태의 전환이 가능하도록 구성되어 있다. 파워다운 신호/PD는, OR게이트(64)에 의해 파워다운 신호/PDa, /PDb의 논리합이 취해져 생성되도록 되어 있다. 즉, 반전 증폭부(50a, 50b)가 모두 파워다운 상태가 되었을 때, 가산부(60)도 파워다운 상태가 되도록 구성되어 있다.

다음에 동작을 설명한다.

여기에서는, 반전 증폭부(50b)가 입력 신호 INb만을 증폭하고 있는 상태부터, 반전 증폭부(50a)가 입력 신호 INa의 증폭을 개시하는 경우에 관하여 설명한다.

반전 증폭부(50a)가 파워다운 상태일 때, 파워다운 신호/PDa는 “L”이다. 따라서, 스위치(53)는 오프, 스위치(56)는 온, 또는 증폭기(54)는 파워다운 상태이다. 따라서, 반전 증폭부(50a)의 노드N50와 증폭기(54)의 입력측 사이는 절단되고 있다. 한편, 노드N50에는, 충전부(70)로부터 저항(57) 및 스위치(56)를 통해, 바이어스 전압 VB이 공급되고 있다. 이에 따라 노드N50의 전위는, 바이어스 전압 VB과 같아지도록 되어 있다. 또한 증폭기(54)의 반전 입력 단자는, 저항(55)을 통해 이 증폭기(54)의 출력 단자에 접속되고, 또한 이 출력 단자는 가산부(30)에 접속되고 있기 때문에, 이 반전 입력 단자의 전위는, 통상 동작 상태에 있어서의 직류 동작점, 즉 바이어스 전압 VB과 같아지도록 되어 있다.

여기에서, 파워다운 신호/PDa가 “H”로 변화되면, 스위치(53)는 온, 스위 치(56)는 오프, 또는 증폭기(54)는 통상 동작 상태로 변화된다. 이에 따라 노드N50는 충전부(70)로부터 분리되고, 저항(52)과 스위치(53)를 통해 증폭기(50)의 반전 입력 단자에 접속된다. 이 때, 노드N50와 증폭기(50)의 반전 입력 단자의 전위는, 모두 바이어스 전압 VB과 같다. 따라서, 증폭기(50)의 반전 입력 단자의 전위는 변화되지 않고, 팝 노이즈는 발생하지 않는다.

또한, 하기 특허문헌 1에는, 입력 신호로와 전원 사이에 접속된 스위칭 소자와, 이 입력 신호로의 전압에 따라 출력 트랜지스터를 제어하는 출력 회로 제어 수단과, 제어 단자에 이 스위칭 소자를 오프로 하는 신호가 주어졌을 때 시정수에 따라 시간 지연하여 출력 회로 제어 수단에 의한 출력 트랜지스터의 제어를 실행시키는 지연 제어회로로 이루어지는 증폭회로가 기재되어 있다.

[특허문헌 1] 일본국 공개특허공보 특개 2004-88419호 공보

그러나, 상기 증폭회로에서는, 충전부(70)를 항상 동작 상태로 해 둘 필요가 있기 때문에, 소비 전류가 증가한다는 과제가 있었다. 또한 복수의 반전 증폭부(50)를 가질 경우, 충전부(70)의 출력 임피던스가 높으면, 입력 신호 IN 사이에서 간섭이 일어날 우려가 있었다. 간섭을 억제하기 위해서는, 입력마다 버퍼를 삽입하는 것을 생각할 수 있지만, 그것에 의한 회로의 증가 및 소비 전류의 증가라는 과제가 있다. 또한 증폭회로와 버퍼의 오프셋 전압에 의해, 통상 동작시의 동작 점과 충전부(70)가 발생하는 전위에 차이가 생기고, 전환시에 그 차이에 의한 전압 변화가 나타나 팝 노이즈가 될 우려가 있다.

본 발명은, 간단한 회로 구성으로 팝 노이즈를 억제하는 것을 목적으로 하고 있다.

본 발명의 증폭회로는, 복수의 증폭부와, 상기 복수의 증폭부 각각으로부터 복수의 출력 신호를 수신하여, 상기 수신된 복수의 출력 신호를 가산 처리하고, 상기 가산 처리된 신호를 출력하는 가산부를 구비하고, 상기 복수의 증폭부 각각은 증폭해야 할 신호가 주어지는 제1의 입력 단자, 직류동작 전위가 주어지는 제2의 입력 단자, 증폭한 신호를 출력하는 출력 단자 및 파워다운 상태 또는 증폭 상태의 동작 모드를 지정하는 제어신호가 주어지는 제어 단자를 가지는 증폭기와, 입력 신호가 주어지는 입력 노드와 제1의 내부 노드 사이에 접속된 교류 결합용의 커패시터와, 상기 제1의 내부 노드와 제2의 내부 노드 사이에 접속된 제1의 저항과, 상기 제2의 내부 노드와 상기 증폭기의 제1의 입력 단자 사이에 접속되어, 상기 제어신호에서 파워다운 상태가 지정되고 있을 때는 오프가 되고, 증폭 상태가 지정되었을 때에는 소정의 지연시간 후에 온이 되는 제1의 스위치와, 상기 증폭기의 출력 단자와 제1의 입력 단자 사이에 접속된 제2의 저항과, 상기 증폭기의 출력 단자와 상기 제2의 내부 노드의 사이에 접속되어, 상기 제어신호에서 증폭 상태가 지정되었을 때 상기 소정의 지연시간 사이만 온이 되고, 그 이외일 때는 오프가 되는 제2의 스위치를 구비한 것을 특징으로 한다.

파워다운 상태, 통상 출력 상태 및 고출력 상태의 3개의 동작 모드를 가지는 증폭기를 사용하여, 파워다운 상태가 해제되었을 때, 일정시간만 고출력 상태를 지정함과 동시에, 이 증폭기의 출력 단자와 제1의 내부 노드 사이에 제3의 저항을 통 해 접속한 제2의 스위치를 온으로 한다. 이에 따라 교류 결합용의 커패시터가 급속하게 충전되어, 제1의 내부 노드는 바로 직류동작 전위가 된다. 그 후에 통상 출력 상태를 지정하여, 제2의 스위치를 오프로 함과 동시에, 제1의 스위치를 온으로 한다. 이에 따라 짧은 대기 시간에서 팝 노이즈를 발생시키지 않고 증폭 동작을 개시할 수 있다.

[실시예 1]

도 1은, 본 발명의 실시예 1을 나타내는 증폭회로의 구성도이다.

이 증폭회로는, 입력 신호 INa를 증폭하는 반전 증폭부(10a), 입력 신호 INb을 증폭하는 반전 증폭부(10b) 및 이들의 반전 증폭부(10a, 10b)의 출력 신호 OUTa, OUTb를 가산하여 출력 신호 OUT로서 출력하는 가산부(30)를 구비하고 있다.

반전 증폭부(10a, 10b)는 동일한 구성으로, 예를 들면 반전 증폭부(10a)에 나타나 있는 바와 같이, 입력 신호 INa가 일단에 주어지는 결합용의 커패시터(11)를 가지고, 이 커패시터(11)의 타단이 저항(12)을 통해 노드N10에 접속되어 있다. 노드N10는, 스위치(13)를 통해 증폭기(14)의 반전 입력 단자에 접속되어 있다. 증폭기(14)의 비반전 입력 단자에는, 통상 동작 상태에 있어서의 직류 동작점에 해당하는 바이어스 전압 VB이 주어지고 있다. 또한 증폭기(14)의 출력 단자는, 저항(15)을 통해 비반전 입력 단자에 접속됨과 동시에, 스위치(16)를 통해 노드N10에 접속되어 있다.

증폭기(14)는, 파워다운 신호/PDa에 의해 동작 상태의 전환이 가능하도록 구 성되어 있다. 즉, 이 증폭기(14)는, 파워다운 신호/PDa가 “L”일 때, 파워다운 상태가 되어서 증폭 동작은 행하지 않지만 소비 전류가 저감된 상태가 되고, 이 파워다운 신호/PDa가 “H”일 때에는, 통상 동작 상태가 된다.

반전 증폭부(10a)는, 파워다운 신호/PDa에 의거하여 스위치(13, 16)에 대한 제어신호 SW1, SW2를 생성하기 위한 타이밍부(20)를 가지고 있다. 이 타이밍부(20)는, 파워다운 상태가 해제되어 파워다운 신호/PDa가 “L”에서 “H”로 변화되었을 때, 소정의 시간만큼 스위치(16)를 온으로 하기 위한 제어신호 SW2와, 그 소정의 시간이 경과한 시점에서 스위치(13)를 온으로 하기 위한 제어신호 SW1를 생성하는 것이다.

타이밍부(20)는, 파워다운 신호/PDa를 소정의 시간만큼 지연시키는 지연 소자(DLY)(21), 이 지연 소자(21)의 출력과 파워다운 신호/PDa의 논리곱을 제어신호 SW1로서 출력하는 AND게이트(22) 및 제어신호 SW1를 인버터(23)로 반전한 신호와 파워다운 신호/PDa의 논리곱을 제어신호 SW2로서 출력하는 AND게이트(24)로 구성되고 있다.

한편, 가산부(30)는, 반전 증폭부(10a)의 출력 신호 OUTa와, 반전 증폭부(10b)의 출력 신호 OUTb를 가산하는 것으로, 이들의 출력 신호 OUTa, OUTb가 각각의 일단에 주어지는 저항(31a, 31b)을 가지고 있다. 저항(31a, 31b)의 타단은, 증폭기(32)의 반전 입력 단자에 접속되고, 이 증폭기(32)의 비반전 입력 단자에는, 바이어스 전압 VB이 주어지고 있다. 증폭기(32)의 출력 단자는 저항(33)을 통해 반전 입력 단자에 접속되고, 이 출력 단자로부터 출력 신호 OUT가 출력되도록 되어 있다.

이 증폭기(32)도, 증폭기(34)와 마찬가지로, 파워다운 신호/PD에 의해 동작 상태의 전환이 가능하도록 구성되어 있다. 파워다운 신호/PD는, OR게이트(34)에 의해 파워다운 신호/PDa, /PDb의 논리합이 취해져 생성되도록 되어 있다. 즉, 반전 증폭부(10a, 10b)가 모두 파워다운 상태가 되었을 때, 가산부(30)도 파워다운 상태가 되도록 구성되어 있다.

도 3은, 도 1의 동작을 나타내는 신호 파형도이다. 이하, 이 도 3을 참조하면서 도 1의 동작을 설명한다.

여기에서는, 반전 증폭부(10b)가 입력 신호 INb만을 증폭하고 있는 상태로부터, 반전 증폭부(10a)가 입력 신호 INa의 증폭을 개시하는 경우에 관하여 설명한다.

반전 증폭부(10a)가 파워다운 상태일 때, 파워다운 신호/PDa는 “L”이다. 따라서, 제어신호 SW1, SW2는 모두 “L”이고, 스위치(13, 16)는 모두 오프 상태이다. 이에 따라 증폭기(14)는 파워다운 상태이다. 단, 증폭기(14)의 반전 입력 단자는, 저항(15)을 통해 이 증폭기(14)의 출력 단자에 접속되고, 또한 이 출력 단자는 가산부(30)에 접속되어 있다. 따라서, 증폭기(14)의 반전 입력 단자의 전위는, 통상 동작 상태에 있어서의 직류 동작점, 즉 바이어스 전압 VB과 같아지고 있다.

한편, 노드N10에는 커패시터(11)의 타단의 전위가 나타나지만, 이 노드N10의 신호 S10는, 입력 신호 INa의 전위와 커패시터(11)에 충전된 전압의 합의 전위로 이루어진다. 따라서, 입력 신호 INa가 OV이고, 커패시터(11)가 완전히 방전되고 있다고 하면, 신호 S10는 OV이다.

여기에서, 파워다운 신호/PDa가 “H”로 변화되면, 제어신호 SW2가 “H”가 되고 스위치(16)는 온 상태가 된다. 또한 증폭기(14)는 통상 동작 상태로 변화된다. 또한, 스위치(13)는 오프 상태이다. 이에 따라 증폭기(14)의 반전 입력 단자는 저항(15)을 통해 출력 단자에 접속되어, 소위 전압 팔로우 구성이 되어 출력 신호 OUTa는 바이어스 전압 VB이 된다. 동시에, 커패시터(11)에는, 스위치(16)와 저항(12)을 통해 출력 신호 OUTa가 주어진다. 그리고, 시간의 경과와 함께, 커패시터(11)의 타단의 전위 S11는 바이어스 전압 VB까지 충전된다. 이 때, 증폭기(14)의 출력 임피던스가 낮으면, 충전 전류에 의한 출력 신호 OUTa의 변동은 작고, 팝 노이즈로서 감지되지 않는 레벨로 억제할 수 있다.

파워다운 신호/PDa가 “H”로 변화된 후, 소정의 시간이 경과하여 커패시터(11)의 타단의 전위 S11가 거의 바이어스 전압 VB에 일치한 시점에서, 제어신호 SW1가 “H”가 됨과 동시에, 제어신호 SW2가 “L”로 되돌아온다. 이에 따라 스위치(16)가 오프가 되고, 스위치(13)가 온이 되며, 반전 증폭부(10a)는 일반적인 동작 상태가 된다. 이 때, 노드N10의 전위는 거의 바이어스 전압 VB이므로, 증폭기(14)의 반전 입력 단자의 전위는 변화되지 않고, 팝 노이즈는 발생하지 않는다.

또한, 파워다운 신호/PDa가 “L”이 되면, 제어신호 SW1, SW2는 모두 “L”이 되고, 스위치(13, 16)는 모두 오프 상태가 되어 증폭기(14)는 파워다운 상태로 이행한다.

이상과 같이, 이 실시예 1의 증폭회로는, 결합용의 커패시터(11)와 증폭 기(14)의 입력 단자 및 출력 단자 사이에 스위치(13, 16)를 설치하여, 파워다운 상태에서 이러한 스위치(13, 16)를 오프 상태로 설정하고, 통상 동작으로 전환된 당초 스위치(16)를 소정의 시간만 온 상태로 하여 커패시터(11)를 직류 동작점에 대응하는 바이어스 전압 VB까지 충전하고, 그 후에 스위치(16)를 오프로 함과 동시에 스위치(13)를 온으로 하여 일반적인 동작 상태로 이행하도록 구성하고 있다. 이에 따라 파워다운 상태에 있어서, 커패시터(11)를 미리 충전해 두기 위한 충전부가 없어도 팝 노이즈를 억제하는 것이 가능하게 되고, 이 충전부에 의한 소비 전류의 증가를 없앨 수 있다.

또한 일반적인 증폭 동작과 커패시터(11)의 충전을 동일한 증폭기(14)로 행하므로, 별도의 증폭기(예를 들면 도 2의 충전부(70))에 의해 충전 전위를 생성할 경우에 발생하는 증폭기의 오프셋 전압차에 의한 출력 레벨의 변동도 발생하지 않는다.

[실시예 2]

도 4는, 본 발명의 실시예 2를 나타내는 반전 증폭부의 구성도이다.

이 반전 증폭부(10A)는, 도 1중 반전 증폭부(10a, 10b)를 대신하여 설치되는 것으로, 도 1안의 요소와 공통 요소에는 공통 부호가 붙여지고 있다.

이 반전 증폭부(10A)에서는, 스위치(16)의 일단을 증폭기(14)의 출력 단자에 접속함과 동시에, 이 스위치(16)의 타단을 저항(17)을 통해 커패시터(11)와 저항(12)의 접속점에 접속하도록 하고 있다. 그 밖의 구성은, 도 1안의 반전 증폭부(10a, 10b)와 동일하다.

이 반전 증폭부(10A)의 동작은 기본적으로는 도 1안의 반전 증폭부(10a)와 동일하다. 단, 커패시터(11)에 대한 충전 전류의 크기를 결정하는 저항(17)을, 반전 증폭회로를 구성하기 위한 입력용의 저항(12)과는 별도로 설치하고 있다. 따라서, 저항(17)의 값은, 저항(12)의 값과는 관계없이 임의의 값으로 설정할 수 있다. 이에 따라 충전 전류에 의해 증폭기(14)의 출력 신호 OUTa가 영향을 받지 않는 범위에서, 저항(17)의 값으로부터 작게 할 수 있기 때문에, 실시예 1의 이점에 더해서, 충전 시간, 즉 파워다운 신호/PDa가 “H”로 변화된 후, 통상 동작으로 전환할 때까지의 대기 시간을 단축할 수 있다는 이점이 있다.

[실시예 3]

도 5는, 본 발명의 실시예 3을 나타내는 반전 증폭부의 구성도이다.

이 반전 증폭부(10B)는, 도 1중 반전 증폭부(10a, 10b)를 대신해서 설정되는 것으로, 도 4안의 요소와 공통 요소에는 공통 부호가 붙여지고 있다.

이 반전 증폭부(10B)는, 도 4안의 증폭기(14)대신에, 구동능력의 전환이 가능한 증폭기(18)를 설치한 것이다.

증폭기(18)는, 예를 들면 출력단의 트랜지스터를 병렬로 2쌍 접속하고, 구동능력 전환신호에 의해 고출력 상태가 지정되었을 때에는 출력단의 2조의 트랜지스터를 동시에 구동하고, 통상 출력 상태가 지정되었을 때에는 1쌍의 트랜지스터만을 구동하도록 구성한 것이다. 또한, 구동능력 전환신호로서, 제어신호 SW2가 주어지도록 되어 있다. 그 밖의 구성은, 도 4와 동일하다.

이 반전 증폭부(10b)의 동작은 기본적으로는 도 4의 반전 증폭부(10A)와 같 다. 단, 충전 시간, 즉 파워다운 신호/PDa가 “H”로 변화된 후, 통상 동작으로 전환될 때까지의 제어신호 SW2가 “H”가 되어 스위치(16)가 온이 되는 기간, 증폭기(18)의 구동능력이 고출력이 된다. 이에 따라 더욱 단시간으로 커패시터(11)를 충전하는 것이 가능하게 된다. 그 후에 제어신호 SW2가 “L”로 되돌아오면, 증폭기(18)는 통상 출력이 되어 일반적인 증폭 동작이 행해진다.

이상과 같이, 이 실시예 3의 반전 증폭부(10B)는, 충전 기간에 구동능력이 높아져, 충전 기간이 종료했을 때 일반적인 구동능력이 되는 증폭기(18)를 설치하고 있으므로, 실시예 1과 동일한 이점에 덧붙여, 통상 동작으로 전환될 때까지의 대기 시간을 더욱 단축할 수 있다는 이점이 있다.

또한, 본 발명은, 상기 실시예에 한정되지 않고, 여러가지의 변형이 가능하다. 이 변형예로서는, 예를 들면 다음과 같은 것이 있다.

(1)병렬로 접속되는 반전 증폭부(10)의 수는 임의이다. 예를 들면 1개의 경우에는, 가산부(30)는 불필요하다.

(2)타이밍부(20)의 회로는 일례이며, 동일한 제어신호 SW1, SW2를 출력할 수 있는 것이면 된다. 또한 이 타이밍부(20)는, 반전 증폭부(10)내에 설치하지 않고 외부로부터 제어신호 SW1, SW2를 주도록 구성할 수 있다.

(3)스위치(16)에 직렬로 접속된 저항(17)은, 독립하는 저항소자일 필요는 없고, 스위치(16)를 구성하는 트랜지스터 등의 온 저항을 이용할 수 있다.

본 발명에서는, 파워다운 상태와 증폭 상태의 2개의 동작 모드를 가지는 증폭기에 대하여, 입력 신호가 교류 결합용의 커패시터와 제1의 저항을 통해 주어지는 제2의 내부 노드와 이 증폭기의 입력 단자 사이를 온/오프하는 제1의 스위치와, 이 제2의 내부 노드와 이 증폭기의 출력 단자 사이를 온/오프하는 제2의 스위치를 설치하고, 파워다운 상태가 해제되었을 때, 일정시간만 제2의 스위치를 온으로 하고, 그 후에 제2의 스위치를 오프로 함과 동시에, 제1의 스위치를 온으로 하도록 구성하고 있다.

이에 따라 제2의 스위치가 온이 되고 있는 동안에 커패시터가 충전되어 제2의 내부 노드가 직류동작 전위까지 충전된다. 따라서, 제1의 스위치가 온이 되어서 증폭 동작이 개시되었을 때, 팝 노이즈가 발생하지 않는다는 효과가 있다.

Claims

복수의 증폭부와,

상기 복수의 증폭부 각각으로부터 복수의 출력 신호를 수신하여, 상기 수신된 복수의 출력 신호를 가산 처리하고, 상기 가산 처리된 신호를 출력하는 가산부를 구비하고,

상기 복수의 증폭부 각각은

증폭해야 할 신호가 주어지는 제1의 입력 단자, 직류동작 전위가 주어지는 제2의 입력 단자, 증폭한 신호를 출력하는 출력 단자 및 파워다운 상태 또는 증폭 상태의 동작 모드를 지정하는 제어신호가 주어지는 제어 단자를 가지는 증폭기와,

입력 신호가 주어지는 입력 노드와 제1의 내부 노드 사이에 접속된 교류 결합용의 커패시터와,

상기 제1의 내부 노드와 제2의 내부 노드 사이에 접속된 제1의 저항과,

상기 제2의 내부 노드와 상기 증폭기의 제1의 입력단자의 사이에 접속되어, 상기 제어신호에서 파워다운 상태가 지정되고 있을 때는 오프가 되고, 증폭 상태가 지정되었을 때에는 소정의 지연시간 후에 온이 되는 제1의 스위치와,

상기 증폭기의 출력 단자와 제1의 입력 단자 사이에 접속된 제2의 저항과,

상기 증폭기의 출력 단자와 상기 제2의 내부 노드 사이에 접속되어, 상기 제어신호에서 증폭 상태가 지정되었을 때 상기 소정의 지연시간 동안만 온이 되고, 그 이외일 때는 오프가 되는 제2의 스위치를 구비한 것을 특징으로 하는 증폭회로.
삭제
삭제