JP2003008362A - 前置増幅回路およびその出力制御方法ならびに通信装置 - Google Patents
前置増幅回路およびその出力制御方法ならびに通信装置Info
- Publication number
- JP2003008362A JP2003008362A JP2001188507A JP2001188507A JP2003008362A JP 2003008362 A JP2003008362 A JP 2003008362A JP 2001188507 A JP2001188507 A JP 2001188507A JP 2001188507 A JP2001188507 A JP 2001188507A JP 2003008362 A JP2003008362 A JP 2003008362A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- capacitor
- inverting amplifier
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】プリアンプ回路内の位相補償用コンデンサの放
電に起因する回路誤動作を回避させる。 【解決手段】利得切替信号５３を入力して利得および位
相補償切り替えのためのスイッチとして動作し帰還抵抗
４を介し反転増幅回路１の入力側とこの反転増幅回路１
の出力側に有するバッファ回路２の出力側との間にＭＯ
Ｓトランジスタ５を設ける。反転増幅回路１の入力側と
位相補償用のコンデンサ７との間にＭＯＳトランジスタ
６を設ける。これらＭＯＳトランジスタ５，６をオンす
ることにより、反転増幅回路１に対する帰還抵抗の値を
下げ、コンデンサ７をＭＯＳトランジスタ６に並列接続
した抵抗８により常時充電する。
電に起因する回路誤動作を回避させる。 【解決手段】利得切替信号５３を入力して利得および位
相補償切り替えのためのスイッチとして動作し帰還抵抗
４を介し反転増幅回路１の入力側とこの反転増幅回路１
の出力側に有するバッファ回路２の出力側との間にＭＯ
Ｓトランジスタ５を設ける。反転増幅回路１の入力側と
位相補償用のコンデンサ７との間にＭＯＳトランジスタ
６を設ける。これらＭＯＳトランジスタ５，６をオンす
ることにより、反転増幅回路１に対する帰還抵抗の値を
下げ、コンデンサ７をＭＯＳトランジスタ６に並列接続
した抵抗８により常時充電する。
Description
【０００１】
【発明の属する技術分野】本発明は前置増幅回路および
その出力制御方法に関し、特にトランスインピーダンス
型の前置増幅回路およびその出力制御方法ならびに通信
装置に関する。
その出力制御方法に関し、特にトランスインピーダンス
型の前置増幅回路およびその出力制御方法ならびに通信
装置に関する。
【０００２】
【従来の技術】従来、この種の利得切替型前置増幅器
は、図４に示すような大信号入力時の帰還抵抗を切り替
える信号である利得切替信号５３により利得を切り替え
るトランスインピーダンス型前置増幅回路（以下プリア
ンプと称す）があり、例えば特開平０９−００８５６３
号公報に開示されている。このプリアンプでは、回路利
得低下時に用いる位相補償用のコンデンサ７を有し、予
め定めたしきい値より低いレベルのデータ信号が入力さ
れた場合には入力されている利得切替信号５３をローレ
ベルに固定し、しきい値より高いレベルのデータ信号が
入力された場合には利得切替信号５３をハイレベルにす
る。図４に示す従来の回路では、バースト信号の入力レ
ベルが小から大へ変化して利得切替信号５３がアクティ
ブとなった時に位相補償用のコンデンサ７への充電が生
じる。
は、図４に示すような大信号入力時の帰還抵抗を切り替
える信号である利得切替信号５３により利得を切り替え
るトランスインピーダンス型前置増幅回路（以下プリア
ンプと称す）があり、例えば特開平０９−００８５６３
号公報に開示されている。このプリアンプでは、回路利
得低下時に用いる位相補償用のコンデンサ７を有し、予
め定めたしきい値より低いレベルのデータ信号が入力さ
れた場合には入力されている利得切替信号５３をローレ
ベルに固定し、しきい値より高いレベルのデータ信号が
入力された場合には利得切替信号５３をハイレベルにす
る。図４に示す従来の回路では、バースト信号の入力レ
ベルが小から大へ変化して利得切替信号５３がアクティ
ブとなった時に位相補償用のコンデンサ７への充電が生
じる。
【０００３】
【発明が解決しようとする課題】上述した従来のプリア
ンプでは、長時間にわたり小レベルのプリアンプ入力信
号５１が続くと位相補償用のコンデンサ７の放電量が大
きくなり、図５に示すように利得切替時にプリアンプ出
力へ大きなノイズが発生してしまい、後段の回路へ影響
してしまうという問題があった。
ンプでは、長時間にわたり小レベルのプリアンプ入力信
号５１が続くと位相補償用のコンデンサ７の放電量が大
きくなり、図５に示すように利得切替時にプリアンプ出
力へ大きなノイズが発生してしまい、後段の回路へ影響
してしまうという問題があった。
【０００４】本発明の目的は、プリアンプ回路内の位相
補償用コンデンサの放電に起因する回路誤動作を回避す
ることができる前置増幅回路およびその出力制御方法な
らびに通信装置を提供することにある。
補償用コンデンサの放電に起因する回路誤動作を回避す
ることができる前置増幅回路およびその出力制御方法な
らびに通信装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明の前置増幅回路
は、回路利得低下時に用いる位相補償用のコンデンサを
有し、予め定めたしきい値より低いレベルのデータ信号
が入力された場合には入力されている利得切替信号をロ
ーレベルに固定し、前記しきい値より高いレベルのデー
タ信号が入力された場合には前記利得切替信号をハイレ
ベルにする前置増幅回路であって、前記コンデンサを常
時充電する回路素子あるいは前記コンデンサが放電し始
めるとこのコンデンサの充電を開始する回路素子を備え
る。
は、回路利得低下時に用いる位相補償用のコンデンサを
有し、予め定めたしきい値より低いレベルのデータ信号
が入力された場合には入力されている利得切替信号をロ
ーレベルに固定し、前記しきい値より高いレベルのデー
タ信号が入力された場合には前記利得切替信号をハイレ
ベルにする前置増幅回路であって、前記コンデンサを常
時充電する回路素子あるいは前記コンデンサが放電し始
めるとこのコンデンサの充電を開始する回路素子を備え
る。
【０００６】本発明の前置増幅回路は、入力されるプリ
アンプ入力信号を増幅する反転増幅回路と、前記反転増
幅回路の出力をバッファリングするバッファ回路と、前
記反転増幅回路の利得を切り替える帰還用の第１および
第２の抵抗と、前記反転増幅回路の位相補償を行うコン
デンサと、利得切替信号を入力して利得および位相補償
切り替えのためのスイッチとして動作し前記第２の抵抗
を介し前記反転増幅回路の入力側と前記バッファ回路の
出力側との間に設けられる第１のスイッチ素子および前
記反転増幅回路の入力側と前記コンデンサとの間に設け
られる第２のスイッチ素子と、前記コンデンサを常時充
電するため前記第２のスイッチ素子に並列接続して設け
られる第３の抵抗とを備える。前記第３の抵抗が、前記
コンデンサが放電し始めるとこのコンデンサの充電を開
始する第３のスイッチ素子であってもよい。前記スイッ
チ素子は、ＭＯＳトランジスタである。
アンプ入力信号を増幅する反転増幅回路と、前記反転増
幅回路の出力をバッファリングするバッファ回路と、前
記反転増幅回路の利得を切り替える帰還用の第１および
第２の抵抗と、前記反転増幅回路の位相補償を行うコン
デンサと、利得切替信号を入力して利得および位相補償
切り替えのためのスイッチとして動作し前記第２の抵抗
を介し前記反転増幅回路の入力側と前記バッファ回路の
出力側との間に設けられる第１のスイッチ素子および前
記反転増幅回路の入力側と前記コンデンサとの間に設け
られる第２のスイッチ素子と、前記コンデンサを常時充
電するため前記第２のスイッチ素子に並列接続して設け
られる第３の抵抗とを備える。前記第３の抵抗が、前記
コンデンサが放電し始めるとこのコンデンサの充電を開
始する第３のスイッチ素子であってもよい。前記スイッ
チ素子は、ＭＯＳトランジスタである。
【０００７】本発明の通信装置は、回路利得低下時に用
いる位相補償用のコンデンサを有し、予め定めたしきい
値より低いレベルのデータ信号が入力された場合には入
力されている利得切替信号をローレベルに固定し、前記
しきい値より高いレベルのデータ信号が入力された場合
には前記利得切替信号をハイレベルにする前置増幅回路
であって、前記コンデンサを常時充電する回路素子ある
いは前記コンデンサが放電し始めるとこのコンデンサの
充電を開始する回路素子を備える前置増幅回路を有す
る。
いる位相補償用のコンデンサを有し、予め定めたしきい
値より低いレベルのデータ信号が入力された場合には入
力されている利得切替信号をローレベルに固定し、前記
しきい値より高いレベルのデータ信号が入力された場合
には前記利得切替信号をハイレベルにする前置増幅回路
であって、前記コンデンサを常時充電する回路素子ある
いは前記コンデンサが放電し始めるとこのコンデンサの
充電を開始する回路素子を備える前置増幅回路を有す
る。
【０００８】また、本発明の通信装置は、入力されるプ
リアンプ入力信号を増幅する反転増幅回路と、前記反転
増幅回路の出力をバッファリングするバッファ回路と、
前記反転増幅回路の利得を切り替える帰還用の第１およ
び第２の抵抗と、前記反転増幅回路の位相補償を行うコ
ンデンサと、利得切替信号を入力して利得および位相補
償切り替えのためのスイッチとして動作し前記第２の抵
抗を介し前記反転増幅回路の入力側と前記バッファ回路
の出力側との間に設けられる第１のスイッチ素子および
前記反転増幅回路の入力側と前記コンデンサとの間に設
けられる第２のスイッチ素子と、前記コンデンサを常時
充電するため前記第２のスイッチ素子に並列接続して設
けられる第３の抵抗とを備える前置増幅回路を有する構
成であり、本発明の通信装置は、入力されるプリアンプ
入力信号を増幅する反転増幅回路と、前記反転増幅回路
の出力をバッファリングするバッファ回路と、前記反転
増幅回路の利得を切り替える帰還用の第１および第２の
抵抗と、前記反転増幅回路の位相補償を行うコンデンサ
と、利得切替信号を入力して利得および位相補償切り替
えのためのスイッチとして動作し前記第２の抵抗を介し
前記反転増幅回路の入力側と前記バッファ回路の出力側
との間に設けられる第１のスイッチ素子および前記反転
増幅回路の入力側と前記コンデンサとの間に設けられる
第２のスイッチ素子と、前記第２のスイッチ素子に並列
接続して設けられ前記コンデンサが放電し始めるとこの
コンデンサの充電を開始する第３のスイッチ素子とを備
える前置増幅回路を有する構成としてもよい。前記スイ
ッチ素子は、ＭＯＳトランジスタである。
リアンプ入力信号を増幅する反転増幅回路と、前記反転
増幅回路の出力をバッファリングするバッファ回路と、
前記反転増幅回路の利得を切り替える帰還用の第１およ
び第２の抵抗と、前記反転増幅回路の位相補償を行うコ
ンデンサと、利得切替信号を入力して利得および位相補
償切り替えのためのスイッチとして動作し前記第２の抵
抗を介し前記反転増幅回路の入力側と前記バッファ回路
の出力側との間に設けられる第１のスイッチ素子および
前記反転増幅回路の入力側と前記コンデンサとの間に設
けられる第２のスイッチ素子と、前記コンデンサを常時
充電するため前記第２のスイッチ素子に並列接続して設
けられる第３の抵抗とを備える前置増幅回路を有する構
成であり、本発明の通信装置は、入力されるプリアンプ
入力信号を増幅する反転増幅回路と、前記反転増幅回路
の出力をバッファリングするバッファ回路と、前記反転
増幅回路の利得を切り替える帰還用の第１および第２の
抵抗と、前記反転増幅回路の位相補償を行うコンデンサ
と、利得切替信号を入力して利得および位相補償切り替
えのためのスイッチとして動作し前記第２の抵抗を介し
前記反転増幅回路の入力側と前記バッファ回路の出力側
との間に設けられる第１のスイッチ素子および前記反転
増幅回路の入力側と前記コンデンサとの間に設けられる
第２のスイッチ素子と、前記第２のスイッチ素子に並列
接続して設けられ前記コンデンサが放電し始めるとこの
コンデンサの充電を開始する第３のスイッチ素子とを備
える前置増幅回路を有する構成としてもよい。前記スイ
ッチ素子は、ＭＯＳトランジスタである。
【０００９】本発明の前置増幅回路における出力制御方
法は、回路利得低下時に用いる位相補償用のコンデンサ
を有し、予め定めたしきい値より低いレベルのデータ信
号が入力された場合には入力されている利得切替信号を
ローレベルに固定し、前記しきい値より高いレベルのデ
ータ信号が入力された場合には前記利得切替信号をハイ
レベルにする前置増幅回路における出力制御方法におい
て、利得切替信号を入力して利得および位相補償切り替
えのためのスイッチとして動作し帰還抵抗を介し反転増
幅回路の入力側とこの反転増幅回路の出力側に有するバ
ッファ回路の出力側との間に設けられる第１のスイッチ
素子および前記反転増幅回路の入力側と前記コンデンサ
との間に設けられる第２のスイッチ素子をオンすること
により、前記反転増幅回路に対する帰還抵抗の値を下げ
前記コンデンサを前記第２のスイッチ素子に並列接続し
た抵抗により常時充電する。
法は、回路利得低下時に用いる位相補償用のコンデンサ
を有し、予め定めたしきい値より低いレベルのデータ信
号が入力された場合には入力されている利得切替信号を
ローレベルに固定し、前記しきい値より高いレベルのデ
ータ信号が入力された場合には前記利得切替信号をハイ
レベルにする前置増幅回路における出力制御方法におい
て、利得切替信号を入力して利得および位相補償切り替
えのためのスイッチとして動作し帰還抵抗を介し反転増
幅回路の入力側とこの反転増幅回路の出力側に有するバ
ッファ回路の出力側との間に設けられる第１のスイッチ
素子および前記反転増幅回路の入力側と前記コンデンサ
との間に設けられる第２のスイッチ素子をオンすること
により、前記反転増幅回路に対する帰還抵抗の値を下げ
前記コンデンサを前記第２のスイッチ素子に並列接続し
た抵抗により常時充電する。
【００１０】また、本発明の前置増幅回路における出力
制御方法は、回路利得低下時に用いる位相補償用のコン
デンサを有し、予め定めたしきい値より低いレベルのデ
ータ信号が入力された場合には入力されている利得切替
信号をローレベルに固定し、前記しきい値より高いレベ
ルのデータ信号が入力された場合には前記利得切替信号
をハイレベルにする前置増幅回路における出力制御方法
において、利得切替信号を入力して利得および位相補償
切り替えのためのスイッチとして動作し抵抗を介し反転
増幅回路の入力側とこの反転増幅回路の出力側に有する
バッファ回路の出力側との間に設けられる第１のスイッ
チ素子および前記反転増幅回路の入力側と前記コンデン
サとの間に設けられる第２のスイッチ素子をオンするこ
とにより、前記反転増幅回路に対する帰還抵抗の値を下
げ前記コンデンサが放電し始めると、前記第２のスイッ
チ素子に並列接続した第３のスイッチ素子によって前記
コンデンサの充電を開始させる構成としてもよい。
制御方法は、回路利得低下時に用いる位相補償用のコン
デンサを有し、予め定めたしきい値より低いレベルのデ
ータ信号が入力された場合には入力されている利得切替
信号をローレベルに固定し、前記しきい値より高いレベ
ルのデータ信号が入力された場合には前記利得切替信号
をハイレベルにする前置増幅回路における出力制御方法
において、利得切替信号を入力して利得および位相補償
切り替えのためのスイッチとして動作し抵抗を介し反転
増幅回路の入力側とこの反転増幅回路の出力側に有する
バッファ回路の出力側との間に設けられる第１のスイッ
チ素子および前記反転増幅回路の入力側と前記コンデン
サとの間に設けられる第２のスイッチ素子をオンするこ
とにより、前記反転増幅回路に対する帰還抵抗の値を下
げ前記コンデンサが放電し始めると、前記第２のスイッ
チ素子に並列接続した第３のスイッチ素子によって前記
コンデンサの充電を開始させる構成としてもよい。
【００１１】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１２】図１を参照すると、本発明の第１の実施の
形態の回路図が示されており、光受信装置等のプリアン
プとして用いられる。プリアンプ入力信号５１が反転増
幅回路１に接続され、プリアンプ入力信号５１を増幅す
る反転増幅回路１の出力に反転増幅回路１の出力をバッ
ファリングするバッファ回路２が接続される。反転増幅
回路１の入力とバッファ回路２の出力との間に帰還抵抗
３が接続され、同様に反転増幅回路１の入力とバッファ
回路２の出力との間に帰還抵抗４とスイッチとして動作
するＭｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔ
ｏｒ（ＭＯＳ）トランジスタ５とが接続される。反転増
幅回路１の入出力間にスイッチとして動作するＭＯＳト
ランジスタ６と位相補償用のコンデンサ７とが接続され
る。また、ＭＯＳトランジスタ５と並列に抵抗８が接続
される。ＭＯＳトランジスタ５，６には利得切替信号５
３が入力される。各部の定数は、以下の関係である。帰
還抵抗３の抵抗値は帰還抵抗４の抵抗値に対し充分大き
く、また抵抗８の抵抗値はＭＯＳトランジスタ６のＯＮ
抵抗に対し充分大きく、さらに抵抗８とコンデンサ７に
よる時定数はプリアンプカットオフ周波数に対し大きい
ものとする。
形態の回路図が示されており、光受信装置等のプリアン
プとして用いられる。プリアンプ入力信号５１が反転増
幅回路１に接続され、プリアンプ入力信号５１を増幅す
る反転増幅回路１の出力に反転増幅回路１の出力をバッ
ファリングするバッファ回路２が接続される。反転増幅
回路１の入力とバッファ回路２の出力との間に帰還抵抗
３が接続され、同様に反転増幅回路１の入力とバッファ
回路２の出力との間に帰還抵抗４とスイッチとして動作
するＭｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔ
ｏｒ（ＭＯＳ）トランジスタ５とが接続される。反転増
幅回路１の入出力間にスイッチとして動作するＭＯＳト
ランジスタ６と位相補償用のコンデンサ７とが接続され
る。また、ＭＯＳトランジスタ５と並列に抵抗８が接続
される。ＭＯＳトランジスタ５，６には利得切替信号５
３が入力される。各部の定数は、以下の関係である。帰
還抵抗３の抵抗値は帰還抵抗４の抵抗値に対し充分大き
く、また抵抗８の抵抗値はＭＯＳトランジスタ６のＯＮ
抵抗に対し充分大きく、さらに抵抗８とコンデンサ７に
よる時定数はプリアンプカットオフ周波数に対し大きい
ものとする。
【００１３】図２は本発明の第１の実施の形態における
波形図である。以下に図１および図２を参照して動作を
説明する。
波形図である。以下に図１および図２を参照して動作を
説明する。
【００１４】本発明の基本動作について図２の信号波形
を用いて説明する。バースト信号のデータが入力される
と、あるしきい値より低レベルのデータが入力される場
合は、利得切替信号５３がＬＯＷ（ロー）レベルに固定
され、回路の利得が大きい状態に設定される。そのしき
い値より高レベルの入力が入力されると利得切替信号５
３がＨＩ（ハイ）レベルになる。
を用いて説明する。バースト信号のデータが入力される
と、あるしきい値より低レベルのデータが入力される場
合は、利得切替信号５３がＬＯＷ（ロー）レベルに固定
され、回路の利得が大きい状態に設定される。そのしき
い値より高レベルの入力が入力されると利得切替信号５
３がＨＩ（ハイ）レベルになる。
【００１５】ＭＯＳトランジスタ５およびＭＯＳトラン
ジスタ６がオンすることにより、帰還抵抗４が帰還抵抗
３に並列に接続され、帰還抵抗の値が下がり回路利得が
下がる。この結果プリアンプが飽和せずに線形性が保た
れる。回路内には、利得が下がった時に用いる位相補償
用のコンデンサ７が接続されている。本回路では抵抗８
により常にコンデンサ７に対し充電が行われる。したが
って、利得切替時にはプリアンプ出力信号５４は、図２
に示すように正常動作させることができる。ただし、抵
抗８はプリアンプのカットオフ周波数に対し影響の無い
値にする必要がある。
ジスタ６がオンすることにより、帰還抵抗４が帰還抵抗
３に並列に接続され、帰還抵抗の値が下がり回路利得が
下がる。この結果プリアンプが飽和せずに線形性が保た
れる。回路内には、利得が下がった時に用いる位相補償
用のコンデンサ７が接続されている。本回路では抵抗８
により常にコンデンサ７に対し充電が行われる。したが
って、利得切替時にはプリアンプ出力信号５４は、図２
に示すように正常動作させることができる。ただし、抵
抗８はプリアンプのカットオフ周波数に対し影響の無い
値にする必要がある。
【００１６】次に、本発明の第２の実施の形態を図２を
参照して説明する。図１と同様にプリアンプ入力信号５
１が反転増幅回路１に接続され、反転増幅回路１の出力
にバッファ回路２が接続される。反転増幅回路１の入力
とバッファ回路２の出力との間には帰還抵抗３が、同様
に反転増幅回路１の入力とバッファ回路２の出力間との
には帰還抵抗４とスイッチとして動作するＭＯＳトラン
ジスタ５とが接続される。反転増幅回路１の入出力間に
位相補償用のコンデンサ７とスイッチとして動作するＭ
ＯＳトランジスタ６、ＭＯＳトランジスタ９とが接続さ
れる。ＭＯＳトランジスタ６およびＭＯＳトランジスタ
５のゲートには利得切替信号５３が入力される。ＭＯＳ
トランジスタ９にはリファレンス電圧が接続される。
参照して説明する。図１と同様にプリアンプ入力信号５
１が反転増幅回路１に接続され、反転増幅回路１の出力
にバッファ回路２が接続される。反転増幅回路１の入力
とバッファ回路２の出力との間には帰還抵抗３が、同様
に反転増幅回路１の入力とバッファ回路２の出力間との
には帰還抵抗４とスイッチとして動作するＭＯＳトラン
ジスタ５とが接続される。反転増幅回路１の入出力間に
位相補償用のコンデンサ７とスイッチとして動作するＭ
ＯＳトランジスタ６、ＭＯＳトランジスタ９とが接続さ
れる。ＭＯＳトランジスタ６およびＭＯＳトランジスタ
５のゲートには利得切替信号５３が入力される。ＭＯＳ
トランジスタ９にはリファレンス電圧が接続される。
【００１７】ノード５２の電圧が下がり始める，つまり
コンデンサ７が放電し始めるとＭＯＳトランジスタ９が
徐々に活性領域に入り始めることで、コンデンサ７に充
電を開始する。帰還抵抗３の抵抗値は帰還抵抗４の抵抗
値に対し充分大きいものとする。動作波形は図２に示し
たものと同様である。
コンデンサ７が放電し始めるとＭＯＳトランジスタ９が
徐々に活性領域に入り始めることで、コンデンサ７に充
電を開始する。帰還抵抗３の抵抗値は帰還抵抗４の抵抗
値に対し充分大きいものとする。動作波形は図２に示し
たものと同様である。
【００１８】第１および第２の実施の形態では、スイッ
チ素子としていずれもＭＯＳトランジスタを使用した例
を示しているが、同等機能を有する他の回路素子を使用
してもよい。
チ素子としていずれもＭＯＳトランジスタを使用した例
を示しているが、同等機能を有する他の回路素子を使用
してもよい。
【００１９】
【発明の効果】以上説明したように本発明によれば、常
時、位相補償用のコンデンサに充電が行われることによ
り、長時間小レベル信号入力（プリアンプ利得大）が続
いた後の大レベル信号入力（プリアンプ利得小）時に、
位相補償用のコンデンサの放電に起因するこのコンデン
サへの大電流引き込み現象が発生しないため、大入力信
号入力時のプリアンプ出力に発生するノイズを抑制する
ことができる。
時、位相補償用のコンデンサに充電が行われることによ
り、長時間小レベル信号入力（プリアンプ利得大）が続
いた後の大レベル信号入力（プリアンプ利得小）時に、
位相補償用のコンデンサの放電に起因するこのコンデン
サへの大電流引き込み現象が発生しないため、大入力信
号入力時のプリアンプ出力に発生するノイズを抑制する
ことができる。
【図１】本発明の第１の実施の形態を示す回路図であ
る。
る。
【図２】本発明の第１の実施の形態における波形図であ
る。
る。
【図３】本発明の第２の実施の形態を示す回路図であ
る。
る。
【図４】従来の前置増幅回路の一例を示す図である。
【図５】図４における波形図である。
１ 反転増幅回路
２ バッファ回路
３，４，８ 抵抗
５，６，９ ＭＯＳトランジスタ
７ コンデンサ
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5J090 AA01 AA46 AA56 CA41 DN02
FA02 HA10 HA25 HA29 HA39
KA03 MA11 MN01 NN11 SA13
TA06
5J100 AA15 BA01 BB02 BB16 BC05
EA02 FA02
Claims (7)
- 【請求項１】 回路利得低下時に用いる位相補償用のコ
ンデンサを有し、予め定めたしきい値より低いレベルの
データ信号が入力された場合には入力されている利得切
替信号をローレベルに固定し、前記しきい値より高いレ
ベルのデータ信号が入力された場合には前記利得切替信
号をハイレベルにする前置増幅回路であって、前記コン
デンサを常時充電する回路素子あるいは前記コンデンサ
が放電し始めるとこのコンデンサの充電を開始する回路
素子を備えることを特徴とする前置増幅回路。 - 【請求項２】 入力されるプリアンプ入力信号を増幅す
る反転増幅回路と、前記反転増幅回路の出力をバッファ
リングするバッファ回路と、前記反転増幅回路の利得を
切り替える帰還用の第１および第２の抵抗と、前記反転
増幅回路の位相補償を行うコンデンサと、利得切替信号
を入力して利得および位相補償切り替えのためのスイッ
チとして動作し前記第２の抵抗を介し前記反転増幅回路
の入力側と前記バッファ回路の出力側との間に設けられ
る第１のスイッチ素子および前記反転増幅回路の入力側
と前記コンデンサとの間に設けられる第２のスイッチ素
子と、前記コンデンサを常時充電するため前記第２のス
イッチ素子に並列接続して設けられる第３の抵抗とを備
えることを特徴とする前置増幅回路。 - 【請求項３】 前記第３の抵抗が、前記コンデンサが放
電し始めるとこのコンデンサの充電を開始する第３のス
イッチ素子であることを特徴とする請求項２記載の前置
増幅回路。 - 【請求項４】 前記スイッチ素子は、ＭＯＳトランジス
タであることを特徴とする請求項２または３記載の前置
増幅回路。 - 【請求項５】 請求項１，２，３および４いずれかに記
載の前置増幅回路を有することを特徴とする通信装置。 - 【請求項６】 回路利得低下時に用いる位相補償用のコ
ンデンサを有し、予め定めたしきい値より低いレベルの
データ信号が入力された場合には入力されている利得切
替信号をローレベルに固定し、前記しきい値より高いレ
ベルのデータ信号が入力された場合には前記利得切替信
号をハイレベルにする前置増幅回路における出力制御方
法において、利得切替信号を入力して利得および位相補
償切り替えのためのスイッチとして動作し帰還抵抗を介
し反転増幅回路の入力側とこの反転増幅回路の出力側に
有するバッファ回路の出力側との間に設けられる第１の
スイッチ素子および前記反転増幅回路の入力側と前記コ
ンデンサとの間に設けられる第２のスイッチ素子をオン
することにより、前記反転増幅回路に対する帰還抵抗の
値を下げ前記コンデンサを前記第２のスイッチ素子に並
列接続した抵抗により常時充電することを特徴とする前
置増幅回路における出力制御方法。 - 【請求項７】 回路利得低下時に用いる位相補償用のコ
ンデンサを有し、予め定めたしきい値より低いレベルの
データ信号が入力された場合には入力されている利得切
替信号をローレベルに固定し、前記しきい値より高いレ
ベルのデータ信号が入力された場合には前記利得切替信
号をハイレベルにする前置増幅回路における出力制御方
法において、利得切替信号を入力して利得および位相補
償切り替えのためのスイッチとして動作し抵抗を介し反
転増幅回路の入力側とこの反転増幅回路の出力側に有す
るバッファ回路の出力側との間に設けられる第１のスイ
ッチ素子および前記反転増幅回路の入力側と前記コンデ
ンサとの間に設けられる第２のスイッチ素子をオンする
ことにより、前記反転増幅回路に対する帰還抵抗の値を
下げ前記コンデンサが放電し始めると、前記第２のスイ
ッチ素子に並列接続した第３のスイッチ素子によって前
記コンデンサの充電を開始させることを特徴とする前置
増幅回路における出力制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001188507A JP3592262B2 (ja) | 2001-06-21 | 2001-06-21 | 前置増幅回路およびその出力制御方法ならびに通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001188507A JP3592262B2 (ja) | 2001-06-21 | 2001-06-21 | 前置増幅回路およびその出力制御方法ならびに通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003008362A true JP2003008362A (ja) | 2003-01-10 |
| JP3592262B2 JP3592262B2 (ja) | 2004-11-24 |
Family
ID=19027596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001188507A Expired - Fee Related JP3592262B2 (ja) | 2001-06-21 | 2001-06-21 | 前置増幅回路およびその出力制御方法ならびに通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3592262B2 (ja) |
-
2001
- 2001-06-21 JP JP2001188507A patent/JP3592262B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3592262B2 (ja) | 2004-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7259619B2 (en) | Amplifier circuit with reduced power-on transients and method thereof | |
| US9071208B2 (en) | Signal amplification circuit and signal amplification determination circuit including the signal amplification circuit | |
| JP2000068945A (ja) | 光受信装置 | |
| JPH0927883A (ja) | 画像読取信号処理装置 | |
| JP3622728B2 (ja) | 受信機のベースバンド回路及びその低域遮断周波数制御方法 | |
| KR101341575B1 (ko) | 증폭회로 | |
| US7525347B1 (en) | Differential peak detector | |
| US4405900A (en) | Operational amplifier | |
| EP2321900A1 (en) | Switched capacitor amplifier | |
| US6975170B2 (en) | Adaptive amplifier output common mode voltage adjustment | |
| US6154092A (en) | Circuits for preventing unwanted output transients in amplifiers during power-up | |
| US6404282B2 (en) | Preamplification circuit | |
| JP3801112B2 (ja) | 画像読取信号処理装置 | |
| JP4057990B2 (ja) | 半導体集積回路装置 | |
| US7161419B2 (en) | Sensor device and a signal amplification device of a small detection signal provided by the sensor | |
| US11835977B2 (en) | Constant voltage circuit for improvement of load transient response with stable operation in high frequency, and electronic device therewith | |
| JPH04115622A (ja) | カレントミラー型増幅回路及びその駆動方法 | |
| JP2003008362A (ja) | 前置増幅回路およびその出力制御方法ならびに通信装置 | |
| US6885240B2 (en) | Amplifying circuit with variable load drivability | |
| JP2003060934A (ja) | 増幅器の駆動制御装置及びこれを備えた信号処理システム | |
| US20120013403A1 (en) | Amplifier circuit | |
| JP2008085588A (ja) | 受光回路 | |
| JPH06104663A (ja) | 増幅器 | |
| JP2967433B2 (ja) | スイッチ回路 | |
| US7180933B2 (en) | Squelch circuitry for high speed high frequency operation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040824 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |