JPH06104663A - 増幅器 - Google Patents

Abstract

(57)【要約】 【構成】 入力増幅段と出力段とからなる増幅回路手段
と、前記増幅回路手段の入力増幅段の出力を増幅する増
幅手段と、前記増幅手段の出力を電流に変換する電流変
換手段と、この電流変換手段から出力される電流とバイ
アス手段から出力される一定のバイアス電流とを加算し
て前記増幅回路手段に供給する電流加算手段とからなる
増幅器であって、前記電流加算手段から前記増幅回路手
段に供給される電流の大きさにより、前記増幅回路手段
の出力電流の大きさを制御することを特徴とする増幅
器。 【効果】 本発明の増幅器によれば、信号が入力したと
きのみ、増幅回路手段の出力段の電流駆動能力を向上す
ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は容量性負荷等を駆動する
増幅器に関する。

【０００２】

【従来の技術】増幅器にとってスルーレートは回路の性
能を決める大きなファクターの一つであり、高スルーレ
ートを得ることは増幅器にとって極めて重要な事項であ
る。特に増幅器が大容量負荷を駆動する場合には、大容
量負荷は増幅器のスルーレートを劣化させる性質がある
ため、高いスルーレートを有する増幅器が要求される。

【０００３】一般に、増幅器のスルーレートは、増幅段
に供給するバイアス電流を増加し、出力電流の駆動能力
を上げることにより向上させることができるものの、バ
イアス電流を増加すればそれだけ消費電力も増大するこ
ととなるために、従来、この点を解決すべく種々の試み
がなされている。

【０００４】例えば、"Class AB CMOS Operational Amp
lifiers with Very High Effeciency," L.Callewaert e
t al.,IEEE JSSC, vol.-25, June 1990 のFig.5 に示さ
れている回路を図２８に示す。

【０００５】この回路では、差動入力信号の＋側（図中
「ｉｎ＋」で示す。）が高い時を検出し、動作電流を増
加させて入力差動増幅回路（図中「＃１」で示す。）
と、差動入力信号の−側（図中「ｉｎ−」で示す。）が
高い時を検出し、動作電流を増加する入力差動増幅回路
（図中「＃２」で示す。）を備えることにより、差動入
力信号が入力したときのみ増幅器の駆動能力を高め、差
動入力信号がないときの消費電力を低減することができ
る。しかし、＃１、＃２の回路をそれぞれ別々に必要と
するため、増幅器全体の回路規模が増大するという欠点
がある。また、"Adaptive Biasing CMOS Amplifiers,"
Marc G.Degrauwe, et al., IEEE JSSC, vol.-17,June 1
982 のFig.3 に示されている回路を図２９に示す。

【０００６】この回路では、入力差動増幅回路の差動電
流出力（Ｉ1 、Ｉ2 ）の差電流を検出し、その差電流を
定数倍（図中「Ａ：１」で示す。）する回路（図中「Ｍ
11〜Ｍ22」で示す。）を追加して、入力差動増幅回路の
バイアス電流を増加させることにより、差動入力信号が
入力されたときのみ、出力電流の駆動能力を向上させて
いる。しかし、差動電流出力の差電流の検出のための電
流差分回路（図中「Ｍ11〜Ｍ22」で示す。）のため、回
路を構成する素子数が増大するという欠点があった。ま
た増幅器のスルーレートを高め、出力の立ち上がり時間
を短くするためには、差電流の定数倍比Ａを大きくする
ことが必要であるが、これはトランジスタの面積を増大
させる方向であるため、単位面積当たりの回路の占有面
積が増大する方向である。

【０００７】

【発明が解決しようとする課題】このように、上記従来
の増幅回路は、低消費電力で高スルーレートを得られる
ものの、回路規模が増大し、ＩＣ化に不利な回路構成を
有するという問題がある。

【０００８】本発明は、上記従来技術の有する問題点に
鑑みてなされたもので、その目的とするところは、従来
よりも少ない素子数で増幅器を構成し、低消費電力かつ
高スルーレートが得られる増幅器を提供することにあ
る。

【０００９】

【課題を解決するための手段】本発明においては、入力
増幅段と出力段とからなる増幅回路手段と、前記増幅回
路手段の入力増幅段の出力を増幅する増幅手段と、前記
増幅手段の出力を電流に変換する電流変換手段と、この
電流変換手段から出力される電流とバイアス手段から出
力される一定のバイアス電流とを加算して前記増幅回路
手段に供給する電流加算手段とからなる増幅器であっ
て、前記電流加算手段から前記増幅回路手段に供給され
る電流の大きさにより、前記増幅回路手段の出力電流の
大きさを制御することを特徴とする。

【００１０】また本発明においては、入力増幅段と出力
段とで構成される増幅器において、入力増幅段に信号が
入力された場合に入力増幅段から出力される信号を増幅
する増幅手段と、この増幅手段からの出力に応じた電流
を出力する電流出力手段と、この電流出力手段からの出
力と一定のバイアス電流を出力するバイアス手段からの
出力を加算する加算手段とを備え、前記入力増幅段に信
号が入力された場合に、前記加算手段からの出力電流を
増加させることにより、前記出力段の出力電流の駆動能
力を高めることを特徴とする。

【００１１】

【作用】請求項１〜３記載の本発明の増幅器によれば、
増幅回路手段１に信号が入力されると、入力増幅段１ａ
の出力はＣ級増幅手段３により増幅され、入力信号のレ
ベル変化を検出する。そして入力信号のレベル変化を検
出すると、電圧電流変換手段４により電流出力に変換さ
れる。バイアス手段２からは増幅回路手段１に対してバ
イアスを供給しており、信号が入力されると、Ｃ級増幅
手段３、電圧電流変換手段４を介して電流が出力され、
加算手段５でバイアス手段からの出力に加算することに
より、供給バイアスを変化させる。

【００１２】本発明の増幅器によれば、信号が入力した
ときのみ、増幅回路手段へのバイアスを変化させ、電流
駆動能力を改善することができる。信号が入力せず、レ
ベル変化がない時は、Ｃ級増幅手段３の出力はゼロであ
るので、増幅回路手段１へのバイアス供給量は小さく、
消費電力を低減することができる。また、Ｃ級増幅手段
３及び電圧電流変換手段４は簡単な回路により構成でき
るため、大幅な素子数の増加や回路規模の増大を招くこ
となく低消費電力で高スルーレートの増幅器が得られ
る。

【００１３】

【実施例】以下に本発明の実施例について図面を参照し
つつ説明する。

【００１４】図１は、本発明の増幅器の基本構成を示す
図である。増幅回路手段１は入力信号を増幅して出力す
る機能を有し、バイアスにより出力電流駆動能力を制御
することができる。増幅回路手段１は入力増幅段１ａと
出力段１ｂとで構成される。信号が入力されると、入力
信号のレベル変化を入力増幅段１ａで増幅し、出力をＣ
級増幅手段３に供給する。Ｃ級増幅手段３は入力信号の
レベル変化を増幅し、電圧電流変換手段４で電圧から電
流に変換する。すなわち、増幅回路手段１に信号が入力
すると、入力信号のレベル変化をＣ級増幅した後で電流
に変換して、加算手段５によりバイアス手段２からの出
力と加算されて、増幅回路手段１へバイアスが供給され
る。

【００１５】Ｃ級増幅手段３は入力増幅段１ａの出力を
Ｃ級増幅するので、信号が入力せず、入力信号にレベル
変化がないときや、入力信号のレベル変化が微小なとき
には、Ｃ級増幅手段３の出力はゼロ（あるいはほぼゼ
ロ）である。よって電圧電流変換手段４の出力電流もゼ
ロとなり、増幅回路手段１にはバイアス手段２からの出
力のみがバイアス電流として供給される。この結果、入
力信号が微小な時は、増幅回路手段１には電圧電流変換
手段からの電流がバイアスとして供給されないので、消
費電力を小さく抑えることができる。

【００１６】一方、信号が入力され、入力信号にある値
以上のレベル変化がある時には、Ｃ級増幅手段３により
入力増幅段１ａの出力が増幅され、その出力は電圧電流
変換手段４により電流に変換される。この電流は、加算
手段５により、バイアス手段２からの出力と加算され、
増幅回路手段へのバイアスとして供給される。この結
果、信号入力時には、増幅回路手段１へ供給されるバイ
アスが増加しするので、出力電流の駆動能力が増加し、
高いスルーレートが得られる。入力信号のレベル変化が
ある値以下になった時には、再びＣ級増幅手段３の出力
はゼロとなり、増幅回路手段１へ供給されるバイアス量
が小さくなるので、消費される電力が低減される。

【００１７】この構成により、入力信号がないときは、
バイアス手段から供給される定バイアスにより出力電流
の駆動能力が決定される。信号が入力され、入力信号の
レベルが変化を入力増幅段の出力をＣ級増幅することに
より検出し、電圧電流変換してバイアス出力に加算する
ことことにより、入力信号レベル変化に応じて出力電流
駆動能力をあげることができる。このように本実施例に
よれば、入力信号にある値以上のレベル変化がある時の
みしか出力電流駆動能力は増加しないので消費電力の増
加は少ない。図２は図１に示す増幅器の別の構成を示す
ものである。

【００１８】図２では、増幅回路手段１が、入力増幅段
１ａ、出力段１ｂ、内部バイアス手段１ｃで構成され、
入力増幅段の出力を、Ｃ級増幅手段３によりＣ級増幅し
た後、電圧電流変換手段４により、電流変換する。電流
加算手段５では、バイアス手段２から出力されたバイア
ス電流と電圧電流変換手段４で変換された電流とを加算
し、増幅回路手段１に供給する。増幅回路手段１の内部
バイアス手段１ｃは、電流加算手段５の出力を受けて、
入力増幅段１ａ（または入力増幅段１ａ、出力段１ｂ双
方）へバイアスを供給する。

【００１９】この構成でも、信号入力がある場合にの
み、電流加算手段５からの出力が増加し、これに応じて
内部バイアス手段１ｃから発生するバイアス出力が増加
する。このバイアスが入力増幅段１ａ（または入力増幅
段１ａ、出力段１ｂ双方）に供給されることにより、増
幅回路手段１の出力電流の駆動能力が増加する。したが
って入力信号レベルが変化したとき、出力電流の駆動能
力を改善することが可能となり、入力信号レベルがゼロ
（または微少）のときは、消費電力を低減することがで
きる。図３には、図１に示す増幅器の構成の変形例を示
す。

【００２０】図３では、増幅回路手段１が、差動出力を
有する入力増幅段１ａ、出力段１ｂ、第２の加算手段１
ｄで構成され、入力増幅段の差動出力の一方を第１のＣ
級増幅手段３ａによりＣ級増幅した後、第１の電圧電流
手段４ａにより電流変換する。第１の電流加算段５で
は、バイアス手段２から出力されたバイアス手段２から
出力されたバイアス電流と電圧電流変換手段４ａで変換
された電流と加算し増幅回路手段１にバイアス電流とし
て供給されるとともに、第２のＣ級増幅手段３ｂにより
Ｃ級増幅され、第２の電圧電流手段４ｂで変換された電
流は、入力増幅段１ａの他方の差動出力に加算手段１ｄ
で加算され、加算手段１ｄの出力が出力段の入力とな
る。

【００２１】この構成では、出力信号の立上りと立下り
に応じて出力電流駆動能力を改善する機能をＣ級増幅手
段３ａ、電圧電流変換手段４ａ、第１の電流加算手段５
とＣ級増幅手段３ｂ、電圧電流変換手段４ｂ、第２の電
流加算手段１ｄの系統に分けることにより、出力電流駆
動能力改善時の不用な電力消費を改善する。以下、具体
的な回路の構成を示して、本発明を説明する。図４は図
１に示す回路の第１の具体例を示すものである。

【００２２】図４において電界効果トランジスタｍｐ１
〜ｍｐ５、ｍｎ１〜ｍｎ３と容量ＣF は従来の２段構成
のオペアンプとなっており増幅回路手段１に対応するも
のである。この増幅回路手段１において、電界効果トラ
ンジスタｍｐ１、ｍｐ２、ｍｐ５、ｍｎ１、ｍｎ２は差
動入力の第１の増幅段（入力増幅段１ａ）を構成してい
る。また、電界効果トランジスタｍｐ３、ｍｐ５、ｍｎ
３及びＣはソース接地型の第２の増幅段（出力段１ｂ）
を構成している。容量ＣF は位相補償用容量であり、容
量ＣL は負荷である。電流源ｉ１はバイアス回路２に対
応している。電界効果トランジスタｍｐ６、ｍｎ４はＣ
級増幅手段３を構成している。電界効果トランジスタｍ
ｐ７は電圧電流変換手段４を構成しており、５は加算手
段である。

【００２３】この従来の２段構成のオペアンプ（図中入
力増幅段１ａ、出力段１ｂ）においてスルーレートは、
バイアス回路２である電流源ｉ１から供給されるバイア
ス電流の大きさに依存しており、バイアス電流を増加し
出力電流駆動能力を上げるとスルーレートは上がるもの
の消費電力も増大してしまう。特に容量負荷を駆動する
時において、この従来の２段構成のオペアンプでは、立
ち下がりのスルーレートは差動入力の第１の増幅段（入
力増幅段１ａ）の動作電流（電界効果トランジスタｍｐ
４から供給される電流）と位相補償用容量ＣF とで決定
される時定数のみによるが、立ち上がりのスルーレート
は第１の増幅段の動作電流と位相補償用容量ＣF とで決
定される時定数と、ソース接地型の第２の増幅段（出力
段１ｂ）の動作電流（電界効果トランジスタｍｐ３から
供給される電流）と負荷容量ＣLとで決定される時定数
との大きいほうで決定される。

【００２４】負荷容量ＣL が大きい時には、増幅器の出
力電流の駆動能力を上げて高スルーレート実現するため
に、電界効果トランジスタｍｐ３で決定される第２の増
幅段の動作電流を大きく設定しておく必要があり、これ
が消費電力増大の原因であった。

【００２５】これに対し、本発明においては、電界効果
トランジスタｍｐ６、ｍｎ４によりＣ級増幅手段３を構
成し、ｍｎ４のドレイン電極を出力端子として、その出
力電圧は電圧電流変換手段４を構成する電界効果トラン
ジスタｍｐ７により電流に変換され、電流源ｉ１のバイ
アス電流に加算されて増幅回路手段１に供給される。こ
こで、電界効果トランジスタｍｐ６のチャネル幅Ｗとチ
ャネル長Ｌの比（w/l）ｍｐ６と電界効果トランジスタ
ｍｎ４のチャネル幅Ｗとチャネル長Ｌの比（W/l ）ｍｎ
４は例えば次のように設定する。 １／２（w/l ）ｍｐ４＜（w/l ）ｍｐ６＜（w/l ）ｍｐ４…（１） （w/l ）ｍｎ１＝（w/l ）ｍｎ４…（２） 以下簡単に図４の回路動作を説明する。

【００２６】差動入力信号レベルが変化してＶｉｎ＋が
Ｖｉｎ−より大きく、その差がある値以上（例えばＩｎ
４＞Ｉｐ６なる関係を有する。）になった時、電界効果
トランジスタｍｐ４から供給される電流Ｉｐ４の大部分
は入力増幅段１ａを構成する差動対の電界効果トランジ
スタｍｐ１側に流れる電流Ｉｐ１となり（Ｉｐ１〜Ｉｐ
４）、これにより入力増幅段１ａの第１の出力である電
界効果トランジスタｍｎ１のドレイン電位が上がる。よ
ってＣ級増幅手段３の入力である電界効果トランジスタ
ｍｎ４のゲート電位が上がり、電界効果トランジスタｍ
ｎ４のドレイン電流Ｉｎ４が電界効果トランジスタｍｐ
６から供給される電流Ｉｐ６より大きくなるので、Ｃ級
増幅手段３の出力である電界効果トランジスタｍｎ４の
ドレイン電位が下がる。これは、前記（１）（２）の条
件より、Ｉｎ４＞Ｉｐ６で、また、Ｉｎ４＝Ｉｎ１＝Ｉ
ｐ１であるからである。

【００２７】Ｃ級増幅手段３の出力が下がるので、電圧
電流変換手段４を構成する電界効果トランジスタｍｐ７
のゲート・ソース電圧が大きくなり、バイアス電流Ｉ１
に加算される電界効果トランジスタｍｐ７のソース電流
（電圧電流変換された出力）が大きくなる。これにより
電界効果トランジスタｍｐ５を流れる電流が大きくな
り、電界効果トランジスタｍｐ３から供給される第２の
増幅段の動作電流が大きくなる。よって差動入力信号レ
ベルが変化して、出力が立ち上がる時には、増幅回路手
段１の出力電流の駆動能力を上げ高スルーレートを得る
ことができる。

【００２８】また、差動入力信号レベルでＶｉｎ＋がＶ
ｉｎ−より大きいが、その差がある値より小さい時に
は、電界効果トランジスタｍｐ４から供給される電流Ｉ
ｐ４のおよそ半分の電流が電界効果トランジスタｍｐ１
側に流れる電流Ｉｐ１となり（Ｉｐ１＝（１／２）Ｉｐ
４＋ΔＩ，ΔＩはＩｐ４に比較し非常に小さい電流）、
これにより上がる電界効果トランジスタｍｎ１のドレイ
ン電位は微小である。よって、電界効果トランジスタｍ
ｎ４のゲート電位は少ししか上がらず、電界効果トラン
ジスタｍｎ４のドレイン電流Ｉｎ４は、前記（２）の条
件から、Ｉｎ４＝Ｉｎ１＝Ｉｐ１＝（１／２）Ｉｐ４＋
ΔＩで、また、前記（１）の条件よりＩｐ６＞Ｉｎ４と
なるので、Ｃ級増幅手段３の出力は上がり電界効果トラ
ンジスタｍｐ７のゲート・ソース電圧が小さくなりＯＦ
Ｆしてしまうので、電圧−電流変換手段４の出力電流は
ゼロとなる。よって、電界効果トランジスタｍｐ５を流
れる電流はバイアス電流Ｉ１のみで、電界効果トランジ
スタｍｐ３から供給される第２の増幅段の動作電流は小
さいままで、消費電力は増加しない。

【００２９】差動入力信号レベルでＶｉｎ−がＶｉｎ＋
より大きい時にも、Ｉｐ６＞Ｉｎ４で電圧電流変換手段
４の出力電流はゼロとなり、電界効果トランジスタｍｐ
５を流れる電流はバイアス電流Ｉ１のみで、電界効果ト
ランジスタｍｐ３から供給される第２の増幅段の動作電
流は小さいままで、消費電力は増加しない。この差動入
力信号レベルでＶｉｎ−がＶｉｎ＋より大きい時の立ち
下がりのスルーレートは前述のように差動入力の第１の
増幅段（入力増幅段１ａ）の動作電流（電界効果トラン
ジスタｍｐ４から供給される電流）と位相補償用容量Ｃ
F とで決定される時定数のみに依存し、第２の増幅段の
動作電流に依存しないので、スルーレートは低くならな
い。

【００３０】図５に、図２に示した本発明の増幅回路
と、従来の増幅回路とをボルテージフォロア構成にした
ときの、入出力信号波形のシミュレーション結果を示
す。入力矩形波１０に対して、従来の増幅回路では応答
波形の立ち上がりが悪い（波形１１）。これに対し、本
発明の増幅回路では立ち上がりの急峻な応答波形（波形
１２）が得られており、出力電流の駆動能力が改善され
た増幅器が得られていることが判る。

【００３１】また図６には、図５の入力矩形波１０が入
力したときの、本発明の増幅回路手段１の出力段１ｂの
バイアス電流波形を示す。具体的には図４に示した出力
段１ｂの電界効果トランジスタｍｐ３のドレイン電流波
形である。入力矩形波（図５の波形１０）とｍｐ３のド
レイン電流とのタイミングを比較すると、入力矩形波の
立ち上がりのタイミングでｍｐ３にインパルス状の電流
が流れていることが判る。一方、入力信号の無信号部、
矩形波の平坦部（図５の１３に示す部分）では、図６に
示すとおり、電流は発生しない。入力レベルの変化に対
応してバイアス電流が流れ、入力レベルの変化のない部
分ではバイアス電流が流れない。すなわち、入力レベル
の変化がないときにはバイアス電流が発生しないので、
従来の増幅回路と比較して、消費電力を低減することが
できる。

【００３２】以上説明したように、入力増幅段１ａの出
力をＣ級増幅手段３にてＣ級増幅し、このＣ級増幅手段
の出力電圧を電圧電流変換手段４にて電流に変換して、
バイアス手段２からの出力に加算するような増幅回路を
構成することにより、入力信号にある値以上のレベル変
化がある時のみ、バイアス電流が増加し、増幅回路の出
力電流の駆動能力が増加するので、入力信号のレベル変
化がないとき、特に無信号入力時における消費電力を低
減することが可能であり、また高スルーレートの増幅回
路が実現できる。

【００３３】図７に示すように、電圧電流変換手段を構
成する電界効果トランジスタｍｐ７のドレイン電流を第
２の増幅段の動作電流（電界効果トランジスタｍｐ３の
ドレイン電流）に加算する接続として、さらに出力電流
駆動能力を増加する構成としても良い。

【００３４】図８に示すように、第２の電圧電流変換手
段を構成する電界効果トランジスタｍｐ８を設け、出力
段の動作電流に加算する接続として、さらに出力電流駆
動能力を増加する構成としても良い。

【００３５】本発明の増幅器の図４において、信号入力
時に、出力段１ｂの電界効果トランジスタｍｐ３の瞬時
電流が過大となり、素子破壊を起こす場合がある。この
ような素子破壊の恐れがある場合には、図９に示すよう
に、電圧電流変換手段４における出力電流を制限するよ
うに、抵抗ＲLIM を電界効果トランジスタｍｐ７のソー
ス側に挿入することにより、出力段１ｂの電界効果トラ
ンジスタｍｐ３の瞬時電流を制限することも可能であ
る。この電流制限用抵抗は、図１０に示すように電界効
果トランジスタｍLIM を用いて構成することもできる。
さらに図１１、図１２に示すように、電流制限抵抗手段
として電界効果トランジスタｍｐ７のドレイン電極側に
電流制限用抵抗ＲLIM 、電流制限用電界効果トランジス
タｍLIM を挿入する構成とすることも可能である。

【００３６】図１３、図１４には、電圧電流変換手段４
における出力電流を制限する回路の別の構成例を示す。
図１３には、Ｃ級増幅手段３を構成する電界効果トラン
ジスタｍｐ６、ｍｎ４のドレイン電極間に間に、振幅制
限用の抵抗ＲLIM を挿入する例を示した。また図１４に
は、この振幅制限用の抵抗ＲLIM の代わりに、振幅制限
用の電界効果トランジスタｍLIM を挿入する例を示し
た。

【００３７】このようにＣ級増幅手段の出力振幅を制限
することにより、電圧電流変換手段４の出力電流を制限
することができるので、増幅回路の電流駆動能力が増大
したときにも、電界効果トランジスタｍｐ３の瞬時電流
が無制限に大きくなることがなくなる。すなわち、図９
〜図１４に示す実施例の増幅器によると、入力信号レベ
ルが変化した時にバイアス手段のバイアス電流に加算さ
れる電流の最大値を制限することができるので、過大電
流のために素子が破壊される危険性が小さくなる。図１
５は、図１に示す基本構成に基づくの第２の具体例を示
すものである。

【００３８】図１５において、電界効果トランジスタｍ
ｐ１〜ｍｐ５、ｍｎ１〜ｍｎ３と容量ＣF は、従来の２
段構成のオペアンプとなっており増幅回路手段１に対応
するものである。この増幅回路手段１において、電界効
果トランジスタｍｐ１、ｍｐ２、ｍｐ４ａ、ｍｐ４ｂ、
ｍｐ５ａ、ｍｐ５ｂ、ｍｎ１、ｍｎ２は差動入力の第１
の増幅段（入力増幅段１ａ）を構成している。また、電
界効果トランジスタｍｐ３、ｍｐ５、ｍｎ３及びＣF は
ソース接地型の第２の増幅段（出力段１ｂ）を構成して
いる。容量ＣF は容量であり、位相補償を行なうために
挿入されている。

【００３９】電流源ｉ１及びｉ２は、バイアス回路２に
対応している。電界効果トランジスタｍｐ６ａ、ｍｐ９
ｂ、ｍｎ４ａ及び電界効果トランジスタｍｐ６ｂ、ｍｐ
９ａ、ｍｎ４ｂは、それぞれＣ級増幅手段３に対応し、
このＣ級増幅手段の出力電圧は各々電圧電流変換手段４
を構成する電界効果トランジスタｍｐ７ａ及びｍｐ７ｂ
により、出力電流に変換される。これらの出力電流は各
々電流源ｉ１及びｉ２のバイアス電流に加算されて、増
幅回路手段１に供給される。ここで、電界効果トランジ
スタｍｐ６ａ、ｍｐ６ｂ、ｍｐ９ａ、ｍｐ９ｂ、ｍｎ４
ａ、ｍｎ４ｂのチャネル幅Ｗとチャネル長Ｌの比は、例
えば以下の条件を満足するように設定する。 （ｍｐ６ａのドレイン電流）＜（ｍｐ４ａのドレイン電流）…（３） （ｍｐ６ｂのドレイン電流）＜（ｍｐ４ｂのドレイン電流）…（４） （ｍｐ４ａのドレイン電流＋ｍｐ４ｂのドレイン電流）＞ （ｍｐ６ａのドレイン電流＋ｍｐ９ｂのドレイン電流）＞ １／２（ｍｐ４ａのドレイン電流＋ｍｐ４ｂのドレイン電流）…（５） （ｍｐ４ａのドレイン電流＋ｍｐ４ｂのドレイン電流）＞ （ｍｐ６ｂのドレイン電流＋ｍｐ９ａのドレイン電流）＞ １／２（ｍｐ４ａのドレイン電流＋ｍｐ４ｂのドレイン電流）…（６） （w/l ）ｍｎ１＝（w/l ）ｍｎ２ ＝（w/l ）ｍｎ４ａ＝（w/l ）ｍｎ４ｂ…（７）

【００４０】以下簡単に図１５の回路動作を説明する。
差動入力信号レベルが変化してＶｉｎ＋がＶｉｎ−より
大きく、その差がある値以上になった時、電界効果トラ
ンジスタｍｐ４ａ及びｍｐ４ｂから供給される和の電流
Ｉｐ４の大部分は入力増幅段１ａを構成する差動対の電
界効果トランジスタｍｐ１側に流れる電流Ｉｐ１とな
り、これにより入力増幅段１ａの第１の出力である電界
効果トランジスタｍｎ１のドレイン電位が上がる。よっ
て、第１のＣ級増幅手段３の入力である電界効果トラン
ジスタｍｎ４ａのゲート電位が上がり、電界効果トラン
ジスタｍｎ４ａのドレイン電流Ｉｎ４ａが電界効果トラ
ンジスタｍｐ６ａ及びｍｐ９ｂから供給される和の電流
Ｉｐ６ａより大きくなるので、第１のＣ級増幅手段３の
出力である電界効果トランジスタｍｎ４ａのドレイン電
位が下がる。

【００４１】これは、前記条件よりＩｎ４ａ＞Ｉｐ６ａ
で、また前記条件よりＩｎ４ａ＝Ｉｎ１＝Ｉｐ１である
からである。第１のＣ級増幅手段３の出力が下がるの
で、第１の電圧電流変換手段４を構成する電界効果トラ
ンジスタｍｐ７ａのゲートソース電極間の電圧が大きく
なり、バイアス電流Ｉ１に加算される電界効果トランジ
スタｍｐ７ａのソース電流（すなわち電圧電流変換され
た出力電流）が大きくなる。

【００４２】これにより電界効果トランジスタｍｐ５ａ
を流れる電流が大きくなり、電界効果トランジスタｍｐ
４ａから供給される第１の増幅段の動作電流が大きくと
ともに、電界効果トランジスタｍｐ３から供給される第
２の増幅段の動作電流が大きくなる。よって、差動入力
信号レベルが変化してＶｉｎ＋がＶｉｎ−より大きく、
その差がある値以上になって出力が立ち上がる時には、
増幅回路手段１の出力電流駆動能力が上がるため、高ス
ルーレートを得ることができる。

【００４３】また、差動入力信号レベルが変化してＶｉ
ｎ−がＶｉｎ＋より大きく、その差がある値以上になっ
た時、電界効果トランジスタｍｐ４ａ及びｍｐ４ｂから
供給される和の電流Ｉｐ４の大部分は入力増幅段１ａを
構成する差動対の電界効果トランジスタｍｐ２側に流れ
る電流Ｉｐ２となり、これにより入力増幅段１ａの第２
の出力である電界効果トランジスタｍｎ２のドレイン電
位が上がる。

【００４４】よって、第２のＣ級増幅手段３の入力であ
る電界効果トランジスタｍｎ４ｂのゲート電位が上が
り、電界効果トランジスタｍｎ４ｂのドレイン電流Ｉｎ
４ｂが、電界効果トランジスタｍｐ６ｂ及びｍｐ９ａか
ら供給される和の電流Ｉｐ６ｂより大きくなるので、第
２のＣ級増幅手段３の出力である電界効果トランジスタ
ｍｎ４ｂのドレイン電位が下がる。

【００４５】これは前記条件より、Ｉｎ４ｂ＞Ｉｐ６ｂ
で、また前記条件よりＩｎ４ｂの大部分はＩｐ２である
からである。第２のＣ級増幅手段３の出力が下がるの
で、第２の電圧電流変換手段４を構成する電界効果トラ
ンジスタｍｐ７ｂのゲートソース電極間の電圧が大きく
なり、バイアス電流Ｉ２に加算される電界効果トランジ
スタｍｐ７ｂのソース電流（すなわち電圧電流変換され
た出力電流）が大きくなる。

【００４６】これにより電界効果トランジスタｍｐ５ｂ
を流れる電流が大きくなり、この場合電界効果トランジ
スタｍｐ４ｂから供給される第１の増幅段の動作電流の
みを大きくする。図４の回路の説明で述べたように、こ
の増幅回路手段１においては、立ち下がりのスルーレー
トは差動入力の第１の増幅段の動作電流と位相補償用容
量ＣF とで決定される時定数のみに依存する。よって差
動入力信号レベルが変化してＶｉｎ−がＶｉｎ＋より大
きく、その差がある値以上になって出力が立ち下がる時
には、不必要に第２の増幅段の動作電流を増加させるこ
となく、効果的に高スルーレートを実現することができ
る。

【００４７】また、差動入力信号レベルでＶｉｎ＋とＶ
ｉｎ−の差の絶対値がある値より小さい時には、電界効
果トランジスタｍｐ４ａ及びｍｐ４ｂから供給される和
の電流Ｉｐ４のおよそ半分の電流が、それぞれ電界効果
トランジスタｍｐ１及び電界効果トランジスタｍｐ２側
に流れる電流Ｉｐ１、Ｉｐ２ （ただしＩｐ１＝（１／２）Ｉｐ４±ΔＩ，Ｉｐ２＋Ｉ
ｐ１＝Ｉｐ４ ここでΔＩはＩｐ４に比較し非常に小さい電流）とな
り、これによる電界効果トランジスタｍｎ１及び電界効
果トランジスタｍｎ２のドレイン電位の変化は微小であ
る。よって、電界効果トランジスタｍｎ４ａ及び電界効
果トランジスタｍｎ４ｂのゲート電位の変化は微小であ
るので、電界効果トランジスタｍｎ４ａのドレイン電流
Ｉｎ４ａ及び電界効果トランジスタｍｎ４ｂのドレイン
電流Ｉｎ４ｂは、前述した（５）〜（７）の条件から、 Ｉｎ４ａ＝（１／２）Ｉｐ４±ΔＩ、かつ Ｉｎ４ｂは、ほぼ１／２Ｉｐ４とΔＩとの差（またはΔ
Ｉとの和）となり、よってＩｐ６ａ＞Ｉｎ４ａ及びＩｐ
６ｂ＞Ｉｎ４ｂとなるので、第１及び第２のＣ級増幅手
段３の出力は各々上がり電界効果トランジスタｍｐ７ａ
及び電界効果トランジスタｍｐ７ｂのゲートソース電極
間の電圧が小さくなり、トランジスタがＯＦＦしてしま
う。したがって第１及び第２の電圧電流変換手段４の出
力電流はともにゼロとなる。よって、電界効果トランジ
スタｍｐ５ａを流れる電流はバイアス電流Ｉ１のみで、
また電界効果トランジスタｍｐ５ｂを流れる電流はバイ
アス電流Ｉ２のみとなり、不必要に第１及び第２の増幅
段の動作電流を増加することがないので消費電力は増加
しない。また、図１６に図１５に示す実施例の回路の変
形例を示す。

【００４８】図１６において、トランジスタｍｐ６ａ、
ｍｐ６ｂ、ｍｐ９ａ、ｍｐ９ｂ、ｍｎ４ａ、ｍｎ４ｂの
チャネル幅Ｗとチャネル長Ｌの比は例えば以下の条件を
満足するように設定する。 （ｍｐ６ａのドレイン電流）＜（ｍｐ４ａのドレイン電流） （ｍｐ６ｂのドレイン電流）＜１／２（ｍｐ４ｂのドレイン電流） （ｍｐ４ａのドレイン電流＋ｍｐ４ｂのドレイン電流）＞ （ｍｐ６ａのドレイン電流＋ｍｐ９ｂのドレイン電流）＞ １／２（ｍｐ４ａのドレイン電流＋ｍｐ４ｂのドレイン電流） １／２（ｍｐ４ａのドレイン電流＋ｍｐ４ｂのドレイン電流）＞ （ｍｐ６ｂのドレイン電流＋ｍｐ９ａのドレイン電流） （W/l ）ｍｎ１＝（W/l ）ｍｎ２＝（w/l ）ｍｎ４ａ＝（W/l ）ｍｎ４ｂ

【００４９】以下簡単に図１６の回路動作を説明する。
差動入力信号レベルが変化してＶｉｎ＋がＶｉｎ−より
大きい時の動作は、図１５の回路と同じである。また、
Ｖｉｎ−がＶｉｎ＋より大きく、その差がある値以上に
なった時、電界効果トランジスタｍｐ４ａ及びｍｐ４ｂ
から供給される和の電流Ｉｐ４の大部分は、入力増幅段
１ａを構成する差動対のトランジスタｍｐ２側に流れ、
ｍｐ１側にはほとんど流れなくなる。よってトランジス
タｍｎ１のドレイン電位は下がり、よって第２のＣ級増
幅手段３の入力であるトランジスタｍｎ４ｂのゲート電
位が下がり、ｍｎ４ｂのドレイン電流Ｉｎ４ｂがトラン
ジスタｍｐ６ｂ及びｍｐ９ａから供給される和の電流Ｉ
ｐ６ｂより小さくなるので、第２のＣ級増幅手段３の出
力であるトランジスタｍｎ４ｂのドレイン電位は上が
る。これにより、第２の電圧電流手段４を構成するトラ
ンジスタｍｎ７のゲートソース電極間の電圧が大きくな
り、バイアス電流Ｉ２に加算される電界効果トランジス
タｍｎ７のドレイン電流が大きくなる。

【００５０】これにより、トランジスタｍｐ５ｂを流れ
る電流が大きくなり、この場合、トランジスタｍｎ４ｂ
から供給される第１の増幅段の動作電流のみを大きくす
る。図４の回路の説明で述べたように、この増幅回路手
段１においては、立ち下りのスルーレートは差動入力の
第１の増幅段の動作電流と位相補償用容量ＣF とで決定
される時定数のみに依存する。よって差動入力信号レベ
ルが変化してＶｉｎ−がＶｉｎ＋より大きく、その差が
ある値以上になって出力が立ち下がる時には、不必要に
第２の増幅段の動作電流（Ｉｐ３）を増加させることな
く、効果的に高スルーレートを実現することができる。

【００５１】また、差動入力信号レベルでＶｉｎ＋とＶ
ｉｎ−の差の絶対値がある値より小さい時には、トラン
ジスタｍｐ４ａ及びｍｐ４ｂから供給される和の電流Ｉ
ｐ４のおよそ半分の電流が、それぞれトランジスタｍｐ
１及びｍｐ２側に流れる電流Ｉｐ１、Ｉｐ２ （ただし、Ｉｐ１＝１／２Ｉｐ４±ΔＩ，Ｉｐ２＋Ｉｐ
１＝Ｉｐ４ここではΔＩはＩｐ４に比較し非常に小さい
電流）となり、これによるトランジスタｍｎ１のドレイ
ン電位の変化は微小である。よってトランジスタｍｎ４
ａ，ｍｎ４ｂのゲート電位の変化は微小で、これによる
トランジスタｍｎ４ａ，ｍｎ４ｂのドライン電流の変化
も微小である。よって前述した条件により、第１のＣ級
増幅手段３の出力であるｍｎ４ａのドレイン電位は高
く、トランジスタｍｐ７のゲート・ドレイン電圧は小さ
く、トランジスタｍｐ７はＯＦＦしている。

【００５２】さらに、第２のＣ級増幅手段３の出力であ
るｍｎ４ｂのドレイン電位は低く、トランジスタｍｎ７
のゲート・ドレイン電圧は小さく、トランジスタｍｎ７
はＯＦＦしている。このように第１及び第２の電圧電流
変換手段４を構成するトランジスタｍｐ７、ｍｎ７がＯ
ＦＦしているので、第１及び第２の電圧電流変換手段４
の出力電流は、ともにゼロとなる。よってトランジスタ
ｍｐ５ａを流れる電流はバイアス電流Ｉ１のみで、また
ｍｐ５ｂを流れる電流はバイアス電流Ｉ２のみとなり、
不必要に第１及び第２の増幅段の動作電流を増加するこ
とがないので、消費電力は増加しない。図１７は、図３
に示す基本回路構成に基づく具体例である。

【００５３】図１７において電界効果トランジスタｍｐ
１〜ｍｐ５、ｍｎ１〜ｍｎ３と容量ＣF は従来の２段構
成のオペアンプとなっており増幅回路手段１に対応する
ものである。この増幅回路手段１において、電界効果ト
ランジスタｍｐ１、ｍｐ２、ｍｐ５、ｍｎ１、ｍｎ２は
差動入力の第１の増幅段（入力増幅段１ａ）の構成して
いる。また、電界効果トランジスタｍｐ３、ｍｐ５、ｍ
ｎ３及びＣはソース接地型の第２の増幅段（出力段１
ｂ）を構成している。容量ＣF は位相補償用容量であ
り、容量ＣL は負荷である。電流源ｉ１はバイアス回路
２に対応している。電界効果トランジスタｍｐ６ａ、ｍ
ｎ４ａは第１のＣ級増幅手段３ａを構成している。電界
効果トランジスタｍｐ７は第１の電圧電流変換手段４ａ
を構成しており、５は第１の加算手段である。

【００５４】また、トランジスタｍｐ６ｂ、ｍｎ４ｂは
第２のＣ級増幅手段３ｂを構成しているトランジスタｍ
ｎ７、ｍｐ８ａ、ｍｐ８ｂは第２の電圧電流変換手段４
ｂを構成しており、１ｄは第２の加算手段である。

【００５５】本発明においては、電界効果トランジスタ
ｍｐ６ａ、ｍｎ４ａにより第１のＣ級増幅手段３ａを構
成し、ｍｎ４ａのドレイン電極を出力端子として、その
出力電圧は第１の電圧電流変換手段４ａを構成する電界
効果トランジスタｍｐ７により電流に変換され、電流源
ｉ１はバイアス電流に加算されて増幅回路手段１に供給
される。

【００５６】また、トランジスタｍｐ６ｂ、ｍｎ４ｂに
よる第２のＣ級増幅手段３ｂを構成し、ｍｎ４ｂのドレ
イン電極を出力端子として、その出力電圧は第２の電圧
電流変換手段を構成するトランジスタｍｎ７、ｍｐ８
ａ、ｍｐ８ｂにより電流に変換され、第１の増幅段の出
力であるトランジスタｍｎ２のドレイン電極に供給され
る。

【００５７】ここで、電界効果トランジスタｍｐ６ａ、
ｍｐ６ｂ、ｍｎ４ａ、ｍｎ４ｂ、ｍｎ４のチャネル幅Ｗ
とチャネル長Ｌの比は例えば次の条件を満足するように
設定する。 （ｍｐ４のドレイン電流）＞（ｍｐ６ａのドレイン電流）＞ １／２（ｍｐ４のドレイン電流） （ｍｐ６ｂのドレイン電流）＜１／２（ｍｐ４のドレイン電流） （W/l ）ｍｎ１＝（W/l ）ｍｎ２＝（W/l ）ｍｎ４ａ＝（W/l ）ｍｎ４ｂ

【００５８】差動入力信号レベルが変換してＶｉｎ＋が
Ｖｉｎ−より大きく、その差がある値以上（例えばＩｎ
４ａ＞Ｉｐ６ａなる関係を有する。）になった時、電界
効果トランジスタｍｐ４から供給される電流Ｉｐ４の大
部分は入力増幅段１ａを構成する差動対の電界効果トラ
ンジスタｍｐ１側に流れる電流Ｉｐ１となり（Ｉｐ１〜
Ｉｐ４）、これにより入力増幅段１ａの第１の出力であ
る電界効果トランジスタｍｎ１のドレイン電位が上が
る。よって第１のＣ級増幅手段３ａの入力である電界効
果トランジスタｍｎ４ａのゲート電位が上がり、電界効
果トランジスタｍｎ４ａのドレイン電流Ｉｎ４ａが電界
効果トランジスタｍｐ６ａから供給される電流Ｉｐ６ａ
より大きくなるので、第１のＣ級増幅手段３ａの出力で
ある電界効果トランジスタｍｎ４ａのドレイン電位が下
がる。これは、前記の条件により、Ｉｎ４ａ＞Ｉｐ６ａ
で、また、Ｉｎ４ａ＝Ｉｎ１であり、Ｉｎ１はほぼＩｐ
１と等しいからである。

【００５９】第１のＣ級増幅手段３ａの出力が下がるの
で、第１の電圧電流変換手段４ａを構成する電界効果ト
ランジスタｍｐ７のゲート・ソース電圧が大きくなり、
バイアス電流Ｉ１に加算される電界効果トランジスタｍ
ｐ７のソース電流（電圧電流変換された出力）が大きく
なる。これにより電界効果トランジスタｍｐ５を流れる
電流が大きくなり、電界効果トランジスタｍｐ３から供
給される第２の増幅段の動作電流が大きくなる。よって
差動入力信号レベルが変化して、出力が立ち上がる時に
は、増幅回路手段１の出力電流の駆動能力を上げ高スル
ーレートを得ることができる。

【００６０】また差動入力信号レベルが変化してＶｉｎ
−がＶｉｎ＋より大きく、その差がある値以上（例えば
Ｉｎ４ｂ＜Ｉｐ６ｂなる関係を有する）になった時、電
界効果トランジスタｍｐ４から供給される電流Ｉｐ４の
大部分は、入力増幅段１ａを構成する差動対のトランジ
スタｍｐ２側に流れる電流Ｉｐ２となり（Ｉｐ２〜Ｉｐ
４）、これにより入力増幅段１ａの第１の出力であるト
ランジスタｍｎ１のドレイン電圧は下がる。よって第２
のＣ級増幅手段３ｂの入力であるトランジスタｍｎ４ｂ
のゲート電位は下がり、トランジスタｍｎ４ｂのドレイ
ン電流がトランジスタｍｐ６ｂから供給される電流Ｉｐ
６ｂより小さくなるので、第２のＣ級増幅手段３ｂの出
力であるトランジスタｍｎ４ｂのドレイン電位が上が
る。これは、前記条件よりＩｎ４ｂ＜Ｉｐ６ａで、また
Ｉｎ４ｂ〜０であるからである。

【００６１】第２のＣ級増幅手段３ｂの出力が上がるの
で、第２の電圧電流変換手段４ｂを構成するトランジス
タｍｎ７のゲート・ソース電圧が大きくなり、よって変
換される電流が大きくなる。この電流はトランジスタｍ
ｐ８ａ、ｍｐ８ｂのカレントミラーを介して第１の増幅
段の第２の出力から供給される出力電流に加算される。

【００６２】図３の回路の説明で述べたように、この増
幅回路手段１においては、立下りのスルーレートは第１
の増幅段の最大出力電流（つまり動作電流）位相補償用
容量ＣF で決定される時定数のみに依存する。よって差
動入力信号レベルが変化してＶｉｎ−がＶｉｎ＋より大
きく、その差がある値以上になって出力が立ち下る時に
は、不必要に第２の増幅段の動作電流（Ｉｐ３）を増加
させることなく、効果的に高スルーレートを実現するこ
とができる。

【００６３】また、差動入力信号レベルＶｉｎ＋とＶｉ
ｎ−の差がある値より小さい時には、電界効果トランジ
スタｍｐ４から供給される電流Ｉｐ４のおよそ半分の電
流が電界効果トランジスタｍｐ１側に流れる電流Ｉｐ１
となりＩｐ１は、ほぼ（１／２）・Ｉｐ４と等しく、こ
れにより上がる電界効果トランジスタｍｎ１のドレイン
電位は微小である。よって、電界効果トランジスタｍｎ
４ａ、ｍｎ４ｂのゲート電位は少ししか変化せず、電界
効果トランジスタｍｎ４ａのドレイン電流Ｉｎ４ａは、
Ｉｎ４ａ＝Ｉｎ４ｂ＝Ｉｎ１であり、Ｉｎ１はほぼＩｐ
１−（１／２）Ｉｐ４と等しくなり、また、前記条件よ
りＩｐ６ａ＞Ｉｎ４ａ、Ｉｐ６ａ＜Ｉｐ４ｂとなるの
で、第１のＣ級増幅手段３ａの出力は上がり電界効果ト
ランジスタｍｐ７のゲート・ソース電圧が小さくなりＯ
ＦＦしてしまう、また第２のＣ級増幅手段３ｂの出力は
下がり、トランジスタｍｎ７はＯＦＦするので、第１及
び第２の電圧−電流変換手段４ａ、４ｂの出力電流はゼ
ロとなる。よって、電界効果トランジスタｍｐ５を流れ
る電流はバイアス電流Ｉ１のみで、電界効果トランジス
タｍｐ３から供給される第２の増幅段の動作電流は小さ
いままで、また、第１の増幅段の出力に第２の電圧電流
変換手段４ｂから電流が加算されることがないので、消
費電力は増加しない。図１８は、図１に示す回路の第３
の具体例を示すものである。

【００６４】図１８において電界効果トランジスタｍｐ
１１〜ｍｐ１６、ｍｎ１１〜ｍｎ１４は従来回路で、増
幅回路手段１に対応するものである。この増幅回路手段
１において、電界効果トランジスタｍｐ１１、ｍｐ１
２、ｍｐ１５、ｍｐ１６、ｍｎ１１、ｍｎ１２は差動入
力の入力増幅段１ａを構成しており、電界効果トランジ
スタｍｐ１３、ｍｐ１４、ｍｎ１３、ｍｎ１４は出力段
１ｂを構成している。電流源ｉ１はバイアス回路２に対
応している。この従来回路のみで構成される増幅器のス
ルーレートは、負荷容量と最大の出力電流で決定され、
この最大の出力電流は、バイアス回路２を構成する電流
源ｉ１より供給されるバイアス電流Ｉ１により決定され
ていた。

【００６５】本実施例では、電界効果トランジスタｍｐ
１７、ｍｎ１４及び電界効果トランジスタｍｐ１９、ｍ
ｎ１６は各々Ｃ級増幅手段３に対応し、その出力電圧は
各々電圧電流変換手段４を構成する電界効果トランジス
タｍｐ１８及びｍｐ２０により電流に変換され、電流源
ｉ１のバイアス電流Ｉ１に加算されて増幅回路手段１に
供給される。ここで、電界効果トランジスタｍｐ１５、
ｍｐ１７、ｍｐ１９、ｍｎ１１、ｍｎ１２、ｍｎ１５、
ｍｎ１６のチャネル幅Ｗとチャネル長Ｌの比は例えば以
下の条件を満足するように設定する。 （ｍｐ１５のドレイン電流） ＞（ｍｐ１７のドレイン電流） ＞（１／２）・（ｍｐ１５のドレイン電流）…（８） （ｍｐ１５のドレイン電流） ＞（ｍｐ１９のドレイン電流） ＞（１／２）・（ｍｐ１５のドレイン電流）…（９） （w/l ）ｍｎ１１＝（w/l ）ｍｎ１２ ＝（w/l ）ｍｎ１５＝（w/l ）ｍｎ１６…（１０） 以下簡単に図１８の回路動作を説明する。

【００６６】差動入力信号レベルが変化してＶｉｎ＋が
Ｖｉｎ−より大きく、その差がある値より大きくなった
時、電界効果トランジスタｍｐ１５から供給される電流
Ｉｐ１５の大部分は、入力増幅段１ａを構成する差動対
の電界効果トランジスタｍｐ１２側に流れる電流Ｉｐ１
２となり、これにより入力増幅段１ａの第１の出力であ
る電界効果トランジスタｍｎ１２のドレイン電位が上が
る。よって、第１のＣ級増幅手段３の入力である電界効
果トランジスタｍｎ１６のゲート電位が上がり、電界効
果トランジスタｍｎ１６のドレイン電流Ｉｎ１６が電界
効果トランジスタｍｐ１９から供給される電流Ｉｐ１９
より大きくなるので、第１のＣ級増幅手段３の出力であ
る電界効果トランジスタｍｎ１６のドレイン電位が下が
る。これは、前記の条件（９）、（１０）による。

【００６７】第１のＣ級増幅手段３の出力が下がるの
で、第１の電圧電流変換手段４を構成する電界効果トラ
ンジスタｍｐ２０のゲート・ソース電圧が大きくなり、
バイアス電流Ｉ１に加算される電界効果トランジスタｍ
ｐ２０のソース電流（電圧電流変換された出力電流）が
大きくなる。これにより、電界効果トランジスタｍｐ１
６を流れる電流が大きくなって出力電流駆動能力を上
げ、高スルーレートが得られる。

【００６８】差動入力信号レベルが変化してＶｉｎ−が
Ｖｉｎ＋より大きく、その差がある値より大きくなった
時も同様に電界効果トランジスタｍｐ１６を流れる電流
が大きくなって出力電流駆動能力を上げ、高スルーレー
トが得られる。

【００６９】また、差動入力信号レベル変化が小さく、
Ｖｉｎ−とＶｉｎ＋の差の絶対値がある値より小さい時
には、電界効果トランジスタｍｐ１５から供給される電
流Ｉｐ１５のおよそ半分の電流が、それぞれ電界効果ト
ランジスタｍｐ１１及びｍｐ１２に流れる電流Ｉｐ１
１、Ｉｐ１２となり、厳密には、 Ｉｐ１１＝（１／２）Ｉｐ１５±ΔＩ Ｉｐ１２は（１／２）Ｉｐ１５とΔＩとの差（またはΔ
Ｉとの和） （ただしΔＩはＩｐ１５に比較し非常に小さい電流）
で、これによる電界効果トランジスタｍｎ１１及びｍｎ
１２のドレイン電位の変化は微小である。よって、電界
効果トランジスタｍｎ１５及びｍｎ１６のゲート電位の
変化は微小であるので、電界効果トランジスタｍｎ１５
及びｍｎ１６のドレイン電流Ｉｎ１５及びＩｎ１６は、
前述した条件（８）〜（１０）より Ｉｎ１５＝（１／２）・Ｉｐ１５±ΔＩ Ｉｎ１６は（１／２）・Ｉｐ１５とΔＩとの差（または
ΔＩとの和） となり、さらに、Ｉｐ１７＞Ｉｎ１５、Ｉｐ１９＞Ｉｎ
１５であるので、第１及び第２のＣ級増幅手段３の出力
（電界効果トランジスタｍｎ１６及びｍｎ１５のドレイ
ン電位）は上がり、電界効果トランジスタｍｐ２０及び
ｍｐ１８のゲートソース電極間の電圧が小さくなり、ト
ランジスタがＯＦＦしてしまうので、第１及び第２の電
圧電流変換手段４の出力電流はゼロとなる。よって電界
効果トランジスタｍｐ１６を流れる電流はバイアス電流
Ｉ１のみとなり、不必要に出力電流駆動能力を増加する
ことがないので消費電力は増加しない。

【００７０】図４で説明したように、図１８における回
路においても、電圧電流変換手段４を構成する電界効果
トランジスタｍｐ１８のドレイン電流を出力に加算する
図１９に示すような接続としても良い。

【００７１】図１８の実施例の回路の利得を大きくする
ため、図２０に示すように、電界効果トランジスタｍｎ
１７及びｍｎ１８と位相補償用容量ＣF を加え、従来知
られていたような正帰還型の増幅回路に変形しても、図
１８で説明した効果には何等影響は無い。図２１は、図
１に示す回路の第４の具体例を示すものである。

【００７２】図２１において電界効果トランジスタｍｐ
２１〜ｍｐ２８、及びｍｎ２１〜ｍｎ２４は、差動入力
差動出力型の従来回路で、増幅回路手段１に対応するも
のである。この増幅回路手段１において、電界効果トラ
ンジスタｍｐ２１〜ｍｐ２４、ｍｐ２７、ｍｐ２８及び
ｍｎ２１、ｍｎ２２は差動入力の入力増幅段１ａを構成
しており、電界効果トランジスタｍｐ２５〜ｍｐ２８及
びｍｎ２３、ｍｎ２４は、出力段１ｂを構成している。
電流源ｉ１、ｉ２はバイアス回路２に対応している。

【００７３】この従来回路のみで構成される増幅器のス
ルーレートは負荷容量と最大の出力電流で決定される。
出力が立ち上がる時の最大出力電流は電界効果トランジ
スタｍｐ２５、ｍｐ２６から供給される動作電流で決定
され、出力が立ち下がる時の最大出力電流は、バイアス
回路２を構成する電流源ｉ１、ｉ２より供給されるバイ
アス電流Ｉ１、Ｉ２により決定されていた。

【００７４】電界効果トランジスタｍｐ２９ａ、ｍｐ２
９ｂ、ｍｎ２５及びｍｐ３０ａ、ｍｐ３０ｂ、ｍｎ２６
は、各々Ｃ級増幅手段３に対応し、その出力電圧は各々
電圧電流変換手段４を構成する電界効果トランジスタｍ
ｐ３１及びｍｐ３２によって電流に変換され、各々電流
源ｉ１、ｉ２より供給されるバイアス電流Ｉ１、Ｉ２に
加算され増幅回路手段１に供給される。ここで、電界効
果トランジスタｍｐ２３、ｍｐ２４、ｍｐ２９ａ、ｍｐ
２９ｂ、ｍｐ３０ａ、ｍｐ３０ｂ、ｍｎ２５、ｍｎ２６
のチャネル幅Ｗとチャネル長Ｌの比は例えば以下の条件
を満足するように設定される。 （ｍｐ２３のドレイン電流）＞（ｍｐ２９ａのドレイン電流）…（１１） （ｍｐ２４のドレイン電流）＞（ｍｐ３０ａのドレイン電流）…（１２） （ｍｐ２３のドレイン電流＋ｍｐ２４のドレイン電流） ＞（ｍｐ２９ａのドレイン電流＋ｍｐ２９ｂのドレイン電流） ＞ 1/2（ｍｐ２３のドレイン電流＋ｍｐ２４のドレイン電流）…（１３） （ｍｐ２３のドレイン電流＋ｍｐ２４のドレイン電流） ＞（ｍｐ３０ａのドレイン電流＋ｍｐ３０ｂのドレイン電流） ＞ 1/2（ｍｐ２３のドレイン電流＋ｍｐ２４のドレイン電流）…（１４） （w/l ）ｍｎ２１＝（w/l ）ｍｎ２２ ＝（w/l ）ｍｎ２５＝（w/l ）ｍｎ２６…（１５） 以下簡単に図１８の回路動作を説明する。

【００７５】差動入力信号レベルが変化してＶｉｎ＋が
Ｖｉｎ−より大きく、その差がある値より大きくなった
時、電界効果トランジスタｍｐ２３及びｍｐ２４から供
給される和の電流Ｉ３４の大部分は入力増幅段１ａを構
成する差動対の電界効果トランジスタｍｐ２１側に流れ
る電流Ｉｐ２１となり、これにより入力増幅段１ａの第
１の出力である電界効果トランジスタｍｎ２１のドレイ
ン電位が上がる。よって、第１のＣ級増幅手段３の入力
である電界効果トランジスタｍｎ２５のゲート電位が上
がり、電界効果トランジスタｍｎ２５のドレイン電流Ｉ
ｍ２５が電界効果トランジスタｍｐ２９ａ及びｍｐ２９
ｂから供給される和の電流Ｉｐ２９より大きくなるの
で、第１のＣ級増幅手段３の出力である電界効果トラン
ジスタｍｎ２５のドレイン電位が下がる。これは、前記
の条件（１３）、（１５）による。

【００７６】第１のＣ級増幅手段３の出力が下がるの
で、第１の電圧電流変換手段４を構成する電界効果トラ
ンジスタｍｐ３１のゲートソース電極間の電圧が大きく
なり、バイアス電流Ｉ１に加算される電界効果トランジ
スタｍｐ３１のソース電流（電圧電流変換された出力電
流）が大きくなる。これにより、電界効果トランジスタ
ｍｐ２７を流れる電流が大きくなって電界効果トランジ
スタｍｐ２６から供給される動作電流を上げて、出力Ou
tput＋の出力電流駆動能力を上げ、高い立上がりのスル
ーレートを得るとともに、電界効果トランジスタｍｐ２
３から供給される動作電流を上げて出力Output−の出力
電流駆動能力を上げ、高い立下がりのスルーレートを得
る。

【００７７】差動入力信号レベルが変化してＶｉｎ−が
Ｖｉｎ＋より大きく、その差がある値より大きくなった
時も同様に、電界効果トランジスタｍｐ２７を流れる電
流が大きくなって、電界効果トランジスタｍｐ２５から
供給される動作電流を上げて、出力Output−の出力電流
駆動能力を上げ、高い立上がりのスルーレートを得ると
ともに、電界効果トランジスタｍｐ２４から供給される
動作電流を上げて出力Output＋の出力電流駆動能力を上
げ、高い立下がりのスルーレートを得る。

【００７８】また、差動入力信号レベル変化が小さく、
Ｖｉｎ−とＶｉｎ＋の差の絶対値がある値より小さい時
には、電界効果トランジスタｍｐ２３及びｍｐ２４から
供給される和の電流Ｉ３４のおよそ半分の電流がそれぞ
れ電界効果トランジスタｍｐ２１及びｍｐ２２に流れる
電流Ｉｐ２１、Ｉｐ２２ Ｉｐ２１＝（１／２）Ｉ３４±ΔＩ Ｉｐ２２は（１／２）Ｉ３４とΔＩとの差（またはΔＩ
との和） ただし、ΔＩはＩ３４に比較し非常に小さい電流で、こ
れによる電界効果トランジスタｍｎ２１及びｍｎ２２の
ドレイン電位の変化は微小である。よって電界効果トラ
ンジスタｍｎ２５及びｍｎ２６のゲート電位の変化は微
小であるので、電界効果トランジスタｍｎ２５及びｍｎ
２６のドレイン電流Ｉｎ２５及びＩｎ２６は、前述した
条件（１３）〜（１５）より Ｉｎ２５＝（１／２）Ｉ３４±ΔＩ Ｉｎ２６は（１／２）Ｉ３４とΔＩとの差（またはΔＩ
との和） となり、さらにＩｐ２９＞Ｉｎ２５、Ｉｐ３０＞Ｉｎ２
６であるので、第１及び第２のＣ級増幅手段３の出力
（電界効果トランジスタｍｎ２５及びｍｎ２６のドレイ
ン電位）は上がり、電界効果トランジスタｍｐ３１及び
ｍｐ３２のゲートソース電極間の電圧が小さくなり、ト
ランジスタがＯＦＦしてしまうので、第１及び第２の電
圧電流手段４の出力電流はゼロとなる。よって電界効果
トランジスタｍｐ２７及びｍｐ２８を流れる電流は各々
バイアス電流Ｉ１、Ｉ２のみとなり、不必要に出力電流
駆動能力を増加することがないので消費電力は増加しな
い。ここでは図示しないが、図で示したように正帰還型
の増幅回路に変形できる。

【００７９】以上電界効果トランジスタを用いた回路で
実施例を説明してきたが、バイポーラトランジスタを用
いても実現できる。一例として、図２で説明した実施例
をバイポーラトランジスタで実現した回路を図２２に示
す。次に本発明の増幅器の基本構成である図１にスイッ
チ手段６を追加した回路の構成例を図２３から図２７に
示す。

【００８０】図２３は、図４の増幅回路に電界効果トラ
ンジスタｍｎ５を追加した構成例である。ｍｎ５はｍｐ
７と縦続接続され、ゲート電極をｍｎ４のゲート電極と
共通に接続される。ｍｎ５を追加することにより、図３
ではｍｐ７が電圧電流変換手段４であったが、図２３で
はｍｎ５が電圧電流変換手段４として機能しており、ｍ
ｐ７はｍｎ５で変換された電流を加算手段５に与えるた
めのスイッチ手段６として働いている。

【００８１】図２４は、図１５の増幅回路に電界効果ト
ランジスタｍｎ５ａ、ｍｎ５ｂを追加した構成例であ
る。ｍｎ５ａ、ｍｎ５ｂはｍｐ７ａ、ｍｐ７ｂと縦続接
続され、ゲート電極がそれぞれｍｎ４ａ、ｍｎ４ｂのゲ
ート電極と共通に接続される。ここでｍｎ５ａ、ｍｎ５
ｂが電圧電流変換手段として機能しており、ｍｐ７ａ、
ｍｐ７ｂはスイッチとして機能する。

【００８２】図２５は、図１８の増幅回路に電界効果ト
ランジスタｍｎ１７、ｍｎ１８を追加した構成例であ
る。ｍｎ１７、ｍｎ１８はｍｐ１８、ｍｐ２０と縦続接
続され、ゲート電極がそれぞれｍｎ１５、ｍｎ１６（ま
たはｍｎ１４）のゲート電極と共通接続される。ここで
ｍｎ１７、ｍｎ１８は電圧電流変換手段として働いてお
り、ｍｐ１８、ｍｐ２０は電流加算手段へ変換電流を入
力するためのスイッチ手段として働いている。

【００８３】図２６は、図２０の増幅回路に電界効果ト
ランジスタｍｎ１７、ｍｎ１８を追加した構成例であ
る。ｍｎ１７、ｍｎ１８はｍｐ１８、ｍｐ２０と縦続接
続され、ゲート電極がそれぞれｍｎ１５、ｍｎ１６（ま
たはｍｎ１４）のゲート電極と共通接続される。ここで
ｍｎ１７、ｍｎ１８は電流駆動能力を増加させるための
電流を発生するものであり、ここで発生した電流が流れ
るためのスイッチとしてｍｐ１８、ｍｐ２０が用いられ
る。

【００８４】図２７は、図２１の増幅回路に電界効果ト
ランジスタｍｎ２７、ｍｎ２８を追加した構成例であ
る。ｍｎ２７、ｍｎ２８はｍｐ３１、ｍｐ３２と縦続接
続され、ｍｎ２７、ｍｎ２８のゲート電極がそれぞれｍ
ｎ２３、ｍｎ２４のゲート電極と共通接続される。ｍｎ
２７、ｍｎ２８で電流変換された電流は、それぞれｍｐ
３１、ｍｐ３２によりｏｎ、ｏｆｆが制御され、ｍｐ３
１、ｍｐ３２がｏｎになった場合に、電流加算回路に加
算される。

【００８５】以上図２３から図２７に示す構成例は、い
ずれも入力信号がない場合には出力段に流れる電流が小
さく、信号が入力された場合にのみ電流駆動能力を増大
させるため、スイッチ手段を接続して、出力段のバイア
ス電流を増大させる。このような構成においても、消費
電力を増大させることなく、信号入力時にのみ電流駆動
能力を増大させることができる。

【００８６】

【発明の効果】以上説明してきたように、大幅な素子数
の増加や回路規模の増大を招くことなく低消費電力で高
スルーレートの増幅器が得られる。

【図面の簡単な説明】

【図１】 本発明の増幅器の基本構成を示す図。

【図２】 本発明の増幅器の基本構成を示す図。

【図３】 本発明の増幅器の基本構成を示す図。

【図４】 本発明の増幅器の第１の回路構成例を示す
図。

【図５】 本発明の効果を説明するための図。

【図６】 本発明の効果を説明するための図。

【図７】 本発明の増幅器の他の回路構成例を示す図。

【図８】 本発明の増幅器の他の回路構成例を示す図。

【図９】 図３の回路において電流制限手段を加えた回
路構成例を示す図。

【図１０】 図３の回路において電流制限手段を加えた
他の回路構成例を示す図。

【図１１】 図３の回路において電流制限手段を加えた
他の回路構成例を示す図。

【図１２】 図３の回路において電流制限手段を加えた
他の回路構成例を示す図。

【図１３】 図３の回路において電圧振幅制限手段を加
えた回路構成例を示す図。

【図１４】 図３の回路において電圧振幅制限手段を加
えた回路構成例を示す図。

【図１５】 本発明の増幅器の他の回路構成例を示す
図。

【図１６】 本発明の増幅器の他の回路構成例を示す
図。

【図１７】 本発明の増幅器の他の回路構成例を示す図

【図１８】 本発明の増幅器の他の回路構成例を示す
図。

【図１９】 図１８の増幅器の他の回路構成例を示す
図。

【図２０】 本発明の増幅器の他の回路構成例を示す
図。

【図２１】 本発明の増幅器の他の回路構成例を示す
図。

【図２２】 図４の増幅器でバイポーラトランジスタを
用いて構成した回路を示す図。

【図２３】 本発明の増幅器の第２の回路構成例を示す
図。

【図２４】 本発明の増幅器の他の回路構成を示す図。

【図２５】 本発明の増幅器の他の回路構成を示す図。

【図２６】 本発明の増幅器の他の回路構成を示す図。

【図２７】 本発明の増幅器の他の回路構成を示す図。

【図２８】 従来の増幅器の構成を示す図。

【図２９】 従来の増幅器の構成を示す図。

【符号の説明】

１ ： 増幅回路手段 １ａ ： 入力増幅段 １ｂ ： 出力段 １ｃ ： 内部バイアス手段 ２ ： バイアス回路 ３ ： Ｃ級増幅段 ４ ： 電圧電流変換手段 ５ ： 加算手段 １０ ：入力信号波形 １１ ：従来回路での出力信号波形 １２ ：図２に示す本発明の回路での出力信号波形 ｍｐ１〜ｍｐ３２ ： Ｐチャネル電界効果トランジス
タ ｍｎ１〜ｍｎ２６ ： Ｎチャネル電界効果トランジス
タ ＱＮ１〜ＱＮ４ ： ＮＰＮトランジスタ ＱＰ１〜ＱＰ７ ： ＰＮＰトランジスタ ＲLIM ： リミッタ用抵抗 ｍLIM ： リミッタ用トランジスタ ＶＤＤ，ＶＳＳ ：正負電源 ＶＣＣ，ＶＥＥ ：正負電源 Ｖｉｎ−，Ｖｉｎ＋：差動入力 ｉ１ ，ｉ２ ：電流源 ＣＦ ： 位相補償用容量 ＣＬ ： 負荷容量

Claims (3)

【特許請求の範囲】
1. 【請求項１】入力増幅段と出力段とからなる増幅回路手
   段と、前記増幅回路手段の入力増幅段の出力を増幅する
   第１の増幅手段と、前記増幅手段の出力を電流に変換す
   る第１の電流変換手段と、この第１の電流変換手段から
   出力される電流とバイアス手段から出力される一定のバ
   イアス電流とを加算して前記増幅回路手段に供給する電
   流加算手段とからなる増幅器であって、前記電流加算手
   段から前記増幅回路手段に供給される電流の大きさによ
   り、前記増幅回路手段の出力電流の大きさを制御するこ
   とを特徴とする増幅器。
2. 【請求項２】入力増幅段と出力段とで構成される増幅器
   において、入力増幅段に信号が入力された場合に入力増
   幅段から出力される信号を増幅する増幅手段と、この増
   幅手段からの出力に応じた電流を出力する電流出力手段
   と、この電流出力手段からの出力と一定のバイアス電流
   を出力するバイアス手段からの出力を加算する加算手段
   とを備え、前記入力増幅段に信号が入力された場合に、
   前記加算手段からの出力電流を増加させることにより、
   前記出力段の出力電流の駆動能力を高めることを特徴と
   する増幅器。
3. 【請求項３】差動出力を有する入力増幅段と出力段とか
   らなる増幅回路手段と、前記増幅回路手段の入力増幅段
   の差動出力の一方を増幅する第１及び第２のＣ級増幅手
   段と、前記第１及び第２のＣ級増幅手段の出力を各々電
   流に変換する第１及び第２の電流変換手段と、この第１
   の電流変換手段から出力される電流とバイアス手段から
   出力される一定のバイアス電流とを加算して前記増幅回
   路手段にバイアス電流を供給する第１の電流加算手段
   と、前記第２の電流変換手段の出力電流を前記入力増幅
   段の差動出力の他方に加算する第２の電流加算手段とか
   らなる増幅器であって、前記第１及び第２の電流加算手
   段から供給される電流の大きさにより、前記増幅回路手
   段の出力電流の大きさを制御することを特徴とする増幅
   器。