JP6420139B2 - 半導体デバイス - Google Patents

半導体デバイス Download PDF

Info

Publication number
JP6420139B2
JP6420139B2 JP2014263772A JP2014263772A JP6420139B2 JP 6420139 B2 JP6420139 B2 JP 6420139B2 JP 2014263772 A JP2014263772 A JP 2014263772A JP 2014263772 A JP2014263772 A JP 2014263772A JP 6420139 B2 JP6420139 B2 JP 6420139B2
Authority
JP
Japan
Prior art keywords
test
unit
semiconductor device
status information
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014263772A
Other languages
English (en)
Other versions
JP2016126357A5 (ja
JP2016126357A (ja
Inventor
明仁 熊本
明仁 熊本
和生 西前
和生 西前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synaptics Japan GK
Original Assignee
Synaptics Japan GK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synaptics Japan GK filed Critical Synaptics Japan GK
Priority to JP2014263772A priority Critical patent/JP6420139B2/ja
Priority to US14/972,660 priority patent/US9837027B2/en
Priority to CN201510983011.0A priority patent/CN105738791B/zh
Publication of JP2016126357A publication Critical patent/JP2016126357A/ja
Publication of JP2016126357A5 publication Critical patent/JP2016126357A5/ja
Application granted granted Critical
Publication of JP6420139B2 publication Critical patent/JP6420139B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31724Test controller, e.g. BIST state machine
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)

Description

本発明は、半導体デバイスのテスト容易化及びデバッグ容易化技術に係り、例えば液晶ドライバ等の半導体デバイスに適用して有効な技術に関する。
半導体デバイスに対するテスト容易化及びデバッグ容易化技術について記載された文献の例として、JTAG(Joint European Test Action Group)から内部のデバッグ情報を入出力するようにした液晶コントローラについて記載した特許文献1がある。また、特許文献2には、TAP(Test Access Port)コントローラに対する初期設定に従ってバウンダリスキャンを実行し、CPUやその他処理回路から所要の内部情報をデバッグ用端子から出力するデバッグ容易化技術について記載がある。
特開2003−315423 特開2007−148754
半導体デバイスに対するテスト容易化及びデバッグ容易化(双方併せて単にテスト容易化と記す)の技術であるJTAGによるバウンダリスキャンでは、予めTAPコントローラに対する初期設定を行わなければならない。例えば、どの内部回路のどの内部ノードをスキャン対象とし、どのようなタイミングで内部情報をサンプリングするのか、といったように、検証すべき内容に応じた初期設定が必要である。
しかしながら、マイクロコンピュータやシステムオンチップされた大規模なデバイスに比べて回路規模が比較的小さいデバイスや、データ処理機能が限定的であるようなデバイスに対しても、JTAGによるバウンダリスキャンと同様に、汎用性に富んだテスト容易化回路を採用すると、その回路規模が大きくなり、更に初期設定時間が長くなる虞のあることが本発明者によって明らかにされた。
本発明の目的は、テスト容易化のための回路規模が小さく且つテストやデバッグのための所要動作の初期設定に時間を要しない半導体デバイスを提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、半導体デバイスは、テストイネーブルに応答して内部のステータス情報等を所定の順にテスト出力端子からサイクリックに出力し、テストディスエーブルに応答して、そのタイミングでテスト出力端子から出力しているステータス情報等と同じ出力を継続する。
(1)更に詳しく説明すると、半導体デバイスは、インタフェース部を介して入力したデータを処理して出力する処理部と、前記インタフェース部を介して入力した制御データに基づいて前記処理部を制御する制御部と、前記処理部の動作中における前記インタフェース部及び前記制御部内の複数のステータス情報が並列的に転送される第1レジスタ部と、テストイネーブル端子からテストイネーブルが指示されたとき、前記第1レジスタ部が保有する複数のステータス情報を直列的に選択しながら順次テスト出力端子から所定の出力フォーマットに則って出力する動作を繰り返し制御し、前記テストイネーブル端子からテストディスエーブルが指示されたとき、前記ステータス情報の直列的な選択を中断した状態で同じステータス情報を前記テスト出力端子から継続的に出力する制御を行うテスト制御部と、を有する。これによれば、テストイネーブルを指定すれば既定の複数のステータス情報が既定の手順に従ってサイクリックにテスト出力端子から順次出力される。テストディスエーブルを指定すればそのタイミングでテスト出力端子から出力するステータス情報と同じ情報を継続して出力する。したがって、初期設定を要さずにテストイネーブル端子を操作するだけで、複数のステータス情報をサイクリックに出力したり、所望のステータス情報だけを継続出力したりすることによって、半導体デバイスのテスト容易化に資することができる。
前記テスト制御部は、例えばシーケンサ、カウンタ及びセレクタを有する。前記シーケンサは、前記テストイネーブルの指示に応答して前記カウンタにラップアラウンドで計数動作させ、前記テストディスエーブルの指示に応答して前記カウンタの計数動作を中断させる。前記カウンタの計数値は、前記第1レジスタ部が保有する複数のステータス情報の記憶領域を指示する。前記セレクタは前記計数値が指示する前記記憶領域を選択して前記第1レジスタ部から前記ステータス情報を読み出す。
上記テスト制御部の一例に呼応すると、前記第1レジスタ部は前記インタフェース部及び前記制御部の内部レジスタが保有する前記ステータス情報を夫々専用の信号線を介して夫々に固有の前記記憶領域に入力する。したがって、第1レジスタ部は前記インタフェース部及び前記制御部の内部レジスタが保有する前記ステータス情報を逐次入力してダイナミックに保持することが可能になる。
前記テスト制御部による前記所定の出力フォーマットは、例えば前記第1レジスタ部から一巡して選択した複数のステータス情報毎にその先頭にヘッダ情報を付加し、末尾にフッタ情報を付加したフォーマットである。したがって、前記第1レジスタ部から一巡して選択した複数のステータス情報を繰り返し出力しても、ヘッダ情報とフッタ情報から複数のステータス情報の夫々を容易に区別可能である。
前記処理部は、例えば前記インタフェース部から入力した画像データに基づいて液晶表示パネルに画像表示するための表示駆動信号を出力する。この場合、半導体デバイスは例えばLCD(Liquid Crystal Display)ドライバとして構成される。
前記テスト制御回路は、例えば半導体デバイスの内部モードを指定するモード信号が所定の状態にされている場合に前記テストイネーブル端子からの指示を有効とする。
(2)別の半導体デバイスは、例えば、インタフェース部を介して入力したデータを処理して出力する処理部と、前記インタフェース部を介して入力した制御データに基づいて前記処理部を制御する制御部と、前記処理部の動作中における前記インタフェース部及び前記制御部内の複数のステータス情報が並列的に転送される第1レジスタ部と、半導体デバイスに固有の複数の個別情報が記憶される第2レジスタ部と、テストイネーブル端子からテストイネーブルが指示されたとき、前記第1レジスタ部が保有する複数のステータス情報及び前記第2レジスタ部が保有する複数の前記個別情報を直列的に選択しながら順次テスト出力端子から所定の出力フォーマットに則って出力する動作を繰り返し、前記テストイネーブル端子からテストディスエーブルが指示されたとき、前記ステータス情報及び前記個別情報の直列的な選択を中断した状態で同じステータス情報又は個別情報を前記テスト出力端子から継続的に出力する制御を行うテスト制御回路と、を有する。この半導体デバイスの場合には上記テスト出力端子から出力する情報はステータス情報以外の個別情報にも拡張される。個別情報は、例えば半導体デバイスの故障解析などに利用可能な当該半導体デバイスを製造したウェーハのロット番号、当該ウェーハ上のチップアドレスなどの情報としてよい。
この場合に前記テスト制御部は、シーケンサ、カウンタ及びセレクタを有する。前記シーケンサは、前記テストイネーブルの指示に応答して前記カウンタにラップアラウンドで計数動作させ、前記テストディスエーブルの指示に応答して前記カウンタの計数動作を中断させる。前記カウンタの計数値は、前記第1レジスタ部及び前記第2レジスタ部が保有する複数のステータス情報及び固有情報の記憶領域を指示する。前記セレクタは前記計数値が指示する前記記憶領域を選択して前記第1レジスタ部から前記ステータス情報を読出し又は前記第2レジスタ部から前記固有情報を読み出す。
そのテスト制御部に呼応すると、前記第1レジスタ部は前記インタフェース部及び前記制御部の内部レジスタが保有する前記ステータス情報を夫々専用の信号線を介して夫々に固有の前記記憶領域に逐次入力する。
前記第2レジスタ部は、例えば前記半導体デバイスのパワーオンリセット処理により不揮発性記憶装置から前記個別情報が初期設定される。
前記テスト制御部による前記所定の出力フォーマットは、前記第1レジスタ部及び第2レジスタ部から一巡して選択した複数のステータス情報及び個別情報毎に、その先頭にヘッダ情報を付加し、末尾にフッタ情報を付加したフォーマットである。
前記処理部は、例えば前記インタフェース部から入力した画像データに基づいて液晶表示パネルに画像表示するための表示駆動信号を出力する。
前記テスト制御回路は、例えば半導体デバイスの内部モードを指定するモード信号が所定の状態にされている場合に前記テストイネーブル端子からの指示を有効とする。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
すなわち、半導体デバイスにおけるテスト容易化及びデバッグ容易化のための回路規模を小さくでき、且つテストやデバッグのための所要動作の初期設定時間を短縮することができる。
図1は本発明に係る半導体デバイスの一例を示すブロック図である。 図2はカウンタの計数値と出力フォーマットとの関係を例示する説明図である。 図3はカウンタの計数値とヘッダ及びフッタの出力とを例示するパターン説明図である。 図4は表示ドライバの動作フローを例示するフローチャートである。 図5は表示ドライバのテスト出力動作の前半を例示するタイミングチャートである。 図6は表示ドライバのテスト出力動作の後半を例示するタイミングチャートである。
<実施の形態1>
図1には本発明に係る半導体デバイスの一例が示される。同図に示される半導体デバイス1は、特に制限されないが、LCDドライバ2を有する。この半導体デバイス1は、例えば公知のCMOS集積回路製造技術によって単結晶シリコンなどの半導体基板に形成されている。
LCDドライバ2は、処理データや制御信号を外部から受け取るためのインタフェース部10として、例えば制御信号インタフェース21及び画像データインタフェース20を有する。制御信号インタフェース21はホスト装置4から制御データCDATを受け取る。画像データインタフェース20はホスト装置4から画像データGDATを受け取る。制御信号インタフェース21及び画像データインタフェース20は所定のインタフェースプロトコルに従って情報を入出力する。例えば制御信号インタフェース21にはMIPI(Mobile Industry Processor Interface)−DBI(Display Bus Interface)に準拠したインタフェースプロトコルを採用し、パラレルに制御データを入出力する。画像データインタフェース20にはMIPI−DSI(Display Serial Interface)に準拠したインタフェースプロトコルを採用、画像データをシリアルに出力する。
LCDドライバ2は、LCDパネル3を表示駆動するための主な回路として処理部12と制御部11を有する。処理部12は画像データインタフェース20を介して入力した画像データGDATを処理して出力する。制御部11は制御信号インタフェース21を介して入力した制御データCDATに基づいて、前記処理部12を制御する。更に詳しく説明する。制御部11はLCDパネル3のサイズ及び表示性能に応じてクロック周波数、水平走査線数、垂直信号線数、及び表示位置などの制御情報が設定される種々の制御レジスタ、そしてコマンドデコーダなどを有する。制御部11はホスト装置4から制御信号インタフェース21に供給されるコマンドを解読し、その解読結果に従って、制御レジスタの書き込みを行い、また、画像データインタフェース20に供給される画像データを処理部12に取り込み、取り込んだ画像データに基づく表示制御などを行う。処理部12は、例えばTFT型のLCDパネル3の水平走査線を順次駆動するゲート制御ドライバ44と、駆動された水平走査線を介して選択された画素に垂直信号線を介して表示駆動信号としての画素駆動信号DSIGを供給するソースドライバ43を有する。ゲート制御ドライバ44には制御部11から表示タイミングに従って水平走査線の駆動タイミングが与えられる。そのときの駆動電圧は電源回路45から供給される。ソースドライバ43の前段にはラインラッチ回路41及び階調電圧選択回路42が設けられる。画像データインタフェース20から供給された画像データは例えば表示フレーム毎にフレームメモリ40に格納され、走査線駆動期間毎に1走査線分の画素のデータがラインラッチ回路41に転送される。転送された画素のデータに応ずる階調電圧が階調電圧選択回路42で画素単位に選択され、選択された階調電圧を用いてソースドライバ43が垂直信号線を駆動する。これによって、LCDパネル3に表示フレーム単位で画像データが表示制御される。階調電圧は電源回路45で生成される。この電源回路45は、ロジック回路の動作電源とされる電源電圧VDDとグランド電圧VSSの他に、複数の階調電圧を生成するための正極性項電圧VGH及び負極性項電圧VGLなどを入力する。
LCDドライバ2のテスト容易化のための構成について説明する。ここでは、テスト容易化のために参照することが望ましいと考える特定の情報は、特に制限されないが、制御信号インタフェース21内のエラーレジスタ22が保有するスタータス情報、及び制御部11内のステータスレジスタ30が保有するステータス情報とする。エラーレジスタ22は制御信号インタフェース21におけるデータ通信で生ずるパケット単位のエラー数などをステータス情報としてリアルタイムに保持する。ステータスレジスタ30はホスト装置4からコマンドで指定された、LCDパネル3に対する表示モード及びLCDドライバ2の制御モードなどをステータス情報としてリアルタイムに保持する。テスト容易化若しくはデバッグ容易化の基本的な目的は、LCDドライバ2を表示制御動作させながら上記ステータス情報をリアルタイムで外部から参照可能にすることである。仮に、エラーレジスタ22及びステータスレジスタ30を制御信号インタフェース21経由で参照しようとすると、参照動作が表示制御動作と競合しないようにテストやデバッグのタイミングを制御してやらなければならず、表示制御動作に対してリアルタイムでテストやデバッグを行うことができない場合も想定される。
そこで、LCDドライバ2は、処理部12の動作中におけるエラーレジスタ22及びステータスレジスタ30の複数のステータス情報が並列的に転送される第1レジスタ部15を有する。第1レジスタ部15は、エラーレジスタ22が保有するステータス情報を記憶する固有の記憶領域60と、ステータスレジスタ30が保有するステータス情報を記憶する固有の記憶領域61を持ち、相互に専用の信号線80,81によって接続され、逐次必要な情報が内部転送されるようになっている。例えば、処理12などの動作クロックに同期して転送元から専用信号線80,81を介して転送先にステータス情報が逐次転送される。記憶領域60,61は。例えば、夫々個別のサンプリングレジスタとして構成されている。
特に本実施の形態では、テスト若しくはデバッグの便に供するために、半導体デバイス1に固有の複数の個別情報が記憶される第2レジスタ部14を設けている。ここで固有情報とは、例えば、半導体デバイス1の故障解析などに利用可能な当該半導体デバイス1を製造したウェーハのロット番号や当該ウェーハ上のチップアドレスなどのロット情報、更には半導体デバイス1のユーザに固有のID情報等とされる。第2レジスタ部14は上記ロット番号及びチップアドレスなどの情報を記憶する固有の記憶領域70と、上記ユーザに固有のID情報等を記憶する固有の記憶領域71を有する。記憶領域70、71には、例えば半導体デバイス1のパワーオンリセット処理の一環として不揮発性メモリ(NVM)16から対応する情報が初期設定される。不揮発性メモリ16に対する書き込みはホスト装置4からの書き換えコマンドに基づいて制御部11が行う。記憶領域70、71は。例えば、夫々個別に複数のサンプリングレジスタとして構成されている。
第1レジスタ部15及び第2レジスタ部14に対する読出し制御はテスト制御13が行う。テスト制御部13は、テストイネーブル端子TESTINからテストイネーブルが指示されたとき、前記第1レジスタ部15が保有する複数のステータス情報及び前記第2レジスタ部14が保有する複数の前記個別情報を直列的に選択しながら順次テスト出力端子DATA_G[7:0]から所定の出力フォーマットに則って出力する動作を繰り返す制御を行う。また、テスト制御部13は、前記テストイネーブル端子TESTINからテストディスエーブルが指示されたとき、前記ステータス情報及び前記個別情報の直列的な選択を中断した状態で同じステータス情報又は個別情報を前記テスト出力端子DATA_G[7:0]から継続的に出力する制御を行う。テスト制御13は、特に制限されないが、シーケンサ50、カウンタ51及びセレクタ52を有する。シーケンサ50は、テストイネーブルの指示に応答してカウンタ51にラップアラウンドで計数動作させ、テストディスエーブルの指示に応答してカウンタ51の計数動作を中断させる。例えばカウンタ51の4ビットを管理して計数動作させる場合には、初期値0を基点に最終値15まで計数すると、再度値0に戻って計数動作を繰り返す、という動作とされる。カウンタ51の計数値は、第1レジスタ部15及び前記第2レジスタ部14が保有する複数のステータス情報及び固有情報の記憶領域を指示する。セレクタ52はカウンタ51による計数値が指示する記憶領域を選択して第1レジスタ部15から前記ステータス情報を読み出し、又は前記第2レジスタ部14から前記固有情報を読み出す。読み出された情報は順次テスト出力端子DATA_G7−0から出力される。特に本実施の形態では、半導体デバイス1の内部モードを指定するモード信号IM1−0が所定のコードにされている場合にテストイネーブル端子TESTINからの指示を有効とする。
出力端子DATA_G[7:0]は例えば8ビットとされ、シーケンサ50はそこからの複数のステータス情報及び固有情報の出力を所定の出力フォーマットで行う。出力フォーマットはカウンタ51によるラップアラウンド毎に形成される。図2にはカウンタの計数値と出力フォーマットとの関係が例示される。例えばここでは、第1レジスタ部15におけるステータス情報の記憶領域60、61は夫々1バイト(8ビット)、第2レジスタ部14におけるロット情報の記憶領域70(70_1〜70_7)は合計7バイト、第2レジスタ部14におけるID情報の記憶領域71(71_1〜71_5)は合計6バイトとされる。便宜上、記憶領域60のステータス情報をP7−0、記憶領域61のステータス情報をgpm[7:0]、記憶領域70_1〜70_7のロット情報をDDB16[7:0]〜DDB22[7:0]、記憶領域71_1〜71_5)のID情報をALMID0[7:0]〜ALMID4[7:0]と標記してある。特に制限されないが、上記記憶領域71_1〜71_5、70_1〜70_7、60、61は、その並びに従って昇順でバイトアドレスが割り当てられる。更に、出力フォーマットは、上記記憶領域71_1〜71_5、70_1〜70_7、60、61の14バイトの個別情報及びステータス情報の先頭に1バイトのヘッダHD、末尾に1バイトのフッタFTを付加したフォーマットとされる。シーケンサ50は、ヘッダHDの記憶領域90、上記記憶領域71_1〜71_5、70_1〜70_7、60、61の記憶領域、及びフッタFTの記憶領域91にカウンタ51の計数値0〜15を対応させ、カウンタ51の計数値をそれら記憶領域のバイトアドレスの指定に用いるようになっている。図3にはカウンタ51の計数値とヘッダHD及びフッタFTの出力が例示される。図においてテスト出力端子DATA_G[7:0]はDATA_G[7]〜DATA_G[0]として標記されている。この例ではカウンタ51の計数値が0のときヘッダHDとしてテスト出力端子DATA_G[7]〜DATA_G[0]から01010101のパターンを出力する。計数値が15のときフッタFTとしてテスト出力端子DATA_G[7]〜DATA_G[0]から10101010のパターンを出力する。個別情報及びステータス情報についてはその出力パターンは図示を省略して有る。CLKはテスト制御回路の同期クロックであり、例えば制御部11及び処理部12の動作クロックと同じクロックである。
図4には表示ドライバの動作フローが例示される。ここではホスト装置4による操作、制御部11による表示制御、及びテスト制御部13によるテスト出力制御を分けて示している。
先ず、パワーオフ状態(S1)の半導体デバイス1に対してパワーオンの指示により(T1)、半導体デバイス1のパワーオンリセットが指示される(T2)。これにより不揮発性メモリ16の記憶情報が第2レジスタ部14の記憶領域70,71及び制御部11内の制御レジスタに初期設定される(S2)、その後,LCDドライバ2はスリープ状態にされる(S3)。
次に、ホスト装置4により、モード信号IM1−0として所定のコード(2‘b10)が供給されると共に(T4)、テストイネーブル端子TESTINがハイレベルにされることによって、テストイネーブルが指示される(T3)。これによってテスト制御部13が動作可能にされる。更にホスト装置4によりLCDドライバ2のスリープモードが解除されることによって、内部の動作クロックに同期するLCD表示制御動作が可能になる(S5)。即ち、ホスト装置4からインタフェース部10に与えられるコマンドに応答して制御部11及び処理部12が画像データをLCDパネル3に表示する制御を開始する。
表示制御が開始されると、その動作に応じてエラーレジスタ22及びステータスレジスタ30に逐次ステータス情報が保持されていく。エラーレジスタ22及びステータスレジスタ30に保持されたステータス情報は動作クロックに同期して逐次第1レジスタ部15の記憶領域60,61に格納される。テスト制御部13はテスト出力動作を自動的に繰り返す(S6)。このテスト出力動作とは、ラップアラウンドで計数動作されるカウンタ51の計数値をアドレスとしてセレクタ52で第1レジスタ部15及び第2レジスタ部14の記憶領域をバイト単位で選択し、選択した情報を上記出力フォーマットに従って順次テスト出力端子DATA_G[7:0]からバイト単位で直列的に出力する動作である。テスト出力端子DATA_G[7:0]は図示を省略するテスタ又はデバッガなどに接続され、テスト出力端子DATA_G[7:0]からの出力がテスト又はデバッグに供される。
その途中でテストイネーブル端子TESTINがローレベルにされることによって(T6)、カウンタ51の計数動作が中断される。中断されると、そのときの計数値によるセレクタ52の選択状態が固定され、テスト出力端子DATA_G7−0から出力されるバイトデータは同じ記憶領域のデータとされる(T7)。従って、ステータスレジスタ30やエラーレジスタ22の内の所要のバイトデータの遷移を常に監視したいような場合には、そのバイトデータを保持する第1レジスタ部15又は第2レジスタ部14の中の一つの記憶領域を選択するタイミングでカウンタの計数動作を中断すればよい。その後、テストイネーブル端子TESTINがハイレベルにされれば(T7)、カウンタ51の計数動作は再開され、再び第1レジスタ部15及び第2レジスタ部14の記憶情報が順次サイクリックにテスト出力端子DATA_G7−0から出力されるようになる。
ホスト装置4からスリープの指示があると(T8)、LCDドライバ2のスリープモードが設定され(S9)、内部の動作クロック信号が停止され(S10)、これによってテスト制御13によるテスト出力動作が停止される(S11)。ホスト装置4からパワーオフの指示があれば半導体デバイス1の電源が遮断される(S12)。
図5及び図6には表示ドライバのテスト出力動作のタイミングチャートが例示される。図5のタイミングチャートの末尾は図6タイミングチャートの先頭に接続することによって双方のチャートが連続する。RESは半導体デバイス1のパワーオンリセット信号である。図6の時刻tiでテストイネーブル端子TESTINがローレベルにされてカウンタ51の計数動作が値4で中断され、計数動作の停止中は、それによって選択されるデータD4がテスト出力端子DATA_G[7:0]から継続して出力される。その後、時刻tjで再びテストイネーブル端子TESTINがハイレベルにされると、カウンタ51の計数動作が再開され、順次更新される計数値に従って選択されたデータがテスト出力端子DATA_G[7:0]から順次出力される。
上記半導体デバイス1によれば以下の作用効果を得る。
(1)テストイネーブルを指定すれば、第1レジスタ部15に格納されている既定の複数のステータス情報が既定の手順に従ってサイクリックにテスト出力端子DATA_G[7:0]から順次出力される。テストディスエーブルを指定すればそのタイミングでテスト出力端子DATA_G[7:0]から出力しているステータス情報と同じ情報を継続して出力する。したがって、初期設定を要さずにテストイネーブル端子を操作するだけで、複数のステータス情報をサイクリックに出力したり、所望のステータス情報だけを継続出力したりすることによって、半導体デバイスのテスト容易化に資することができる。
(2)更に、テストイネーブルを指定すれば、第2レジスタ部14に格納されているロット情報などの複数の個別情報についても既定の手順に従ってサイクリックにテスト出力端子DATA_G[7:0]から順次出力される。テストディスエーブルを指定すればそのタイミングでテスト出力端子DATA_G[7:0]から出力している個別情報と同じ情報を継続して出力する。したがって、初期設定を要さずにテストイネーブル端子を操作するだけで、複数のステータス情報と共に個別情報もサイクリックに出力したり、所望のステータス情報又は個別情報だけを継続出力したりすることによって、半導体デバイスのテスト容易化に資することができる。
(3)また、カウンタ51の計数動作が中断されると、そのときの計数値によるセレクタ52の選択状態が固定され、テスト出力端子DATA_G7−0から出力されるバイトデータは同じ記憶領域のデータとされる。従って、ステータスレジスタ30やエラーレジスタ22の内の所要のバイトデータを保持する第1レジスタ部15又は第2レジスタ部14の中の一つの記憶領域を選択するタイミングでカウンタ51の計数動作を中断すれば、当該所要のバイトデータの遷移を常に監視することができる。
(4)出力フォーマットの先頭はヘッダHDで識別でき、その末尾はフッタFTで識別できるから、第1レジスタ部15及び第2レジスタ部4の出力が何回繰り返されても、個々のバイトデータの種別を見失うことはない。
(5)半導体デバイス1の内部モードを指定するモード信号IM1−0が所定のコードにされている場合にテストイネーブル端子TESTINからの指示を有効とするから、誤ってテストイネーブルにされる虞を低減することができる。
<実施の形態2>
上記した実施の形態1では第1レジスタ部15と第2レジスタ部14の双方を持つ場合について説明したが、その一方の第1レジスタ部15だけを備えるようしてもよい。したがってその場合には不揮発性メモリ16の記憶情報は制御信号インタフェース21を介して外部に読出さなければならない。その場合には、MIPI−DBIのようなプロトコルに従って内部情報を外部に読み出す操作を行うこと自体煩雑である上に、デバッグやテスト時に表示制御に並行してリアルタイムに読み出すのは難しいことを覚悟しなければならない。
この実施の形態の場合には、テスト制御部13の制御を介して読出し可能になるのは第1レジスタ部15を介するステータス情報だけになるが、その他の作用効果は実施の形態1と同様であり、その詳細な説明は省略する。
以上本発明者によってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、図示はしないが、LCDドライバ2が表示制御するLCDパネル3の表面に形成された静電容量形式のタッチパネルに対する操作を検出するための制御を行うタッチパネルコントローラやローカルプロセッサなどを搭載して半導体デバイスを構成してもよい。ローカルプロセッサは例えばタッチパネルコントローラから出力される位置検出情報に基づいてタッチ操作座標を演算したりするのに用いる。
図5及び図6ではクロックCLKのサイクルがカウンタ51の計数サイクルと同じように図示されているが、それに限定されるものではない。カウンタ51の計数クロックは内部同期動作用のクロックCLKを分周して得られるサイクルのクロック信号であってもよい。


半導体デバイスの処理回路は液晶表示パネルの駆動制御に用いる回路に限定されない。エレクトロルミネッセンスパネルの表示駆動制御に用いる回路であってもよい。更にはプロセッサの他の周辺処理機能、例えば画像符号化復号機能、音声処理機能、暗号処理機能、DMA(Direct Memory Access)機能などであってもよい。
その他に、ステータス情報及び個別情報の具体的な情報の種別は上記実施の形態に限定されず、処理回路の処理内容などに応じて適宜決定されればよい。
1 半導体デバイス
2 LCDドライバ
3 LCDパネル
4 ホスト装置
10 インタフェースブ
11 制御部
12 処理部
13 テスト制御部
14 第2レジスタ部
15 第1レジスタ部
16 不揮発性メモリ
20 画像データインタフェース
21 制御信号インタフェース
22 エラーレジスタ
30 ステータスレジスタ
41 ラインラッチ回路
42 階調電圧選択回路
43 ソースドライバ
44 ゲート制御ドライバ
45 電源回路
50 シーケンサ
51 カウンタ
52 セレクタ
60、61 ステータス情報の記憶領域
70 ロット情報の記憶領域
71 ID情報の記憶領域
80,81 専用の信号線
TESIN テストイネーブル端子
DATA_G[7:0] テスト出力端
HD ヘッダ情報
FT フッタ情報
GDAT 画像データ
DSIG 画素駆動信号(表示駆動信)
IM1−0 モード信号
CDAT 制御データ
GDAT 画像データ

Claims (13)

  1. インタフェース部を介して入力したデータを処理して出力する処理部と、
    前記インタフェース部を介して入力した制御データに基づいて前記処理部を制御する制御部と、
    前記処理部の動作中における前記インタフェース部及び前記制御部内の複数のステータス情報が並列的に転送される第1レジスタ部と、
    テストイネーブル端子からテストイネーブルが指示されたとき、前記第1レジスタ部が保有する複数のステータス情報を直列的に選択しながら順次テスト出力端子から所定の出力フォーマットに則って出力する動作を繰り返し制御し、前記テストイネーブル端子からテストディスエーブルが指示されたとき、前記ステータス情報の直列的な選択を中断した状態で同じステータス情報を前記テスト出力端子から継続的に出力する制御を行うテスト制御部と、を有する半導体デバイス。
  2. 請求項1において、前記テスト制御部は、シーケンサ、カウンタ及びセレクタを有し、
    前記シーケンサは、前記テストイネーブルの指示に応答して前記カウンタにラップアラウンドで計数動作させ、前記テストディスエーブルの指示に応答して前記カウンタの計数動作を中断させ、
    前記カウンタの計数値は、前記第1レジスタ部が保有する複数のステータス情報の記憶領域を指示し、
    前記セレクタは前記計数値が指示する前記記憶領域を選択して前記第1レジスタ部から前記ステータス情報を読み出す、半導体デバイス。
  3. 請求項2において、前記第1レジスタ部は前記インタフェース部及び前記制御部の内部レジスタが保有する前記ステータス情報を夫々専用の信号線を介して夫々に固有の前記記憶領域に入力する、半導体デバイス。
  4. 請求項1乃至3のいずれか1項において、前記テスト制御部による前記所定の出力フォーマットは、前記第1レジスタ部から一巡して選択した複数のステータス情報毎にその先頭にヘッダ情報を付加し、末尾にフッタ情報を付加したフォーマットである、半導体デバイス。
  5. 請求項1乃至4のいずれか1項において、前記処理部は、前記インタフェース部から入力した画像データに基づいて液晶表示パネルに画像表示するための表示駆動信号を出力する、半導体デバイス。
  6. 請求項1乃至5のいずれか1項において、前記テスト制御は、半導体デバイスの内部モードを指定するモード信号が所定の状態にされている場合に前記テストイネーブル端子からの指示を有効とする、半導体デバイス。
  7. インタフェース部を介して入力したデータを処理して出力する処理部と、
    前記インタフェース部を介して入力した制御データに基づいて前記処理部を制御する制御部と、
    前記処理部の動作中における前記インタフェース部及び前記制御部内の複数のステータス情報が並列的に転送される第1レジスタ部と、
    半導体デバイスに固有の複数の個別情報が記憶される第2レジスタ部と、
    テストイネーブル端子からテストイネーブルが指示されたとき、前記第1レジスタ部が保有する複数のステータス情報及び前記第2レジスタ部が保有する複数の前記個別情報を直列的に選択しながら順次テスト出力端子から所定の出力フォーマットに則って出力する動作を繰り返し、前記テストイネーブル端子からテストディスエーブルが指示されたとき、前記ステータス情報及び前記個別情報の直列的な選択を中断した状態で同じステータス情報又は個別情報を前記テスト出力端子から継続的に出力する制御を行うテスト制御と、を有する半導体デバイス。
  8. 請求項7において、前記テスト制御部は、シーケンサ、カウンタ及びセレクタを有し、
    前記シーケンサは、前記テストイネーブルの指示に応答して前記カウンタにラップアラウンドで計数動作させ、前記テストディスエーブルの指示に応答して前記カウンタの計数動作を中断させ、
    前記カウンタの計数値は、前記第1レジスタ部及び前記第2レジスタ部が保有する複数のステータス情報及び固有情報の記憶領域を指示し、
    前記セレクタは前記計数値が指示する前記記憶領域を選択して前記第1レジスタ部から前記ステータス情報を読出し又は前記第2レジスタ部から前記固有情報を読み出す、半導体デバイス。
  9. 請求項8において、前記第1レジスタ部は前記インタフェース部及び前記制御部の内部レジスタが保有する前記ステータス情報を夫々専用の信号線を介して夫々に固有の前記記憶領域に逐次入力する、半導体デバイス。
  10. 請求項7乃至9のいずれか1項において、前記第2レジスタ部は、前記半導体デバイスのパワーオンリセット処理により不揮発性記憶装置から前記個別情報が初期設定される、半導体デバイス。
  11. 請求項7乃至9のいずれか1項において、前記テスト制御部による前記所定の出力フォーマットは、前記第1レジスタ部及び第2レジスタ部から一巡して選択した複数のステータス情報及び個別情報毎に、その先頭にヘッダ情報を付加し、末尾にフッタ情報を付加したフォーマットである、半導体デバイス。
  12. 請求項7乃至9のいずれか1項において、前記処理部は、前記インタフェース部から入力した画像データに基づいて液晶表示パネルに画像表示するための表示駆動信号を出力する、半導体デバイス。
  13. 請求項7乃至9のいずれか1項において、前記テスト制御部は、半導体デバイスの内部モードを指定するモード信号が所定の状態にされている場合に前記テストイネーブル端子からの指示を有効とする、半導体デバイス。
JP2014263772A 2014-12-26 2014-12-26 半導体デバイス Expired - Fee Related JP6420139B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014263772A JP6420139B2 (ja) 2014-12-26 2014-12-26 半導体デバイス
US14/972,660 US9837027B2 (en) 2014-12-26 2015-12-17 Semiconductor device
CN201510983011.0A CN105738791B (zh) 2014-12-26 2015-12-24 半导体设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014263772A JP6420139B2 (ja) 2014-12-26 2014-12-26 半導体デバイス

Publications (3)

Publication Number Publication Date
JP2016126357A JP2016126357A (ja) 2016-07-11
JP2016126357A5 JP2016126357A5 (ja) 2018-02-15
JP6420139B2 true JP6420139B2 (ja) 2018-11-07

Family

ID=56163863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014263772A Expired - Fee Related JP6420139B2 (ja) 2014-12-26 2014-12-26 半導体デバイス

Country Status (3)

Country Link
US (1) US9837027B2 (ja)
JP (1) JP6420139B2 (ja)
CN (1) CN105738791B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102703487B1 (ko) * 2018-08-03 2024-09-06 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3526019B2 (ja) * 1999-11-30 2004-05-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 画像表示システム、画像表示装置、および画像表示方法
US6728798B1 (en) * 2000-07-28 2004-04-27 Micron Technology, Inc. Synchronous flash memory with status burst output
JP2003044315A (ja) * 2001-07-31 2003-02-14 Matsushita Electric Ind Co Ltd 半導体集積回路用デバッグ回路、および、半導体集積回路のデバッグ方法
JP2003271413A (ja) * 2002-03-15 2003-09-26 Ricoh Co Ltd 半導体集積回路
JP2003315423A (ja) 2002-04-26 2003-11-06 Hitachi Ltd 半導体集積回路
JP2004198367A (ja) * 2002-12-20 2004-07-15 Fujitsu Ltd 半導体装置及びその試験方法
JP2004246979A (ja) * 2003-02-14 2004-09-02 Fujitsu Ltd 半導体試験回路、半導体記憶装置および半導体試験方法
JP2006139485A (ja) * 2004-11-11 2006-06-01 Denso Corp コンピュータ制御装置
US7308534B2 (en) * 2005-01-13 2007-12-11 Hitachi, Ltd. Apparatus and method for managing a plurality of kinds of storage devices
CN100395557C (zh) * 2005-03-04 2008-06-18 清华大学 采用加权扫描选通信号的基于扫描的自测试结构的自测试方法
JP4450787B2 (ja) * 2005-11-28 2010-04-14 株式会社ルネサステクノロジ 半導体集積回路装置
JP2008216980A (ja) * 2007-02-08 2008-09-18 Nec Electronics Corp ドライバ
JP2008269669A (ja) * 2007-04-17 2008-11-06 Renesas Technology Corp 半導体装置及びデータ処理システム
KR20090061247A (ko) * 2007-12-11 2009-06-16 삼성전자주식회사 디지털 방송 수신 장치의 osd 인터페이스
US8327066B2 (en) * 2008-09-30 2012-12-04 Samsung Electronics Co., Ltd. Method of managing a solid state drive, associated systems and implementations
JP2011154547A (ja) * 2010-01-27 2011-08-11 Toshiba Corp メモリ管理装置及びメモリ管理方法
US8819507B2 (en) * 2010-05-10 2014-08-26 Raytheon Company Field programmable gate arrays with built-in self test mechanisms
TW201234335A (en) * 2011-02-10 2012-08-16 Novatek Microelectronics Corp Display controller driver and testing method therefor
CN102969027A (zh) * 2012-11-28 2013-03-13 中国人民解放军国防科学技术大学 基于存储器内建自测试的片上存储器调试方法及装置
TWI475539B (zh) * 2013-01-17 2015-03-01 Raydium Semiconductor Corp 具有內建自我測試功能之驅動電路
CN104122497B (zh) * 2014-08-11 2016-09-21 中国科学院自动化研究所 集成电路内建自测试所需测试向量的生成电路及方法

Also Published As

Publication number Publication date
US9837027B2 (en) 2017-12-05
CN105738791A (zh) 2016-07-06
US20160187422A1 (en) 2016-06-30
CN105738791B (zh) 2020-05-26
JP2016126357A (ja) 2016-07-11

Similar Documents

Publication Publication Date Title
KR102385631B1 (ko) 터치 디스플레이 장치
KR102154186B1 (ko) 테스트 효율성을 향상한 타이밍 콘트롤러, 소스 드라이버, 디스플레이 구동회로 및 디스플레이 구동회로의 동작방법
JP6196456B2 (ja) 表示装置及びソースドライバic
CN103460162B (zh) 电子设备和电子设备的控制方法
US9646550B2 (en) Liquid crystal display device and method of driving the same
TWI569253B (zh) 驅動器及其操作方法
JP2017198892A (ja) 駆動制御デバイス及び電子機器
KR20170024193A (ko) 디스플레이 장치, 이를 포함하는 모바일 장치 및 디스플레이 장치의 동작 방법
JP6205505B2 (ja) 半導体装置及びその制御方法
TWI605388B (zh) 顯示器控制器以及其操作方法
KR101689301B1 (ko) 액정 표시 장치
JP2007041258A (ja) 画像表示装置およびタイミングコントローラ
US20170178561A1 (en) Display panel driver setting method, display panel driver, and display apparatus including the same
JP6632876B2 (ja) バッファメモリ装置及び表示駆動デバイス
JP6420139B2 (ja) 半導体デバイス
US20120113090A1 (en) Matrix display device and method of driving the same
US10732768B2 (en) Panel driving apparatus and panel driving system including reset function
KR20080075729A (ko) 표시장치
JP4732091B2 (ja) タイミングコントローラ及び画像表示装置
JP2015014706A (ja) 表示システム、表示パネルドライバ、タイミングコントローラ、表示モジュール及びプログラム
JP4644156B2 (ja) メモリ性液晶のリセット方法及び液晶表示装置
JP2004070319A (ja) 任意の表示装置に適するように構成可能なグラフィックスコントローラ
TWI478131B (zh) 源極驅動器與顯示裝置
JP2016126357A5 (ja)
JP2011043354A (ja) 集積回路装置、表示コントローラー及び電子機器

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170420

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181011

R150 Certificate of patent or registration of utility model

Ref document number: 6420139

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees