KR20090061247A - 디지털 방송 수신 장치의 ｏｓｄ 인터페이스 - Google Patents

디지털 방송 수신 장치의 ｏｓｄ 인터페이스 Download PDF

Info

Publication number
KR20090061247A
KR20090061247A KR1020070128186A KR20070128186A KR20090061247A KR 20090061247 A KR20090061247 A KR 20090061247A KR 1020070128186 A KR1020070128186 A KR 1020070128186A KR 20070128186 A KR20070128186 A KR 20070128186A KR 20090061247 A KR20090061247 A KR 20090061247A
Authority
KR
South Korea
Prior art keywords
chip
data
register
external memory
read
Prior art date
Application number
KR1020070128186A
Other languages
English (en)
Inventor
이태영
곽재영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070128186A priority Critical patent/KR20090061247A/ko
Priority to US12/166,426 priority patent/US20090147145A1/en
Publication of KR20090061247A publication Critical patent/KR20090061247A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4348—Demultiplexing of additional data and video streams
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은 디지털 방송 수신 장치에서 영상의 전처리를 담당하는 디코더 칩이 영상의 후처리를 담당하는 디스플레이 칩에게 OSD 데이터를 송신하는 인터페이스에 관한 발명으로, 본 발명에 의하면 디코더 칩이 호스트로 동작하는 디스플레이 칩에게 인터럽트를 발생시키고, 디스플레이 칩으로부터 읽기 명령이 수신되면 외부 메모리로부터 OSD 데이터를 읽어 디스플레이 칩에게 송신하므로, 호스트로 동작하는 디스플레이 칩에게 영상 데이터와 별개의 경로를 통해 OSD 데이터를 전송할 수 있다.

Description

디지털 방송 수신 장치의 ＯＳＤ 인터페이스{On Screen Display interface for digital broadcast receiving device}
본 발명은 디지털 방송 수신 장치에 관한 것으로, 더욱 상세하게는 디지털 TV나 셋탑 박스 등의 디지털 방송 수신 장치에서 OSD(On Screen Display) 데이터를 위한 인터페이스에 관한 것이다.
일반적으로 디지털 TV에는 영상 소스를 디코딩하는 전처리(front-end processing) 모듈인 디코더 칩과 디코드된 영상 프레임을 처리하여 디스플레이 패널에 출력하는 후처리(back-end processing) 모듈인 디스플레이 칩을 포함한다.
도 1a는 일반적인 D-TV의 디코더 칩과 디스플레이 칩의 동작을 설명하기 위한 도면이다.
디코더 칩은 tuner로부터 MPEG-1/2 또는 H.264 등의 포맷을 가지는 video stream을 입력 받아 디코딩하여 외부 메모리에 저장한다. 또한, OSD 데이터(그래픽 데이터) 역시 외부 메모리에 저장된다.
그러나, 영상 데이터와 OSD 데이터는 별도의 경로를 통해 이동한다. 즉, 영상 데이터는 BT.656, BT.601등의 영상 데이터를 위한 영상 인터페이스를 통해 디스 플레이 칩으로 송신되며, OSD 데이터는 디코더 칩의 Host CPU가 Host interface를 통해 디스플레이 칩에 write한다. 여기에서 Host interface라 함은 어드레스, 데이터, OE(Output Enable), WE(Write Enable), CS(Chip Select) 등의 제어 신호가 송신되는 일반적인 인터페이스를 의미한다.
영상 데이터와 OSD 데이터는 디스플레이 칩에서 후처리된 후 Mixer에서 혼합되어 디스플레이 패널로 출력된다.
도 1b내지 도 1c는 디지털 TV에서 슬레이브 인터페이스를 제공하지 않는 디스플레이 칩이 사용될 경우의 데이터 처리 방법을 설명하기 위한 도면이다.
OSD 데이터를 전송함에 있어서, 도 1a에 도시된 바와 같이 디스플레이 칩에서 CPU Host와 연결될 수 있는 slave I/F를 제공하는 경우에는 문제가 발생하지 않는다. 그러나, 도 1b에 도시된 바와 같이 디스플레이 칩이 slave I/F를 제공하지 않고 Host로 동작하는 경우에는 Host 간의 연결이 불가능하다. 　즉, 도 1b에서 짧은 점선으로 표시된 Data Write 경로와 후속되는 Data Processing 경로가 처리될 수 없다. 따라서, 별도의 전송 path를 구비하지 않는 한, 긴 점선으로 표시된 경로를 통해 디코더 칩에서 OSD 데이터와 영상 데이터를 혼합한 후, 영상 인터페이스를 통해 디스플레이 칩으로 송신할 수 밖에 없다. 이 경우, 디스플레이 칩에서 scaling, deinterlacing 등의 후처리를 수행하게 되면 OSD 데이터에 의한 그래픽 화면의 화질 열화가 발생하는 문제가 있다. 이러한 화질 열화를 방지하기 위해서는 OSD 데이터를 영상 데이터와 별도의 path로 전송하고, 디스플레이 칩에서 OSD 데이터와 영상 데이터를 분리하여 후처리해야 한다.
　　물론, 두 개의 칩간에 별도의 인터페이스를 통해 OSD 데이터를 전달하면 이러한 문제를 해결할 수 있다. 도 1c에 도시된 디지털 TV는 디코더 칩과 디스플레이 칩의 Host interface들 간에 dual port SRAM을 사용하여 디코더 칩이 SRAM에 그래픽 데이터를 쓰고, 디스플레이 칩이 SRAM으로부터 그래픽 데이터를 읽는 방식을 채용하였다. 그러나 이 경우 dual-port SRAM이 필요하므로, 디지털 TV의 생산에 필요한 비용이 크게 증가하게 된다.
본 발명은　디지털 방송 수신 장치에서 호스트 인터페이스만을 가지는 디코더 칩과 디스플레이 칩 간에 OSD 데이터를 전송할 수 있는 OSD 인터페이스를 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명은,　 영상 소스를 디코드하는 제1칩이 디코드된 영상을 디스플레이 패널에 출력하는 제2칩에게 부가 데이터를 송신하는 방법에 있어서, 상기 제2칩에 대하여 인터럽트를 발생시키는 단계; 상기 인터럽트를 인지한 상기 제2칩으로부터 외부 메모리에 대한 읽기(read) 명령을 수신하는 단계; 및 상기 읽기 명령에 기초하여 상기 외부 메모리에 저장된 부가 데이터를 상기 제2칩에게 송신하는 단계를 포함하는 것을 특징으로 한다.
상기 부가 데이터는 OSD(On Screen Display) 데이터가 될 수 있다.
상기 송신하는 단계는, 상기 부가 데이터를 구성하는 데이터 블록들 중 하나를 송신할 때마다 송신된 데이터 블록에 에러가 존재하는지 여부를 나타내는 상태 정보를 레지스터에 쓰는 단계; 및 상기 제2칩이 상기 상태 정보를 읽은 후 상기 레지스터에 쓴 제어 정보에 기초하여 상기 데이터 블록을 재송신하거나 다음 데이터 블록을 송신하거나, 송신을 종료하는 단계를 포함하는 것이 바람직하다.
상기 제1칩은 상기 외부 메모리에 대한 읽기 명령, 상기 레지스터에 대한 읽기/쓰기 명령을 2비트의 어드레스 신호를 통해 구분하며, 상기 외부 메모리 및 상 기 레지스터의 어드레스들은 각각 데이터 블록 및 상태 정보의 읽기를 수행할 때마다 순차적으로 증가시키는 것이 바람직하다.
또한, 본 발명은 상기 부가 데이터 송신 방법을 실행하는 컴퓨터 프로그램을 기록한 기록 매체를 제공한다.
또한, 본 발명은, 디코드된 영상을 입력받아 디스플레이 패널에 출력하는 디스플레이칩에게 부가 데이터를 송신하는 장치에 있어서, 상기 디스플레이칩에 대하여 인터럽트를 발생시키는 인터럽트발생부; 상기 인터럽트를 인지한 상기 제2칩으로부터 외부 메모리에 대한 읽기(read) 명령이 수신되면, 상기 읽기 명령에 기초하여 상기 외부 메모리에 저장된 부가 데이터를 상기 제2칩에게 송신하는 데이터인터페이스부를 포함하는 것을 특징으로 한다.
상기 부가 데이터는 OSD(On Screen Display) 데이터가 될 수 있다.
상기 데이터인터페이스부는, 상기 부가 데이터를 구성하는 데이터 블록들 중 하나를 송신할 때마다 송신된 데이터 블록에 에러가 존재하는지 여부를 나타내는 상태 정보를 레지스터에 쓰는 레지스터제어부; 및 상기 제2칩이 상기 상태 정보를 읽은 후 상기 레지스터에 쓴 제어 정보에 기초하여 상기 데이터 블록을 재송신하거나 다음 데이터 블록을 송신하거나, 송신을 종료하는 송신제어부를 포함하는 것이 바람직하다.
상기 데이터인터페이스부는 상기 외부 메모리에 대한 읽기 명령, 상기 레지스터에 대한 읽기/쓰기 명령을 2비트의 어드레스 신호를 통해 구분하며, 상기 외부 메모리 및 상기 레지스터의 어드레스들은 각각 데이터 블록 및 상태 정보의 읽기를 수행할 때마다 순차적으로 증가시키는 것이 바람직하다.
본 발명에 따르면, 디지털 방송 수신 장치의 디코더 칩으로부터 호스트로 동작하는 디스플레이 칩에게 다양한 부가 데이터를 고속으로 전송할 수 있다. 특히, 부가 데이터가 OSD 데이터인 경우 화질이 저하되는 문제를 해결할 수 있다.
또한, 디스플레이 칩의 읽기/쓰기 명령을 전달할 때, 어드레스 신호를 위한 핀의 수를 최소화하여 구현시의 비용을 줄일 수 있다.
이하에서 첨부된 도면을 참조하여, 본 발명의 바람직한 실시예를 상세히 설명한다.
이하에서는 디코더 칩이 디스플레이 칩에게 송신하는 데이터를 OSD(On Screen Display) 데이터로 예시하였으나, 본 발명이 OSD 데이터 외에도 디코더 칩이 디스플레이 칩에게 송신해야 하는 다양한 부가 데이터에도 적용될 수 있다.
또한, 이하에서 디지털 방송 수신 장치를 디지털 TV로 예시하며, 디코더 칩 및 디스플레이 칩이 디지털 TV 내에 탑재된 것으로 가정할 것이나, 디지털 TV 외에 셋탑 박스 등의 다양한 디지털 방송 수신 장치에 본 발명이 적용될 수 있으며, 또한 디코더 칩 및 디스플레이 칩이 반드시 하나의 독립적인 기기에 탑재되지 않더라도 본 발명의 적용 범위에 있음은 당업자에게 자명할 것이다.
도 2는 본 발명의 일실시예에 따른 디지털 TV의 구조를 간략히 나타낸 블록도이다.
도 2에 도시된 바와 같이, 본 발명에 따른 디지털 TV의 디코더 칩에는 OSD 데이터를 위한 인터페이스 모듈(210)이 구비되어 있다. 디스플레이 칩의 CPU는 이러한 인터페이스 모듈(210)을 통해 외부 메모리의 OSD 데이터를 읽어온다. 물론, 영상 데이터는 별도의 영상 인터페이스를 통해 디스플레이 칩에게 송신된다.
디코더 칩은 디스플레이 칩에게 송신해야 할 OSD 데이터가 있으면, 디스플레이 칩의 CPU에게 인터럽트를 발생시킨다. 인터럽트가 발생하면, 디스플레이 칩은 미리 정의된 인터럽트 루틴을 실행하여 OSD 데이터를 디코더 칩의 인터페이스 모듈(210)을 통해 외부 메모리로부터 읽어온다. 고속 전송을 위해 디스플레이 칩은 DMA(Direct Memory Access)를 이용할 수도 있다. 별개의 경로(path)를 통해 후처리된 영상 데이터와 OSD 데이터는 Mixer에서 혼합되어 디스플레이 패널로 출력된다. 디스플레이 칩이 OSD 데이터를 읽는 과정에 대한 보다 상세한 설명은 후술한다.
도 3은 본 발명의 일실시예에 따른 디코더 칩의 동작을 나타낸 순서도이다.
본 발명에 따른 디코더 칩은 상태 정보 및 제어 정보가 기록되는 레지스터를 포함한다. 상태 정보는 디코더 칩이 디스플레이 칩에게 송신하는 OSD 데이터에 관한 정보와 송신한 데이터의 오류 등을 나타내는 정보로서 디코더 칩의 CPU가 기록한다. 제어 정보는 디스플레이 칩의 CPU가 디코더 칩의 인터페이스 모듈을 통해 외부 메모리에 저장된 OSD 데이터를 읽기 위해 레지스터에 기록하는 정보이다.
단계 301에서, 디코더 칩은 레지스터에 초기 상태 정보를 기록한다. 초기 상태 정보는 외부 메모리의 시작 주소, 디스플레이 칩에게 전송되는 OSD 데이터의 크기, 재전송 여부의 기준이 되는 전송 단위인 데이터 블록의 크기 등을 나타낸다.
단계 302에서, 디코더 칩은 디스플레이 칩에게 인터럽트를 발생시켜서 디스플레이 칩이 OSD 데이터를 읽기 위한 인터럽트 루틴을 실행하도록 한다.
단계 303에서, 디코더 칩은 디스플레이 칩에게 초기 상태 정보를 송신한다.즉, 디스플레이 칩은 디코더 칩의 레지스터를 읽어서 초기 상태 정보를 획득한다.
단계 304에서, 디코더 칩은 외부 메모리로부터 하나의 데이터 블록에 해당하는 데이터를 읽어서 디스플레이 칩에게 송신한다. 단계 304는 디스플레이 칩의 읽기 명령(read command)에 대응하는 디코더 칩의 동작이다. 이러한 읽기 명령을 나타내는 제어 신호에는 어드레스 신호가 포함되는데, 이 때의 어드레스 신호는 외부 메모리의 정확한 주소를 가리키지 않고, 대신 디코더 칩이 메모리를 읽을 때마다 내부적으로 어드레스를 순차적으로 증가시키며 읽는 것이 바람직하다. 이렇게 하면 어드레스 신호의 비트 수를 줄일 수 있으며, 결과적으로 적은 수의 핀(pin)으로 어드레스 신호의 전달을 위한 인터페이스를 구현할 수 있기 때문이다.
단계 305에서, 디코더 칩은 레지스터에 상태 정보를 기록한다. 이 때의 상태 정보는 단계 304에서 송신한 데이터 블록에 에러가 있는지의 여부를 나타낸다. 디스플레이 칩은 하나의 데이터 블록을 모두 읽은 후, 레지스터를 읽어서 수신한 데이터 블록에 에러가 존재하는지의 여부를 판단하고, 재전송 여부를 나타내는 제어 정보를 디코더 칩의 레지스터에 기록한다.
단계 306에서, 디코더 칩은 레지스터에서 디스플레이 칩이 기록한 제어 정보를 읽는다.
단계 307에서, 제어 정보를 판독하여 최근에 디스플레이 칩으로 송신한 데이 터 블록을 다시 송신할 것인지의 여부를 결정한다. 제어 정보가 재송신을 나타내면 단계 304부터 다시 실행하고, 재송신이 아니면 단계 308로 진행한다.
단계 308에서, 디코더 칩은 제어 정보가 송신 종료를 나타내는지를 판단한다. 마지막 메모리 블록까지 송신되었다면, 디스플레이 칩은 송신 종료를 나타내는 제어 정보를 기록하였을 것이므로 송신을 종료한다. 만약 송신 종료가 아니면, 메모리의 어드레스를 증가시켜서 다음 메모리 블록을 읽는다. 즉, 전술한 바와 같이 디코더 칩이 메모리의 어드레스를 순차적으로 증가시키며 읽으면, 디스플레이 칩이 어드레스 신호를 통해 메모리의 어드레스를 명시할 필요가 없게 된다.
도 4는 본 발명의 일실시예에 따른 디지털 TV에서 디코더 칩과 디스플레이 칩의 동작을 나타낸 흐름도이다.
단계 401에서, 디코더 칩은 디스플레이 칩으로 송신할 OSD 데이터를 외부 메모리에 기록한다.
단계 402에서, 디코더 칩은 초기 상태 정보를 레지스터에 기록한다. 전술한바와 같이, 초기 상태 정보는 시작 주소, 전송되는 데이터의 크기, 재전송 여부의 기준이 되는 전송 단위인 데이터 블록의 크기 등을 나타낸다.
단계 403에서, 디코더 칩은 외부 인터럽트를 발생하여 디스플레이 칩에게 송신할 OSD 데이터가 있음을 알린다.
단계 404에서, 디코더 칩은 본 발명에 따른 인터페이스 모듈을 가동시켜서 디스플레이 칩의 read/write 명령에 대기하도록 한다.
단계 405에서, 디스플레이 칩은 외부 인터럽트를 인지하고, 인터럽트 서비스 루틴을 실행한다.
단계 406에서, 디스플레이 칩은 디코더 칩의 레지스터로부터 상태 정보를 읽는다. 이 때의 상태 정보는 초기 상태 정보이다. 즉, 단계 406에서 디스플레이 칩은 OSD 데이터의 크기, 데이터 블록의 크기 등을 확인한다. 상태 정보를 읽은 후에는 레지스터에 제어 정보를 기록하여 상태 정보를 읽었음을 디코더 칩에게 알린다.
단계 407에서, 디스플레이 칩은 하나의 데이터 블록을 디코더 칩의 인터페이스 모듈을 통해 읽어와서, 외부 메모리에 저장한다. 이 때의 외부 메모리는 영상 데이터 및 OSD 데이터에 대한 후처리(back-end processing)를 위해 디스플레이 칩이 사용하는 메모리이다.
한편, 디코더 칩의 내부 Bus 상황에 따라 전송된 데이터 블록에 오류(예를 들면, FIFO underflow)가 있을 수 있다. 도시하지는 않았으나, 이러한 경우에는 디코더 칩이 레지스터에 전송 오류를 나타내는 상태 정보를 기록한다.
단계 408에서, 디스플레이 칩은 디코더 칩의 레지스터에서 상태 정보를 읽어온다. 이 때, 디스플레이 칩이 상태 정보를 읽기 위해 레지스터의 어드레스를 특정하지 않아도, 디코더 칩이 내부적으로 레지스터의 어드레스를 순차적으로 증가시키며 읽는 것이 바람직하다. 데이터 블록의 경우와 마찬가지로, 제어 신호에 포함되는 어드레스 신호의 비트 수를 줄일 수 있기 때문이다.
상태 정보를 읽은 후에는 상태 정보를 읽었음을 알리는 제어 정보를 레지스터에 기록한다.
단계 409에서, 디스플레이 칩은 상태 정보를 분석하여 최근에 읽어온 데이터 블록에 에러가 존재하는지 여부를 판단한다. 만약 에러가 존재하지 않으면 단계 411로 진행한다.
단계 410에서, 만약 상태 정보가 에러를 나타내면, 디스플레이 칩은 해당 데이터 블록을 다시 읽을 것을 나타내는 재송신 제어 정보를 디코더 칩의 레지스터에 기록하고, 단계 407부터 다시 수행한다. 재송신 제어 정보가 기록되면, 단계 407에서 디코더 칩은 최근에 읽었던 데이터 블록을 다시 읽어서 디스플레이 칩에게 전달한다.
단계 411에서, 디스플레이 칩은 단계 406에서 읽어온 초기 상태 정보를 참조하여 OSD 데이터의 송신이 완료되었는지를 판단한다. 만약 완료되지 않았으면, 다음 데이터 블록에 대해 단계 407을 수행한다.
단계 412에서, 만약 OSD 데이터를 다 읽어 왔으면, 송신 완료를 나타내는 제어 정보를 디스플레이 칩의 레지스터에 기록한다.
단계 413에서, 디스플레이 칩은 인터럽트 서비스 루틴을 종료하고, 단계 414에서 디코더 칩도 제어 정보를 읽은 후 데이터 송신을 종료한다.
도 5는 본 발명의 일실시예에 따른 어드레스 신호를 나타낸 도표이다.
디스플레이 칩이 디코더 칩에게 읽기/쓰기 명령을 내리기 위해 사용되는 어드레스 신호는 도 5에 도시된 바와 같이 2비트로 최소화될 수 있다.
본 실시예에서, 어드레스 신호가 OX인 경우는 그래픽 데이터, 즉 OSD 데이터를 읽는 명령을 나타낸다. 다만, 전술한 바와 같이 디코더 칩은 내부적으로 메모리의 어드레스를 순차적으로 증가시키며 OSD 데이터를 읽어야 한다.
어드레스 신호가 10인 경우는 상태 정보를 읽는 명령을 나타낸다. 이 경우에도 마찬가지로, 디코더 칩은 내부적으로 레지스터의 어드레스를 순차적으로 증가시키며 상태 정보를 읽어야 한다.
어드레스가 신호가 11인 경우는 제어 정보를 쓰는 명령을 나타낸다. 이 경우, 어떠한 제어 정보인지는 어드레스 신호로 구분할 필요가 없고, 레지스터에 쓰여지는 데이터 자체를 이용하여 구분될 수 있다. 도 5에 도시된 바와 같이, 예를 들면 0x00은 디스플레이 칩이 상태 정보를 읽었음을 통지하기 위한 제어 정보, 0x01은 송신된 데이터 블록에 에러가 있어서 재송신을 요청하는 제어 정보, 0xFF는 송신 종료를 나타내는 제어 정보인 것으로 미리 디코더 칩과 디스플레이 칩 간에 정할 수 있다.
도 6은 본 발명의 일실시예에 따라 디코더 칩이 데이터 블록을 읽는 과정을나타낸 순서도이다.
단계 601에서, 디코더 칩은 초기 상태 정보가 나타내는 시작 주소를 내부 주소로 설정한다.
단계 602에서, 디코더 칩은 시작 주소에서 시작하여 하나의 데이터 단위를 읽는다. 만약, 디코더 칩과 디스플레이 칩 간의 데이터 송신을 위한 인터페이스가 8핀(1바이트)라고 가정하면, 이 때의 데이터 단위는 바이트이다.
단계 603에서, 디코더 칩은 레지스터에 재송신을 요청하는 제어 정보가 기록되었는지를 체크하여 재송신 여부를 결정한다.
단계 604에서, 만약 재송신이 요청되지 않았으면, 레지스터에 송신 종료를 알리는 제어 정보가 기록되었는지를 체크한다. 송신 종료를 알리는 제어 정보가 기록되었으면, 단계 605로 진행하여 송신을 종료하고, 그렇지 않으면 단계 606으로 진행한다.
단계 606에서, 다음 데이터 블록을 읽어야 하므로 내부 주소를 1(바이트) 증가시킨다. 즉, 본 실시예에서는 디코더 칩과 디스플레이 칩 간의 데이터 송신을 위한 인터페이스가 8핀(1 바이트)인 것으로 가정한다. 따라서, 만약 데이터 블록의 크기가 n 바이트이면, 디코더 칩은 n번의 데이터 송신을 수행해야 하나의 데이터 블록을 디스플레이 칩에게 전달할 수 있다.
단계 607에서, 만약 재송신이 요청되었으면 최근에 송신한 데이터 블록을 처음부터 다시 송신해야 하므로, 현재의 내부 주소에서 데이터 블록의 크기를 빼서, 읽기를 시작해야 할 메모리 어드레스를 계산한다.
도 7은 본 발명의 일실시예에 따라 디코더 칩이 상태 정보를 읽는 과정을 나타낸 순서도이다. 즉, 디스플레이 칩으로부터 레지스터에 대한 읽기 명령이 수신되면, 디코더 칩은 다음과 같은 과정을 거쳐 레지스터에서 상태 정보를 읽은 후, 디스플레이 칩에게 전달한다.
단계 701에서, 디코더 칩은 레지스터의 시작 주소, 즉 초기 상태 정보가 기록된 주소를 내부 주소로 설정한다. 도 6에서의 내부 주소는 외부 메모리에 관한 내부 주소인 반면, 여기서의 내부 주소는 레지스터에 관한 내부 주소임을 주지하여야 한다.
단계 702에서, 상태 정보에 대한 읽기가 수행된다. 읽혀진 상태 정보는 디스 플레이 칩에게 전달된다.
단계 703에서, 상태 정보 읽기가 종료되었는지의 여부를 판단한다. 종료 여부는 디스플레이 칩의 쓰기 명령에 의해 레지스터에 기록된 제어 정보를 참조하여 판단할 수 있다. 만약 상태 정보를 더 이상 읽을 필요가 없으면 단계 704로 진행하여 종료한다.
단계 705에서, 다시 상태 정보를 읽어야 하는 경우에는 내부적으로 레지스터의 주소를 순차적으로 증가시킨다.
도 8은 본 발명의 일실시예에 따른 디코더 칩의 구조를 나타낸 도면이다.
도 8에 도시된 바와 같이, 본 발명의 일실시예에 따른 디코더 칩(810)은 인터럽트 발생부(811), 레지스터(812) 및 데이터 인터페이스부(813)를 포함한다.
인터럽트 발생부(811)는 디스플레이 칩(820)에게 송신할 OSD 데이터가 있는 경우, 인터럽트를 발생시킨다.
레지스터(812)에는 OSD 데이터의 전송 상태를 나타내는 상태 정보 및 디스플레이 칩(820)이 디코더 칩(810)을 제어하기 위해 사용하는 제어 정보가 기록된다.
데이터 인터페이스부(813)는 디스플레이 칩(820)의 읽기/쓰기 명령에 따라 레지스터(812) 및 외부 메모리(830)에 대하여 읽기/쓰기를 수행하고, OSD 데이터를 디스플레이 칩(820)에게 송신한다.
전술한 바와 같이, 데이터 인터페이스부(813)는 외부 메모리(830) 및 레지스터(81)로부터 데이터 블록 및 상태 정보의 읽기를 수행할 때마다 메모리 어드레스와 레지스터 어드레스를 순차적으로 증가시키는 것이 바람직하다. 이러한 경우, 디 스플레이 칩(820)은 외부 메모리(830)에 대한 읽기 명령, 레지스터에 대한 읽기/쓰기 명령에 구체적인 어드레스를 포함시킬 필요가 없게 되므로, 어드레스 신호는 2비트로 충분하다.
데이터 인터페이스부(813)는 송신 제어부(814) 및 레지스터 제어부(815)를 포함한다. 레지스터 제어부(815)는 OSD 데이터의 크기 등을 나타내는 초기 상태 정보를 레지스터(812)에 기록한다. 또한, 데이터 블록을 송신할 때마다 송신한 데이터 블록에 에러가 존재하는지의 여부를 나타내는 상태 정보를 레지스터(812)에 기록한다.
송신 제어부(814)는 데이터 블록을 외부 메모리(830)로부터 읽어서 디스플레이 칩(820)에게 송신한다. 또한, 디스플레이 칩(820)이 레지스터(812)에 기록한 제어 정보에 기초하여 오류가 발생한 데이터 블록을 재송신한다.
도 9는 본 발명의 다른 실시예에 따른 디코더 칩의 구조를 나타낸 도면이다.
본 실시예에 따른 디코더 칩(900)은 CPU(920) 및 인터페이스 모듈(930)을 포함하며, 인터페이스 모듈(900)은 Control FSM(931), Data R/W 인터페이스(932), Data FIFO(933), 레지스터(934) 및 버스 인터페이스(935)를 포함한다.
CPU(920)는 OSD 데이터가 준비되면 레지스터(934)에 초기 상태 신호를 기록하고, 디스플레이 칩(940)의 CPU(941)에 대해 인터럽트를 발생시킨다.
Control FSM(931)은 레지스터(934)의 제어 정보, 디스플레이 칩이 송신하는 CS(Chip Select), WE(Write Enable), OE (Output Enable), Address 신호에 따라 Data R/W 인터페이스(932)의 Read/Write 동작을 제어한다.
Data R/W 인터페이스(932)는 Control FSM(931)의 제어에 따라 Status/Control Register(934)에 대한 Read/Write 또는 Data FIFO(933)에 대한 Read/Write를 수행한다.
Data FIFO(933)는 외부 메모리(910)로부터 읽어 온 OSD 데이터를 디스플레이 칩(940)에게 전송하기 전에 임시로 저장하는 장소이다.
Bus Interface(935)는 외부 메모리(910)로부터 데이터를 읽을 수 있는 기능과 디코더 칩(900)의 CPU(920)가 레지스터에 대해 Read/Write할 수 있도록 하는 기능을 제공한다. 이와 같이 구현된 디코더 칩에서는 데이터의 전송 속도가 디스플레이 칩에서의 읽기 속도에 의해 결정되며, 데이터의 흐름에 내부적인 Bottle-neck이 없으므로 고속 데이터 전송이 가능하다.
한편, 상술한 본 발명의 실시예들은 컴퓨터에서 실행될 수 있는 프로그램으로 작성가능하고, 컴퓨터로 읽을 수 있는 기록매체를 이용하여 상기 프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다.
상기 컴퓨터로 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 플로피 디스크, 하드디스크 등), 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등) 및 캐리어 웨이브(예를 들면, 인터넷을 통한 전송)와 같은 저장매체를 포함한다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
도 1a 내지 도 1c는 종래 기술에 따른 디지털 TV의 구조를 나타낸 도면,
도 2는 본 발명의 일실시예에 따른 디지털 TV의 구조를 간략히 나타낸 블록도,
도 3은 본 발명의 일실시예에 따른 디코더 칩의 동작을 나타낸 순서도,
도 4는 본 발명의 일실시예에 따른 디지털 TV에서 디코더 칩과 디스플레이 칩의 동작을 나타낸 흐름도,
도 5는 본 발명의 일실시예에 따른 어드레스 신호를 나타낸 표,
도 6은 본 발명의 일실시예에 따라 디코더 칩이 데이터 블록을 읽는 과정을나타낸 순서도,
도 7은 본 발명의 일실시예에 따라 디코더 칩이 상태 정보를 읽는 과정을 나타낸 순서도,
도 8은 본 발명의 일실시예에 따른 디코더 칩의 구조를 나타낸 도면,
도 9는 본 발명의 다른 실시예에 따른 디코더 칩의 구조를 나타낸 도면이다.

Claims (9)

  1. 방송 영상 소스를 디코드하는 제1칩이 디코드된 영상을 디스플레이 패널에 출력하는 제2칩에게 부가 데이터를 송신하는 방법에 있어서,
    상기 제2칩에 대하여 인터럽트를 발생시키는 단계;
    상기 인터럽트를 인지한 상기 제2칩으로부터 외부 메모리에 대한 읽기(read) 명령을 수신하는 단계; 및
    상기 읽기 명령에 기초하여 상기 외부 메모리에 저장된 부가 데이터를 상기 제2칩에게 송신하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1항에 있어서,
    상기 부가 데이터는 OSD(On Screen Display) 데이터인 것을 특징으로 하는 방법.
  3. 제 1항에 있어서,
    상기 송신하는 단계는,
    상기 부가 데이터를 구성하는 데이터 블록들 중 하나를 송신할 때마다 송신된 데이터 블록에 에러가 존재하는지 여부를 나타내는 상태 정보를 레지스터에 쓰는 단계; 및
    상기 제2칩이 상기 상태 정보를 읽은 후 상기 레지스터에 쓴 제어 정보에 기 초하여 상기 데이터 블록을 재송신하거나 다음 데이터 블록을 송신하거나, 송신을 종료하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 제 3항에 있어서,
    상기 제1칩은 상기 외부 메모리에 대한 읽기 명령, 상기 레지스터에 대한 읽기/쓰기 명령을 2비트의 어드레스 신호를 통해 구분하며, 상기 외부 메모리 및 상기 레지스터의 어드레스들은 각각 데이터 블록 및 상태 정보의 읽기가 수행될 때마다 순차적으로 증가시키는 것을 특징으로 하는 방법.
  5. 디코드된 방송 영상을 입력받아 디스플레이 패널에 출력하는 디스플레이칩에게 부가 데이터를 송신하는 장치에 있어서,
    상기 디스플레이칩에 대하여 인터럽트를 발생시키는 인터럽트발생부; 및
    상기 인터럽트를 인지한 상기 제2칩으로부터 외부 메모리에 대한 읽기(read) 명령이 수신되면, 상기 읽기 명령에 기초하여 상기 외부 메모리에 저장된 부가 데이터를 상기 제2칩에게 송신하는 데이터인터페이스부를 포함하는 것을 특징으로 하는 장치.
  6. 제 5항에 있어서,
    상기 부가 데이터는 OSD(On Screen Display) 데이터인 것을 특징으로 하는 장치.
  7. 제 5항에 있어서,
    상기 데이터인터페이스부는,
    상기 부가 데이터를 구성하는 데이터 블록들 중 하나를 송신할 때마다 송신된 데이터 블록에 에러가 존재하는지 여부를 나타내는 상태 정보를 레지스터에 쓰는 레지스터제어부; 및
    상기 제2칩이 상기 상태 정보를 읽은 후 상기 레지스터에 쓴 제어 정보에 기초하여 상기 데이터 블록을 재송신하거나 다음 데이터 블록을 송신하거나, 송신을 종료하는 송신제어부를 포함하는 것을 특징으로 하는 장치.
  8. 제 3항에 있어서,
    상기 데이터인터페이스부는 상기 외부 메모리에 대한 읽기 명령, 상기 레지스터에 대한 읽기/쓰기 명령을 2비트의 어드레스 신호를 통해 구분하며, 상기 외부 메모리 및 상기 레지스터의 어드레스들은 각각 데이터 블록 및 상태 정보의 읽기가 수행될 때마다 순차적으로 증가시키는 것을 특징으로 하는 장치.
  9. 제 1항 내지 제 4항 중 어느 한 항에 의한 방법을 실행하는 컴퓨터 프로그램을 기록한 기록 매체.
KR1020070128186A 2007-12-11 2007-12-11 디지털 방송 수신 장치의 ｏｓｄ 인터페이스 KR20090061247A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070128186A KR20090061247A (ko) 2007-12-11 2007-12-11 디지털 방송 수신 장치의 ｏｓｄ 인터페이스
US12/166,426 US20090147145A1 (en) 2007-12-11 2008-07-02 On screen display interface for digital broadcast receiving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070128186A KR20090061247A (ko) 2007-12-11 2007-12-11 디지털 방송 수신 장치의 ｏｓｄ 인터페이스

Publications (1)

Publication Number Publication Date
KR20090061247A true KR20090061247A (ko) 2009-06-16

Family

ID=40721246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070128186A KR20090061247A (ko) 2007-12-11 2007-12-11 디지털 방송 수신 장치의 ｏｓｄ 인터페이스

Country Status (2)

Country Link
US (1) US20090147145A1 (ko)
KR (1) KR20090061247A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100238357A1 (en) * 2009-03-23 2010-09-23 Himax Media Solutions, Inc. Audio/video signal processor
JP6420139B2 (ja) * 2014-12-26 2018-11-07 シナプティクス・ジャパン合同会社 半導体デバイス

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3953833A (en) * 1974-08-21 1976-04-27 Technology Marketing Incorporated Microprogrammable computer having a dual function secondary storage element
US4204206A (en) * 1977-08-30 1980-05-20 Harris Corporation Video display system
US4284849A (en) * 1979-11-14 1981-08-18 Gte Products Corporation Monitoring and signalling system
US4797808A (en) * 1981-06-22 1989-01-10 Texas Instruments Incorporated Microcomputer with self-test of macrocode
JPH0638644B2 (ja) * 1986-01-20 1994-05-18 株式会社日立製作所 文字図形表示回路
US5185876A (en) * 1990-03-14 1993-02-09 Micro Technology, Inc. Buffering system for dynamically providing data to multiple storage elements
US5892535A (en) * 1996-05-08 1999-04-06 Digital Video Systems, Inc. Flexible, configurable, hierarchical system for distributing programming
US6073009A (en) * 1997-02-28 2000-06-06 Vlsi Technology, Inc. Radio signal controller radio communication device, radio communication system and methods of controlling a radio
TW375529B (en) * 1997-05-14 1999-12-01 Sega Corp Data transmission method and game system using the same
US6205540B1 (en) * 1998-06-19 2001-03-20 Franklin Electronic Publishers Incorporated Processor with enhanced instruction set
EP1135732A1 (en) * 1998-12-08 2001-09-26 AlliedSignal Inc. Enhanced uart interface circuit in a satcom system
US7770016B2 (en) * 1999-07-29 2010-08-03 Intertrust Technologies Corporation Systems and methods for watermarking software and other media
US7111278B1 (en) * 2000-03-01 2006-09-19 Mindspeed Technologies, Inc. Automated translation of a microprocessor opcode summary table to an architecture description language
JP2001344187A (ja) * 2000-05-30 2001-12-14 Matsushita Electric Ind Co Ltd ホストインタフェース回路
US6675376B2 (en) * 2000-12-29 2004-01-06 Intel Corporation System and method for fusing instructions
FR2821478A1 (fr) * 2001-02-23 2002-08-30 St Microelectronics Sa Procede et dispositif de lecture sequentielle d'une memoire avec saut d'adresse
US7054986B2 (en) * 2001-03-30 2006-05-30 Nokia Corporation Programmable CPU/interface buffer structure using dual port RAM
US7224911B2 (en) * 2001-06-07 2007-05-29 Jds Uniphase Corporation Adaptive distortion compensation in optical fiber communication networks
JP3912091B2 (ja) * 2001-12-04 2007-05-09 ソニー株式会社 データ通信システム、データ送信装置、データ受信装置、および方法、並びにコンピュータ・プログラム
WO2004046950A1 (en) * 2002-11-15 2004-06-03 Infineon Technologies Ag Mailbox interface between processors
US6963119B2 (en) * 2003-05-30 2005-11-08 International Business Machines Corporation Integrated optical transducer assembly
US7500056B2 (en) * 2004-07-21 2009-03-03 Hewlett-Packard Development Company, L.P. System and method to facilitate reset in a computer system
WO2006083965A2 (en) * 2005-02-01 2006-08-10 Hong Kong Applied Science And Technology System and method for efficient traffic processing

Also Published As

Publication number Publication date
US20090147145A1 (en) 2009-06-11

Similar Documents

Publication Publication Date Title
JP4077445B2 (ja) データ中継装置及びデータ中継方法
US6557052B1 (en) DMA transfer device
US9210206B2 (en) Messaging to provide data link integrity
US8458343B2 (en) Signaling for transitions between modes of data transmission
US20120020475A1 (en) Mechanism for partial encryption of data streams
JP2009141719A (ja) 映像伝送装置
EP2637137B1 (en) Image processing apparatus and method for processing image thereof
JP2008107937A (ja) バスリピータ
CN115103208A (zh) 一种视频数据的行缓存方法、行读取方法及处理系统
TW200949550A (en) Data transmission method between a host device and a display apparatus
CN102572583B (zh) 一种多媒体播放系统及播放方法
US20110200119A1 (en) Information processing apparatus and method for reproducing video image
US6366325B1 (en) Single port video capture circuit and method
KR20090061247A (ko) 디지털 방송 수신 장치의 ｏｓｄ 인터페이스
US6813654B1 (en) Data processing apparatus having a flow control function for multi-cast transfer
US20080123720A1 (en) Digital demodulation ic
JP2008160804A (ja) データ転送装置及び転送制御方法
US20070130608A1 (en) Method and apparatus for overlaying broadcast video with application graphic in DTV
US6721832B2 (en) Data processing system and bus control method for stream data transfer
TW541836B (en) Digital TV with expansion system card
US7956934B2 (en) Digital TV equipped with universal CPU and method for signal processing therefor
CN118098110A (zh) 一种基于芯片的hdmi显示控制系统
US20060066630A1 (en) Apparatus and method for transmitting data between graphics controller and external storage
KR100657294B1 (ko) 멀터미디어 데이터의 고속전송을 위한 비동기 인터페이스장치
KR100364756B1 (ko) 자동수신모드를 갖는 비동기화 데이터 수신장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application