JP2017198892A - 駆動制御デバイス及び電子機器 - Google Patents

Abstract

【課題】表示性能が劣化する表示ラインの局所化やチラツキを生ずる表示ラインの偏在化を防止するために駆動制御デバイスが行う表示フレーム期間毎の非表示駆動期間と表示駆動期間の制御を全体的に簡素化する。
【解決手段】第１フレームモードにおいて表示フレーム期間単位で表示駆動期間の開始タイミングと非表示駆動期間の開始タイミングを変化させる。第２フレームモードは一つの表示駆動期間を有し、この表示駆動期間は途中で非表示駆動期間によって分断さていない。第１フレームモードに比べて第２フレームモードの場合には、前記表示ラインの切り替周期に同期する表示ラインクロック信号周期を長くする。
【選択図】図１

Description

本発明は、表示とタッチ検出のためのパネルモジュールを駆動制御する駆動制御デバイス、更にその駆動制御デバイスをパネルモジュールに搭載して成る電子機器に関し、例えばタブレットやスマートフォンなどの携帯情報端末装置における表示品質の向上のために適用して有効な技術に関する。

タブレットやスマートフォンなどの携帯情報端末の表面には表示パネルとタッチパネルが重ねて配置或いは一体的に形成されたパネルモジュールが配置され、表示パネルの画面表示に応じてタッチパネルの表面で指などによるタッチ操作が行われたとき、そのタッチ座標からその操作を判別できるようになっている。今日、静電容量方式のタッチパネルが広く利用され、アレイ状に配置された検出電極の浮遊容量値に応じた検出信号の変化や相違に基づいてタッチと非タッチを区別するようになっている。

また、液晶パネルは交差配置された走査電極と信号電極の各交点にＴＦＴと呼ばれる薄膜トランジスタが配置され、薄膜トランジスタのゲートに走査電極、薄膜トランジスタのソースに信号電極、そして薄膜トランジスタのドレインにはコモン電極との間にサブピクセルとなる液晶素子及び蓄積コンデンサが接続されて、各画素が形成される。表示制御では順次走査電極が駆動され、走査電極単位で薄膜トランジスタがオン状態にされることで、ソースとドレイン間に電流が流れ、そのときソース電極線に加えられている各々の信号電圧が液晶素子に印加されて透過状態にされる。

表示パネルとタッチパネルが重ねて配置或いは一体的に形成されていると、両者の間には容量性カップリングを生じ、タッチパネルの検出電極を駆動する駆動パルス電圧が高いとそのノイズが上記容量性カップリングを通じて表示パネルに悪影響を及ぼすことになる。

また、重ねて配置或いは一体的に形成されている表示パネルとタッチパネルの間の容量性カップリングなどによるノイズの影響は表示パネルからタッチパネルにも及ぶものである。表示フレーム（以下単にフレームとも称する）フレーム同期信号の周期内における表示パネルの表示駆動期間に対してその非表示駆動期間でタッチパネルを駆動してタッチ検出を行えば、表示パネルの駆動表示動作のノイズと、タッチパネルの検出動作のノイズを相互に影響させないようにすることができる。特に、フレーム同期信号の周期内において表示駆動期間と非表示駆動期間の関係が固定であれば、その境界部分で表示フレームに輝度差が見えてしまい、表示駆動期間と非表示駆動期間の繰り返しが多くなるほど不所望な輝度差による表示品質の劣化が著しくなる。更に表示駆動期間と非表示駆動期間の境界部分になる表示ラインでは表示素子に経年劣化を生じ、例えば液晶表示素子の場合には光の透過率が変化して表示画面に横筋が見えるようになってくる。

そこで、特許文献１では、表示フレームのフレーム同期信号の周期内における表示駆動期間の開始タイミングと非表示駆動期間の開始タイミングとを前記フレーム同期信号の単数又は複数周期毎に変更可能な表示コントローラを採用し、表示駆動期間に表示動作させ、非表示駆動期間にタッチ検出動作させようとしている。これによって、表示駆動期間と非表示駆動期間の境界部分の位置が固定されずに表示画面全体に分散されて、表示駆動期間と非表示駆動期間の繰り返しによる不所望な輝度差による表示品質の劣化を防止することができ、更に、その境界部分における経年劣化が表示画面全体に分散して局所的な劣化による表示品質の劣化も防止することができる。

特開２０１４−１４６０９３号公報

表示動作とタッチ検出動作は常に一定の間隔で行われるわけではなく、一定期間タッチ検出が無い状態が続いたときにタッチ検出頻度を下げたり所定期間タッチ検出動作を停止させたりして電力消費を低減することが行われる。これを考慮すれば、タッチ検出頻度を下げたり所定期間でタッチ検出動作を停止させたりする場合とさせない場合では表示駆動期間の開始タイミングと非表示駆動期間の開始タイミングの変更態様が大きく相違されることになる。ここで幾つか考慮しておかなければならない点がある。先ず、何れの変更態様の場合であっても、その変更タイミングはその動作基準とされる内部水平同期信号に同期して行われることである。表示駆動期間の開始タイミングや非表示駆動期間の開始タイミングは走査線のような表示ライン単位で決定されなければならないからである。次に、外部からフレーム同期信号及び水平同期信号に同期して供給される表示データをバッファメモリに書き込む速度に対して、読み出し速度はそれよりも速くなければならない。非表示駆動期間を確保するためである。タッチ検出頻度を下げたり所定期間でタッチ検出動作を停止させたりする場合、書き込みよりも速い速度で読み出されるバッファメモリのデータが空になるのを防止するために専ら表示データをバッファメモリに書き込む時間を確保するという意義を非表示駆動期間が有する。従って、タッチ検出頻度を下げたり所定期間でタッチ検出動作を停止させたりする場合とそうでない場合との間でも、表示フレーム期間毎に複数回繰り返される表示駆動期間及び非表示駆動期間の開始タイミングが一致することのないように、開始タイミングの制御を行わなければならない。

そこで本発明者は、タッチ検出頻度を下げたり所定期間でタッチ検出動作を停止させたりする場合とそうでない場合とで内部水平同期信号の周期を変えることに着目した。

本発明の目的は、タッチ検出結果に依存して表示駆動期間の開始タイミングと非表示駆動期間の開始タイミングを変更する制御を採用するとき、タッチ検出頻度を下げたりタッチ検出動作を停止させたりする場合とそうでない場合との間で、表示フレーム期間毎に複数回繰り返される表示駆動期間及び非表示駆動期間の開始タイミングを一致させないための制御を簡素化することができ、以って、表示性能が劣化する表示ラインの局所化やチラツキを生ずる表示ラインの偏在化を防止するために駆動制御デバイスが行う表示フレーム期間毎の非表示駆動期間と表示駆動期間の制御を全体的に簡素化できるようにすることにある。

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。尚、本項において括弧内に記載した図面内参照符号などは理解を容易化するための一例である。

〔１〕＜タッチ検出動作の有無に応じて表示ラインクロック信号周期を変更＞
表示素子（ＰＸＬ）のアレイとタッチ検出電極（ＥＣＲ）のアレイが配置されたパネルモジュール（ＰＮＬ）を駆動制御する駆動制御デバイス（４）は、表示駆動期間（ＤＳＰ）に前記表示素子のアレイにおける表示ラインの選択と選択される表示ラインに表示信号を与えて表示制御を行う表示制御部（８）と、非表示駆動期間（ＬＨＢ）に前記タッチ検出電極を用いたタッチ検出制御を行うタッチ制御部（６）と、を含む。前記表示制御部は、表示フレーム期間（ＦＬＭ）の両ブランク期間（ＢＣＫＰ，ＦＲＴＰ、ＢＬＮＫ）に挟まれた期間内に非表示駆動期間と表示駆動期間を交互に複数回生成し、前記非表示駆動期間にタッチ検出制御をタッチ制御部に指示すると共に前記表示駆動期間毎に表示制御を行う第１フレームモード（ＦＭｏｄｅ１）と、表示フレーム期間の両ブランク期間に挟まれた期間内に非表示駆動期間とそれに続く一つの表示駆動期間を生成し、前記非表示駆動期間にタッチ制御部にはタッチ検出制御を指示せず前記表示駆動期間に表示制御を行う第２フレームモード（ＦＭｏｄｅ２）とを制御する制御回路（２６）を含むと共に、前記表示ラインを切り替える周期に同期する表示ラインクロック信号表示ラインクロック信号（ＬＣＫ）を生成するクロックパルスジェネレータ（２８）を含む。前記制御回路は、前記第１フレームモードを連続させる場合に複数の表示フレーム毎にその表示フレーム単位で前記表示駆動期間の開始タイミングとこれに続く前記非表示駆動期間の開始タイミングを変化させる。前記クロックパルスジェネレータは、第１フレームモードにおいて第１周期（Ｔｍｇ１−１）の表示ラインクロック信号（ＬＣＫ）を出力し、第２フレームモードにおいて前記第１周期よりも長い第２周期（Ｔｍｇ１−２）の表示ラインクロック信号（ＬＣＫ）を出力する。

これによれば、第１フレームモードでは表示フレーム期間単位で表示期間の開始タイミングと非表示期間の開始タイミングが変化されるから、表示フレーム内の固定箇所に非表示による不所望な輝度差が見えたりそれによるチラツキが発生したりする現象を抑制することができる。第２フレームモードでは表示ラインクロック信号の周期を第１フレームモードの場合に比べて長くして、表示フレーム期間を途中で分割しないようにしたから、第１フレームモードのように非表示駆動期間を挟んで表示駆動期間を分割する場合に比べて、表示駆動期間と非表示駆動期間との境界位置が一致しないようにすることを容易に実現することができる。第２フレームモードでは表示駆動期間は分割されないからである。従って、表示性能が劣化する表示ラインの局所化やチラツキを生ずる表示ラインの偏在化を防止することができる。

〔２〕＜表示ラインクロック信号周期に拘わらず表示駆動信号に対する走査線選択クロック信号の変化タイミングが不変＞
項１において、前記表示制御部は、表示素子の走査線を順次選択するための走査線選択クロック信号（ＧＣＫ１〜ＧＣＫ４）をパネルモジュールに出力する走査線選択回路（２０）と、選択された走査線の表示素子に表示駆動信号（Ｓ１〜Ｓｋ）を供給する信号線駆動回路（２１）とを有する。走査線駆動回路は前記表示ラインクロック信号に同期して走査線選択クロック信号をパルス変化させ、前記信号線駆動回路は前記表示ラインクロック信号に同期して表示駆動信号を変化させる。前記走査線駆動回路は、前記表示駆動信号の出力が切り替わるタイミングから前記走査線選択クロック信号の走査線非選択のパルス変化までの第１インターバル（“Ｔｍｇ２”−“Ｔｍｇ３”、“Ｔｍｇ２−１”−“Ｔｍｇ３−１”、“Ｔｍｇ２−２”−“Ｔｍｇ３−２”）が、前記表示ラインクロック信号の周期が前記第１周期の場合と前記第２周期の場合との何れにおいても等しくなるように前記走査線選択クロック信号を出力する。

これによれば、第１フレームモードと第２フレームモードの何れにおいても、即ち、フレームモードの種別に応じて表示ラインクロック信号のクロック周期が相違しても、表示ラインクロック信号の変化に同期して切り替わる表示駆動信号による表示素子の駆動時間は第１インターバルによって一定の時間に規定されて変わりない。従って、フレームモードの種別に応じて表示ラインクロック信号のクロック周期を相違させても表示むらを生ずる虞はない。

〔３〕＜表示ラインクロック信号の基づく表示駆動信号と走査線選択クロック信号のタイミング制御＞
項２において、前記第１インターバルは第２インターバル（Ｔｍｇ２、Ｔｍｇ２−１、Ｔｍｇ２−２）に対する第３インターバル（Ｔｍｇ３，Ｔｍｇ３−１，Ｔｍｇ３−２）の差である。前記走査線駆動回路は、前記表示ラインクロック信号のパルス変化から第２インターバルが経過したタイミングで前記走査線選択クロック信号を走査線非選択のパルス変化させる。前記信号線駆動回路は前記表示ラインクロック信号のパルス変化から第３インターバスが経過したタイミングで表示駆動信号の出力を切り替える。

これによれば、表示ラインクロック信号を基準に第１インターバルを容易に制御することができる。

〔４〕＜制御回路が第１周期及び第２周期を指定＞
項２において、前記制御回路は前記クロックパルスジェネレータに前記第１周期と前記第２周期を指示し、記走査線駆動回路に前記第２インターバルを指示し、前記信号線駆動回路に前記第３インターバルを指示する。

これによれば、制御回路によるフレームモードの制御に応じて表示ラインクロック信号の周期を容易に制御することができると共に、制御回路によるフレームモードの制御に応じて表示ラインクロック信号に対する走査線選択クロック信号や表示駆動信号を変化させるタイミングを容易に制御することができる。

〔５〕＜書換え可能なレジスタ設定値に応じた指定＞
項４において、前記制御回路は、前記第１周期を指定する第１制御データ（ＤＴ（Ｔｍｇ１−１））、前記第２周期を指定する第２制御データ（ＤＴ（Ｔｍｇ１−２））、前記第２インターバルを指定する第３制御データ（ＤＴ（Ｔｍｇ２）、ＤＴ（Ｔｍｇ２−１）、ＤＴ（Ｔｍｇ２−２））、及び前記第３インターバルを指定する第４制御データ（ＤＴ（Ｔｍｇ３）、ＤＴ（Ｔｍｇ３−１）、ＤＴ（Ｔｍｇ３−２））が書換え可能に設定されるクロック制御レジスタ（２７）を有すると共に、当該クロック制御レジスタに設定された前記第１制御データ乃至前記第４制御データに基づいて、前記第１周期、前記第２周期、前記第２インターバル及び前記第３インターバルを指示する。

これによれば、第１及び第２周期と第２及び第３インターバルとをプログラマブルに設定して制御に供することができる。

〔６〕＜マイクロプロセッサによるクロック周期とインターバルの設定＞
項５において、前記タッチ制御部によるタッチ検出制御で得られた信号に基づいてタッチの有無を判別するマイクロプロセッサ（７）を更に含み、このマイクロプロセッサが、前記クロック制御レジスタに前記第１制御データ乃至第４制御データを設定する。

これによれば、マイクロプロセッサによるパワーオンリセット処理又はリセット処理にて第１乃至第４制御データを初期設定することができる。

〔７〕＜バッファメモリのエンプティーを回避可能な水平同期信号周期＞
項１において、前記表示制御部は、前記第２周期よりも長い周期の外部水平同期信号に同期して表示データが書き込まれ、前記表示ラインクロック信号に同期して表示データが読み出されるバッファメモリを（２２）有する。前記第１周期は、第１フレームモードにおいて表示フレーム期間中に表示データが書き込まれた前記バッファメモリが、表示駆動期間による断続的で書き込みよりも速い速度による読み出し動作によってエンプティー状態にならないことを保証する周期である。前記第２周期は、第２フレームモードにおいて表示フレーム期間中に表示データが書き込まれた前記バッファメモリが、表示駆動期間における連続的で書き込みよりも速い速度による読み出し動作によってエンプティー状態にならないことを保証する周期である。

これによれば、第２周期は外部水平同期信号よりも僅かに短い周期であれば足りる。

〔８〕＜表示フレーム期間毎に最初の表示期間を漸増、最後の表示期間を短縮する制御＞
項１において、前記制御回路は、前記表示フレーム期間単位で前記表示駆動期間と前記非表示駆動期間の開始タイミングを相違させる制御として、前記表示フレーム期間毎に最初の表示期間を所定期間漸増させ、最後の表示期間を前記所定期間短縮する制御を行う。

これによれば、表示フレーム期間単位で表示駆動期間と非表示駆動期間の開始タイミングを相違させる制御を簡単に実現することができる。

〔９〕＜制御データを保持する開始タイミングレジスタと制御論理＞
項１において、前記表示制御回路は、前記第１フレームモードに対応して複数の表示フレーム期間における表示フレーム期間単位での前記表示駆動期間及びこれに続く非表示駆動期間の開始タイミングを規定するための第５制御データ（ＤＴ（ＦＭｏｄｅ１＿０）〜ＤＴ（ＦＭｏｄｅ１＿ｎ））と、前記第２フレームモードに対応して前記表示フレーム期間単位での前記表示駆動期間の開始タイミングを規定するための第６制御データ（ＤＴ（ＦＭｏｄｅ２））を書換え可能に保持する開始タイミングレジスタ（３２）と、指定された表示モードに従って前記開始タイミングレジスタから前記第５制御データ又は前記第６制御データを選択し、選択した制御データに基づいて表示フレーム期間内における表示駆動期間及び非表示駆動期間の夫々に応ずる制御信号を生成する制御論理（３３，３４及び３５）と、を有する。更に、前記タッチ制御部によるタッチ検出制御で得られた信号に基づいてタッチの有無を判別するマイクロプロセッサ（７）を含み、このマイクロプロセッサが前記表示モードを指定する。

これによれば、開始タイミングレジスタに格納した第５制御データと第６制御データの内容に従って、更には指定された表示モードに応じた制御データの選択態様に従って、表示フレーム期間内における表示駆動期間及び非表示駆動期間に開始タイミングを様々に制御することができる。要するに、第１フレームモードの表示フレーム期間内における表示駆動期間及び非表示駆動期間の開始タイミングをプログラマブルに制御することができる。

〔１０〕＜マイクロプロセッサによる開始タイミングの設定＞
項９において、前記マイクロプロセッサが、前記開始タイミングレジスタに前記第５制御データ及び第６制御データを設定する。

これによれば、マイクロプロセッサによるパワーオンリセット処理又はリセット処理にて第５及び第６制御データを初期設定することができる。

〔１１〕＜表示ラインクロック数で順次表示期間と非表示期間を規定＞
項９において、前記第５制御データ及び第６制御データは、前記表示ラインクロック信号のクロックサイクル数によって前記表示駆動期間及び前記非表示駆動期間の開始タイミングを規定するデータである。

これによれば、前記表示期間及び非表示期間の開始タイミングを容易に規定することができる。

〔１２〕＜制御論理＞
項１１において、前記制御論理は、前記マイクロプロセッサによって指定され表示モードに従って表示フレーム期間毎に前記第５制御データ及び前記第６制御データの中から必要なデータを選択する第１制御論（３３）理と、前記表示フレーム期間毎に表示ラインクロック信号のサイクル数を計数しながら、前記第１制御論理で選択したデータが規定する表示フレーム期間内における表示駆動期間及び非表示駆動期間の夫々の開始タイミングにその計数値が到達すること応じて順次状態信号（ＤＳＴ）を生成する第２制御論理（３４）と、前記状態信号を受け取り、受け取った状態信号に応じて表示制御信号（ＣＮＴ１〜ＣＮＴ５）を生成する第３制御論理（３５）と、を有する。前記タッチ制御部は、前記状態信号を受け取り、受け取った状態信号に応じて前記タッチ検出動作に必要なタッチ制御信号を生成する。

これによれば、表示期間と非表示期間に対応して表示と非表示の期間を示す状態信号を生成するから、表示制御に必要な制御信号及びタッチ検出に必要な制御信号を生成する回路にその状態信号を与えて、必要な制御信号を容易に生成することができる。

〔１３〕＜マイクロプロセッサが指示する第１表示モードと第２表示モード＞
項１において、前記タッチ制御部によるタッチ検出制御で得られた信号に基づいてタッチの有無を判別するマイクロプロセッサを更に含む。記マイクロプロセッサは、リセット処理に続いて前記表示制御部に前記複数の表示フレーム期間を単位とした前記第２フレームモードをその一部の表示フレーム期間で実行し、最後の表示フレーム期間で前記第１フレームモードをその一つの表示フレーム期間で実行する第２表示モード（ＤＭｏｄｅ２）を通知し、前記第２表示モードの通知後にタッチ有りが検出されることにより前記表示制御部に前記複数の表示フレーム期間を単位とした前記第１フレームモードを連続させる第１表示モード（ＤＭｏｄｅ１）を通知し、前記第１表示モードの通知後にタッチ有りが検出されることなく所定時間が経過したとき前記表示制御部に前記第２表示モードを通知する。

これによれば、マイクロプロセッサはタッチの有無やタッチ有り検出後の時間経過に基づいて、第１フレームモードと第２フレームモードを使い分けることにより、処理の無駄を省くことができる。しかもマイクロプロセッサは表示モードの指定でそれを制御することができる。

〔１４〕＜半導体集積回路＞
項１３において、駆動制御デバイスは１個の半導体基板に半導体集積回路として形成されている。

これによれば、駆動制御デバイスの小型化と低電力化に資することができる。

〔１５〕＜タッチ検出動作の有無に応じて表示ラインクロック信号周期を変更＞
電子機器（ＳＹＳＴＭ）は、表示素子（ＰＸＬ）のアレイとタッチ検出電極（ＥＣＲ）のアレイが配置されたパネルモジュール（ＰＮＬ）と、前記パネルモジュールを駆動制御する駆動制御デバイス（４）と、前記駆動制御デバイスに表示データを供給するホスト装置（５）と、を含む。前記駆動制御デバイスは、表示駆動期間（ＤＳＰ）に前記表示素子のアレイにおける表示ラインの選択と選択される表示ラインに表示信号を与えて表示制御を行う表示制御部（８）と、非表示駆動期間（ＬＨＢ）に前記タッチ検出電極を用いたタッチ検出制御を行うタッチ制御部（６）と、前記タッチ制御部によるタッチ検出制御で得られた信号に基づいてタッチの有無を判別するマイクロプロセッサ（７）と、を含む。前記表示制御部は、表示フレーム期間（ＦＬＭ）の両ブランク期間（ＢＣＫＰ，ＦＲＮＴＰ，ＢＬＮＫ）に挟まれた期間内に非表示駆動期間と表示駆動期間を交互に複数回生成し、前記非表示駆動期間にタッチ検出制御をタッチ制御部に指示すると共に前記表示駆動期間毎に表示制御を行う第１フレームモード（ＦＭｏｄｅ１）と、表示フレーム期間の両ブランク期間に挟まれた期間内に非表示駆動期間とそれに続く一つの表示駆動期間を生成し、前記非表示駆動期間にタッチ制御部にはタッチ検出制御を指示せず前記表示駆動期間に表示制御を行う第２フレームモード（ＦＭｏｄｅ２）とを制御する制御回路（２６）と、前記表示ラインを切り替える周期に同期する表示ラインクロック信号を生成するクロックパルスジェネレータ（２８）とを含む。前記制御回路は、前記第１フレームモードを連続させる場合に複数の表示フレーム毎にその表示フレーム単位で前記表示駆動期間の開始タイミングとこれに続く前記非表示駆動期間の開始タイミングを変化させる。前記クロックパルスジェネレータは、第１フレームモードにおいて第１周期（Ｔｍｇ１−１）の表示ラインクロック信号（ＬＣＫ）を出力し、第２フレームモードにおいて前記第１周期よりも長い第２周期（Ｔｍｇ１−２）の表示ラインクロック信号（ＬＣＫ）を出力する。

これによれば、第１フレームモードでは表示フレーム期間単位で表示期間の開始タイミングと非表示期間の開始タイミングが変化されるから、表示フレーム内の固定箇所に非表示による不所望な輝度差が見えたりそれによるチラツキが発生したりする現象を抑制することができる。第２フレームモードでは表示ラインクロック信号の周期を第１フレームモードの場合に比べて長くして、表示フレーム期間を途中で分割しないようにしたから、第１フレームモードのように非表示駆動期間を挟んで表示駆動期間を分割する場合に比べて、表示駆動期間と非表示駆動期間との境界位置が一致しないようにすることを容易に実現することができる。第２フレームモードでは表示駆動期間は分割されないからである。従って、表示性能が劣化する表示ラインの局所化やチラツキを生ずる表示ラインの偏在化を防止することができる。

〔１６〕＜表示ラインクロック信号周期に拘わらず表示駆動信号に対する走査線選択クロック信号の変化タイミングが不変＞
項１５において、前記表示制御部は、表示素子の走査線を順次選択するための走査線選択クロック信号（ＧＣＫ１〜ＧＣＫ４）をパネルモジュールに出力する走査線選択回路（２０）と、選択された走査線の表示素子に表示駆動信号を供給する信号線駆動回路（２１）とを有する。走査線駆動回路は前記表示ラインクロック信号に同期して走査線選択クロック信号をパルス変化させ、前記信号線駆動回路は前記表示ラインクロック信号に同期して表示駆動信号を変化させる。記走査線駆動回路は、前記表示駆動信号の出力が切り替わるタイミングから前記走査線選択クロック信号の走査線非選択のパルス変化までの第１インターバル（“Ｔｍｇ２”−“Ｔｍｇ３”、“Ｔｍｇ２−１”−“Ｔｍｇ３−１”、“Ｔｍｇ２−２”−“Ｔｍｇ３−２”）との夫々が、前記表示ラインクロック信号の周期が前記第１周期の場合と前記第２周期の場合との何れにおいても等しくなるように前記走査線選択クロック信号を出力する。

これによれば、第１フレームモードと第２フレームモードの何れにおいても、即ち、フレームモードの種別に応じて表示ラインクロック信号のクロック周期が相違しても、表示ラインクロック信号の変化に同期して切り替わる表示駆動信号による表示素子の駆動時間は第１インターバルによって一定の時間に規定されて変わりない。従って、フレームモードの種別に応じて表示ラインクロック信号のクロック周期を相違させても表示むらを生ずる虞はない。

〔１７〕＜表示ラインクロック信号の基づく表示駆動信号と走査線選択クロック信号のタイミング制御＞
項１６において、前記第１インターバルは第２インターバル（Ｔｍｇ２、Ｔｍｇ２−１、Ｔｍｇ２−２）に対する第３インターバル（Ｔｍｇ３，Ｔｍｇ３−１，Ｔｍｇ３−２）の差である。前記走査線駆動回路は、前記表示ラインクロック信号のパルス変化から第２インターバルが経過したタイミングで前記走査線選択クロック信号を走査線非選択のパルス変化させる。前記信号線駆動回路は前記表示ラインクロック信号のパルス変化から第３インターバスが経過したタイミングで表示駆動信号の出力を切り替える。

これによれば、表示ラインクロック信号を基準に第１インターバルを容易に制御することができる。

〔１８〕＜バッファメモリのエンプティーを回避可能な水平同期信号周期＞
項１７において、前記表示制御部は、前記第２周期よりも長い周期の外部水平同期信号に同期して表示データが書き込まれ、前記表示ラインクロック信号に同期して表示データが読み出されるバッファメモリを（２２）有する。前記第１周期は、第１フレームモードにおいて表示フレーム期間中に表示データが書き込まれた前記バッファメモリが、表示駆動期間による断続的で書き込みよりも速い速度による読み出し動作によってエンプティー状態にならないことを保証する周期である。前記第２周期は、第２フレームモードにおいて表示フレーム期間中に表示データが書き込まれた前記バッファメモリが、表示駆動期間における連続的で書き込みよりも速い速度による読み出し動作によってエンプティー状態にならないことを保証する周期である。

これによれば、第２周期は外部水平同期信号よりも僅かに短い周期であれば足りる。

〔１９〕＜書換え可能なレジスタ設定値に応じた指定＞
項１８において、電子機器は、前記第１周期を指定する第１制御データ（ＤＴ（Ｔｍｇ１−１））、前記第２周期を指定する第２制御データ（ＤＴ（Ｔｍｇ１−２））、前記第２インターバルを指定する第３制御データ（ＤＴ（Ｔｍｇ２）、ＤＴ（Ｔｍｇ２−１）、ＤＴ（Ｔｍｇ２−２））、及び前記第３インターバルを指定する第４制御データ（ＤＴ（Ｔｍｇ３）、ＤＴ（Ｔｍｇ３−１）、ＤＴ（Ｔｍｇ３−２））が書換え可能に記憶される不揮発性記憶装置（９）を更に有する。前記制御回路は、前記不揮発性記憶装置から転送された前記第１制御データ乃至前記第４制御データが書換え可能に設定されるクロック制御レジスタ（２７）を有すると共に、当該クロック制御レジスタに設定された前記第１制御データ乃至前記第４制御データに基づいて、前記第１周期、前記第２周期、前記第２インターバル及び前記第３インターバルを指示する。

これによれば、書換え可能なレジスタ設定値に応じて第１周期、第２周期、第２インターバル及び第３インターバルを設定することができる。

〔２０〕＜不揮発性記憶装置からクロック制御レジスタへの制御データの初期設定＞
項１９において、前記マイクロプロセッサが、前記不揮発性記憶装置から前記クロック制御レジスタに前記第１制御データ乃至第４制御データを設定する。

これによれば、パワーオンリセット処理などを通じてクロック制御レジスタに前記第１制御データ乃至第４制御データを初期設定することができる。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。

すなわち、タッチ検出結果に依存して表示駆動期間の開始タイミングと非表示駆動期間の開始タイミングを変更する制御を採用するとき、タッチ検出頻度を下げたりタッチ検出動作を停止させたりする場合とそうでない場合との間で、表示フレーム期間毎に複数回繰り返される表示駆動期間及び非表示駆動期間の開始タイミングを一致させないための制御を簡素化することができ、以って、表示性能が劣化する表示ラインの局所化やチラツキを生ずる表示ラインの偏在化を防止するために駆動制御デバイスが行う表示フレーム期間毎の非表示駆動期間と表示駆動期間の制御を全体的に簡素化することができる。

図１は表示コントローラ内の表示制御回路の一例を示すブロック図である。 図２は駆動制御デバイスを用いた電子機器の一例を示すブロック図である。 図３は所謂インセル形態のパネルモジュールを概略的に示した回路図である。 図４は第１フレームモードと第２フレームモードの夫々における表示駆動期間と非表示駆動期間をフレーム表示期間内に示した説明図である。 図５は第１フレームモード（ＦＭｏｄｅ１）の制御データによる表示駆動期間と非表示駆動期間を例示する説明図である。 図６は第２フレームモード（ＦＭｏｄｅ２）の制御データによる表示駆動期間と非表示駆動期間を例示する説明図である。 図７は第１表示モード（ＤＭｏｄｅ１）と第２表示モード（ＤＭｏｄｅ２）による駆動制御デバイスの全体的な動作フローを例示する説明図である。 図８は第２表示モードによる詳細な動作フローを例示する説明図である。 図９は第１表示モードによる詳細な動作フローを例示する説明図である。 図１０はマイクロプロセッサによる第１表示モード又は第２表示モードの選択動作を示す制御フローチャートである。 図１１は第１表示モードにおける第２制御論理による状態信号の生成論理を例示する説明図である。 図１２は第２表示モードにおける第２制御論理による状態信号の生成論理を例示する説明図である。 図１３は外部水平同期信号ＨＳＹＮＣに同期してＦＩＦＯメモリに逐次表示データを書き込む動作を時間の経過に従って例示した説明図である。 図１４は第１フレームモードにおいてＦＩＦＯメモリの読み出しを書き込みよりも速い速度で断続的に行う動作を時間の経過に従って例示した動作説明図である。 図１５は第２フレームモードにおいてＦＩＦＯメモリの読み出しを書き込みよりも速い速度で連続的に行う動作を時間の経過に従って例示した動作説明図である。 図１６は第１フレームモードにおいて第１周期Ｔｍｇ１−１の表示ラインクロック信号ＬＣＫに対する走査線選択クロック信号ＧＣＫ４の第２インターバルＴｍｇ２と表示駆動信号Ｓｉの出力切り替えの第３インターバルＴｍｇ３を例示するタイミングチャートである。 図１７は第２フレームモードにおいて第２周期Ｔｍｇ１−２の表示ラインクロック信号ＬＣＫに対する走査線選択クロック信号ＧＣＫ４の第２インターバルＴｍｇ２と表示駆動信号Ｓｉの出力切り替えの第３インターバルＴｍｇ３を例示するタイミングチャートである。 図１８は第１乃至第４制御データをクロック制御レジスタ２７に設定する第１の方法を示すブロック図である。 図１９は第１乃至第４制御データをクロック制御レジスタ２７に設定する第２の方法を示すブロック図である。 図２０は第１乃至第４制御データをクロック制御レジスタ２７に設定する第３の方法を示すブロック図である。 図２１は第１表示モードによる別の動作フローを例示する説明図である。 図２２は第１フレームモードにおいて第１周期Ｔｍｇ１−１の表示ラインクロック信号ＬＣＫに対する走査線選択クロック信号ＧＣＫ４の第２インターバルＴｍｇ２−１と表示駆動信号Ｓｉの出力切り替えの第３インターバルＴｍｇ３−１を別の例として示すタイミングチャートである。 図２３は第２フレームモードにおいて第２周期Ｔｍｇ１−２の表示ラインクロック信号ＬＣＫに対する走査線選択クロック信号ＧＣＫ４の第２インターバルＴｍｇ２−２と表示駆動信号Ｓｉの出力切り替えの第３インターバルＴｍｇ３−２を別の例として示すタイミングチャートである。

図２には電子装置の一例であるタブレットやスマートフォンなどの携帯情報端末装置などに適用された駆動制御デバイス４が例示される。携帯情報端末装置ＳＹＳＴＭは、筐体の表面にドットマトリクス型の液晶表示パネル等の表示パネル（ＬＣＤ）２と、相互容量或いは自己容量方式によるタッチ検出を可能にするタッチパネル（ＴＰ）３とを有するパネルモジュール（ＰＮＬ）が配置される。

パネルモジュールＰＮＬは、例えば図３に例示されるように複数個の表示素子ＰＸＬがマトリクス状に配置された表示パネル２と、検出容量Ｃｔｐを構成するタッチ検出電極ＥＣＲが前記表示素子ＰＸＬよりも低い密度でマトリクス状に配置されたタッチパネル３とが一体的に組み込まれた、所謂インセル形態で構成される。インセル形態の構造は、例えばガラス基板上に表示素子ＰＸＬを構成するＴＦＴ及び画素電極をマトリクス状に配置したＴＦＴアレイ基板を有し、その上に、液晶層、画素電極に対するコモン電極層、カラーフィルタ、検出容量を構成するタッチ検出電極、並びに表面ガラスなどが積層されて構成される。図３では便宜上、表示パネル１０とタッチパネル１１を左右に分離して図示しているが、実際には両者は重ねられている。

図３に従えば、表示パネル２は、特に制限されないが、交差配置されたゲート線としての走査電極Ｇ１〜Ｇ１０００と信号電極Ｓ１〜Ｓｋ（ｋは正の整数）の各交点にＴＦＴと呼ばれる薄膜トランジスタＴｒが配置され、薄膜トランジスタＴｒのゲートに対応する走査電極Ｇ１〜Ｇ１０００、薄膜トランジスタＴｒのソースに対応する信号電極Ｓ１〜Ｓｋが設けられ、そして薄膜トランジスタＴｒのドレインにはコモン電極ＶＣＯＭとの間にサブピクセルとなる液晶素子及び蓄積コンデンサ（図では液晶素子及び蓄積コンデンサを１個のコンデンサＣｐｘで代表する）が形成されて、各表示素子ＰＸＬが形成される。走査電極Ｇ１〜Ｇ１０００の夫々に沿った画素のラインを走査ライン又は表示ラインと称する。表示制御では順次走査電極Ｇ１〜Ｇ１０００が駆動され、走査電極単位で薄膜トランジスタＴｒがオン状態にされることで、ソースとドレイン間に電流が流れ、そのとき、信号電極Ｓ１〜Ｓｋを介してソースに加えられている各々の信号電圧（階調信号）が液晶素子Ｃｐｘに印加されることによって液晶の状態が制御される。パネルモジュールＰＮＬは走査電極Ｇ１〜Ｇ１０００を順次駆動する走査回路１を備えている。

図３において、タッチパネル３は、特に制限されないが、静電容量式の内の自己容量方式に対応するものであり、タッチ検出電極ＥＣＲがマトリクス状に配置されている。タッチ検出電極ＥＣＲは個別にタッチ検出信号線ＴＲＸ１〜ＴＲＸ２０に接続され、夫々のタッチ検出電極ＥＣＲの対極は浮遊容量を形成して回路のグランド端子ＧＮＤに共通接続される。特に制限されないが、図３では５０本の表示ライン単位でコモン電極ＶＣＯＭを２０分割し、分割されたコモン電極ＶＣＯＭの夫々は対応するタッチ検出信号線ＴＲＸ１〜ＴＲＸ２０と共通化されていて、パネルモジュールＰＮＬの薄型化を図っている。例えば、タッチ検出信号線ＴＲＸ１〜ＴＲＸ２０を介してタッチ検出電極ＥＣＲの浮遊容量を充電する。そばに指があれば浮遊容量が増える。充電した電荷をタッチ検出回路の参照容量との間で電荷再配分し、再配分された電荷のディスチャージ時間の長短によってタッチの有無を検出可能になる。表示パネル２に重ねられたタッチパネル３を用いることによって、表示パネル２の画面表示に応じてタッチパネル３でタッチ操作が行われたとき、そのタッチ操作によるタッチ座標からその操作が判別可能になる。

図２において駆動制御デバイス４は、表示パネル２の表示制御を行う表示制御部としての表示コントローラ（ＬＣＤＤ）８、タッチパネル３のタッチ検出制御を行うタッチ制御部としてのタッチコントローラ（ＴＰＣ）６、及び演算制御を行う演算制御部としてのマイクロプロセッサ（ＭＰＵ）７を有する。表示コントローラ８及びマイクロプロセッサ７はホスト装置（ＨＳＴ）５とインタフェースされる。ホスト装置５は例えばホストコンピュータを中心に移動体通信や近接通信などの通信回路や種々の周辺デバイスによって構成される。この駆動制御デバイス４は、特に制限さされないが、公知のＣＭＯＳ集積回路製造技術によって単結晶シリコンのような１個の半導体基板に形成されて、シングルチップの半導体集積回路として実現される。或いはマルチチップの半導体モジュール製品等として実現されてもよい。

タッチパネルコントローラ６は、例えば、タッチ検出信号線ＴＲＸ１〜ＴＲＸ２０を順次選択してそのタッチ検出電極ＥＣＲの浮遊容量を充電する検出電圧出力回路（ＴｘＤ）１０、選択されたタッチ検出信号線からタッチ検出電極ＥＣＲの充電電荷を入力して参照容量との間で電荷再配分を行い、再配分された電荷のディスチャージ時間を検出する検出回路（ＲｘＤ）１１、その検出時間のデータを一時的に格納するＲＡＭ１３、及びタッチ制御回路（ＴＣＮＴ）１４を有する。タッチ制御回路１４は、検出電圧出力回路１０によるタッチ検出信号線ＴＲＸ１〜ＴＲＸ２０の選択及び検出電圧の出力タイミングを制御すると共に、これに同期して検出回路１１の動作タイミングとＲＡＭ１３の書き込み動作を制御する。タッチパネル３全面のタッチ検出電極ＥＣＲに対するディスチャージ時間の検出データがＲＡＭ１３に蓄積されると、タッチ制御回路１４はその検出データをマイクロプロセッサ７に渡す。マイクロプロセッサ７はその検出データに基づいてタッチの有無を判別してタッチパネル２のタッチ位置の位置座標を演算し、その結果をホスト装置５に与える。タッチ制御回路１４による検出電圧出力回路１０及び検出回路１１を用いるタッチ検出動作は、表示コントローラ８が出力する状態信号ＤＳＴが非表示駆動期間にタッチ検出動作を許可しているときタッチ制御回路１４が可能にする。

マイクロプロセッサ７は、特に制限されないが、書換え可能な不揮発性メモリ（ＰＲＯＭ）１６に格納されているプログラムを中央処理装置（ＣＰＵ）１８が順次実行してデータ処理を行う。ＲＡＭ１７はＣＰＵ１８のワーク領域とされ、ＣＰＵ１８の周辺回路として代表的に示されたタイマカウンタ（ＴＭＲ）１５などを有する。

図２において表示コントローラ８は、例えば、走査線選択回路（ＳＣＮＤ）２０、信号線駆動回路（ＳＩＧＤ）２１、先入れ先出し形式でアクセスされるＦＩＦＯメモリ（ＦＩＦＯＭＲＹ）２２、ラインラッチ回路（ＬＴＣＨ）２３、電源回路（ＰＷＲ）２４、ホストインタフェース回路（ＳＹＳＩＦ）２５、及び表示コントローラ８の全体的な制御を行う制御回路としての表示制御回路（ＬＣＮＴ）２６を有し、内部同期信号に同期して表示パネル２の表示制御とタッチコントローラ６に対するタッチ検出動作の指示を行う。

内部同期信号として図２には基準クロック信号ＳＣＫ、表示ラインクロック信号ＬＣＫ、内部フレーム同期信号ＩＶＳＹＮＣ及び内部水平同期信号ＩＨＳＹＮＣが例示される。ホストインタフェース回路２５はホスト装置５からフレーム同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣに同期して表示データを入力するが、そのフレーム同期信号の周期に同期して内部フレーム同期信号ＩＶＳＹＮＣを出力し、また、クロックパルスジェネレータ２８の発振クロック信号である基準クロック信号ＳＣＫとこれを分周した表示ラインクロック信号ＣＫを出力する。クロックパルスジェネレータ２８は駆動制御デバイス４のパワーオンリセットによって常時発振動作され、それに伴って基準クロック信号ＳＣＫ及び表示ラインクロック信号ＣＫも常時クロック変化される。内部フレーム同期信号ＩＶＳＹＮＣは表示コントローラ８の内部動作において表示フレーム周期を規定する。内部フレーム同期信号ＩＶＳＹＮＣは表示フレーム期間に応ずる周期を持ち、特に制限されないが、６０Ｈｚの周波数を有し、１サイクルが１６ｍｓｅｃとされる。基準クロック信号ＳＣＫの周波数は一定にされる。表示ラインクロック信号ＣＫは、表示ラインを切り替える周期に同期するクロック信号であって表示動作の基準クロック信号として位置付けられる。表示ラインクロック信号ＬＣＫはデバイス４の外部から供給される水平同期信号ＨＳＹＮＣの周波数よりも高い周波数を有し、詳細は後述するが、その周波数は可変可能、即ち、基準クロック信号ＳＣＫに対する分周比は可変にされる。内部水平同期信号ＩＨＳＹＮＣは表示制御回路２６がその他の制御信号と共に出力し、実際に表示ラインを駆動する期間において表示ラインを切り替える周期に同期して変化されるクロック信号であって、表示ラインクロック信号ＣＫと同じ周波数を有する。

ホストインタフェース回路２５はホスト装置５から表示コマンド及び表示データを受け取る。受け取った表示データは、表示データの供給レートと表示動作速度の相違を吸収するために逐次ＦＩＦＯメモリ２２に蓄積され、表示タイミングに間に合うように逐次読み出されてラインラッチ回路２３に転送される。信号線駆動回路２１はラインラッチ回路２３にラッチされた表示データに従って表示パネル２の複数の信号電極に階調電圧を並列的に出力する。ここではＦＩＦＯメモリ２２は１フレーム分の表示データを蓄積できる記憶容量を有していない。ＦＩＦＯメモリ２２に対する表示データの書き込みはフレーム同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣに同期して行われ、読み出しは表示ラインクロック信号ＬＣＫに同期して行われる。

走査線選択回路２０は、表示素子の走査線すなわち走査電極Ｇ１〜Ｇ１０００を順次選択するために例えば走査線選択クロック信号ＧＣＫ１〜ＧＣＫ４及びシフトデータＤｓｆｔなどをパネルモジュールＰＮＬの走査回路１に出力する。走査回路１は、特に制限されないが、走査線選択クロック信号ＧＣＫ１〜ＧＣＫ４の変化に従ってシフトデータＤｓｆｔを初段から終段に向ってシフトさせるシフトレジスタを有する。シフトレジスタは走査電極Ｇ１〜Ｇ１０００の数に応じた１０００段のラッチ段を備え、各ラッチ段はマスタ・スレーブラッチ回路で構成され、各マスタ・スレーブラッチ回路は走査線選択クロック信号ＧＣＫ１〜ＧＣＫ４を入力してマスタ・スレーブラッチ動作を行い、走査線選択クロック信号ＧＣＫ４の変化に同期して当該ラッチ段の出力を確定する。即ち、各ラッチ段は走査線選択クロック信号ＧＣＫ４の変化に同期して所定期間ラッチデータを次段に送る。各ラッチ段の出力はゲートドライバに入力され、ゲートドライバはシフトデータＤｓｆｔに応ずる出力で対応する走査電極を選択レベルに駆動する。これによって走査電極単位で薄膜トランジスタがオン状態にされ、そのとき、水平走査期間毎にラインラッチ回路２３にラッチされている表示データに基づいて信号線駆動回路２１が信号電極Ｓ１〜Ｓｋを介して表示素子に信号電圧を印加する。従って、フレーム周期単位で走査電極の走査駆動に同期して表示ライン単位で表示素子が表示駆動される。信号線駆動回路２１が出力する信号電圧（階調電圧）などは電源回路２４で生成される。

表示制御回路２６はホスト装置５から与えられる表示コマンドやレジスタ２７、２８に設定された制御データなどに基づいて上述の表示制御や、タッチコントローラ６への指示など、表示コントローラ８の全体的な制御を行う。ＣＮＴ１は走査線選択回路２０に対する制御信号、ＣＮＴ２は信号線駆動回路２１に対する駆動制御信号、ＣＮＴ３はラインラッチ回路２３に対するラッチ制御信号、ＣＮＴ４はＦＩＦＯメモリ２２に対するアクセス制御信号、ＣＮＴ５はホストインタフェース回路２５に対する入出力制御信号及びクロックパルスジェネレータ２８に対する周波数制御信号である。

<<第１フレームモードと第２フレームモード>>
表示制御回路２６は更に、図４に例示されるように、表示フレーム期間ＦＬＭの最初と最後の両方のブランク期間、例えば、先頭のバックポーチＢＣＫＰと、末尾のフロントポーチＦＲＴＰ及びブランクＢＬＮＫとに挟まれた期間内に非表示駆動期間ＬＨＢと表示駆動期間ＤＩＳＰを生成する。表示フレーム期間ＦＬＭとは内部フレーム同期信号ＩＶＳＹＮＣの１サイクルの期間を意味する。非表示駆動期間ＬＨＢと表示駆動期間ＤＩＳＰの生成態様は、第１フレームモードＦＭｏｄｅ１と第２フレームモードＦＭｏｄｅ２の２態様とされる。第１フレームモードＦＭｏｄｅ１は、表示フレーム期間ＦＬＭの先頭と末尾の両ブランク期間に挟まれた期間内に非表示駆動期間ＬＨＢと表示駆動期間ＤＩＳＰを交互に複数回生成し、前記非表示駆動期間にタッチ検出制御をタッチ制御部に指示すると共に前記表示駆動期間毎に表示制御を行う動作モードである。図からも明らかなように第１フレームモードＦＭｏｄｅ１では表示フレーム期間ＦＬＭにおいて複数の非表示駆動期間ＬＨＢに割り当てられるので、第２フレームモードの場合に比べて内部水平同期信号ＩＨＳＹＮＣ及び表示ラインクロック信号ＬＣＫの周波数は外部水平同期信号ＨＳＹＮＣの周波数よりも比較的高くされる。従って、外部水平同期信号ＨＳＹＮＣに同期してＦＩＦＯメモリ２２に表示データを書き込む場合（図１３参照）、第１フレームモードＦＭｏｄｅ１においてＦＩＦＯメモリ２２の読み出しは書き込みよりもその分だけ速い速度で行わなければならない（図１４参照）。

第２フレームモードＦＭｏｄｅ２は、表示フレーム期間ＦＬＭの先頭と末尾の両ブランク期間に挟まれた期間内に非表示駆動期間ＬＨＢとそれに続く一つの表示駆動期間ＤＩＳＰを生成し、前記非表示駆動期間にタッチ制御部にはタッチ検出制御を指示せず前記表示駆動期間に表示制御を行う動作モードである。第２フレームモードＦＭｏｄｅ２では表示フレーム期間ＦＬＭにおいて非表示駆動期間ＬＨＢは僅かな期間であるから、内部水平同期信号ＩＨＳＹＮＣ及び表示ラインクロック信号ＬＣＫの周波数は外部水平同期信号ＨＳＹＮＣの周波数よりも僅かに高ければよい。従って、外部水平同期信号ＨＳＹＮＣに同期してＦＩＦＯメモリ２２に表示データを書き込む場合（図１３参照）、第２フレームモードＦＭｏｄｅ２においてＦＩＦＯメモリ２２の読み出しは書き込みに比べて僅かに速い速度で行えばよい（図１５参照）。

<<フレームモードに応じて表示ラインクロック信号ＬＣＫの周波数が相違>>
表示制御回路２６がフレームモードに応じて表示ラインクロック信号ＬＣＫの周波数を制御する。即ち、表示制御回路２６は第１フレームモードＦＭｏｄｅ１においてクロックパルスジェネレータ２８に第１周期Ｔｍｇ１−１（図１６参照）の表示ラインクロック信号ＬＣＫを出力させ、第２フレームモードにおいて第１周期Ｔｍｇ１−１よりも長い第２周期Ｔｍｇ１−２（図１７参照）の表示ラインクロック信号ＬＣＫを出力させる。内部水平同期信号ＩＨＳＹＮＣ及び表示ラインクロック信号ＬＣＫの周波数制御は、特に制限されないが、基準クロック信号ＳＣＫに対する分周比を制御することによって実現することができる。

前述した通り、走査線駆動回路２０は表示ラインクロック信号ＬＣＫに同期して走査線選択クロック信号ＧＣＫ１〜ＧＣＫ４をパルス変化させ、信号線駆動回路２１は前記表示ラインクロック信号ＬＣＫに同期して表示駆動信号をＳ１〜Ｓｋ変化させる。即ち、信号電極Ｓ１〜Ｓｋへの信号電圧の出力タイミング、そして、走査線選択クロック信号ＧＣＫ１〜ＧＣＫ４の変化タイミングの夫々は表示ラインクロック信号ＬＣＫのクロック変化に同期される。このとき、図１６に例示されるように表示ラインクロック信号ＬＣＫの周期が前記第１周期Ｔｍｇ１−１の場合と図１７に例示されるように第２周期Ｔｍｇ１−２の場合との何れにおいても、走査線駆動回路２０は、表示駆動信号Ｓ１〜Ｓｋの出力が切り替わるタイミングから走査線選択クロック信号ＧＣＫ４の走査線非選択のパルス変化までの第１インターバル（Ｔｍｇ２−Ｔｍｇ３）が等しくなるように前記走査線選択クロック信号ＧＣＫ４を生成する。具体的には、図１６及び図１７に例示されるように、前記第１インターバルは第２インターバルＴｍｇ２に対する第３インターバルＴｍｇ３の差として規定する。即ち、走査線駆動回路２０には、表示ラインクロック信号ＬＣＫのパルス変化から第２インターバルＴｍｇ２が経過したタイミングで前記走査線選択クロック信号ＧＣＫ４を走査線非選択のパルス変化（立下り変化）させる。信号線駆動回路２１には表示ラインクロック信号ＬＣＫのパルス変化から第３インターバルＴｍｇ３が経過したタイミングで表示駆動信号の出力を切り替える。第２インターバルＴｍｇ２と第３インターバルＴｍｇ３は、表示ラインクロック信号ＬＣＫの立ち上がりパルス変化から基準クロック信号ＳＣＫの変化回数を計数開始してその計数値が所定値に達するまでの時間として制御することが可能である。

第１フレームモードと第２フレームモードの何れにおいても、即ち、フレームモードの種別に応じて表示ラインクロック信号ＬＣＫのクロック周期が相違しても、表示ラインクロック信号の変化に同期して切り替わる表示駆動信号による表示素子の駆動時間は第１インターバルによって一定の時間に規定されて変わりない。仮に表示素子の駆動時間がフレームモードに応じて変化すれば、同じ信号電圧であっても表示素子に蓄積される電荷の充電領が相違することになり、色むらなどの表示むらを生ずることになる。従って、フレームモードの種別に応じて表示ラインクロック信号のクロック周期を相違させても表示むらを生ずる虞はない。

<<第１フレームモードにおいて表示期間の開始タイミングが表示フレーム間で相違>>
第１フレームモードＦＭｏｄｅ１において、表示駆動期間ＤＩＳＰの開始タイミングとこれに続く非表示駆動期間ＬＨＢの開始タイミングは複数の表示フレーム期間毎に表示フレーム期間単位で変化される。第２フレームモードＦＭｏｄｅ２では表示フレーム期間ＦＬＭ内において表示駆動期間ＤＩＳＰは非表示駆動期間ＬＨＢによって分断されないか表示フレーム期間ＦＬＭ内における非表示駆動期間ＬＨＢと表示駆動期間ＤＩＳＰの開始タイミングは表示フレーム期間毎に変化されない。

図５には第１フレームモードＦＭｏｄｅ１において複数（ｎ個）の表示フレーム期間毎にその表示フレーム期間単位で表示駆動期間ＤＩＳＰの開始タイミングと非表示駆動期間ＬＨＢの開始タイミングを変化させる態様が例示される。ＦＭｏｄｅ１＿０は最初の表示フレーム期間における非表示駆動期間ＬＨＢと表示駆動期間ＤＩＳＰの配列の区切りを表示ラインクロックＬＣＫのクロック数Ｔｌｉｎｅで表すことによって夫々の開始タイミングの違いを示している。表示駆動期間ＤＩＳＰと非表示駆動期間ＬＨＢに付されたサフィックスは当該期間の配列順序を意味し、Ｄｉｓｐｌａｙは表示動作を行うことを意味し、Ｔｏｕｃｈはタッチ検出動作を行うことを意味する。ここでは表示駆動期間ＤＩＳＰのクロック数Ｔｌｉｎｅは殆どが１００でありその期間で表示動作が行われ、非表示駆動期間ＬＨＢのクロック数Ｔｌｉｎｅは５０でありその期間でタッチ検出動作が行われる。次の表示フレーム期間についてはＦＭｏｄｅ１＿１で示されている。ＦＭｏｄｅ１＿０との違いは最初の表示駆動期間ＤＩＳＰ−１のクロック数Ｔｌｉｎｅが１００＋ｉに増え、最後の表示駆動期間ＤＩＳＰ−１０のクロック数Ｔｌｉｎｅが１００−ｉに減っていることである。ｎ＋１番目の最後の表示フレーム期間についてはＦＭｏｄｅ１＿ｎで示されている。ＦＭｏｄｅ１＿０との違いは最初の表示駆動期間ＤＩＳＰ−１のクロック数Ｔｌｉｎｅが１００＋Ｎに増え（Ｎ＝ｉ×ｎ）、最後の表示駆動期間ＤＩＳＰ−１０のクロック数Ｔｌｉｎｅが１００−Ｎに減っていることである。このように、第１フレームモードＦＭｏｄｅ１における表示フレーム期間毎の動作形態ＦＭｏｄｅ１＿０〜ＦＭｏｄｅ１＿ｎでは表示駆動期間ＤＩＳＰと非表示駆動期間ＬＨＢの開始タイミングがクロック数ｉ（Ｔｌｉｎｅ）づつずらされ、各形態において表示駆動期間ＤＩＳＰが１０回で非表示駆動期間ＬＨＢが９回になり各動作形態の最後のタイミングは一定の１５００Ｔｌｉｎｅに保たれている。第１フレームモードＦＭｏｄｅ１における動作形態ＦＭｏｄｅ１＿０〜ＦＭｏｄｅ１＿ｎの夫々の動作形態では、特に制限されないが、タッチパネル３を１回全面スキャンするように非表示駆動期間ＬＨＢを用いたタッチ検出動作が行われる。従って、表示フレーム期間の１６ｍｓｅｃ毎にタッチパネルの全面スキャン検出動作に基づくタッチ座標演算などのタッチ判別を行うことができる。尚、文字ｉ，ｎは夫々適宜の整数を意味し、ｉ×ｎは一つの表示駆動期間ＤＩＳＰの表示ライン数よりも小さいことが望ましい。

図６には第２フレームモードＦＭｏｄｅ２における表示フレーム期間ＦＬＭでの表示駆動期間ＤＩＳＰと非表示駆動期間ＬＨＢの配置が例示される。図５と同様に表示駆動期間ＤＩＳＰと非表示駆動期間ＬＨＢの区切りを表示ラインクロックＬＣＫのクロック数Ｔｌｉｎｅで表している。Ｄｉｓｐｌａｙは表示動作を行うことを意味し、Ｎｏｎｅはタッチ検出動作の抑止を意味する。ここでは表示駆動期間ＤＩＳＰのクロック数Ｔｌｉｎｅは１４５０でありこの期間では表示動作が行われ、非表示駆動期間ＬＨＢのクロック数Ｔｌｉｎｅは５０でありこの期間ではタッチ検出動作は行われない。

図５から明らかなように第１フレームモードＦＭｏｄｅ１では複数の表示フレーム期間ＦＬＭの夫々において表示駆動期間ＤＩＳＰと非表示駆動期間ＬＨＢとの境界位置が変化するので表示画面にチラツキが防止される。第２フレームモードＦＭｏｄｅ２は一つの表示駆動期間ＤＩＳＰを有し、この表示駆動期間ＤＩＳＰは途中で非表示駆動期間によって分断さていないから、その表示期間ではそもそも表示画面にちらつきを生じない。そして、複数の表示フレーム間で逐次変化される第１フレームモードＦＭｏｄｅ１の表示駆動期間の開始タイミングに第２フレームモードＦＭｏｄｅ２の表示駆動期間の開始タイミングが一致しないように考慮する制御を一切必要としないので、フレームモードの制御が全体として簡素化される。

<<第１表示モードと第２表示モード>>
図５及び図６の説明から明らかなように第１フレームモードＦＭｏｄｅ１では表示駆動期間ＤＩＳＰに表示動作を行い、非表示駆動期間ＬＨＢにタッチ検出動作を行う。これに対して、第２フレームモードＦＭｏｄｅ２では表示駆動期間ＤＩＳＰに表示動作を行うが、非表示駆動期間ＬＨＢではタッチ検出動作を行わない。従って、タッチ検出頻度が低い場合に低消費電力のために第２フレームモードだけを用いたのでは第１フレームモードＦＭｏｄｅ１に戻るために新たなタッチの有無を判別することができないので、その場合には複数回のフレーム期間に１回の割合で第１フレームモードに第２フレームモードを混在させることが必要になる。そこで、マイクロプロセッサ７は、タッチコントローラ６によるタッチ検出結果に基づいて表示制御回路２６に第１フレームモードＦＭｏｄｅ１の制御データと第２フレームモードＦＭｏｄｅ２の制御データとの用い方を変更するようになっている。第１フレームモードＦＭｏｄｅ１の制御データと第２フレームモードＦＭｏｄｅ２の制御データとの用い方の態様は、特に制限されないが、第１表示モードＤＭｍｏｄｅ１と第２表示モードＤＭｍｏｄｅ２の２種類とされる。

図９には第１表示モードＤＭｏｄｅ１が指定されたときのフレームモードＦＭｏｄｅ１、ＦＭｏｄｅ２の利用形態が例示される。第１表示モードＤＭｏｄｅ１は、複数の表示フレーム期間ＦＬＭを単位とした第１フレームモードＦＭｏｄｅ１を連続する動作モードである。図９の例では、図５においてｎ＝２とした３個の動作形態ＦＭｏｄｅ１＿０、ＦＭｏｄｅ１＿１、ＦＭｏｄｅ１＿２を単位とした第１フレームモードを連続する。この第１表示モードＤＭｏｄｅ１では毎フレームに表示駆動期間ＤＩＳＰで表示動作が行われ、非表示駆動期間ＬＨＢでタッチ検出動作が繰り返される。即ち、１６ｍｓｅｃ間隔の毎表示フレーム期間でタッチ検出に基づくタッチ座標演算などのタッチ判別を行うことができる。

図８には第２表示モードＤＭｏｄｅ２が指定されたときのフレームモードの利用形態が例示される。第２表示モードＤＭｏｄｅ２は、前記複数の表示フレーム期間ＦＬＭを単位とした前記第２フレームモードＦＭｏｄｅ２をその一部の表示フレーム期間で実行し、最後の表示フレーム期間で第１フレームモードＦＭｏｄｅ１をその一つの表示フレーム期間で実行する動作、を繰り返す動作モードである。図８の例では、図６において２個の動作形態ＦＭｏｄｅ２＿０、ＦＭｏｄｅ２＿１に応ずる第２フレームモードと、図５においてｎ＝２としたときの最後の動作形態ＦＭｏｄｅ１＿２に応ずる第１フレームモードとを単位とした動作を繰り返す。この第２表示モードＤＭｏｄｅ２では３回の表示フレーム期間ＦＬＭに１回の表示フレーム期間の割合で非表示駆動期間ＬＨＢを用いたタッチ検出動作が行われる。即ち、３フレーム分の表示フレーム期間である４８ｍｓｅｃ間隔でタッチ検出に基づくタッチ座標演算などのタッチ判別を行う。従って、低消費電力の第２表示モードＤＭｏｄｅ２は第１表示モードＤＭｏｄｅ１へ必要に応じて復帰可能とすることを保証している。

<<表示モードとフレームモードの具体的な制御形態>>
図１には第１表示モードと第２表示モードをサポートする表示制御回路２６の一例が示される。表示制御回路２６は、フレームカウンタ（ＦＣＯＵＮＴ）３０、ラインカウンタ（ＬＣＯＵＮＴ）３１、インターバルカウンタ（ＩＣＯＵＮＴ）３７、開始タイミングレジスタ３２、第１制御論理（ＳＥＬ）３３、第２制御論理（ＴＬＯＧ）３４、第３制御論理（ＣＬＯＧ）３５、表示モードレジスタ３６、及びクロック制御レジスタ２７、を有する。

開始タイミングレジスタ３２は、第１フレームモードＦＭｏｄｅ１の制御データとして第５制御データの複数セットＤＴ（ＦＭｏｄｅ１＿０）〜ＤＴ（ＦＭｏｄｅ１＿ｎ）と第２フレームモードＦＭｏｄｅ２の制御データとして第６制御データＤＴ（ＦＭｏｄｅ２）が書換え可能にセットされる。第５制御データの複数セットＤＴ（ＦＭｏｄｅ１＿０）〜ＤＴ（ＦＭｏｄｅ１＿ｎ）及び第６制御データＤＴ（ＦＭｏｄｅ２）はシステム上で不揮発性メモリ９が保持し、システムリセット又はパワーオンンセットの処理でマイクロプロセッサ７が不揮発性メモリ９から開始タイミングレジスタ３２に第５制御データの複数セットＤＴ（ＦＭｏｄｅ１＿０）〜ＤＴ（ＦＭｏｄｅ１＿ｎ）と第６制御データＤＴ（ＦＭｏｄｅ２）を初期設定する。

クロック制御レジスタ２７には前記第１周期Ｔｍｇ１−１を指定する第１制御データＤＴ（Ｔｍｇ１−１）、前記第２周期Ｔｍｇ１−２を指定する第２制御データＤＴ（Ｔｍｇ１−２）、前記第２インターバルＴｍｇ２を指定する第３制御データＤＴ（Ｔｍｇ２）、及び前記第３インターバルＴｍｇ３を指定する第４制御データＤＴ（Ｔｍｇ３）が書換え可能にセットされる。第１乃至第４制御データＤＴ（Ｔｍｇ１−１）、ＤＴ（Ｔｍｇ１−２）、ＤＴ（Ｔｍｇ２）ＤＴ（Ｔｍｇ３）はシステム上で不揮発性メモリ９が保持し、システムリセット又はパワーオンンセットの処理でマイクロプロセッサ７が不揮発性メモリ９から開始タイミングレジスタ３２に第１乃至第４制御データＤＴ（Ｔｍｇ１−１）、ＤＴ（Ｔｍｇ１−２）、ＤＴ（Ｔｍｇ２）ＤＴ（Ｔｍｇ３）を初期設定する。

第１制御データＤＴ（Ｔｍｇ１−１）及び第２制御データＤＴ（Ｔｍｇ１−２）は、特に制限されないが、基準クロック信号ＳＣＫの分周数データとする。夫々インターバルを指定する第３制御データＤＴ（Ｔｍｇ２）及び第４制御データＤＴ（Ｔｍｇ３）は、特に制限されないが、インターバルカウンタ３７による基準クロック信号の計数値と比較される計数値データとする。

第５制御データＤＴ（ＦＭｏｄｅ１＿０）〜ＤＴ（ＦＭｏｄｅ１＿ｎ）は第１フレームモードＦＭｏｄｅ１に対応して複数の表示フレーム期間における表示フレーム期間単位での表示駆動期間ＤＩＳＰ及び非表示駆動期間ＬＨＢの夫々の開始タイミングを規定する、ＦＭｏｄｅ１＿０〜ＦＭｏｄｅ１＿ｎの動作形態毎のデータであり、図５で説明したように動作形態ＦＭｏｄｅ１＿０〜ＦＭｏｄｅ１＿ｎの夫々における各表示くどぅ期間及び非表示駆動期間ＬＨＢ毎の期間番号、表示動作（ｄｉｓｐｌａｙ）／タッチ検出（Ｔｏｕｃｈ）の区別、Ｔｌｉｎｅで示される期間のクロックス数の夫々を示すデータを有する。

第６制御データＤＴ（ＦＭｏｄｅ２）は第２フレームモードＦＭｏｄｅ２に対応して複数の表示フレーム期間における表示フレーム期間単位での表示駆動期間ＤＩＳＰの開始タイミングを規定するデータであり、図６で説明したように動作形態ＦＭｏｄｅ２における表示駆動期間の期間番号、表示動作（ｄｉｓｐｌａｙ）／タッチ検出抑止（Ｎｏｎｅ）の区別、そしてＴｌｉｎｅで示される期間のクロックス数の夫々を示すデータを有する。

モードレジスタ３６にはマイクロプロセッサ７がモードセット信号ＭＳＥＴを用いて第１表示モードＤＭｏｄｅ１又は第２表示モードＤＭｏｄｅ２の表示モードデータが変更可能にセットされる。マイクロプロセッサ７によるモードデータをセットする動作は図１０に例示される制御フローに基づいて行われる。即ち、パワーオン（Ｓ１）の後は先ず第２表示モードＤＭｏｄｅ２とされ、当該モードで指定される頻度でタッチ操作が行われたか否かの判別が行われ、タッチ操作が行われたことを判別するまで当該表示モードが継続される（Ｓ２）。タッチ操作が判別されると、第１表示モードＤＭｏｄｅ１に変更され、表示フレーム毎にタッチ検出動作によってタッチ操作が行われたか否かが判別される（Ｓ３）。マイクロプロセッサ７は第１表示モードへの変更に応じてタイマカウンタ１５を起動し、タイムアウトする一定期間経過するまでにタッチ操作を判別したときはタイマカウンタ１５をリセットして最初からタイマ動作をやり直し、一定期間経過するまでにタッチ操作を判別することができないときはタイマカウンタ１５のタイムアウトに応答して表示モードを第２表示モードＤＭｏｄｅに変更する。以下同様の制御動作が繰り返される。上記制御フローによって実現される動作フローは例えば図７のようになる。

第１制御論理３３はモードレジスタ３６に設定された表示モードとフレームカウンタ３０のカウント値に従って表示フレーム期間毎に第５制御データＤＴ（ＦＭｏｄｅ１＿０）〜ＤＴ（ＦＭｏｄｅ１＿ｎ）のセット及び第２制御データＤＴ（ＦＭｏｄｅ２）の中から必要なセットのデータを選択する。例えば理解を容易化するために図８及び図９の例に整合させてｎ＝２とし、フレームカウンタ３０が内部フレーム同期信号ＩＶＳＹＮＣを初期値０から２までラップアラウンドに計数するものとする。この場合、第１表示モードＤＭｏｄｅ１において第１制御論理３３は、ＦＣＯＵＮＴ＝０のとき第１フレームモードＦＭｏｄｅ１の制御データＤＴ（ＦＭｏｄｅ１＿０）を選択し、ＦＣＯＵＮＴ＝１のとき第１フレームモードＦＭｏｄｅ１の制御データＤＴ（ＦＭｏｄｅ１＿１）を選択し、ＦＣＯＵＮＴ＝２のとき第１フレームモードＦＭｏｄｅ１の制御データＤＴ（ＦＭｏｄｅ１＿２）を選択する。この選択態様は図９に対応される。第２表示モードＤＭｏｄｅ２において第１制御論理３３は、ＦＣＯＵＮＴ＝０のとき第２フレームモードＦＭｏｄｅ２の制御データＤＴ（ＦＭｏｄｅ２＿０）を選択し、ＦＣＯＵＮＴ＝１のとき第２フレームモードＦＭｏｄｅ２の制御データＤＴ（ＦＭｏｄｅ２＿１）を選択し、ＦＣＯＵＮＴ＝２のとき第１フレームモードＦＭｏｄｅ１の制御データＤＴ（ＦＭｏｄｅ１＿２）を選択する。この選択態様は図８に対応される。

第２制御論理３４は表示フレーム期間毎にラインカウンタ３１の計数値に従って、第１制御論理３３で選択された制御データが表示フレーム期間内で規定する表示駆動期間ＤＩＳＰ及び非表示駆動期間ＬＨＢの夫々の開始タイミングに前記計数値が到達することに応じて順次状態信号ＤＳＴを生成する。ラインカウンタ３１は表示ラインクロック信号ＬＣＫを計数し、計数値は内部フレーム同期信号ＩＶＳＹＮＣによって表示フレーム期間毎にリセットされる。第２制御論理３４による状態信号ＤＳＴの生成論論理は、第１表示モードＤＭｏｄｅ１で選択された制御データに対して図１１に記載のようにされる。第２表示モードＤＭｏｄｅ２で選択された制御データに対して制御論理３４による状態信号ＤＳＴの生成論論理は例えば図１２に記載される。特に制限されないが、ＤＳＴは２ビットのコードｄ０ｄ１とされ、ｄ０はＨ（例えば論理値１）で表示動作の指示、Ｌ（例えば論理値０）で表示動作の抑止指示とされ、ｄ１はＨでタッチ検出動作の指示、Ｌでタッチ検出動作の抑止指示とされる。更に第２制御論理は第１制御論理３３で選択された制御データに従って第１フレームモードＦＭｏｄｅ１の制御を現在行っているのか第２フレームモードＦＭｏｄｅ２の制御を現在行っているのかを示すモード判別信号ＤＩＳｍｄを出力する。

図１１に例示された生成論理は図９に対応され、毎表示フレーム期間ＦＬＭに、表示動作が行われる表示駆動期間ＤＩＳＰとタッチ検出動作が行われる非表示駆動期間ＬＨＢを交互に発生させることになる。すなわち、タッチ操作が行われる頻度が高いような場合に第１表示モードＤＭｏｄｅ１により毎表示フレーム期間で表示動作とタッチ検出動作が排他的に行われる。

図１２に例示された生成論理は図８に対応され、３回の表示フレーム期間毎に、前２回では毎表示フレーム期間ＦＬＭに、表示動作が行われる表示期間ＤＩＳＰとタッチ検出動作が抑止される非表示期間ＬＨＢを交互に発生させ、最後の表示フレーム期間ＦＬＭでは、表示動作が行われる表示期間ＤＩＳＰとタッチ検出動作が行われる非表示期間ＬＨＢを交互に発生させることになる。タッチ操作が行われる頻度が高いような場合に毎表示フレーム期間で表示動作とタッチ検出動作が排他的に行われる。すなわち、タッチ操作が行われる頻度が低いような場合に第２表示モードＤＭｏｄｅ２により複数の毎表示フレーム期間毎にその最後に表示フレーム期間だけで表示動作とタッチ検出動作が排他的に行われる。

第３制御論理３５は状態信号ＤＳＴ及びモード判別信号ＤＩＳｍｄと共に、ホスト装置５からコマンドＣＭＤ及びコマンドパラメータＣＤＡＴＡが供給され、更にインターバルカウンタ３７の計数値が供給される。インターバルカウンタ３７は表示ラインクロック信号ＬＣＫの周期毎に基準クロック信号ＳＣＫを計数する。その計数値は表示ラインクロック信号ＬＣＫの周期内を複数ステップで刻んでいく値とされる。第３制御論理３５は、インターバルカウンタ３７の計数値、状態信号ＤＳＴ、モード判別信号ＤＩＳｍｄ、コマンドＣＭＤのデコード結果、及びコマンドパラメータＣＤＡＴＡを用いて、前記制御信号ＣＮＴ１，ＣＮＴ２，ＣＮＴ３，ＣＮＴ４，ＣＮＴ５及び内部水平同期信号ＩＨＳＹＮＣを生成する。前記制御信号ＣＮＴ１，ＣＮＴ２，ＣＮＴ３，ＣＮＴ４，ＣＮＴ５はその制御機能に応じて基準クロック信号ＳＣＫ、表示ラインクロック信号ＬＣＫ、及び内部フレーム同期信号ＩＶＳＹＮＣに同期して生成されることになる。

第３制御論理はクロック制御レジスタ２７に設定されている制御データＤＴ（Ｔｍｇ１−１）、ＤＴ（Ｔｍｇ１−２）を入力し、現在の動作モードが第１フレームモードＦＭｏｄｅ１か第２フレームモードＦＭｏｄｅ２の何れである化をモード判別信号ＤＩＳｍｄの値から把握し、モード判別信号ＤＩＳｍｄが第１フレームモードを示すときは表示ラインクロック信号ＬＣＫを制御データＤＴ（Ｔｍｇ１−１）が示す周期の周波数に制御する周波数制御信号をクロックパルスジェネレータ２８に与え、モード判別信号ＤＩＳｍｄが第２フレームモードを示すときは表示ラインクロック信号ＬＣＫを制御データＤＴ（Ｔｍｇ１−２）が示す周期の周波数に制御する周波数制御信号をクロックパルスジェネレータ２８に与える。その周波数制御信号は制御信号ＣＮＴ５に含まれる。この例では制御データは基準クロック信号ＳＣＫに対する分周数データとされ、それによってクロック周波数を規定している。

第３制御論理３５はクロック制御レジスタ２７に設定されている制御データＤＴ（Ｔｍｇ２）、ＤＴ（Ｔｍｇ３）を入力し、インターバルカウンタ３７の計数値が制御データＤＴ（Ｔｍｇ３）の値に一致するタイミング信号を２１を信号線駆動回路２１に与える。これによって信号線駆動回路２１は図１６、図１７に例示されるように、表示ラインクロック信号ＬＣＫの立ち上がりからインターバルＴｍｇ３を経て信号電圧の出力が切り替えられる。そのタイミング信号は制御信号ＣＮＴ２に含まれる。

また、第３制御論理３５はインターバルカウンタ３７の計数値が制御データＤＴ（Ｔｍｇ２）の値に一致するタイミング信号を走査線選択回路２０与える。走査線選択回路２０は、表示ラインクロック信号ＬＣＫに同期して順次４相の走査線選択ロック信号ＧＣＫ１〜ＧＣＫ４を所定のパルス幅で生成して出力する。例えば図１６、図１７に例示されるように、走査線選択ロック信号ＧＣＫ１〜ＧＣＫ４の夫々は表示ラインクロック信号ＬＣＫの１サイクル遅延して順次立ち上がり、表示ラインクロック信号ＬＣＫの３サイクル目に立ち下がるものとすると、其の立ち下がりは表示ラインクロック信号の３サイクル目の立ち上がりから上記タイミング信号で指示されるインターバルＴｍｇ２を経過したタイミングとされる。そのタイミング信号は制御信号ＣＮＴ１に含まれる。

第３制御論理３５は、状態信号ＤＳＴが表示駆動期間を指示するｄ０＝Ｈの期間では、走査線駆動回路２０による新たな走査電極の駆動、信号線駆動回路２１による信号電極の駆動、及びラインラッチ回路２３による新たな表示データのラッチ動作などの制御を行う。更に、状態信号ＤＳＴが与えられるタッチパネルコントローラ６の制御回路１４は状態信号ＤＳＴが非表示駆動期間にされるｄ１＝Ｈでタッチフレームに対するタッチ検出動作を行う。状態信号ＤＳＴが非表示駆動期間にされるｄ０＝Ｌの期間では、第３制御論理３５は、走査線駆動回路２０による新たな走査電極の駆動、信号線駆動回路２１による信号電極の駆動、及びラインラッチ回路２３による新たな表示データのラッチ動作などを休止し、その期間で表示動作を停止する。更に、状態信号ＤＳＴが与えられるタッチパネルコントローラ６の制御回路１４は状態信号ＤＳＴは非表示期間にされるｄ１＝Ｈでタッチフレームに対するタッチ検出動作を行い、ｄ１＝Ｌでタッチフレームに対するタッチ検出動作を抑止する。

ＦＩＦＯバッファ２２に対するアクセス制御は表示駆動期間ＤＩＳＰにＦＩＦＯバッファ２２がデータエンプティにならないように書き込み（プッシュ）と読み出し（ポップ）が行われるが、ホスト装置５からの表示データ転送レートの方が表示速度よりも遅いため、表示駆動期間ＤＩＳＰにＦＩＦＯバッファ２２がデータエンプティにならないことを保証するために、非表示駆動期間ＬＨＢにおいてもＦＩＦＯバッファ２２には表示データの書き込み動作が行われる。表示駆動期間ＤＩＳＰにＦＩＦＯメモリ２２がデータエンプティにならないことを保証するために、第１周期Ｔｍｇ１−１は、第１フレームモードＦＭｏｄｅ１において表示フレーム期間中に表示データが書き込まれたＦＩＦＯメモリ２２が、表示駆動期間による断続的で書き込みよりも速い速度による読み出し動作によってエンプティー状態にならないことを保証する周期とされる。第２周期Ｔｍｇ１−２は、第２フレームモードＦＭｏｄｅ２において表示フレーム期間中に表示データが書き込まれたＦＩＦＯメモリ２２が、表示駆動期間ＤＩＳＰにおける連続的で書き込みよりも速い速度による読み出し動作によってエンプティー状態にならないことを保証する周期とされる。

第１乃至第３制御論理３３，３４，３５はハードワイヤードロジックであってもファームウェアのようなソフトウェアプログラムによってその論理動作が決定されるプログラム処理回路であってもよい。処理の高速性と言う点では前者が勝り、汎用性若しくは柔軟対応性と言う点では後者が勝る。

上記制御データＤＴ（Ｔｍｇ１−１）、ＤＴ（Ｔｍｇ１−２）、ＤＴ（Ｔｍｇ２）及びＤＴ（Ｔｍｇ３）をクロック制御レジスタ２７に設定する方法は、図１８に例示される。パワーオンリセット又はシステムリセット時にＣＰＵが不揮発性記憶装置８９からＲＡＭ１７に制御データＤＴ（Ｔｍｇ１−１）、ＤＴ（Ｔｍｇ１−２）、ＤＴ（Ｔｍｇ２）及びＤＴ（Ｔｍｇ３）を転送し、その内のＤＴ（Ｔｍｇ２）及びＤＴ（Ｔｍｇ３）をクロック制御レジスタ２７の記憶領域Ａ２、Ａ３に初期設定し、其の後の第１表示モードＤＭｏｄｅ１の指定に応じて領域Ａ１に制御データＤＴ（Ｔｍｇ１−１）を設定し、第２表示モードＤＭｏｄｅ２の指定に応じて領域Ａ１に制御データＤＴ（Ｔｍｇ１−２）を設定する。或いは図１９のように、クロック制御レジスタ２７の記憶領域Ａ１，Ａ２，Ａ３，Ａ４への制御データＤＴ（Ｔｍｇ１−１）、ＤＴ（Ｔｍｇ１−２）、ＤＴ（Ｔｍｇ２）及びＤＴ（Ｔｍｇ３）の初期設定をリセット時に完了し、其の後の第１表示モードＤＭｏｄｅ１の指定に応じてセレクタＳＥＬで領域Ａ１の制御データＤＴ（Ｔｍｇ１−１）を選択し、第２表示モードＤＭｏｄｅ２の指定に応じて領域Ａ２の制御データＤＴ（Ｔｍｇ１−２）を選択するようにしてもよい。更には、図２０のように、クロック制御レジスタ２７の記憶領域Ａ１には第１表示モードＤＴｏｄｅ１で用いる制御データＤＴ（Ｔｍｇ１−１）、ＤＴ（Ｔｍｇ２）及びＤＴ（Ｔｍｇ３）を初期設定し、クロック制御レジスタ２７の記憶領域Ａ２には第２表示モードＤＴｏｄｅ２で用いる制御データＤＴ（Ｔｍｇ１−２）、ＤＴ（Ｔｍｇ２）及びＤＴ（Ｔｍｇ３）を初期設定し、其の後の第１表示モードＤＭｏｄｅ１の指定に応じてセレクタＳＥＬで領域Ａ１の制御データＤＴ（Ｔｍｇ１−１）、ＤＴ（Ｔｍｇ２）及びＤＴ（Ｔｍｇ３）を選択し、第２表示モードＤＭｏｄｅ２の指定に応じて領域Ａ２の制御データＤＴ（Ｔｍｇ１−２）、ＤＴ（Ｔｍｇ２）及びＤＴ（Ｔｍｇ３）を選択するようにしてもよい。

以上説明した表示及びタッチ検出装置４によれば以下の作用効果が有る。

（１）第１フレームモードＦＭｏｄｅ１において表示フレーム期間ＦＬＭ単位で表示駆動期間ＤＩＳＰの開始タイミングと非表示駆動期間ＬＨＢの開始タイミングが変化されるから、表示フレームＦＬＭ内の固定箇所に非表示による不所望な輝度差が見えたりそれによるチラツキが発生したりする現象を抑制することができる。第２フレームモードＦＭｏｄｅ２は一つの表示駆動期間ＤＩＳＰを有し、この表示駆動期間ＤＩＳＰは途中で非表示駆動期間によって分断さていないから、その表示期間ではそもそも表示画面にちらつきを生じない。そして、複数の表示フレーム間で逐次変化される第１フレームモードＦＭｏｄｅ１の表示駆動期間の開始タイミングに第２フレームモードＦＭｏｄｅ２の表示駆動期間の開始タイミングが一致しないように考慮する制御を一切必要としないので、フレームモードの制御が全体として簡素化される。

（２）タッチ検出結果に基づいて、第１表示モードＤＭｏｄｅ１及び第２表示モードＤＭｏｄｅ２のように第１フレームモードと第２フレームモードの用い方若しくは組み合わせ方を変更するから、駆動制御デバイス４を用いるシステムの要求に即したタイミングで表示駆動期間ＤＩＳＰと非表示駆動期間ＬＨＢを開始させる対応が容易になる。例えば、フレームバッファメモリが用意されていないときホスト装置から供給される表示データの転送レートよりも速い速度で表示動作が行われる場合にはタッチ検出動作を行わなくても次に表示する表示データをＦＩＦＯバッファに蓄えるために非表示期間を設けることが必要であったり、一定期間タッチ検出が無い状態が続いたときタッチ検出頻度を下げて電力消費を低減することが必要であったりする。このような要請に対して、表示フレーム期間ＦＬＭ内における表示駆動期間ＤＩＳＰの開始タイミングと非表示駆動期間ＬＨＢの開始タイミングをタッチ検出結果に依存させて変更することが容易に実現される。

（３）図５で説明したように、第１フレームモードＦＭｏｄｅ１の制御データを用いて、表示フレーム期間ＦＬＭ毎に最初の表示期間を所定期間漸増させ、最後の表示期間を前記所所定期間短縮する制御を行うから、表示フレーム期間ＦＬＭ毎に表示駆動期間ＤＩＳＰと非表示駆動期間ＬＨＢの開始タイミングを相違させる制御が容易になる。

（４）表示動作を表示駆動期間ＤＩＳＰに許可し、タッチ検出動作を非表示駆動期間ＬＨＢに許可する第１フレームモードＦＭｏｄｅ１を用いることにより、タッチ検出動作と表示動作との間では相互に一方の動作で発生するノイズは他方の動作に影響を与えない。

（５）表示フレームのデータサイズよりも小さなＦＩＦＯメモリ２２を用いることができるから、フレームバッファを搭載する場合に比べて駆動制御出橋の小型化に資することができる。

以上本発明者によってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

図２１には第１表示モードＤＭｏｄｅ１の別の例が示される。図９では１表示フレーム毎に表示駆動期間と非表示駆動期間の開始タイミングを変化させたが、本発明はそれに限定される、複数表示フレーム毎に、例えば図２３のように、２表示フレーム毎に表示駆動期間と非表示駆動期間の開始タイミングを変化させてもよい。この場合には例えばカウンタ３０によるカウントクロック信号を内部フレーム同期信号ＩＶＳＹＮＣの２倍の周期のクロック信号とすればよい。

図２２及び図２３には第２インターバルと第３インターバルの別の例が示されている。図１６及び図１７の場合には第１フレームモードにおいて表示ラインクロック信号ＬＣＫの周期が第１周期Ｔｍｇ１−１とされる場合も第２フレームモードにおいて表示ラインクロック信号ＬＣＫの周期が前記第１周期よりも長い第２周期Ｔｍｇ１−２とされる場合も、共に第２インターバルＴｍｇ２と第３インターバルＴｍｇ３を同じ値に設定した。本発明はそれに限定されず、図２２のように、第１フレームモードＦＭｏｄｅ１において表示ラインクロック信号ＬＣＫの周期が第１周期Ｔｍｇ１−１とされる場合には第２インターバルＴｍｇ２−１と第３インターバルＴｍｇ３−１を設定し、図２３のように、第２フレームモードＦＭｏｄｅ２において表示ラインクロック信号ＬＣＫの周期が第２周期Ｔｍｇ１−２とされる場合には第２インターバルＴｍｇ２−２と第３インターバルＴｍｇ３−３を設定してもよい。その前提として“Ｔｍｇ２−１”−“Ｔｍｇ３−１”＝“Ｔｍｇ２−２”−“Ｔｍｇ３−２”の関係を維持する。このとき第３制御データはＤＴ（Ｔｍｇ２−１）、ＤＴ（Ｔｍｇ２−２）とされ、第４制御データはＤＴ（Ｔｍｇ３）、ＤＴ（Ｔｍｇ３−２）とされる。その作用効果は図１６、図１７の場合と同じであるが、インターバル設定データの数が多くなる。

バッファメモリはＦＩＦＯメモリ２２に限定されず、ＲＡＭであっても良いし、ＲＡＭから成るフレームバッファメモリであってもよい。

第１フレームモードＦＭｏｄｅ１における表示期間や非表示期間の開始タイミングのずらし方は図５のように水平同期クロックのクロック数で夫々の期間を規定する手法に限定されず、夫々の期間の開始タイミングを時刻若しくはクロック計数値で規定したり、或いは数式を用いて既定したり、適宜変更することができる。

第２フレームモードの最初の非表示駆動期間ＬＨＢはバックポーチの一部であってもよく、バックポーチＢＣＫＰとの境は明確でなくても差し支えない。次の表示駆動期間の開始タイミングが明確であれば充分である。

また、表示制御部の制御論理は図１、図１１、図１２などで説明した論理に限定されず適宜変更可能である。インターバルの制御の基準クロック信号の係数値を用いる方法に限定されず、その他の時間情報等を用いた制御であってもよい。図５、図６におけるｉとｊの値は適宜決定すればよい。ｎとｍの値も２に限定されず、適宜決定すればよい。当然フレームカウンタ３０のカウントアップ値は可変に設定可能になっている。

また、駆動対象にされる表示パネルはエレクトロルミネッセンスパネルなどであってもよい。本発明が駆動対象とする表示パネルの構成は図３に限定されない。また、夫々異なる半導体チップで構成されたタッチコントローラ６、マイクロプロセッサ７及び表示コントローラ８を回路基板に搭載して駆動制御デバイスを構成してもよい。本発明はタブレットやスマートフォンなどの携帯情報端だけでなくその他の情報端末装置などに広く適用することができる。

１ 携帯情報端末装置
２ 表示パネル（ＬＣＤ）
３ タッチパネル（ＴＰ）
４ 駆動制御デバイス
５ ホスト装置
６ タッチ制御部としてのタッチコントローラ（ＴＰＣ）
７ 第２制御部としてのマイクロプロセッサ（ＭＰＵ）
８ 表示制御部としての表示コントローラ（ＬＣＤＤ）
１０ 駆動回路（ＴｘＤ）
１１ 検出回路（ＲｘＤ）
１２ アナログディジタル変換回路（ＡＤＣ）
１３ ＲＡＭ
１４ タッチ制御回路（ＴＣＮＴ）
１５ タイマカウンタ（ＴＭＲ）
１６ 不揮発性メモリ（ＰＲＯＭ）
１８ 中央処理装置（ＣＰＵ）
２０ 走査線選択回路（ＳＣＮＤ）
２１ 信号線駆動回路（ＳＩＧＤ）
２２ ＦＩＦＯメモリ（ＦＩＦＯＭＲＹ）
２３ ラインラッチ回路（ＬＴＣＨ）
２４ 電源回路（ＰＷＲ）
２５ ホストインタフェース回路（ＳＹＳＩＦ）
２６ 表示制御回路（ＬＣＮＴ）
２７ クロック制御レジスタ
ＳＣＫ 基準クロック信号
ＬＣＫ 表示ラインクロック信号
ＩＶＳＹＮＣ 内部フレーム同期信号
ＩＨＳＹＮＣ 内部水平同期信号
ＣＮＴ１ 駆動制御信号
ＣＮＴ２ 駆動制御信号
ＣＮＴ３ ラッチ制御信号
ＣＮＴ４ アクセス制御信号
ＣＮＴ５ 入出力制御信号
ＦＬＭ 表示フレーム期間
ＤＩＳＰ 表示期間
ＬＨＢ 非表示期間
ＢＣＫＰ バックポーチ
ＦＲＴＰ フロントポーチ
ＢＬＮＫ ブランク期間
ＦＭｏｄｅ１ 第１フレームモード
ＦＭｏｄｅ２ 第２フレームモード
ＤＴ（ＦＭｏｄｅ１＿０）〜ＤＴ（ＦＭｏｄｅ１＿ｎ） 第５制御データ
ＤＴ（ＦＭｏｄｅ２） 第６制御データ
ＤＭｍｏｄｅ１ 第１表示モード
ＤＭｍｏｄｅ２ 第２表示モード
Ｔｍｇ１−１ 第１周期
Ｔｍｇ１−２ 第２周期
Ｔｍｇ２−Ｔｍｇ３ 第１インターバル
Ｔｍｇ２ 第２インターバル
Ｔｍｇ３ 第３インターバル
ＤＴ（Ｔｍｇ１−１） 第１制御データ
ＤＴ（Ｔｍｇ１−２） 第２制御データ
ＤＴ（Ｔｍｇ２） 第３制御データ
ＤＴ（Ｔｍｇ３） 第４制御データ
３０ フレームカウンタ（ＦＣＯＵＮＴ）
３１ ラインカウンタ（ＬＣＯＵＮＴ）
３２ 開始タイミングレジスタ
３３ 第１制御論理（ＳＥＬ）
３４ 第２制御論理（ＴＬＯＧ）
３５ 第３制御論理（ＣＬＯＧ）
３６ モードレジスタ
３７ インターバルカウンタ（ＩＣＯＵＮＴ）
ＤＳＴ 状態信号
ｄ０，ｄ１ 状態信号の構成ビット
ＤＩＳｍｄ フレームモード識別信号

Claims (20)

1. 表示素子のアレイとタッチ検出電極のアレイが配置されたパネルモジュールを駆動制御する駆動制御デバイスであって、
   表示駆動期間に前記表示素子のアレイにおける表示ラインの選択と選択される表示ラインに表示信号を与えて表示制御を行う表示制御部と、
   非表示駆動期間に前記タッチ検出電極を用いたタッチ検出制御を行うタッチ制御部と、を含み、
   前記表示制御部は、表示フレーム期間の両ブランク期間に挟まれた期間内に非表示駆動期間と表示駆動期間を交互に複数回生成し、前記非表示駆動期間にタッチ検出制御をタッチ制御部に指示すると共に前記表示駆動期間毎に表示制御を行う第１フレームモードと、表示フレーム期間の両ブランク期間に挟まれた期間内に非表示駆動期間とそれに続く一つの表示駆動期間を生成し、前記非表示駆動期間にタッチ制御部にはタッチ検出制御を指示せず前記表示駆動期間に表示制御を行う第２フレームモードとを制御する制御回路と、前記表示ラインを切り替える周期に同期する表示ラインクロック信号を生成するクロックパルスジェネレータとを含み、
   前記制御回路は、前記第１フレームモードを連続させる場合に複数の表示フレーム毎にその表示フレーム単位で前記表示駆動期間の開始タイミングとこれに続く前記非表示駆動期間の開始タイミングを変化させ、
   前記クロックパルスジェネレータは、第１フレームモードにおいて第１周期の表示ラインクロック信号を出力し、第２フレームモードにおいて前記第１周期よりも長い第２周期の表示ラインクロック信号を出力する、駆動制御デバイス。
2. 請求項１において、前記表示制御部は、表示素子の走査線を順次選択するための走査線選択クロック信号をパネルモジュールに出力する走査線選択回路と、選択された走査線の表示素子に表示駆動信号を供給する信号線駆動回路とを有し、
   走査線駆動回路は前記表示ラインクロック信号に同期して走査線選択クロック信号をパルス変化させ、前記信号線駆動回路は前記表示ラインクロック信号に同期して表示駆動信号を切り替え、
   前記走査線駆動回路は、前記表示駆動信号の出力が切り替わるタイミングから前記走査線選択クロック信号の走査線非選択のパルス変化までの第１インターバルが、前記表示ラインクロック信号の周期が前記第１周期の場合と前記第２周期の場合との何れにおいても等しくなるように前記走査線選択クロック信号を出力する、駆動制御デバイス。
3. 請求項２において、前記第１インターバルは第２インターバルに対する第３インターバルの差であり、
   前記走査線駆動回路は、前記表示ラインクロック信号のパルス変化から第２インターバルが経過したタイミングで前記走査線選択クロック信号を走査線非選択のパルス変化させ、
   前記信号線駆動回路は前記表示ラインクロック信号のパルス変化から第３インターバルが経過したタイミングで表示駆動信号の出力を切り替える、駆動制御デバイス。
4. 請求項２において、前記制御回路は前記クロックパルスジェネレータに前記第１周期と前記第２周期を指示し、前記走査線駆動回路に前記第２インターバルを指示し、前記信号線駆動回路に前記第３インターバルを指示する、駆動制御デバイス。
5. 請求項４において、前記制御回路は、前記第１周期を指定する第１制御データ、前記第２周期を指定する第２制御データ、前記第２インターバルを指定する第３制御データ、及び前記第３インターバルを指定する第４制御データが書換え可能に設定されるクロック制御レジスタを有すると共に、当該クロック制御レジスタに設定された前記第１制御データ乃至前記第４制御データに基づいて、前記第１周期、前記第２周期、前記第２インターバル及び前記第３インターバルを指示する、駆動制御デバイス。
6. 請求項５において、前記タッチ制御部によるタッチ検出制御で得られた信号に基づいてタッチの有無を判別するマイクロプロセッサを更に含み、このマイクロプロセッサが、前記クロック制御レジスタに前記第１制御データ乃至第４制御データを設定する、駆動制御デバイス。
7. 請求項１において、前記表示制御部は、前記第２周期よりも長い周期の外部水平同期信号に同期して表示データが書き込まれ、前記表示ラインクロック信号に同期して表示データが読み出されるバッファメモリを有し、
   前記第１周期は、第１フレームモードにおいて表示フレーム期間中に表示データが書き込まれた前記バッファメモリが、表示駆動期間による断続的で書き込みよりも速い速度による読み出し動作によってエンプティー状態にならないことを保証する周期であり、
   前記第２周期は、第２フレームモードにおいて表示フレーム期間中に表示データが書き込まれた前記バッファメモリが、表示駆動期間における連続的で書き込みよりも速い速度による読み出し動作によってエンプティー状態にならないことを保証する周期である、駆動制御デバイス。
8. 請求項１において、前記制御回路は、前記表示フレーム期間単位で前記表示駆動期間と前記非表示駆動期間の開始タイミングを相違させる制御として、前記表示フレーム期間毎に最初の表示期間を所定期間漸増させ、最後の表示期間を前記所定期間短縮する制御を行う、駆動制御デバイス。
9. 請求項１において、前記表示制御部は、前記第１フレームモードに対応して複数の表示フレーム期間における表示フレーム期間単位での前記表示駆動期間及びこれに続く非表示駆動期間の開始タイミングを規定するための第５制御データと、前記第２フレームモードに対応して前記表示フレーム期間単位での前記表示駆動期間の開始タイミングを規定するための第６制御データを書換え可能に保持する開始タイミングレジスタと、
   指定された表示モードに従って前記開始タイミングレジスタから前記第５制御データ又は前記第６制御データを選択し、選択した制御データに基づいて表示フレーム期間内における表示駆動期間及び非表示駆動期間の夫々に応ずる制御信号を生成する制御論理と、を有し、
   更に、前記タッチ制御部によるタッチ検出制御で得られた信号に基づいてタッチの有無を判別するマイクロプロセッサを含み、このマイクロプロセッサが前記表示モードを指定する、駆動制御デバイス。
10. 請求項９において、前記マイクロプロセッサが、前記開始タイミングレジスタに前記第５制御データ及び第６制御データを設定する、駆動制御デバイス。
11. 請求項９において、前記第５制御データ及び第６制御データは、前記表示ラインクロック信号のクロックサイクル数によって前記表示駆動期間及び前記非表示駆動期間の開始タイミングを規定するデータである、駆動制御デバイス。
12. 請求項１１において、前記制御論理は、前記マイクロプロセッサによって指定され表示モードに従って表示フレーム期間毎に前記第５制御データ及び前記第６制御データの中から必要なデータを選択する第１制御論理と、
    前記表示フレーム期間毎に表示ラインクロック信号のサイクル数を計数しながら、前記第１制御論理で選択したデータが規定する表示フレーム期間内における表示駆動期間及び非表示駆動期間の夫々の開始タイミングにその計数値が到達すること応じて順次状態信号を生成する第２制御論理と、
    前記状態信号を受け取り、受け取った状態信号に応じて表示制御信号を生成する第３制御論理と、を有し、
    前記タッチ制御部は、前記状態信号を受け取り、受け取った状態信号に応じて前記タッチ検出動作に必要なタッチ制御信号を生成する、駆動制御デバイス。
13. 請求項１において、前記タッチ制御部によるタッチ検出制御で得られた信号に基づいてタッチの有無を判別するマイクロプロセッサを更に含み、
    前記マイクロプロセッサは、リセット処理に続いて前記表示制御部に前記複数の表示フレーム期間を単位とした前記第２フレームモードをその一部の表示フレーム期間で実行し、最後の表示フレーム期間で前記第１フレームモードをその一つの表示フレーム期間で実行する第２表示モードを通知し、前記第２表示モードの通知後にタッチ有りが検出されることにより前記表示制御部に前記複数の表示フレーム期間を単位とした前記第１フレームモードを連続させる第１表示モードを通知し、前記第１表示モードの通知後にタッチ有りが検出されることなく所定時間が経過したとき前記表示制御部に前記第２表示モードを通知する、駆動制御デバイス。
14. 請求項１３において、１個の半導体基板に半導体集積回路として形成された、駆動制御デバイス。
15. 表示素子のアレイとタッチ検出電極のアレイが配置されたパネルモジュールと、
    前記パネルモジュールを駆動制御する駆動制御デバイスと、
    前記駆動制御デバイスに表示データを供給するホスト装置と、を含む電子機器であって、
    前記駆動制御デバイスは、
    表示駆動期間に前記表示素子のアレイにおける表示ラインの選択と選択される表示ラインに表示信号を与えて表示制御を行う表示制御部と、
    非表示駆動期間に前記タッチ検出電極を用いたタッチ検出制御を行うタッチ制御部と、
    前記タッチ制御部によるタッチ検出制御で得られた信号に基づいてタッチの有無を判別するマイクロプロセッサと、を含み、
    前記表示制御部は、表示フレーム期間の両ブランク期間に挟まれた期間内に非表示駆動期間と表示駆動期間を交互に複数回生成し、前記非表示駆動期間にタッチ検出制御をタッチ制御部に指示すると共に前記表示駆動期間毎に表示制御を行う第１フレームモードと、表示フレーム期間の両ブランク期間に挟まれた期間内に非表示駆動期間とそれに続く一つの表示駆動期間を生成し、前記非表示駆動期間にタッチ制御部にはタッチ検出制御を指示せず前記表示駆動期間に表示制御を行う第２フレームモードとを制御する制御回路と、前記表示ラインを切り替える周期に同期する表示ラインクロック信号を生成するクロックパルスジェネレータとを含み、
    前記制御回路は、前記第１フレームモードを連続させる場合に複数の表示フレーム毎にその表示フレーム単位で前記表示駆動期間の開始タイミングとこれに続く前記非表示駆動期間の開始タイミングを変化させ、
    前記クロックパルスジェネレータは、第１フレームモードにおいて第１周期の表示ラインクロック信号を出力し、第２フレームモードにおいて前記第１周期よりも長い第２周期の表示ラインクロック信号を出力する、電子機器。
16. 請求項１５において、前記表示制御部は、表示素子の走査線を順次選択するための走査線選択クロック信号をパネルモジュールに出力する走査線選択回路と、選択された走査線の表示素子に表示駆動信号を供給する信号線駆動回路とを有し、
    走査線駆動回路は前記表示ラインクロック信号に同期して走査線選択クロック信号をパルス変化させ、前記信号線駆動回路は前記表示ラインクロック信号に同期して表示駆動信号を変化させ、
    前記走査線駆動回路は、前記表示駆動信号の出力が切り替わるタイミングから前記走査線選択クロック信号の走査線非選択のパルス変化までの第１インターバルが、前記表示ラインクロック信号の周期が前記第１周期の場合と前記第２周期の場合との何れにおいても等しくなるように前記走査線選択クロック信号を出力する、電子機器。
17. 請求項１６において、前記第１インターバルは第２インターバルに対する第３インターバルの差であり、
    前記走査線駆動回路は、前記表示ラインクロック信号のパルス変化から第２インターバルが経過したタイミングで前記走査線選択クロック信号を走査線非選択のパルス変化させる、
    前記信号線駆動回路は前記表示ラインクロック信号のパルス変化から第３インターバスが経過したタイミングで表示駆動信号の出力を切り替える、駆動制御デバイス。
18. 請求項１７において、前記表示制御部は、前記第２周期よりも長い周期の外部水平同期信号に同期して表示データが書き込まれ、前記表示ラインクロック信号に同期して表示データが読み出されるバッファメモリを有し、
    前記第１周期は、第１フレームモードにおいて表示フレーム期間中に表示データが書き込まれた前記バッファメモリが、表示駆動期間による断続的で書き込みよりも速い速度による読み出し動作によってエンプティー状態にならないことを保証する周期であり、
    前記第２周期は、第２フレームモードにおいて表示フレーム期間中に表示データが書き込まれた前記バッファメモリが、表示駆動期間における連続的で書き込みよりも速い速度による読み出し動作によってエンプティー状態にならないことを保証する周期である、電子機器。
19. 請求項１８において、前記第１周期を指定する第１制御データ、前記第２周期を指定する第２制御データ、前記第２インターバルを指定する第３制御データ、及び前記第３インターバルを指定する第４制御データが書換え可能に記憶される不揮発性記憶装置を更に有し、
    前記制御回路は、前記不揮発性記憶装置から転送された前記第１制御データ乃至前記第４制御データが書換え可能に設定されるクロック制御レジスタを有すると共に、当該クロック制御レジスタに設定された前記第１制御データ乃至前記第４制御データに基づいて、前記第１周期、前記第２周期、前記第２インターバル及び前記第３インターバルを指示する、電子機器。
20. 請求項１９において、前記マイクロプロセッサが、前記不揮発性記憶装置から前記クロック制御レジスタに前記第１制御データ乃至第４制御データを設定する、電子機器。

Images