JP2007298962A - 表示装置駆動用方法、表示装置駆動システム及び機械読取り自在記憶媒体 - Google Patents

表示装置駆動用方法、表示装置駆動システム及び機械読取り自在記憶媒体 Download PDF

Info

Publication number
JP2007298962A
JP2007298962A JP2007077118A JP2007077118A JP2007298962A JP 2007298962 A JP2007298962 A JP 2007298962A JP 2007077118 A JP2007077118 A JP 2007077118A JP 2007077118 A JP2007077118 A JP 2007077118A JP 2007298962 A JP2007298962 A JP 2007298962A
Authority
JP
Japan
Prior art keywords
display
control device
display device
display control
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007077118A
Other languages
English (en)
Other versions
JP4992140B2 (ja
Inventor
Mark J Foster
ジェイ. フォスター マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
One Laptop Per Child Association Inc
Original Assignee
One Laptop Per Child Association Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by One Laptop Per Child Association Inc filed Critical One Laptop Per Child Association Inc
Publication of JP2007298962A publication Critical patent/JP2007298962A/ja
Application granted granted Critical
Publication of JP4992140B2 publication Critical patent/JP4992140B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363Graphics controllers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • Computer Graphics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】表示システムで表示装置を駆動する方法、システム及びコンピュータ・プログラム・プロダクトを提供する。
【解決手段】表示システム200は、プロセッサ102、第1表示制御装置104、第2表示制御装置106及び表示装置108を含む。第1表示制御装置104はプロセッサ102によって送られる複数表示フレームを受ける。第1表示制御装置104は、プロセッサ102が新しい複数表示フレームを送るときに表示装置108を駆動する。同一複数表示フレームがプロセッサ102によって連続して送られるとき、表示装置108の制御は、低電力動作に最適化された第2表示制御装置106に切り換えられる。表示装置108の制御は、入力垂直同期(V−sync)パルス近傍で切り換えられる。
【選択図】図2

Description

本発明は、一般に、表示システムに関連する。より詳細には、本発明は、二重表示制御装置間のアーチファクトの無い変移を提供するための方法及びシステムである。
通常の表示システムにおいて、表示制御装置は、中央処理装置(CPU)等のプロセッサから入力信号を得る。表示制御装置は、入力信号を処理して出力信号を供給する。その後、出力信号が、表示システムの表示装置を駆動する。
二重表示制御装置のシステムにおいて、2つの表示制御装置は、通常、第1及び第2表示制御装置と呼ばれる。第1及び第2表示制御装置は、プロセッサによって個々に制御される。表示装置は、2つの表示制御装置の何れかによって制御可能である。表示装置の制御は、第1及び第2表示制御装置間で切換可能である。しかしながら、第1及び第2表示制御装置間での表示装置の制御の切換えは、表示装置の如何なるアーチファクトも避けるように同期される必要がある。
第1及び第2表示制御装置を同期するための各種技術がある。‘ゲンロック(Genlock)’として知られる従来技術では、第1及び第2表示制御装置は同期して動く。加えて、第1及び第2表示制御装置からの出力は、表示装置に画像を形成するように結合される。しかしながら、この出力の結合及び同期は、高価で複雑な電子システムを要する。
他の従来技術によれば、第1及び第2表示制御装置の同期は、第1表示制御装置の表示フレームを第2表示制御装置に転送することによって実現される。表示フレームは、それら表示制御装置のどちらかによって修正可能である。これら表示フレームの修正及び転送は、プロセッサの連続的な介在を要する。
しかし、従来の技術は、1つ以上の以下の欠点を招く。これらの技術は、両表示制御装置に同期して動作することを要するので、プロセッサの連続的な介在が要求される。その結果、表示システムによって電力が多く使用される。プロセッサの連続的な介在を要しない幾つかの他の従来技術があるが、複雑で高価である。
上記に鑑みると、第1及び第2表示制御装置を同期して上述の欠点を克服することができる方法が必要とされる。更に、プロセッサの最小乃至は非介在を要求する方法が必要とされる。また、第1及び第2表示制御装置間のアーチファクトの無い変移を提供することができる方法が必要とされる。加えて、高価なハードウエアを必要とせず、コストを考慮した表示システムでの使用に理想的である方法が必要とされる。しかも、消費電力の少ない方法及びシステムが必要とされる。
本発明の目的は、表示システムによって表示装置を駆動するための方法、システム及びコンピュータ・プログラム・プロダクトを提供することにある。
本発明の別の目的は、プロセッサの連続的な介在無しに表示装置を駆動するための方法、システム及びコンピュータ・プログラム・プロダクトを提供することにある。
本発明の別の目的は、電力消費の少ない表示システムによって表示装置を駆動するための方法、システム及びコンピュータ・プログラム・プロダクトを提供することにある。
更に、本発明の別の目的は、アーチファクトの無い表示が表示装置にもたらされるような第1及び第2表示制御装置間の制御変移用の方法を提供することにある。
本発明の更に別の目的は、高価で専用のハードウエアの必要性を排除し、それによりコストを考慮し電力を考慮した用途での使用に理想的とすることにある。
前述の目的を達成するために、本発明の各種実施形態は、表示システムによって表示装置を駆動するための方法及び装置を提供する。表示システムは、プロセッサと、第1表示制御装置と、第2表示制御装置と、第1表示制御装置用のフレーム・バッファと、第2表示制御装置用のフレーム・バッファと、表示装置とを備える。プロセッサは、複数の表示フレームを第1表示制御装置に送る。第1表示制御装置は、複数の表示フレームを第2表示制御装置に回す。第2表示制御装置は、何れの操作も行うことなく、複数の入力表示フレームで表示装置をリフレッシュするか、或いは一又はそれ以上の操作を行った後に表示装置をリフレッシュすることができる。
第1表示制御装置は、プロセッサが第1表示制御装置のフレーム・バッファに複数の表示フレームを書き込めば、表示装置を駆動する。しかし、何の新しいフレームも第1表示制御装置のフレーム・バッファに書き込まれなければ、第2表示制御装置は、複数の表示フレームを第2表示制御装置のフレーム・バッファに記録する。表示フレームを記録した直後、第2表示制御装置は、第1表示制御装置の映像タイミングから第2表示制御装置の映像タイミングへの変移を行う。映像タイミングの変移は、垂直同期(V−Sync)パルスの立下り区間の近傍、即ち垂直ブランキング期間の間に行われる。映像タイミングの変移に続いて、第2表示制御装置は表示システムを駆動する。プロセッサ及び第1表示制御装置は、第2表示制御装置が表示装置を駆動するときに非機能モードに切換可能である。
第2表示制御装置は、プロセッサが第1表示制御装置のフレーム・バッファにどのフレームも書き込まないとしても、表示装置を駆動し続ける。第2表示制御装置は、予め決められた回数の間、同じ表示フレームで表示装置をリフレッシュするとき、非機能状態に切換可能である。フレームが第2表示制御装置のフレーム・バッファに書き込まれる度に、制御がV−Syncパルスの立下り区間の近傍で第2表示制御装置から第1表示制御装置に復帰切り換えされる。本発明の一実施形態では、第2表示制御装置は、プロセッサが幾つかの入力装置から入力を受ける度に非機能モードから起動可能である。
第2表示制御装置は、V−Syncパルスの立下り区間の近傍で第1及び第2表示制御装置間の制御切換等の全ての変移を行う。これは、完全なフレームが制御の切換前に記録されることによりアーチファクトの無い表示をもたらすことを保証する。複数の表示フレームの転送及び記録並びに制御の切換えが自動的に行われるので、プロセッサの連続的な介在の必要性が排除される。プロセッサ、第1表示制御装置及び第2表示制御装置は、低電力モードに切り換えられて電力の節約を最大化することができる。よって、本発明の実施形態は、表示装置をリフレッシュするために高価格でない低電力消費の方法及びシステムを提供する目的を達成する。
この出願は、2006年3月23日に提出された‘二重表示制御装置間のアーチファクトの無い変移’という発明の名称の米国仮出願シリアル番号US60/785065並びに2007年3月9日に提出された‘二重表示制御装置間のアーチファクトの無い変移’という発明の名称の米国仮特許出願番号US60/906122の優先権を主張するものであり、これらの明細書は、ここに全ての目的に援用される。
この出願ではまた、ここに全ての目的に、2006年3月23日に提出された‘携帯制御装置用の自己リフレッシュ表示制御装置’という発明の名称の米国仮特許出願番号US60/785066が援用される。
以下、本発明の各種実施形態を、本発明を制限することなく例示し同様の名称は同様の要素を示すように提供される添付図面と共に記述する。
本発明の実施形態は、表示システムによって表示装置を駆動するための方法、システム及びコンピュータ・プログラム・プロダクトを提供し、そこには表示システムがコンピュータ関連装置にある。表示システムは、プロセッサと、第1表示制御装置と、第2表示制御装置と、第1表示制御装置のフレーム・バッファと、第2表示制御装置のフレーム・バッファと、表示装置とを含む。表示装置は、第1表示制御装置か第2表示制御装置の何れかによって駆動可能である。複数の同一フレームが第1表示制御装置のフレーム・バッファに書き込まれているとき、表示装置の制御は、第1表示制御装置から第2表示制御装置に切り換えられる。入力垂直同期(V−Sync)パルスの立下り区間に続いて、第2表示制御装置は、第1表示制御装置から第2表示制御装置への表示装置の制御の変移を行う。表示装置の制御の切換えは、変移の間の表示アーチファクトを防止する垂直ブランキング期間の間に行われる。
二者択一的に、本発明の別の実施形態において、複数の新しいフレームが第1表示制御装置のフレーム・バッファに書き込まれるとき、表示装置の制御は、第2表示制御装置から第1表示制御装置に切り換えられる。表示装置の制御の切換えは、垂直ブランキング期間に行われる。
さて図面を特に参照番号により参照すると、図1は構成100の概要図であり、そこでは本発明の各種実施形態を実施可能である。構成100は幾つかのコンピュータ関連装置を含む。更に、典型的なコンピュータ関連装置は、プロセッサ102、第1表示制御装置104、第2表示制御装置106及び表示装置108を含む。プロセッサ102は、第1及び第2表示制御装置104及び106をそれぞれ制御する。第1表示制御装置104はプロセッサ102と統合可能である。二者択一的に、第1表示制御装置104はプロセッサ102とは個別に機能することができる。コンピュータ関連装置の例には、限定されないが、ラップトップ・コンピュータ、パームトップ・コンピュータ、デスクトップ・コンピュータ、計算機、携帯電話及び携帯情報端末(PDA)が含まれる。表示装置108の例には、限定されないが、液晶表示(LCD)スクリーン、ブラウン管(CRT)モニタ及びプラズマ・スクリーンが含まれる。プロセッサ102は、コンピュータ関連装置にある通常の中央処理装置(CPU)であってもよい。第1表示制御装置104及び第2表示制御装置106の例には、限定されないが、従来の映像グラフィック・アレイ(VGA)又は他の制御装置並びに特定用途集積制御装置(ASIC)が含まれる。
本発明の一実施形態において、第2表示制御装置106は、好ましくは6つのインタフェースの使用を可能とする。第1インタフェースは、薄膜トランジスタ(TFT)入力ポートであり、第1表示制御装置104から複数表示フレームを受けるように設計される。第2インタフェースは、ダブル・エッジ・トランジスタ−トランジスタ・ロジック(DETTL)LCD出力ポートであり、複数集積回路(IC)のTFTパネル行列ドライバに直結し、適したTFT表示装置上のLCD表示出力をサポートする。第3インタフェースは、双方向システム管理バス(SMBUS)のシリアル・ポートである。SMBUSは、少なくとも100KHzのものであり、第2表示制御装置106の内部セット・アップ及びコンフィグレーションの複数レジスタに接続される。SMBUSポートは、第2表示制御装置106の内部セット・アップ及びコンフィグレーションの複数レジスタに読み書きできる能力を持つ。第4インタフェースは、第1表示制御装置104と第2表示制御装置106との間の時間が決めてとなる切換えを管理するための1又はそれ以上の入出力ピン・インタフェースの集合である。第5インタフェースは、同期動的読取り書込み記憶装置(SDRAM)インタフェース・ポートであり、これは1つの完全な表示フレームを記憶するための低電力SDRAMと通信する。第2表示制御装置106は、SDRAMから複数表示フレームを取得することにより表示装置108の自律的リフレッシュを行う。第6インタフェースは、14.31818MHzの水晶体に直結される。水晶体は、オンチップ発振器に支持されて、表示リフレッシュ用の独立した画素クロックを、表示入力ポートの状態に関係なく供給する。表示用の独立した画素クロックは、50Hzで動作するが、57.27272MHzで合成される。加えて、独立した画素クロックは、取り付けられたSDRAMのフレーム・バッファ用のインタフェース・タイミングを供給する。
本発明の別の実施形態に従って、第2表示制御装置106は、プロセッサ102に接続される幾つかのピンを持つ第7インタフェースを含む。その複数のピンは、プロセッサ102が幾つかの入力装置から入力を受けたときに、非機能モードから第2表示制御装置106を起動する。
加えて、第2表示制御装置106は各種能力を所有する。第2表示制御装置106は、‘カラー・スウィズリング’の使用を可能として、表示装置108が従来の24ビット・パネルとして機能するのを可能にする。カラー・スウィズリングはビット数を低減するための方法であり、これは表示品質に何の視覚的な違いを持たずに各画素を表す。更に、第2表示制御装置106は、アンチエイリアス機能の使用を可能とする。アンチエイリアス機能は、表示装置108上のテキスト表示を改善する。その上、第2表示制御装置106は、画素アドレス可能な自動カラーをグレイ・スケールに変換するための白黒モードのサポートを提供する。
加えて、第2表示制御装置106は、通過モードにおいて、入来する複数表示フレームに対して無影響性を提供する。通過モードにおいて、第2表示制御装置106は、何の操作も行うことなく複数表示フレームを第1表示制御装置104に与える。その結果、単一LCDタイミング制御装置のチップ及び自動フライバイ・モードがエミュレートされる。自動フライバイ・モードは、SDRAMのフレーム・バッファへの不要な書き込みを防止し、それにより表示システムによって消費される総合電力を低減する。このことが消費電力を最小化することになる。更に、第2表示制御装置は、能率的なデバギングのために、従来の赤・緑・青(RGB)DETTLパネルの使用を可能とする。第2表示制御装置106はまた、製造ラインの試験用に自己試験機能を含む。第2表示制御装置106は、通過モードを作動することにより複数の入力表示フレームについて操作をしないように構築可能である。第2表示制御装置106のこの特徴は、製造の間に第2表示制御装置106を試験するために使用可能である。第2表示制御装置106の上述の特徴を、図2を用いて述べる。
図2は、本発明の一実施形態による表示システム200にある複数のシステム要素の概要図を例示する。第1表示制御装置104は、フレーム・バッファ202及び幾つかのクロックを含む。なお、図の簡単化のため、第1表示制御装置104は、クロック206を含むように示される。更に、第1表示制御装置は、1又はそれ以上のレジスタを含む。加えて、第2表示制御装置106は、フレーム・バッファ204及び幾つかのクロックを含む。なお、図の簡単化のため、第2表示制御装置106は、クロック208を含むように示される。更に、第2表示制御装置は、第1ピン210、第2ピン212、第3ピン214、第4ピン216、第5ピン218、及び1又はそれ以上のレジスタを含む。
プロセッサ102は、表示装置108をリフレッシュするために、第1表示制御装置104及び第2表示制御装置106に複数表示フレームを供給する。複数表示フレームは、表示装置108をリフレッシュするための幾つかの表示フレームを含む。表示データは、表示装置108により表示される1又はそれ以上のフレームを含む。表示フレームは、表示装置108に表示される画像の画素毎のデータである。フレーム・バッファ202及びフレーム・バッファ204は、表示装置108をリフレッシュするための複数表示フレームを格納する。表示装置108は、第1表示制御装置104又は第2表示制御装置106の片方によって駆動可能である。複数のピンは、表示制御装置104及び106間での表示装置108の制御の切換えを管理するのに使用される。プロセッサ102は、複数表示フレームを第1表示制御装置104に供給する。第1表示制御装置104は、プロセッサ102が複数表示フレームをフレーム・バッファ202に書き込むときに表示装置108をリフレッシュする。プロセッサ106がフレーム・バッファ202に書き込まないときに、表示装置108の制御が第2表示制御装置106に切り換えられる。プロセッサ102が再びフレーム・バッファ202に書き込むとき、制御が第1表示制御装置104に復帰切り換えされる。第1表示制御装置104と第2表示制御装置106との間の表示装置108の制御の変移は、表示アーチファクトを生じさせるかもしれない。どのアーチファクトも生じさせることなく、表示装置108の制御を切り換える方法を、図3、4及び5を用いて詳細に述べる。
図3は、本発明の一実施形態による、表示装置108を駆動するための方法の流れ図である。ステップ302で、表示データが第1表示制御装置104で受信される。第1表示制御装置104は、プロセッサ102から表示データを受ける。表示データはフレーム・バッファ202に格納される。
ステップ304で、表示装置108の制御が第1表示制御装置104と第2表示制御装置106との間で切り換えられる。表示装置の制御は、ブランキング期間において、第1表示制御装置104と第2表示制御装置106との間で切り換えられる。ブランキング期間は、垂直同期(V−Sync)又は水平同期(H−Sync)パルスの立下り区間と次のアクティブ走査線の始めとの間の期間である。走査線は、表示装置108により表示される画像の一行の画素データを表す。ブランキング期間は垂直ブランキング期間であり、切換えは、入力垂直同期(V−Sync)パルスの終わりに起こる。
一実施形態において、第1表示制御装置104が表示装置108を駆動し、如何なる表示データもフレーム・バッファ202に書き込まれないとき、表示装置108の制御は、第1表示制御装置104から第2表示制御装置106に切り換えられる。本発明の別の実施形態において、第2表示制御装置106が表示装置108を駆動し、複数の新しい表示フレームがフレーム・バッファ202に書き込まれるとき、表示装置108の制御が第2表示制御装置106から第1表示制御装置104に切り換えられる。ステップ306で、表示装置108は、制御が切り換えられた後にリフレッシュされる。第1表示制御装置104と第2表示制御装置106との間の表示装置108の制御切換えの方法を、図4及び5を用いてより詳細に述べる。
図4A及び4Bは、本発明の一実施形態による、表示装置108の制御を第1表示制御装置104から第2表示制御装置106に切り換えるための方法の流れ図である。フレーム・バッファ202が複数の新しい表示フレームで連続して書き込まれるとき、第1表示制御装置104が表示装置108を駆動する。表示装置108を駆動する第1表示制御装置104は、表示フレームを第2表示制御装置106に伝えることを含む。第2表示制御装置106は、表示フレームをフレーム・バッファ204に記録する。その後、第2表示制御装置106が、フレーム・バッファ204から表示フレームを取得することによって表示装置108をリフレッシュする。第2表示制御装置106は、カラー・スウィズリングを行いながら、カラー・アンチエイリアス機能を働かせながら、複数の表示出力の周波数を変えるなど、表示フレームに対する1又はそれ以上の変更をすることができる。その後、第2表示制御装置106は表示装置108をリフレッシュする。
本発明の別の実施形態に従って、第2表示制御装置106は、表示フレームに対する変更を行い、表示フレームをフレーム・バッファ204に記録することなく表示装置108をリフレッシュすることができる。
ステップ402で、第1表示制御装置104は表示装置108を駆動する。ステップ404で、複数の新しい表示フレームがフレーム・バッファ202に書き込まれるかが、決定される。複数の新しい表示フレームがフレーム・バッファ202に書き込まれるなら、第1表示制御装置104はステップ402で表示装置108を駆動し続ける。2者択一的に、どの新しいフレームもフレーム・バッファ202に書き込まれなければ、そのときステップ406で、第1ピン210がロー状態に設定される。ステップ408で、新しいフレームがフレーム・バッファ204に記録される。その後、第2表示制御装置106がV−Syncパルスの終わりに表示ロード・サイクルを実行する。表示ロード・サイクルを行う過程は、表示フレームをフレーム・バッファ204に記録することを含む。表示フレームをフレーム・バッファ204に記録することは、入力V−Syncパルスの立下り区間で開始し、次のV−Syncパルスの立下り区間で終了する。V−Syncパルスの立下り区間は、現在の表示フレームの終わりと新しい表示フレームの入力とを示す。第2表示制御装置106は、最初の走査線から次のV−Syncパルスの立下り区間まで画素データの記録を開始する。入力V−Syncパルスの立下り区間又は第2表示制御装置106の表示フレーム・タイミングは、第2ピン212によってプロセッサ102に示される。第2ピン202は、最初の出力走査線からV−Syncパルスの立下り区間までロー状態に維持される。
第2ピン212は、垂直ブランキング期間においてハイ状態に維持される。プロセッサ102は、第2ピン212の状態を使用して、垂直ブランキング期間の間に第1表示制御装置104と第2表示制御装置106との間での表示装置108の制御切換えを同期させる。全体のフレームがフレーム・バッファ204に記録された後、第2表示制御装置106は、第1表示制御装置104から自己への制御切換えを開始する。
ステップ410で、第2表示制御装置106は、第2表示制御装置106の幾つかの映像タイミングへの第1表示制御装置104の幾つかの映像タイミングの変移を行う。本発明の一実施形態に従って、第2表示制御装置106への第1表示制御装置104の映像タイミングの変移は、V−Syncパルスの立下り区間近傍で行われる。V−Syncパルスの立下り区間近傍は、V−Syncパルスの開始から、続く垂直ブランキング期間の終わりまでの時間間隔のことである。加えて、第2表示制御装置106はクロック206からクロック208への変移を行う。クロック206及びクロック208は同一周波数でもよい。なお、クロック208はクロック206に非同期で動作してもよい。本発明の一実施形態に従って、‘先入れ先出し’(FIFO)が、第1表示制御装置104によって送られる複数表示フレームの時間を変更して第2表示制御装置106の映像タイミングを合わせるのに使用可能である。本発明の別の実施形態において、第1及び第2表示制御装置104及び106の映像タイミングの変移は、それぞれ水平同期(H−Sync)パルスのブランキング期間の間に行われる。本発明の別の実施形態に従って、複数表示フレームの同期は、オン/オフ自在の位相同期帰還(PLL)を使用することによって実行可能であるので、間断なく描画可能である。
ステップ412で、第2表示制御装置106は、第1表示制御装置104の幾つかのレジスタ及び第2表示制御装置106の幾つかのレジスタをリセットする。ステップ414で、第2表示制御装置106は、フレーム・バッファ204を書込みモードから読取りモードに切り換える。本発明の一実施形態において、書込みモードから読取りモードへのフレーム・バッファ204の切換えは、映像タイミングの変移と同時に実行される。映像タイミングの変移に続いて、第2表示制御装置106は、複数のレジスタ及びクロック208を使用して表示出力を発生する。表示出力は表示フレームを含み、これは、操作を行うか或いは行わずにフレーム・バッファ204から取得される。複数のレジスタ及びクロック208は、表示装置108の制御の変移に引き続いて、次のアクティブ走査線の始まりで動作を開始する。
ステップ416で、表示装置108の制御は、第1表示制御装置104から第2表示制御装置106に切り換えられる。その後、第2表示制御装置106は、次のアクティブ走査線の始めから表示装置108をリフレッシュし始める。第2表示制御装置106は、フレーム・バッファ204にある表示フレームで表示装置108を自律的にリフレッシュする。ステップ418で、第1表示制御装置104及びプロセッサ102は非機能モードに切り換えられる。本発明の別の実施形態に従って、ステップ418で、第1表示制御装置104は、プロセッサ102が非機能モードにあり続ける限り、非機能モードに切換可能である。
第2表示制御装置106は、第2表示制御装置106が予め決められた回数の間、同一の表示フレームで表示装置108をリフレッシュするとき、非機能モードに切換可能である。表示装置108をリフレッシュするための予め決められた回数は、第2表示制御装置106の複数レジスタに格納される。
図5は、本発明の一実施形態による、第2表示制御装置106から第1表示制御装置104への表示装置108の制御切換えのための方法の流れ図を例示する。ステップ502で、第2表示制御装置106は表示装置108を駆動する。ステップ504で、複数の新しい表示フレームがフレーム・バッファ202に書き込まれるかが、決定される。何の新しい複数表示フレームもフレーム・バッファ202に書き込まれなければ、第2表示制御装置は、ステップ502で表示装置108を駆動し続ける。2者択一的に、新しい表示フレームがフレーム・バッファ202に書き込まれれば、そのときステップ506で、第1ピン210がハイ状態に設定される。第1ピン210のハイ状態は、第1表示制御装置104の中間高電力記録状態を表す。その記録の処理は、表示フレームをフレーム・バッファ202からロードすること並びにそれを第2表示制御装置106によりフレーム・バッファ204に格納することである。
ステップ508で、第2表示制御装置106は、第2表示制御装置106の複数映像タイミングと第1表示制御装置104の複数映像タイミングとの間の変移を行う。更に、第2表示制御装置106はクロック208とクロック206との間の変移を行う。本発明の一実施形態において、クロック変移は入力V−Syncパルスの立下り区間近傍で行われる。2者択一的に、本発明の別の実施形態において、クロック変移はH−Syncパルスのブランキング期間の間に行われる。
第1表示制御装置104がロー状態にあれば、クロック206、複数映像タイミング及び第1表示制御装置104の複数レジスタは、プロセッサ102により再初期化される。更に、プロセッサ102は、同時にクロック206をクロック208で再初期化する。本発明の別の実施形態に従って、複数映像タイミング、クロック206及び第1表示制御装置104の複数レジスタは、第3ピン214により提供される割込みのサポートで再初期化可能である。第3ピン214は、予め選択された走査線の始まりで操作割込みを提供することができる。第2表示制御装置106は、供される割込みの型に依存して、幾つかの機能を働かせるようにプログラム可能である。供される割込みの型は、第4ピン216によりプロセッサ102に提示される。本発明の別の実施形態に従って、第2表示制御装置106は、幾つかのピンを使用して、供される割込みの型を提示する。第2表示制御装置106は、第1表示制御装置104の再初期化後、制御の変移を行う。
ステップ510で、表示装置108の制御は、第1表示制御装置104に切り換えられる。その後、第1表示制御装置104は、プロセッサ102によりフレーム・バッファ202に書き込まれた複数表示フレームで表示装置108を駆動する。次のアクティブ走査線から、第1表示制御装置104の複数レジスタ及びクロック206は表示出力を発生する。
図6は、本発明の一実施形態による、第2表示制御装置106を非機能モードから起動するための方法の流れ図である。ステップ602で、第2表示制御装置106は非機能モードのままである。ステップ604で、プロセッサ102がプロセッサ102と連携する複数の入力装置から入力を受けたかを決定する。複数の入力装置は、例えば、キーボード、タッチパッド、無線イベント、カーソル・パッド又はマウスであってもよい。プロセッサ102が入力を受けなければ、そのときステップ602で、第2表示制御装置106は非機能モードのままであり続ける。しかし、プロセッサ102が入力を受ければ、そのときステップ606で、第5ピン218がハイ状態に設定され、第2表示制御装置106が非機能モードから起動される。第5ピン218はプロセッサ102によりハイ状態に設定される。第5ピン218がハイ状態に設定され、第2表示制御装置106が機能モードにあると、第2表示制御装置106は複数の表示タイムアウト・レジスタをリセットする。複数の表示タイムアウト・レジスタは、表示フレームが第2表示制御装置106によりリフレッシュ可能であり、その後に第2表示制御装置106が非機能モードに切換可能である回数値を格納する。本発明の別の実施形態に従って、第2表示制御装置106は、プロセッサ102が複数の入力装置から入力を受ける度に、プロセッサ102における組込みソフトウエアにより非機能モードから起動される。
ステップ608で、プロセッサ102がフレーム・バッファ202を新しい表示フレームで更新したかが、決定される。プロセッサ102が新しいフレームを更新しなければ、そのときステップ614で、第2表示制御装置106がフレーム・バッファ204にある表示フレームで自律的に表示装置108をリフレッシュし始める。しかし、プロセッサ102が新しい表示フレームでフレーム・バッファ202を更新すれば、そのとき、第2表示制御装置106は、表示装置108を起動し、複数の表示ブランキング・レジスタをリセットすることによって表示を抹消する。複数の表示ブランキング・レジスタは表示装置108の機能を制御する。複数の表示ブランキング・レジスタが作動されると、第2表示制御装置106は空白の表示装置108を示す。複数の表示ブランキング・レジスタをリセットすることで、表示装置108の通常機能を回復させる。ステップ610で、第3ピン214は、表示ロード・サイクルを行うように第2表示制御装置106を命令する割込みを発生する。ステップ612で、第2表示制御装置106が表示ロード・サイクルを行う。その後ステップ614で、第2表示制御装置は自律的に表示装置108をリフレッシュし始める。表示装置108を駆動することに重要な部分がある本方法のステップ及び時間についての表示システム200の複数のシステム要素の状態を、図7、8及び9を用いて詳細に述べる。
図7は、本発明の一実施形態による、表示装置108の制御を第1表示制御装置104から第2表示制御装置106に切り換えるためのタイムラインのグラフである。図7は、垂直ブランキング期間の間に行われる表示装置108の制御を切り換える過程を例示する。更に、その図は、時間についての表示システム200の種々のシステム要素の状態を表す。図7に例示される表示システム200の複数のシステム要素は、第1表示制御装置104、第2表示制御装置106、フレーム・バッファ204、クロック206、第1ピン210及び第2ピン212を含む。図7において、時間はx軸上に表され、複数のシステム要素の状態はy軸上に表される。
図8は、本発明の一実施形態による、表示装置108の制御を第2表示制御装置106から第1表示制御装置104に切り換えるためのタイムラインのグラフである。図8は、垂直ブランキング期間に行われる表示装置108の制御を切り換える過程を例示する。更に、図8は、時間について、表示システム200の種々のシステム要素の状態を表す。図8に例示された表示システム200の複数のシステム要素は、第1表示制御装置104、第2表示制御装置106、クロック206、第1ピン210、第2ピン212及び第3ピン214を含む。図8において、時間はx軸上に表され、複数のシステム要素の状態はy軸上に表される。
図9は、本発明の一実施形態による、非機能モードから第2表示制御装置106を起動するためのタイムラインのグラフである。図9は、時間についての表示システム200の種々の要素の状態を表す。表示システム200の複数のシステム要素は、第1表示制御装置104、第2表示制御装置106、フレーム・バッファ202、フレーム・バッファ204、第3ピン214及び第5ピン218を含む。図9において、時間はx軸上に表され、複数のシステム要素の状態はy軸上に表される。
複数の表示制御装置は、一例として、複数の特定用途集積回路(ASIC)、複数のプログラマブル調節器(PLC)及び複数の携帯装置の同種のもので実施してもよい。上記説明に鑑みて、一実施形態による、本発明(第2表示制御装置106)の工業ベースの実施項目がここに含まれる。これらの項目は各種ハードウエアの実施項目を含み、これらは各種のプロセッサ、IC、ピン及びレジスタの構築レベルの項目を含む。その説明は、当業者によって理解されるものであり、過度の実験無しに本発明を実施する助けとなる。
第2表示制御装置106のレジスタ定義
レジスタ 指標 デフォルト
第2表示制御装置106のID及び改訂 0 DC01H
第2表示制御装置106の表示モード 1 0012H
水平解像度 2 0458H(1200 十進)
水平総キャラクタ数 3 04E8H(1256 十進)
水平同期 4 1808H(24, 8 十進)
垂直解像度 5 0340H(900 十進)
垂直表示ライン数 6 0390H(912 十進)
垂直同期 7 0403H(4, 3 十進)
表示タイムアウト 8 FFFFH
走査線割込み 9 0000H
バックライト輝度 10 XXXFH
予備 11〜127
第2表示制御装置106のユーザI/Oピン定義
第2表示制御装置106のASICピンアウト−1M(512K×16)SDRAMコンフィグレーション
ジオード(TM)表示インタフェース・ピン群
ジオード(TM)画素クロック GFDOTCLK 1
ジオード(TM)赤データ GFRDAT0-5 6
ジオード(TM)緑データ GFGDAT0-6 7
ジオード(TM)青データ GFBDAT0-5 6
ジオード(TM)VSync GFVSYNC 1
ジオード(TM)HSync GFHSYNC 1
ジオード(TM)FP_LDE GFP_LDE 1
512K×16のSDRAM用インタフェース・ピン群
FBRAMデータ FBD0-15 16
FBRAMアドレス FBDA0-10 11
FB列アドレス・ストロボ FBCAS/ 1
FB行アドレス・ストロボ FBRAS/ 1
FBデータ・マスク FBDM0-1 2
FBRAMチップ・セレクト FBCS/ 1
RBRAM書込み作動 FBWE/ 1
FBRAMクロック FBCLK 1
FBRAMクロック作動 FBCLKE 1
第2表示制御装置106自己リフレッシュ用水晶体
表示XTALイン DCONXI 1
表示XTALアウト DCONXO 1
システム・インタフェース・ピン群
システム・リセット RESET 1
EC電源オン要求 ECPWRRQST 1
第2表示制御装置106の割込み出力 DCONIRG/ 1
第2表示制御装置106の
表示ロード・コマンド要求 DCONLOAD 1
第2表示制御装置106の状態ピン DCONSTAT 2
第2表示制御装置106の
ブランキング状態 DCONBLNK 1
第2表示制御装置106の
レジスタI/O・SMBクロック DCONSMBCLK 1
第2表示制御装置106の
レジスタI/O・SMBデータ DCONSMBDATA 1
DETTL/パネル・インタフェース・ピン群
パネル画素データ0 DO00-DO01 3
パネル画素データ1 DO10-DO11 3
パネル画素データ2 DO20-DO21 3
ソース・ドット・クロック SCLK 1
データ・インタフェース極性制御 REV1-2 2
グラフィック出力作動
(ゲート・ドライバ作動) GOE 1
− INV 1
− CPV 1
− STV 1
− FSTH 1
− BSTH 1
− TP 1
LCDバックライト作動 BACKLIGHT 1
表示バックライト制御(PWM) DBC 1
ドライバ極性信号1 POL1 1
LCD VDD作動 VDDEN 1
ならし/試験モード AGMODE 1
カラー/白黒パネル・バイアス
・セレクト COLMODE 1
総合ユーザI/O 94
ECPWRRQSTアクティブの最小デューティ・サイクルは、100ns以下である(このピンは脱跳ね返り(debounce)又は濾過される必要はない)。
本発明の各種実施形態は表示システムを備え、これは、表示装置、プロセッサ、第1表示制御装置、第2表示制御装置、及び第1及び第2表示制御装置の複数のクロック、複数のフレーム・バッファを含む。更に、第2表示制御装置は幾つかのピンを含む。
本発明の各種実施形態は、アーチファクトの無い表示が表示システムにおいてもたらされることを保証する。その表示は、表示システムにおける第1表示制御装置と第2表示制御装置との間の変移後に表示装置にもたらされる。変移は、垂直同期(V−Sync)パルスの立下り区間の近傍、即ち垂直ブランキング期間の間に行われ、それによりアーチファクトの無い表示を保証する。
第2表示制御装置は、プロセッサ及び第1表示制御装置とは関係なく、自律的に表示装置をリフレッシュすることができる。表示装置の自律的なリフレッシュは、プロセッサの連続的な介在の必要性を排除する。
第1及び第2表示制御装置並びに表示装置は、延長された非機能時にオフすることができ、表示システムによる電力消費のかなりの節約となる。
本発明の各種実施形態は、専用で高価なハードウエアを要しないので、コストを考慮し電力を考慮した用途での電子装置の使用に理想的なシステムを提供する。
本発明の好ましい実施形態を例示及び説明したが、本発明はこれらの実施形態だけで制限されるものではないことは明白である。特許請求の範囲に記載されるように、本発明の精神及び範囲を逸脱することなく、当業者にとって多数の修正、変更、変形、置換及び等価物が明らかであるものである。
本発明の各種実施形態を実施する構成の概要図である。 本発明の一実施形態による、表示システムにあるシステム要素の概要図である。 本発明の一実施形態による、表示装置を駆動するための方法の流れ図である。 本発明の一実施形態による、表示装置の制御を第1表示制御装置から第2表示制御装置に切り換えるための方法の流れ図である。 本発明の一実施形態による、表示装置の制御を第1表示制御装置から第2表示制御装置に切り換えるための方法の流れ図である。 本発明の一実施形態による、表示装置の制御を第2表示制御装置から第1表示制御装置に切り換えるための方法の流れ図である。 本発明の一実施形態による、非機能モードから第2表示制御装置を起動するための流れ図である。 本発明の一実施形態による、表示装置の制御を第1表示制御装置から第2表示制御装置に切り換えるためのタイムラインのグラフである。 本発明の一実施形態による、表示装置の制御を第2表示制御装置から第1表示制御装置に切り換えるためのタイムラインのグラフである。 本発明の一実施形態による、非機能モードから第2表示制御装置を起動するためのタイムラインのグラフである。
符号の説明
102 プロセッサ
104 第1表示制御装置
106 第2表示制御装置
108 表示装置
202,204 フレーム・バッファ
210 第1ピン
212 第2ピン
214 第3ピン
216 第4ピン
218 第5ピン

Claims (24)

  1. 表示装置を、該表示装置と、第1表示制御装置と、低電力動作に最適化された第2表示制御装置と、プロセッサとを備える表示システムによって駆動するための方法であって、
    該プロセッサから表示データを該第1表示制御装置で受けるステップと、
    入力垂直同期であるV−syncパルスの立下り区間近傍において、該第1表示制御装置と該第2表示制御装置との間で該表示装置の制御を切り換えるステップと、
    該プロセッサ及び該第1表示制御装置とは別個に該第2表示制御装置によって該表示装置をリフレッシュするステップと
    により成る表示装置駆動用方法。
  2. 該表示装置の制御を切り換えるステップは、何の新しいフレームも該第1表示制御装置のフレーム・バッファに書き込まれないときに、該第2表示制御装置の第1ピンをロー状態に設定するステップを含む請求項1記載の表示装置駆動用方法。
  3. 該第1ピンを該ロー状態に設定するステップは、表示ロード・サイクルを行うステップを含み、該表示ロード・サイクルを行うステップは、該第2表示制御装置のフレーム・バッファにフレームを格納することを含み、該フレームを格納することは、該入力V−syncパルスの立下り区間で開始される請求項2記載の表示装置駆動用方法。
  4. 該表示装置の制御を切り換えるステップは、1又はそれ以上の新しいフレームが該第1表示制御装置のフレーム・バッファに書き込まれるときに該第2表示制御装置の第1ピンを高中間状態に設定するステップを含み、該第1ピンの該高中間状態は、中間の高電力記録状態を表す請求項1記載の表示装置駆動用方法。
  5. 該表示装置の制御を切り換えるステップは、該第1表示制御装置の1又はそれ以上の映像タイミングと該第2表示制御装置の1又はそれ以上の映像タイミングとの間で変移を行うステップを含む請求項1記載の表示装置駆動用方法。
  6. 該変移を行うステップは、該第1表示制御装置及び該第2表示制御装置の該1又はそれ以上の映像タイミングを同期して再初期設定することを含み、該1又はそれ以上の映像タイミングは、ブランキング期間の間に同期して最初期設定される請求項5記載の表示装置駆動用方法。
  7. 該表示装置の制御を切り換えるステップは、更に、該第2表示制御装置のフレーム・バッファを書込みモードから読取りモードに切り換えるステップを含む請求項5記載の表示装置駆動用方法。
  8. 該表示装置の制御を切り換えるステップは、更に、フレーム・タイミングを該第2表示制御装置から該プロセッサに伝達するステップを含み、
    該伝達するステップは、
    該第2表示制御装置の第2ピンを該V−syncパルス前の予め決定された時点でロー状態に設定するステップと、
    該V−syncパルスの立下り区間と新しいアクティブ走査線の始めとの間の期間であるブランキング期間の間に該第2ピンをハイ状態に設定するステップと
    を含む請求項5記載の表示装置駆動用方法。
  9. 該表示装置の制御を切り換えるステップは、更に、1又はそれ以上の型の走査線割込みを提供するステップを含み、各型の走査線割込みは、選択された走査線に関連するタイミングを持ち、各型の走査線割込みは、該第2表示制御装置の第3ピンによって提供され、そして各型の走査線割込みは、該第2表示制御装置の第4又はそれ以上のピンで表される請求項5記載の表示装置駆動用方法。
  10. 該1又はそれ以上の型の走査線割込みを提供するステップは、更に、該走査線割込みの型に基づいて、該第1表示制御装置を非作動にするステップを含む請求項9記載の表示装置駆動用方法。
  11. 該1又はそれ以上の型の走査線割込みを提供するステップは、更に、該第1表示制御装置の該1又はそれ以上の映像タイミングを、該第2の表示制御装置の該1又はそれ以上の映像タイミングと同期して再初期化するように該プロセッサを警告するステップを含み、該再初期化は、該走査線割込みの型に基づいて実行される請求項9記載の表示装置駆動用方法。
  12. 該表示装置の制御を切り換えるステップは、更に、該第2表示制御装置の1又はそれ以上のレジスタの値に基づいて、非機能モードに該第2表示制御装置を駆動するステップを含む請求項5記載の表示装置駆動用方法。
  13. 該表示装置をリフレッシュするステップは、該第2表示制御装置を非機能モードから起動するステップを含み、該第2表示制御装置は、該プロセッサが1又はそれ以上の入力装置から入力を受けたときに該プロセッサによって起動される請求項1記載の表示装置駆動用方法。
  14. 該表示装置をリフレッシュするステップは、
    該第5ピンは、該プロセッサが1又はそれ以上の入力装置から入力を受けたときに、該第2表示制御装置の第5ピンをロー状態からハイ状態に設定するステップと、
    該第2表示制御装置を非機能モードから起動するステップと
    を含む請求項1記載の表示装置駆動用方法。
  15. 該表示装置をリフレッシュするステップは、1又はそれ以上の新しい複数フレームが該第1表示制御装置のフレーム・バッファに書き込まれるときに1又はそれ以上の映像出力を始めるように該第1表示制御装置を命令することを含む請求項1記載の表示装置駆動用方法。
  16. 該表示装置をリフレッシュするステップは、何の新しいフレームも該第1表示制御装置のフレーム・バッファに書き込まれないときに該第2表示制御装置によって該表示装置を自律的に駆動することを含む請求項1記載の表示装置駆動用方法。
  17. 表示装置を、該表示装置と、第1表示制御装置と、第2表示制御装置と、プロセッサとを含む表示システムによって駆動するためのシステムであって、
    該プロセッサから入力を受ける該第1表示制御装置と、
    入力垂直同期であるV−syncパルスの立下り区間近傍で該表示装置の制御を該第1表示制御装置と切り換える該第2表示制御装置と
    を備える表示装置駆動システム。
  18. 該第1表示制御装置及び該第2表示制御装置の1又はそれ以上の映像タイミングを有し、該1又はそれ以上の映像タイミングは、該表示装置の制御を切り換える間に同期して初期設定される請求項17記載の表示装置駆動システム。
  19. 該第2表示制御装置は、第1ピンと、第2ピンと、第3ピンと、第4又はそれ以上のピンとを備え、
    該第1ピンは該表示装置のソースを制御し、該第1ピンの状態は、該第1表示制御装置のフレーム・バッファに書き込まれた1又はそれ以上の新しいフレームに依存して設定され、
    該第2ピンは、該第2表示制御装置のフレーム・タイミングを伝達し、
    該第3ピンは、1又はそれ以上の型の走査線割込みを供給し、
    該第4又はそれ以上のピンは、該第2表示制御装置によって供給される各走査線割込みの型を表す
    請求項17記載の表示装置駆動システム。
  20. 該第2表示制御装置は更に第5ピンを備え、該第5ピンは、該プロセッサが1又はそれ以上の入力装置から1又はそれ以上の入力を受けたときに該第2表示制御装置を非機能モードから起動する請求項19記載の表示装置駆動システム。
  21. 該第2表示制御装置はフレーム・バッファを備え、該フレーム・バッファは、該第2表示制御装置の第1ピンがロー状態に設定されるときに書込みモードから読取りモードに切り換えられる請求項17記載の表示装置駆動システム。
  22. 該第2表示制御装置は1又はそれ以上のレジスタを備え、該1又はそれ以上のレジスタは、該表示装置の制御を該第1表示制御装置から該第2表示制御装置に切り換える間に該第1表示制御装置の1又はそれ以上のレジスタと同期して初期設定される請求項17記載の表示装置駆動システム。
  23. 表示装置を、該表示装置と、第1表示制御装置と、低電力動作に最適化された第2表示制御装置と、プロセッサとを備える表示システムによって駆動するためのシステムであって、
    該第1表示制御装置の表示データを該第2表示制御装置に伝達するための手段と、
    入力垂直同期であるV−syncパルスの立下り区間近傍で、該第1表示制御装置と該第2表示制御装置との間で該表示装置の制御を切り換えるための手段と、
    該プロセッサ及び該第1表示制御装置とは別個に該第2表示制御装置によって該表示装置をリフレッシュするための手段と
    を備える表示装置駆動システム。
  24. 表示装置と、第1表示制御装置と、第2表示制御装置と、プロセッサとを含む表示システムにおけるプロセッサをプログラミングして方法を実行するための1又はそれ以上の機械実行命令を含む機械読取り自在記憶媒体であって、
    該方法は、
    該プロセッサから該表示システムにある該第1表示制御装置で表示データを受けるステップと、
    入力垂直同期であるV−syncパルスの立下り区間近傍で、該第1表示制御装置と該表示システムにある該第2表示制御装置との間で該表示装置の制御を切り換えるステップと、
    該プロセッサ及び該第1表示制御装置とは別個に該第2表示制御装置によって該表示装置をリフレッシュするステップと
    を備える機械読取り自在記憶媒体。
JP2007077118A 2006-03-23 2007-03-23 表示装置駆動用方法、表示装置駆動システム及び機械読取り自在記憶媒体 Expired - Fee Related JP4992140B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US78506506P 2006-03-23 2006-03-23
US60/785,065 2006-03-23
US90612207P 2007-03-09 2007-03-09
US60/906,122 2007-03-09

Publications (2)

Publication Number Publication Date
JP2007298962A true JP2007298962A (ja) 2007-11-15
JP4992140B2 JP4992140B2 (ja) 2012-08-08

Family

ID=38541690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007077118A Expired - Fee Related JP4992140B2 (ja) 2006-03-23 2007-03-23 表示装置駆動用方法、表示装置駆動システム及び機械読取り自在記憶媒体

Country Status (4)

Country Link
JP (1) JP4992140B2 (ja)
KR (1) KR100910683B1 (ja)
TW (1) TWI344106B (ja)
WO (1) WO2007112019A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013225330A (ja) * 2008-10-13 2013-10-31 Apple Inc シームレスな表示移行

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI404012B (zh) * 2009-07-01 2013-08-01 Mstar Semiconductor Inc 顯示控制器及其影像信號傳送方法與系統
WO2011104582A1 (en) 2010-02-25 2011-09-01 Nokia Corporation Apparatus, display module and methods for controlling the loading of frames to a display module
KR101682116B1 (ko) 2010-03-30 2016-12-02 삼성전자주식회사 디스플레이 컨트롤러와 상기 디스플레이 컨트롤러를 포함하는 디스플레이 시스템
TWI533286B (zh) 2010-09-06 2016-05-11 元太科技工業股份有限公司 平面顯示裝置
US9047800B2 (en) * 2012-02-15 2015-06-02 Apple Inc. Methods for external display resolution selection
TWI496134B (zh) * 2013-07-22 2015-08-11 Elitegroup Computer Sys Co Ltd 整合式計算機、計算機系統及用於該整合式計算機之輸出輸入信號自動偵測方法
CN103945018B (zh) * 2014-04-29 2017-12-01 深圳市明微电子股份有限公司 并联显示系统及其双向地址配置方法
KR102261510B1 (ko) 2014-11-04 2021-06-08 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR102431149B1 (ko) 2015-10-05 2022-08-11 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 표시 장치 및 표시 장치의 구동 방법
US20210366443A1 (en) * 2020-05-24 2021-11-25 Novatek Microelectronics Corp. Displaying method and processor
TWI750979B (zh) * 2020-12-30 2021-12-21 新唐科技股份有限公司 用於減少元件之使用接腳的控制裝置與顯示裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624816B1 (en) * 1999-09-10 2003-09-23 Intel Corporation Method and apparatus for scalable image processing
JP2004288087A (ja) * 2003-03-25 2004-10-14 Toshiba Corp 情報処理装置
WO2004109484A1 (ja) * 2003-05-30 2004-12-16 Fujitsu Limited 表示装置の制御装置、制御方法、及び電子機器
JP2005338183A (ja) * 2004-05-24 2005-12-08 Toshiba Corp 情報機器および同機器の表示制御方法
JP2007179225A (ja) * 2005-12-27 2007-07-12 Sony Corp 情報処理装置、情報処理方法及びそのプログラム
JP2007293296A (ja) * 2006-03-23 2007-11-08 One Laptop Per Child Association Inc 表示副システムの消費電力低減方法、そのシステム及び第2表示制御装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945972A (en) * 1995-11-30 1999-08-31 Kabushiki Kaisha Toshiba Display device
US6333750B1 (en) * 1997-03-12 2001-12-25 Cybex Computer Products Corporation Multi-sourced video distribution hub
KR100425765B1 (ko) * 2002-04-12 2004-04-01 엘지.필립스 엘시디 주식회사 액정표시장치
US7388579B2 (en) * 2003-05-01 2008-06-17 Motorola, Inc. Reduced power consumption for a graphics accelerator and display
JP4861639B2 (ja) 2004-06-23 2012-01-25 パナソニック株式会社 複数の表示装置の制御装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624816B1 (en) * 1999-09-10 2003-09-23 Intel Corporation Method and apparatus for scalable image processing
JP2004288087A (ja) * 2003-03-25 2004-10-14 Toshiba Corp 情報処理装置
WO2004109484A1 (ja) * 2003-05-30 2004-12-16 Fujitsu Limited 表示装置の制御装置、制御方法、及び電子機器
JP2005338183A (ja) * 2004-05-24 2005-12-08 Toshiba Corp 情報機器および同機器の表示制御方法
JP2007179225A (ja) * 2005-12-27 2007-07-12 Sony Corp 情報処理装置、情報処理方法及びそのプログラム
JP2007293296A (ja) * 2006-03-23 2007-11-08 One Laptop Per Child Association Inc 表示副システムの消費電力低減方法、そのシステム及び第2表示制御装置
JP4868313B2 (ja) * 2006-03-23 2012-02-01 ワン ラップトップ パー チャイルド アソシエイション インク. 表示副システムの消費電力低減方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013225330A (ja) * 2008-10-13 2013-10-31 Apple Inc シームレスな表示移行
KR101445519B1 (ko) * 2008-10-13 2014-10-01 애플 인크. 여러 비디오 이미지들의 매끄러운 디스플레이 이주

Also Published As

Publication number Publication date
WO2007112019A3 (en) 2008-04-24
WO2007112019A2 (en) 2007-10-04
KR20070096914A (ko) 2007-10-02
TW200745940A (en) 2007-12-16
TWI344106B (en) 2011-06-21
JP4992140B2 (ja) 2012-08-08
KR100910683B1 (ko) 2009-08-04

Similar Documents

Publication Publication Date Title
JP4992140B2 (ja) 表示装置駆動用方法、表示装置駆動システム及び機械読取り自在記憶媒体
US8994700B2 (en) Artifact-free transitions between dual display controllers
KR100896178B1 (ko) 테스트 패턴 발생 회로를 포함하는 액정 표시 장치의 구동회로
JP7034423B2 (ja) 駆動制御デバイス及び電子機器
US20070285428A1 (en) Self-refreshing display controller for a display device in a computational unit
JP4868313B2 (ja) 表示副システムの消費電力低減方法
CN101046941B (zh) 用于驱动液晶显示器件的装置和方法
US20030030607A1 (en) Active matrix display device
JP2017167250A (ja) 表示制御及びタッチ検出装置、半導体集積回路
JP5058434B2 (ja) Lcd動作電流を減少させるタイミングコントローラとlcdドライバとディスプレイデータ出力方法
TW200421245A (en) Device for driving a display apparatus
WO2011044241A1 (en) Integrated electronic paper display controller
US6340959B1 (en) Display control circuit
US8120599B2 (en) Method of automatically recovering bit values of control register and LCD drive integrated circuit for performing the same
JP2015094806A (ja) 表示ドライバ、表示システム、及びマイクロコンピュータ
US20180286345A1 (en) Adaptive sync support for embedded display
KR101513551B1 (ko) 프로그램가능 사이클 상태기 인터페이스
TWI443576B (zh) 圖像顯示系統及方法
US9478191B2 (en) Display device and method of driving the same
US9710049B2 (en) Display device, method of driving a display device, and display system
CN101535930A (zh) 具有双显示控制器的显示系统及其驱动方法
WO2007112021A2 (en) Self-refreshing display controller for a display device in a computational unit
JP4306980B2 (ja) アクティブマトリクス型表示装置及びその制御装置
JP2006259240A (ja) 液晶表示装置、駆動回路、駆動方法および電子機器
JP4259775B2 (ja) アクティブマトリクス型表示装置及びその制御装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120419

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees