JP2014146093A - タッチ表示制御装置及び情報端末装置 - Google Patents

Abstract

【課題】ディスプレイパネルの駆動表示動作のノイズとタッチセンサの駆動検出動作のノイズが互いに他方に影響せず、且つ、表示フレーム内で非表示に伴う輝度差の顕在化を抑制することに資することができるタッチ表示制御装置、更には情報端末装置を提供する。
【解決手段】表示フレームのフレーム同期信号の周期内における表示期間の開始タイミングと非表示期間の開始タイミングとを前記フレーム同期信号の単数又は複数周期毎に変更可能な前記ディスプレイコントローラと、タッチパネルの駆動とタッチ検出とを前記非表示期間に行なうタッチパネルコントローラとを採用する。
【選択図】図１

Description

本発明は、ディスプレイパネルの表示制御とタッチパネルの駆動検出制御を行なうタッチ表示制御装置、さらにはこれを用いた情報端末装置に関し、例えばタブレットやスマートフォンなどの携帯情報端末装置に適用して有効な技術に関する。

タブレットやスマートフォンなどの携帯情報端末の表面にはディスプレイパネルとタッチパネルが重ねて配置或いは一体的に形成され、ディスプレイパネルの画面表示に応じてタッチパネルで行われるマルチポイントタッチによるタッチ座標からその操作を判別可能になっている。マルチポイントタッチに対応する相互容量方式のタッチパネルは、交差配置された駆動電極と検出電極の交差位置に多数の検出容量がマトリクス状に形成され、駆動電極を順次駆動したとき検出容量を介して検出電極に現れる電位変化を積分して検出信号を形成する。検出容量の近傍に指があるとその浮遊容量によって検出容量との合成容量値が小さくなり、この容量値の変化に応じた検出信号の相違によってタッチと非タッチを区別するようになっている。この種のタッチパネルについて例えば特許文献１に記載がある。

また、液晶パネルは交差配置された走査電極と信号電極の各交点にＴＦＴと呼ばれる薄膜トランジスタが配置され、薄膜トランジスタのゲートに走査電極、薄膜トランジスタのソースに信号電極、そして薄膜トランジスタのドレインにはコモン電極との間にサブピクセルとなる液晶素子及び蓄積コンデンサが接続されて、各画素が形成される。表示制御では順次走査電極が駆動され、走査電極単位で薄膜トランジスタがオン状態にされることで、ソースとドレイン間に電流が流れ、そのときソース電極線に加えられている各々の信号電圧が液晶素子に印加されて透過状態にされる。ＴＦＴ液晶パネルについて例えば特許文献２に記載がある。

特許文献３には、重ねて配置或いは一体的に形成されているディスプレイパネルとタッチパネルの間の容量性カップリングなどにより、タッチパネルの走査電極を駆動する駆動パルス電圧を高くするとそのノイズが上記容量性カップリングを通じて液晶パネルに悪影響を及ぼすことについて記載がある。同文献では走査電極を駆動する駆動パルス波形を選択可能とする対策を講じている。

米国公開特許２００７／０２５７８９０Ａ１号明細書 特開２００６−３０１６５５号公報 特開２０１２−２３４４７５号公報

本発明者は、重ねて配置或いは一体的に形成されているディスプレイパネルとタッチパネルの間の容量性カップリングなどによるノイズの影響はディスプレイパネルからタッチパネルにも及ぶことについて検討した。この検討によれば、前記フレーム同期信号の周期内におけるディスプレイパネルの表示期間に対してその非表示期間でタッチパネルを駆動してタッチ検出を行うようにすれば、ディスプレイパネルの駆動表示動作のノイズと、タッチセンサの駆動検出動作のノイズを相互に影響させないようにすることができる。

しかしながら、フレーム周期の全期間でタッチセンスを行う場合に比べて非表示期間だけでタッチセンスを行う場合には、タッチセンスの応答動作が低下する虞がある。要するに、タッチセンスによる検出データを用いる座標演算をフレーム周期に一度の頻度でしか行うことができなくなる。更に、フレーム同期信号の周期内において表示期間と非表示期間の関係が固定であれば、表示フレームに輝度差が見えてしまう。特に、フレーム周期に複数回非表示機関を設定してタッチセンスの応答動作を向上させようとする場合には、表示フレーム内の輝度差は更に顕在化すると考えられる。

本発明の目的は、ディスプレイパネルの駆動表示動作のノイズとタッチセンサの駆動検出動作のノイズが互いに他方に影響せず、且つ、表示フレーム内で非表示に伴う輝度差の顕在化を抑制することに資することができるタッチ表示制御装置、更には情報端末装置を提供することにある。

上記並びにその他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、表示フレームのフレーム同期信号の周期内における表示期間の開始タイミングと非表示期間の開始タイミングとを前記フレーム同期信号の単数又は複数周期毎に変更可能な前記ディスプレイコントローラと、タッチパネルの駆動とタッチ検出とを前記非表示期間に行なうタッチパネルコントローラとを採用する。

本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、ディスプレイパネルの駆動表示動作のノイズとタッチセンサの駆動検出動作のノイズが互いに他方に影響しない。さらに、表示期間の開始タイミングと非表示期間の開始タイミングとが可変であるから、表示フレーム内の固定箇所に非表示による不所望な輝度差が見えてくることを抑制するのに資することができる。特に、表示フレーム内で非表示タイミングを複数回設定する場合は上記非表示による不所望な輝度差がちらつきとして見え易くなろうとするが、上記非表示タイミングの可変制御はそのような輝度差によるちらつきについても抑制する。

図１はタッチ表示制御装置を適用したタブレットやスマートフォンなどの携帯情報端末装置の構成を例示するブロック図である。 図２は表示期間の開始タイミングと非表示期間の開始タイミングとが可変制御された状態を例示する説明図である。 図３は図２の非表示可変タイミングで設定される非表示期間にタッチ検出動作を行う場合の主な動作タイミングを例示するタイミングチャートである。 図４は表示フレーム単位で表示期間の開始タイミングと非表示期間の開始タイミングをサイクリックに相違させる制御ロジックの具体例を示すブロック図である。 図５は非表示期間におけるバッファリング機能の実現例を示す説明図である。 図６は表示期間の開始タイミングと非表示期間の開始タイミングとが可変制御された別の状態を例示する説明図である。 図７は図６の非表示可変タイミングで設定される非表示期間にタッチ検出動作を行う場合の主な動作タイミングを例示するタイミングチャートである。 図８は非表示可変タイミングで設定される一つの非表示期間がフレーム周期の最後に割り振られている場合の動作タイミングを例示するタイミングチャートである。 図９は表示フレーム単位で表示期間の開始タイミングと非表示期間の開始タイミングをサイクリックに相違させる制御ロジックの別の例を示すブロック図である。

１．実施の形態の概要
先ず、本願において開示される実施の形態について概要を説明する。実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕＜フレーム周期内で表示と非表示のタイミングを可変制御し非表示でタッチ検出＞
タッチ表示制御装置（１）は、表示フレームのフレーム同期信号に同期してディスプレイパネル（２）を表示制御するディスプレイコントローラ（４）と、タッチパネル（３）を駆動してタッチ検出を行なうタッチパネルコントローラ（６）と、を有する。前記ディスプレイコントローラは、前記フレーム同期信号（ＶＳＹＮＣ）の周期内における表示期間の開始タイミングと非表示期間の開始タイミングとを前記フレーム同期信号の単数又は複数周期毎に変更する第１制御部（２６）を有する。前記タッチパネルコントローラは前記タッチパネルの駆動とタッチ検出とを前記非表示期間に行なう第２制御部（１４）を有する。

これによれば、表示期間の開始タイミングと非表示期間の開始タイミングとが可変であるから、ディスプレイパネルの駆動表示動作のノイズとタッチセンサの駆動検出動作のノイズが互いに他方に影響しない。さらに、表示フレーム内で非表示開始タイミングは固定ではないから、表示フレーム内の固定箇所に非表示による不所望な輝度差が見えてくることを抑制することができる。特に、表示フレーム内で非表示タイミングを複数回設定する場合は上記非表示による不所望な輝度差がちらつきとして見え易くなろうとするが、上記非表示タイミングを可変制御することによって、そのような輝度差によるちらつきについても見え難くする。

〔２〕＜フレーム同期信号の周期内に３個の表示期間と２個の非表示期間を形成＞
項１において、前記第１制御部は、前記フレーム同期信号の周期内に３個の表示期間（図２のＰＤ１＿Ｇｒｉ、ＰＤ２＿Ｇｒｉ、ＰＤ３＿Ｇｒｉ））と２個の非表示期間（図２のＮＰＤ１＿Ｇｒｉ，ＮＰＤ２＿Ｇｒｉ）を形成する。

これによれば、フレーム周期内に非表示期間を２回採ることができ、タッチセンスによる検出データを用いる座標演算をフレーム周期に２回の頻度で行うことができるようになり、タッチセンスに対する応答速度を向上させることができる。しかも、非表示期間の開始タイミングは可変であるから、表示フレーム内で非表示タイミングが複数回あっても上記非表示による不所望な輝度差によるちらつきは見え難くされる。

〔３〕＜フレーム同期信号の周期内に２個の表示期間と１個の非表示期間を形成＞
項１において、前記第１制御部は、前記フレーム同期信号の周期内に２個の表示期間（図６のＰＤ１＿Ｇｒｉ，ＰＤ２＿Ｇｒｉ）と１個の非表示期間（図６のＮＰＤ１＿Ｇｒｉ）を形成する。

これによれば、フレーム周期内に非表示期間を１回採る場合も、非表示期間の開始タイミングは可変であるから、表示フレーム内で非表示による不所望な輝度差によるちらつきは見え難くされる。

〔４〕＜表示期間と非表示期間の配置をフレーム同期信号の複数周期で一巡するように変更＞
項１乃至３の何れかにおいて、前記第１制御部は、表示期間の開始タイミングと非表示期間の開始タイミングとを前記フレーム同期信号の複数周期で一巡するように周期単位で変更する（図２、図６）。

これによれば、表示と非表示の開始タイミングをサイクリックに変化させるから上記可変制御を効率的に行うことができる。

〔５〕＜フレームバッファとしてのバッファメモリを用いるときの非表示期間の形成＞
項２又は項３において、前記ディスプレイコントローラはバッファメモリ（２２）を有する。前記第１制御部は、前記バッファメモリに書き込まれた表示フレーム単位のデータを読み出して表示制御を行い、前記バッファメモリから表示フレーム単位のデータを読み出す動作を前記非表示期間中に休止する。

これによれば、表示制御にフレームバッファとしてのバッファメモリを用いる場合にバッファメモリから表示用のデータを読み出す動作を一時的に休止する制御によって、非表示タイミングの制御を比較的簡単に行うことができる。

〔６〕＜遅延バッファとしてのバッファメモリを用いるときの非表示期間の形成＞
項２において、前記ディスプレイコントローラはバッファメモリ（ＢＵＦ１〜ＢＵＦ８）を有する。前記第１制御部は、前記非表示期間分だけ表示データの表示制御を遅延させるための遅延バッファとして前記バッファメモリを用い、前記遅延バッファの制御として、表示フレームの先頭の表示期間から最初の非表示期間まで前記バッファメモリに表示データを書き込まず、当該最初の非表示期間から前記バッファメモリに表示データを書き込む動作を開始し、前記バッファメモリに書き込まれた表示データの読み出しを当該最初の非表示期間の終了から開始し、次の表示期間の開始に合わせて前記バッファメモリからの読み出しを中断し、更に次の非表示期間の終了から前記バッファメモリからの読み出しを再開する。

これによれば、表示データをフレームバッファに描画せず表示データのストリームに追従して表示を行うような場合に、非表示期間に遅延バッファとしてバッファメモリに表示データを一時的に保持する制御を行うことによって、フレーム周期内に複数回の非表示タイミングを形成する制御を比較的簡単に行うことができる。

〔７〕＜遅延バッファとしてのバッファメモリを用いるときの非表示期間の形成＞
項３において、前記ディスプレイコントローラはバッファメモリ（ＢＵＦ１〜ＢＵＦ８）を有する。前記第１制御部は、前記非表示期間分だけ表示データの表示制御を遅延させるための遅延バッファとして前記バッファメモリを用い、前記遅延バッファの制御として、表示フレームの先頭の表示期間から最初の非表示期間まで前記バッファメモリに表示データを書き込まず、当該最初の非表示期間から前記バッファメモリに表示データを書き込む動作を開始し、前記バッファメモリに書き込まれた表示データの読み出しを当該最初の非表示期間の終了から開始する。

これによれば、表示データをフレームバッファに描画せず表示データのストリームに追従して表示を行うような場合に、非表示期間に遅延バッファとしてバッファメモリに表示データを一時的に保持する制御を行うことによって、フレーム周期内に１回の非表示タイミングを形成する制御を比較的簡単に行うことができる。

〔８〕＜フレームカウンタとラインカウンタを用いた表示期間と非表示期間の配置決め＞
項４において、前記第１制御部は、フレーム同期信号に基づいて表示フレームを計数するフレームカウンタ（３０）と、表示フレームにおける表示ライン同期信号に基づいて表示ラインを計数するラインカウンタ（３１）と、ラインカウンタによる計数値とその期待値との比較結果及びフレームカウンタによる計数値に基づいて表示期間の開始タイミングと非表示期間の開始タイミングとを決める論理回路（３３、３４）と、を有する。前記ラインカウンタによる計数値の期待値は前記フレームカウンタによる計数値に応じて相違される。

これによれば、表示と非表示の開始タイミングをフレーム同期信号の複数周期で一巡するように周期単位で変更する制御をフレームカウンタとラインカウンタの計数値を用いて比較的簡単に実現する事ができる。

〔９〕＜ラインカウンタの期待値グループに応じて非表示期間の開始ラインと終了ラインを決定＞
項８において、前記論理回路は、ラインカウンタによる計数値の期待値を夫々複数個有する期待値グループをフレームカウンタによる計数値に応じて選択し、選択した期待値グループの期待値に一致するラインカウンタの計数タイミングで非表示期間の開始ライン位置と終了ライン位置を決定する。

これによれば、前記論理回路を比較的簡単に構成することができる。

〔１０〕＜モードレジスタの設定値に応じた期待値グループの選択＞
項９において、前記第１制御部は、複数の期待値グループの中から前記ラインカウンタとの比較対象にする所定の期待値グループを選択するためのモードデータが書き換え可能に設定されるモードレジスタ（３７）を更に有する。

これによれば、表示画像の性質、又はタッチパネルとディスプレイパネルの特性などに応じて最適な表示及び非表示タイミングを選択することが可能になる。

〔１１〕＜半導体デバイス＞
項１において、タッチ表示制御装置は１個の半導体基板に形成された半導体デバイス（４）である。

これにより、単一デバイスであってもこれにオンチップされたディスプレイコントローラとタッチパネルコントローラとの相互に一方から他方へのノイズの影響を抑制することができる。

〔１２〕＜フレーム周期内で表示と非表示のタイミングを可変制御し非表示でタッチ検出＞
情報端末装置は、ディスプレイパネルと、前記ディスプレイパネルに重ねられ相互容量方式によるタッチ検出を可能にするタッチパネルと、表示フレームのフレーム同期信号に同期してディスプレイパネルを表示制御するディスプレイコントローラと、タッチパネルを駆動してタッチ検出を行なうタッチパネルコントローラと、を有する。前記ディスプレイコントローラは、前記フレーム同期信号の周期内における表示期間の開始タイミングと非表示期間の開始タイミングとを前記フレーム同期信号の単数又は複数周期毎に変更可能である。前記タッチパネルコントローラは前記タッチパネルの駆動とタッチ検出とを前記非表示期間に行なう。

これによれば、表示期間の開始タイミングと非表示期間の開始タイミングとが可変であるから、ディスプレイパネルの駆動表示動作のノイズとタッチセンサの駆動検出動作のノイズが互いに他方に影響しない。さらに、表示フレーム内で非表示開始タイミングは固定ではないから、表示フレーム内の固定箇所に非表示による不所望な輝度差が見えてくることを抑制することができる。特に、表示フレーム内で非表示タイミングを複数回設定する場合は上記非表示による不所望な輝度差がちらつきとして見え易くなろうとするが、上記非表示タイミングを可変制御することによって、そのような輝度差によるちらつきについても見え難くする。したがってディスプレイパネルの表示品質とタッチパネルの検出性能の双方の向上に資することができる。

〔１３〕＜フレーム周期内で表示と非表示のタイミングを可変制御し非表示でタッチ検出＞
情報端末装置は、ディスプレイパネルと、前記ディスプレイパネルに重ねられ相互容量方式によるタッチ検出を可能にするタッチパネルと、表示フレームのフレーム同期信号に同期してディスプレイパネルを表示制御するディスプレイコントローラと、タッチパネルを駆動してタッチ検出を行なうタッチパネルコントローラと、を有する。前記ディスプレイコントローラは、前記フレーム同期信号の周期内における表示期間と非表示期間との配置を前記フレーム同期信号の単数又は複数周期毎に変更可能である。前記タッチパネルコントローラは前記タッチパネルの駆動とタッチ検出とを前記非表示期間に行なう。

これによれば、項１２と同様の作用効果を得る。

２．実施の形態の詳細
実施の形態について更に詳述する。

図１にはタッチ表示制御装置を適用したタブレットやスマートフォンなどの携帯情報端末装置の構成が例示される。同図に示される携帯情報端末装置１は、筐体の表面にドットマトリクス型のディスプレイパネル例えば液晶パネル（ＬＣＤ）２と、相互容量方式によるタッチ検出を可能にするタッチパネル（ＴＰ）３とが重ねて形成されている。例えばタッチパネル３は液晶パネル２の表示面に重ねて配置された外付け構造、又は液晶パネル２にタッチパネル３を作り込んだインセル構造等の何れの構造を採用してもよい。

液晶パネル２は、特に図示はしないが、例えば、交差配置された走査電極と信号電極の各交点にＴＦＴと呼ばれる薄膜トランジスタが配置され、薄膜トランジスタのゲートに走査電極、薄膜トランジスタのソースに信号電極、そして薄膜トランジスタのドレインにはコモン電極との間にサブピクセルとなる液晶素子及び蓄積コンデンサが接続されて、各画素が形成される。表示制御では順次走査電極が駆動され、走査電極単位で薄膜トランジスタがオン状態にされることで、ソースとドレイン間に電流が流れ、そのとき信号電極を介してソースに加えられている各々の信号電圧が液晶素子に印加されて透過状態にされる。

マルチポイントタッチに対応する相互容量方式のタッチパネル３は、特に図示はしないが、例えば、交差配置された駆動電極と検出電極の交差位置に多数の検出容量がマトリクス状に形成され、駆動電極を順次駆動したとき検出容量を介して検出電極に現れる電位変化を積分して検出信号を形成する。検出容量の近傍に指があるとその浮遊容量によって検出容量との合成容量値が小さくなり、この容量値の変化に応じた検出信号の相違によってタッチと非タッチを区別するようになっている。液晶パネル２に重ねられたタッチパネル３を用いることによって、液晶パネル２の画面表示に応じてタッチパネル３で行われるマルチポイントタッチによるタッチ座標からその操作を判別可能になる。そのための制御と演算処理をコントローラデバイス（ＣＮＴＤＥＶ）４とホストプロセッサ（ＨＳＴ）５が行う。特に制限されないが、ホストプロセッサ５には夫々図示を省略する、通信制御ユニット、画像処理ユニット、音声処理ユニット、及びその他アクセラレータなどが接続されることによって、携帯情報端末装置が構成される。

図１においてタッチ表示制御装置は、特に制限されないが、前記液晶パネル２とタッチパネル３を制御するコントローラデバイス４として実現されている。コントローラデバイス４は、特に制限されないが、タッチパネルコントローラ（ＴＰＣ)６、サブプロセッサ（ＭＰＵ）７、及び液晶ドライバ（ＬＣＤＤ）８を有し、ＣＭＯＳ集積回路製造技術によって単結晶シリコンのような１個の半導体基板に形成されている。

タッチパネルコントローラ６は前記タッチパネル３を駆動してタッチ検出を行なう。サブプロセッサ７は、ホストプロセッサ（ＨＳＴ）５から与えられるコマンドにしたがってタッチパネルコントローラ６の動作を指示し、タッチパネル３からタッチパネルコントローラ６が取得した検出データを用いてタッチ位置の座標演算を行う。ホストプロセッサ（ＨＭＰＵ）５は表示データを生成し、液晶ドライバ８はホストプロセッサ５から受け取った表示データを液晶パネル２に表示するための表示制御を行う。ホストプロセッサ５は、タッチパネル３へのタッチが発生したときの位置座標のデータをサブプロセッサ７から取得し、その位置座標のデータと液晶ドライバ８に与えて表示させた表示画面との関係から、タッチパネル３の操作による入力を解析する。

図１においてタッチパネルコントローラ６は、例えば、駆動回路（ＴｘＤ）１０、検出回路（ＲｘＤ）１１、アナログディジタル変換回路（ＡＤＣ）１２、ＲＡＭ１３、及び第２制御部（ＴＣＮＴ）１４を有する。駆動回路１０はタッチパネル３の複数の駆動電極に順次駆動パルスを出力する。駆動された駆動電極に接続する検出容量を介して夫々の検出電極に現れる電圧変化は検出回路１１の積分回路に夫々蓄積されて検出電極ごとに検出信号が形成される。検出信号はＡＤＣ１２でアナログ信号からディジタル信号に変換される。変換されたディジタル信号は検出データとしてＲＡＭ１３に蓄積される。第２制御回路１４は、駆動回路１０の駆動タイミングを制御すると共に、これに同期して検出回路１１及びＡＤＣ１２の動作タイミングとＲＡＭ１３の書き込み動作を制御する。タッチパネル３の全面に対する駆動電極の駆動と検出動作、すなわち、タッチパネル３に対するフレーム単位の駆動検出動作、によって得られた検出データをＲＡＭ１３に蓄積すると、第２制御回路１４はその検出データからタッチの有無を判別して、タッチパネル２のタッチ位置の位置座標を演算し、その結果をホストプロセッサ５に与える。

図１において液晶ドライバ８は、例えば、走査駆動回路（ＳＣＮＤ）２０、階調駆動回路（ＳＩＧＤ）２１、フレームバッファメモリ（ＦＢＭＲＹ）２２、ラインラッチ回路（ＬＴＣＨ）２３、電源回路２４、システムインタフェース回路（ＳＹＳＩＦ）２５、及び液晶ドライバ８の全体的な制御を行う第１制御回路（ＬＣＮＴ）２６を有し、フレーム同期信号に同期して液晶パネル２を表示制御する。図１ではフレーム同期信号を例えば垂直同期信号ＶＳＹＮＣとする。垂直同期信号ＶＳＹＮＣの１周期であるフレーム周期には、タッチパネル２の走査電極数に対応するサイクル数の水平同期信号ＨＳＹＮＣを包含する。特に制限されないが、垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣはコントローラデバイス４の外部から第１制御回路２６に供給される。

システムインタフェース２５はホストプロセッサ５から表示コマンド及び表示データを受け取る。受け取った表示データは、その表示形態に応じ、表示タイミングに同期して直接ラインラッチ回路２３に転送され、又は表示フレーム単位でフレームバッファメモリ２２に描画されていから表示ライン単位でラインラッチ回路２３に転送される。詳細は後述するが、ここではフレームバッファメモリ２２は遅延バッファとしての利用も想定している。

ラインラッチ回路２３への表示データの転送は水平同期信号に同期される水平走査期間毎に行われる。階調駆動回路２１はラインラッチ回路２３にラッチされた表示データにしたがって液晶パネル２の複数の信号電極に階調電圧を並列的に出力する。走査駆動回路２０はフレーム周期毎に水平同期信号ＨＳＹＮＣに同期して液晶パネル２の走査電極を順次駆動する。これによって走査電極単位で薄膜トランジスタがオン状態にされることで、ソースとドレイン間に電流が流れ、そのとき、水平走査期間毎にラインラッチ回路２３にラッチされている表示データに基づいて階調駆動回路２１が信号電極を介してソースに階調電圧としての信号電圧を液晶素子に印加する。これによって、フレーム周期単位で走査電極の順次走査駆動に同期した表示ライン単位で液晶素子が階調データで駆動される。階調駆動回路２１が出力する階調電圧及び走査駆動回路２０が出力する操作駆動電圧などは電源回路２４で生成される。

第１制御回路２６はホストプロセッサ５から与えられる表示コマンドに従って上述の表示制御など、液晶ドライバ８の全体的な制御を行う。ＣＮＴ１は走査駆動回路２０に対する駆動制御信号、ＣＮＴ２は階調駆動回路２１に対する駆動制御信号、ＣＮＴ３はラインラッチ回路２３に対するラッチ制御信号、ＣＮＴ４はフレームバッファメモリ２２に対するアクセス制御信号、ＣＮＴ４はシステムインタフェース回路２５に対する入出力制御信号である。特に、第１制御回路２６は垂直同期信号ＶＳＹＮＣの周期内における表示期間の開始タイミングと非表示期間の開始タイミングとを垂直同期信号ＶＳＹＮＣの単数又は複数周期毎に変更する制御機能を有する。例えば図２には表示期間の開始タイミングと非表示期間の開始タイミングとが可変制御された状態を例示する。ここでは３個の表示フレームＦ１，Ｆ２，Ｆ３ごとに繰り返し可変制御が行われるものとし、各表示フレームは３個の表示期間と２個の非表示期間を有し、表示フレームＦ１，Ｆ２，Ｆ３の間で夫々の期間の開始タイミングが相違される。表示フレーにおいて最初の表示期間ＤＰ１＿Ｇｒ１の開始は垂直同期信号のサイクルの開始に同期し、これに続く最初の非表示期間ＮＤＰ１＿Ｇｒ１の開始タイミング（最初の表示期間の終了タイミング）はＴ１＿Ｇｒ１、その次に表示期間ＤＰ２＿Ｇｒ１の開始タイミング（最初の非表示期間の終了タイミング）はＴ２＿Ｇｒ１，その次の非表示期間ＮＤＰ２＿Ｇｒ１の開始タイミングはＴ３＿Ｇｒ１、最後の表示期間ＤＰ３＿Ｇｒ１に開始タイミング（第２回目の非表示期間の終了タイミング）はＴ４＿Ｇｒ１とされる。表示フレームＦ２における各タイミングはＴ１＿Ｇｒ２，Ｔ２＿Ｇｒ２，Ｔ３＿Ｇｒ２，Ｔ４＿Ｇｒ２とされ、各期間はＤＰ１＿Ｇｒ２、ＮＤＰ１＿Ｇｒ２、ＤＰ２＿Ｇｒ２、ＮＤＰ２＿Ｇｒ２、ＤＰ３＿Ｇｒ２とされる。表示フレームＦ３における各タイミングはＴ１＿Ｇｒ３，Ｔ２＿Ｇｒ３，Ｔ３＿Ｇｒ３，Ｔ４＿Ｇｒ３とされ、各期間はＤＰ１＿Ｇｒ３、ＮＤＰ１＿Ｇｒ３、ＤＰ２＿Ｇｒ３、ＮＤＰ２＿Ｇｒ３、ＤＰ３＿Ｇｒ３とされる。夫々タイミングはフレーム周期内の時刻であり、夫々相違される。特に制限されないが、表示期間ＰＤ１＿Ｇｒｉ、ＰＤ２＿Ｇｒｉ、ＰＤ３＿Ｇｒｉ（ｉ＝１，２，３）は夫々相違され、非表示期間ＮＰＤ１＿Ｇｒｊ、ＮＰＤ２＿Ｇｒｊ（ｊ＝１，２）は夫々同一とされる。本明細書において表示期間は表示動作期間と同意義、非表示期間は非表示動作期間及び表示動作停止期間と同意義である。

前記第１制御回路２６は表示ステータス信号ＤＳＴによって液晶パネル２の非表示期間であることをタッチパネルコントローラ６の第２制御回路１４に通知する。第２制御回路１４は、タッチパネル３の駆動とタッチ検出とを上記表示ステータス信号ＤＳＴで通知された非表示期間に行なう。第２制御回路１４は、特に制限されないが、非表示期間毎にタッチパネル３の複数の駆動電極を一巡させて走査駆動し、タッチパネル３の全面における検出データを取得する動作（タッチフレームに対するタッチ検出動作）を実行させる。

図３には図２の非表示可変タイミングで設定される非表示期間にタッチ検出動作を行う場合の主な動作タイミングが例示される。

図３において入力データの欄にはホスト装置５から液晶ドライバ８に表示データが与えられるときの動作タイミングが示され、同図において出力データに欄には液晶ドライバ８が液晶パネル２に表示データを出力するときの動作タイミングが示される。入力データの欄のタイミングと出力データの欄のタイミングは時間的に必ずしも一致するものではなく、便宜上、１フレーム期間（垂直同期信号ＶＳＹＮＣの周期）を対応させている。表示データを一旦フレームバッファメモリ２２に格納してから表示処理に移行する場合には入力データの欄のデータ入力タイミングに対して出力データの欄のデータ出力タイミングは大きく遅延する。一方、ホストプロセッサ５から供給された表示データをそのままリアルタイムで表示する場合などには入力データの欄のデータ入力タイミングに対して出力データの欄のデータ出力タイミングは内部動作による遅延程度になる。図示の表示動作ＯＮの標記は表示期間、ＯＦＦの標記は非表示期間であって、タッチパネルの駆動及び検出期間（ＴＰＣ動作期間）を意味する。非表示期間は表示フレームＦ１，Ｆ２，Ｆ３毎に相違される。

図４には表示フレーム単位で表示期間の開始タイミングと非表示期間の開始タイミングをサイクリックに相違させる制御ロジックの具体例が示される。第１制御回路２６はフレームカウンタ（ＦＣＯＵＮＴ）３０、ラインカウンタ（ＬＣＯＵＮＴ）３１、期待値レジスタ回路３２、セレクタ（ＳＥＬ）３３、表示非表示の期間制御ロジック（ＴＬＧＣ）３４、及び表示動作の全体制御を行うコマンド制御ロジック（ＣＬＧＣ）３５を有する。

フレームカウンタ３０は表示フレームの計数即ち垂直同期信号ＶＳＹＮＣを計数するカウンタであるが、ここでは初期値０から２まで計数した後に初期値に戻って計数を繰り返すラップアラウンドカウンタを構成する。

ラインカウンタ３１は表示フレームにおける表示ラインの計数即ち水平同期信号ＨＳＹＮＣを計数するカウンタであり、垂直同期信号ＶＳＹＮＣのサイクル毎に計数値がクリアされる。

期待値レジスタ回路３２はラインカウンタ３１による計数値の期待値を夫々複数個有する３種類の期待値グループデータＥＸＰＧｒ１、ＥＸＰＧｒ２、ＥＸＰＧｒ３が書き換え可能に設定される。期待値グループデータＥＸＰＧｒ１は図２のフレームＦ１におけるタイミングＴ１＿Ｇｒ１，Ｔ２＿Ｇｒ１，Ｔ３＿Ｇｒ１，Ｔ４＿Ｇｒ１を夫々規定するための表示ライン数のデータ（表示ライン数データ）である。期待値グループデータＥＸＰＧｒ２は図２のフレームＦ２におけるタイミングＴ１＿Ｇｒ２，Ｔ２＿Ｇｒ２，Ｔ３＿Ｇｒ２，Ｔ４＿Ｇｒ２を夫々規定するための表示ライン数のデータ（表示ライン数データ）である。期待値グループデータＥＸＰＧｒ３は図２のフレームＦ３におけるタイミングＴ１＿Ｇｒ３，Ｔ２＿Ｇｒ３，Ｔ３＿Ｇｒ３，Ｔ４＿Ｇｒ３を夫々規定するための表示ライン数のデータ（表示ライン数データ）である。

セレクタ３３はフレームカウンタ３０の計数値に応じて期待値グループデータを選択する。即ち、計数値が初期値０のとき期待値グループデータＥＸＰＧｒ１を選択し、計数値が初期値１のとき期待値グループデータＥＸＰＧｒ２を選択し、計数値が初期値２のとき期待値グループデータＥＸＰＧｒ３を選択する。

期間制御ロジック３４は、ラインカウンタ３１による計数値（ＬＣＯＵＮＴｄ）とセレクタ３３で選択された期待値グループデータＥＸＰ＿Ｇｒｉ（ｉ＝１，２，３）の期待値との大小関係に従って表示ステータス信号ＤＳＴのレベルを下記のとおりに決定する。すなわち、
（１）LCOUNTd ＜EXP1_GriのときDST=Hレベル、
（２）EXP1_Gri ≦LCOUNTd＜EXP2_GriのときDST=Lレベル、
（３）EXP2_Gri ≦LCOUNTd＜EXP3_GriのときDST=Hレベル、
（４）EXP3_Gri ≦LCOUNTd＜EXP4_GriのときDST=Lレベル
（５）EXP４_Gri ≦LCOUNTd のときDST=Hレベル。

したがって、この期間制御ロジック３４により、セレクタ３３で選択された期待値グループの期待値に一致するラインカウンタの計数タイミングで非表示期間の開始ライン位置と終了ライン位置が決定されることになる。要するに、表示ステータス信号ＤＳＴのハイレベルが表示期間を示し、ローレベルが非表示期間を示すことになる。

表示ステータス信号ＤＳＴが与えられるコマンド制御ロジック３５は、ホストプロセッサ５からコマンドＣＭＤ及びコマンドパラメータＣＰＭが供給され、コマンドＣＭＤのデコード結果とコマンドパラメータＣＰＭを用いて、前記制御信号ＣＮＴ１，ＣＮＴ２，ＣＮＴ３，ＣＮＴ４，ＣＮＴ５を生成する。前記制御信号ＣＮＴ１，ＣＮＴ２，ＣＮＴ３，ＣＮＴ４，ＣＮＴ５はその制御機能に応じて垂直同期信号ＶＳＹＮＣおよび水平同期信号ＨＳＹＮＣに同期して生成されることになるが、特に、表示ステータス信号ＤＳＴの非表示期間においては、２０による新たな走査電極の駆動、２１による信号電極の駆動、及びラインラッチ回路２３による新たな表示データのラッチ動作などの休止により、その期間で表示動作が停止される。更に、表示ステータス信号ＤＳＴが与えられるタッチパネルコントローラ６の第２制御回路１４は表示ステータス信号ＤＳＴの非表示期間で上記タッチフレームに対するタッチ検出動作を行う。

前記コマンド制御回路３５は、表示データを一旦フレームバッファメモリ２２に格納してからラインラッチ２３に供給する形態で表示制御を行う場合には、上記非表示期間には前記フレームバッファメモリ２２から表示フレーム単位のデータを読み出す動作を前記非表示期間中に休止すればよい。

これに対して、フレームバッファメモリ２２を極力使用せずに表示データのストリームをリアルタイムでラインラッチ回路２３にラッチさせて表示する制御を行う場合には、上記非表示期間にホストプロセッサ５から供給される表示データなどを一次的に蓄積するバッファリング機能が必要になる。そのようなバッファリング機能はフレームバッファメモリ２２の一部の記憶領域を利用し、又はラインラッチ回路２３にラッチ回路の直列回路を事前に用意して利用する手法が考えられる。

図５には非表示期間におけるバッファリング機能の実現例が示される。例えば夫々１表示ライン分の記憶容量を有する８ライン分のバッファ領域ＢＵＦ１〜ＢＵＦ８を用意する。バッファ領域ＢＵＦ１〜ＢＵＦ８は前述のようにフレームバッファメモリ２２の一部の記憶領域であってもよいし、ラインラッチ回路２３に事前に用意したラッチ回路の直列回路であってもよい。特に制限されないが、便宜上、ここでは１表示フレームに非表示期間を２回設け、各非表示期間を４表示ライン分の期間とする場合を一例とする。図５によれば、表示ステータス信号ＤＳＴのハイレベル期間ではホストプロセッサ５から供給された表示データに対してバッファ領域ＢＵＦ１〜ＢＵＦ８を用いず、ラインラッチ回路２３の出力ラッチ段（図示せず）に与えて信号駆動回路２１から階調電圧を出力させる（Ｓ１）。次いで、表示ステータス信号ＤＳＴがローレベルに反転されたときは、継続してホストプロセッサ５から供給された表示データを先頭のバッファ領域ＢＵＦ１から順次後段に送って蓄積していく（Ｓ２）。この期間は非表示期間であり、表示動作が停止されており、この間にホストプロセッサ５から供給されてくる表示データはバッファ領域ＢＵＦ１〜ＢＵＦ４に一時的に蓄積されていく。このとき、表示ステータス信号ＤＳＴが再度ハイレベルにされることによって、バッファ領域ＢＵＦ４の出力を用いて表示データをラインラッチ回路２３の出力段に与える動作を開始することにより、４表示ライン分の遅延時間を経た後に、後続の表示データが欠けることなくそれを用いて信号駆動回路２１から階調電圧を出力させることができる（Ｓ３）。次いで、表示ステータス信号ＤＳＴがローレベルに反転されたときは、継続してホストプロセッサ５から供給された表示データをその次のバッファ領域ＢＵＦ５から順次後段に送って蓄積していく（Ｓ４）。この期間は非表示期間であり、表示動作が停止されており、この間にホストプロセッサ５から供給されてくる表示データはバッファ領域ＢＵＦ５〜ＢＵＦ８に一時的に蓄積されていく。このとき、表示ステータス信号ＤＳＴが再度ハイレベルにされることによって、バッファ領域ＢＵＦ８の出力を用いて表示データをラインラッチ回路２３の出力段に与える動作を開始することにより、更に４表示ライン分（合計８表示ライン分）の遅延時間を経た後に、後続の表示データが欠けることなくそれを用いて信号駆動回路２１から階調電圧を出力させることができる（Ｓ５）。

図６には表示期間の開始タイミングと非表示期間の開始タイミングとが可変制御された別の状態が例示される。ここでは２個の表示フレームＦ１，Ｆ２ごとに繰り返し可変制御が行われるものとし、各表示フレームは２個の表示期間と１個の非表示期間を有し、表示フレームＦ１，Ｆ２の間で夫々の期間の開始タイミングが相違される。表示フレーにおいて最初の表示期間ＤＰ１＿Ｇｒ１の開始は垂直同期信号のサイクルの開始に同期し、これに続く最初の非表示期間ＮＤＰ１＿Ｇｒ１の開始タイミング（最初の表示期間の終了タイミング）はＴ１＿Ｇｒ１、その次に表示期間ＤＰ２＿Ｇｒ１の開始タイミング（最初の非表示期間の終了タイミング）はＴ２＿Ｇｒ１とされる。表示フレームＦ２における各タイミングはＴ１＿Ｇｒ２，Ｔ２＿Ｇｒ２，Ｔ３＿Ｇｒ２とされ、各期間はＤＰ１＿Ｇｒ２、ＮＤＰ１＿Ｇｒ２、ＤＰ２＿Ｇｒ２とされる。夫々タイミングはフレーム周期内の時刻であり、夫々相違される。特に制限されないが、表示期間ＰＤ１＿Ｇｒｉ、ＰＤ２＿Ｇｒｉ（ｉ＝１，２）は夫々相違される。

図７には図６の非表示可変タイミングで設定される非表示期間にタッチ検出動作を行う場合の主な動作タイミングが例示される。図７において入力データの欄にはホスト装置５から液晶ドライバ８に表示データが与えられるときの動作タイミングが示され、同図において出力データに欄には液晶ドライバ８が液晶パネル２に表示データを出力するときの動作タイミングが示される。入力データの欄のタイミングと出力データの欄のタイミングは時間的に必ずしも一致するものではなく、便宜上、１フレーム期間（垂直同期信号ＶＳＹＮＣの周期）を対応させている。表示データを一旦フレームバッファメモリ２２に格納してから表示処理に移行する場合には入力データの欄のデータ入力タイミングに対して出力データの欄のデータ出力タイミングは大きく遅延する。一方、ホストプロセッサ５から供給された表示データをそのままリアルタイムで表示する場合などには入力データの欄のデータ入力タイミングに対して出力データの欄のデータ出力タイミングは内部動作による遅延程度になる。図示の表示動作ＯＮの標記は表示期間、ＯＦＦの標記は非表示期間であって、タッチパネルの駆動及び検出期間（ＴＰＣ動作期間）を意味する。非表示期間は表示フレームＦ１，Ｆ２毎に相違される。

図６及び図７の動作形態についても特に図示はしないが図４と同様の構成を採用することによって実現することができる。期待値レジスタ回路３２の期待値グループデータを２種類にすればよい。

図８には非表示可変タイミングで設定される一つの非表示期間がフレーム周期の最後に割り振られている場合の動作タイミングが例示される。フレーム周期に対する非表示期間の割り当てはラインカウンタ３１と比較される期待値の次第でどこにでも設定可能である。

図９には表示フレーム単位で表示期間の開始タイミングと非表示期間の開始タイミングをサイクリックに相違させる制御ロジックの別の例が示される。図４との相違点は、複数の期待値グループの中からラインカウンタ３１との比較対象にする所定の期待値グループを選択するためのモードデータが設定されるモードレジスタ（ＭＤＲＥＧ）３７を設けた点である。例えばセレクタ３３の入力をモードレジスタ３７の設定データに従って選択する。モードレジスタ３７はホストプロセッサ５によって書き換え可能にされる。モードレジスタ３７に設定されるモードデータ次第で図２と図６のように非表示時期間の数が相違する表示形態を簡単に選ぶことができる。この場合にも表示と非表示の開始タイミングは期待値グループに設定する期待値の設定値に応じて自由に決定することができる。その他の構成は図４と同じであるから同じ参照符号を付してその詳細な説明を省略する。

以上の実施の形態によれば以下の作用効果を奏する。

（１）表示期間の開始タイミングと非表示期間の開始タイミングとが可変であるから、ディスプレイパネル２の駆動表示動作のノイズとタッチセンサ３の駆動検出動作のノイズが互いに他方に影響しない。さらに、表示フレーム内で非表示開始タイミングは固定ではないから、表示フレーム内の固定箇所に非表示による不所望な輝度差が見えてくることを抑制することができる。特に、図２のように表示フレーム内で非表示タイミングを複数回設定する場合は上記非表示による不所望な輝度差がちらつきとして見え易くなろうとするが、上記非表示タイミングを可変制御することによって、そのような輝度差によるちらつきについても見え難くすることができる。

（２）図２に例示されるようにフレーム周期内に非表示期間を２回採ることができるので、タッチセンスによる検出データを用いる座標演算をフレーム周期に２回の頻度で行うことができるようになる。したがって、フレーム周期に１回の頻度で座標演算を行う場合に比べてタッチセンスに対する応答速度を向上させることができる。しかも、非表示期間の開始タイミングは可変であるから、表示フレーム内で非表示タイミングが複数回あっても上記非表示による不所望な輝度差によるちらつきは見え難くなる。フレーム周期内に非表示期間を１回採る場合も、非表示期間の開始タイミングは可変であるから、表示フレーム内で非表示による不所望な輝度差によるちらつきは見え難い。

（３）図２などで説明したように、表示期間の開始タイミングと非表示期間の開始タイミングとを前記垂直同期信号ＶＳＹＮＣの複数周期で一巡するように周期単位で変更することにより、表示と非表示の開始タイミングをサイクリックに変化させるから非表示タイミングの可変制御を効率的に行うことができる。

（４）ホストプロセッサ５から供給された表示データを一旦フレームバッファメモリ２２に格納してから順次表示する表示形態においてフレームバッファメモリ２２から表示フレーム単位のデータを読み出す動作を前記非表示期間中に休止することにより、非標示期間に続く表示データを消失することなく非表示タイミングの制御を比較的簡単に行うことができる。

（５）図５で説明したように極力フレームバッファメモリ２２を介することなく表示データをリアルタイムでラインラッチ回路２３に供給して表示制御する形態において、非表示期間分だけ表示データの表示制御を遅延させるための遅延バッファ（バッファ領域ＢＵＦ１〜ＢＵＦ８）をフレームバッファメモリ２２又はラインラッチ回路２３に用意して、非表示期間に遅延バッファとしてバッファ領域に表示データを一時的に保持する制御を行うことによって、フレーム周期内に複数回の非表示タイミングを形成する制御を比較的簡単に行うことができる。

（６）図４で説明したように、フレームカウンタ３０とラインカウンタ３１を用い、ラインカウンタのカウント値と期待値とを比較して表示期間の開始タイミングと非表示期間の開始タイミングとを決めることにより、そのタイミング制御に柔軟性を持たせて比較的簡単に実現する事ができる。特に、ラインカウンタ３１による計数値の期待値を夫々複数個有する期待値グループをフレームカウンタ３０による計数値に応じて選択し、選択した期待値グループの期待値に一致するラインカウンタ３１の計数タイミングで非表示期間の開始ライン位置と終了ライン位置を決定すれば、タイミングロジック３４の制御論理を大小比較回路を用いて比較的簡単に構成することができる。

（７）図９のように複数の期待値グループの中から所定の期待値グループを選択するためのモードデータが書き換え可能に設定されるモードレジスタ３７を採用することにより、表示画像の性質、又はタッチパネルとディスプレイパネルの特性などに応じて最適な表示及び非表示タイミングを容易に選択することが可能になる。

本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、フレーム同期信号は垂直同期信号に限定されず、その同期機能があれば何でも良い。また、ドットマトリクス型のディスプレイパネルは液晶パネルに限定される、エレクトロルミネッセンスパネルなどであってもよい。本発明はタブレットやスマートフォンなどの携帯情報端だけでなくその他の情報端末装置などに広く適用することができる。液晶ドライバ、タッチパネルコントローラ、及びサブプロセッサはシングルチップで構成されることに限定されず、マルチチップ又はそれぞれ個別に半導体集積回路化してもよい。

１ 携帯情報端末装置
２ 液晶パネル（ＬＣＤ）
３ タッチパネル（ＴＰ）
４ コントローラデバイス（ＣＮＴＤＥＶ）
５ ホストプロセッサ（ＨＳＴ）
６ タッチパネルコントローラ（ＴＰＣ)
７ サブプロセッサ（ＭＰＵ）
８ 液晶ドライバ（ＬＣＤＤ）
１０ 駆動回路（ＴｘＤ）
１１ 検出回路（ＲｘＤ）
１２ アナログディジタル変換回路（ＡＤＣ）
１３ ＲＡＭ
１４ 第２制御部（ＴＣＮＴ）
２０ 走査駆動回路（ＳＣＮＤ）
２１ 階調駆動回路（ＳＩＧＤ）
２２ フレームバッファメモリ（ＦＢＭＲＹ）
２３ ラインラッチ回路（ＬＴＣＨ）
２４ 電源回路
２５ システムインタフェース回路（ＳＹＳＩＦ）
２６ 第１制御回路（ＬＣＮＴ）
ＶＳＹＮＣ 垂直同期信号
ＨＳＹＮＣ 水平同期信号
Ｆ１，Ｆ２，Ｆ３ 表示フレーム
Ｔ１＿Ｇｒｉ 非表示期間ＮＤＰ１＿Ｇｒｉの開始タイミング
Ｔ２＿Ｇｒｉ 表示期間ＤＰ２＿Ｇｒｉの開始タイミング
Ｔ３＿Ｇｒｉ 非表示期間ＮＤＰ２＿Ｇｒｉの開始タイミング
Ｔ４＿Ｇｒｉ 表示期間ＤＰ３＿Ｇｒｉに開始タイミング
ＤＳＴ 表示ステータス信号
３０ フレームカウンタ（ＦＣＯＵＮＴ）
３１ ラインカウンタ（ＬＣＯＵＮＴ）
３２ 期待値レジスタ回路
３３ セレクタ（ＳＥＬ）
３４ 表示非表示の期間制御ロジック（ＴＬＧＣ）
３５ コマンド制御ロジック（ＣＬＧＣ）
ＥＸＰＧｒ１、ＥＸＰＧｒ２、ＥＸＰＧｒ 期待値グループデータ
ＢＵＦ１〜ＢＵＦ８ バッファ領域
３７ モードレジスタ（ＭＤＲＥＧ）

Claims (13)

1. 表示フレームのフレーム同期信号に同期してディスプレイパネルを表示制御するディスプレイコントローラと、タッチパネルを駆動してタッチ検出を行なうタッチパネルコントローラと、を有するタッチ表示制御装置であって、
   前記ディスプレイコントローラは、前記フレーム同期信号の周期内における表示期間の開始タイミングと非表示期間の開始タイミングとを前記フレーム同期信号の単数又は複数周期毎に変更する第１制御部を有し、
   前記タッチパネルコントローラは前記タッチパネルの駆動とタッチ検出とを前記非表示期間に行なう第２制御部を有する、タッチ表示制御装置。
2. 請求項１において、前記第１制御部は、前記フレーム同期信号の周期内に３個の表示期間と２個の非表示期間を形成する、タッチ表示制御装置。
3. 請求項１において、前記第１制御部は、前記フレーム同期信号の周期内に２個の表示期間と１個の非表示期間を形成する、タッチ表示制御装置。
4. 請求項１乃至３の何れかにおいて、前記第１制御部は、表示期間の開始タイミングと非表示期間の開始タイミングとを前記フレーム同期信号の複数周期で一巡するように周期単位で変更する、タッチ表示制御装置。
5. 請求項２又は３において、前記ディスプレイコントローラはバッファメモリを有し、
   前記第１制御部は、前記バッファメモリに書き込まれた表示フレーム単位のデータを読み出して表示制御を行い、前記バッファメモリから表示フレーム単位のデータを読み出す動作を前記非表示期間中に休止する、タッチ表示制御装置。
6. 請求項２において、前記ディスプレイコントローラはバッファメモリを有し、
   前記第１制御部は、前記非表示期間分だけ表示データの表示制御を遅延させるための遅延バッファとして前記バッファメモリを用い、前記遅延バッファの制御として、表示フレームの先頭の表示期間から最初の非表示期間まで前記バッファメモリに表示データを書き込まず、当該最初の非表示期間から前記バッファメモリに表示データを書き込む動作を開始し、前記バッファメモリに書き込まれた表示データの読み出しを当該最初の非表示期間の終了から開始し、次の表示期間の開始に合わせて前記バッファメモリからの読み出しを中断し、更に次の非表示期間の終了から前記バッファメモリからの読み出しを再開する、タッチ表示制御装置。
7. 請求項３において、前記ディスプレイコントローラはバッファメモリを有し、
   前記第１制御部は、前記非表示期間分だけ表示データの表示制御を遅延させるための遅延バッファとして前記バッファメモリを用い、前記遅延バッファの制御として、表示フレームの先頭の表示期間から最初の非表示期間まで前記バッファメモリに表示データを書き込まず、当該最初の非表示期間から前記バッファメモリに表示データを書き込む動作を開始し、前記バッファメモリに書き込まれた表示データの読み出しを当該最初の非表示期間の終了から開始する、タッチ表示制御装置。
8. 請求項４において、前記第１制御部は、フレーム同期信号に基づいて表示フレームを計数するフレームカウンタと、表示フレームにおける表示ライン同期信号に基づいて表示ラインを計数するラインカウンタと、ラインカウンタによる計数値とその期待値との比較結果及びフレームカウンタによる計数値に基づいて表示期間の開始タイミングと非表示期間の開始タイミングとを決める論理回路と、を有し、
   前記ラインカウンタによる計数値の期待値は前記フレームカウンタによる計数値に応じて相違される、タッチ表示制御装置。
9. 請求項８において、前記論理回路は、ラインカウンタによる計数値の期待値を夫々複数個有する期待値グループをフレームカウンタによる計数値に応じて選択し、選択した期待値グループの期待値に一致するラインカウンタの計数タイミングで非表示期間の開始ライン位置と終了ライン位置を決定する、タッチ表示制御装置。
10. 請求項９において、前記第1制御部は、複数の期待値グループの中から前記ラインカウンタとの比較対象にする所定の期待値グループを選択するためのモードデータが書き換え可能に設定されるモードレジスタを更に有する、タッチ表示制御装置。
11. 請求項１において、１個の半導体基板に形成されたタッチ表示制御装置。
12. ディスプレイパネルと、前記ディスプレイパネルに重ねられ相互容量方式によるタッチ検出を可能にするタッチパネルと、表示フレームのフレーム同期信号に同期してディスプレイパネルを表示制御するディスプレイコントローラと、タッチパネルを駆動してタッチ検出を行なうタッチパネルコントローラと、を有する情報端末装置であって、
    前記ディスプレイコントローラは、前記フレーム同期信号の周期内における表示期間の開始タイミングと非表示期間の開始タイミングとを前記フレーム同期信号の単数又は複数周期毎に変更可能であり、
    前記タッチパネルコントローラは前記タッチパネルの駆動とタッチ検出とを前記非表示期間に行なう、情報端末装置。
13. ディスプレイパネルと、前記ディスプレイパネルに重ねられ相互容量方式によるタッチ検出を可能にするタッチパネルと、表示フレームのフレーム同期信号に同期してディスプレイパネルを表示制御するディスプレイコントローラと、タッチパネルを駆動してタッチ検出を行なうタッチパネルコントローラと、を有する情報端末装置であって、
    前記ディスプレイコントローラは、前記フレーム同期信号の周期内における表示期間と非表示期間との配置を前記フレーム同期信号の単数又は複数周期毎に変更可能であり、
    前記タッチパネルコントローラは前記タッチパネルの駆動とタッチ検出とを前記非表示期間に行なう、情報端末装置。

Images