JP7324902B2 - 表示ドライバ、表示装置及び表示パネルの駆動方法 - Google Patents

表示ドライバ、表示装置及び表示パネルの駆動方法 Download PDF

Info

Publication number
JP7324902B2
JP7324902B2 JP2022092639A JP2022092639A JP7324902B2 JP 7324902 B2 JP7324902 B2 JP 7324902B2 JP 2022092639 A JP2022092639 A JP 2022092639A JP 2022092639 A JP2022092639 A JP 2022092639A JP 7324902 B2 JP7324902 B2 JP 7324902B2
Authority
JP
Japan
Prior art keywords
period
display
touch detection
field
gate line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022092639A
Other languages
English (en)
Other versions
JP2022111247A (ja
Inventor
誠 竹内
茂 太田
淳史 四方
健太郎 鈴木
二郎 新保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synaptics Japan GK
Original Assignee
Synaptics Japan GK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017182763A external-priority patent/JP7086553B2/ja
Application filed by Synaptics Japan GK filed Critical Synaptics Japan GK
Priority to JP2022092639A priority Critical patent/JP7324902B2/ja
Publication of JP2022111247A publication Critical patent/JP2022111247A/ja
Application granted granted Critical
Publication of JP7324902B2 publication Critical patent/JP7324902B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of El Displays (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

表示ドライバ、表示装置及び表示パネルの駆動方法に関する。
表示パネルへのユーザの指等の導電体への接触を検知するタッチ検出を行うように構成された表示装置では、表示動作とタッチ検出とを時分割で行う構成を採用することがある。このような構成は、特に、タッチ検出に用いられる電極(以下、「タッチ検出電極」ということがある)が組み込まれた表示パネルが用いられる場合にしばしば採用される。
表示動作とタッチ検出とを時分割で行う表示装置では、各垂直同期期間に複数のフィールドが設けられ、各フィールドに表示期間とタッチ検出期間とが設けられることがある。表示期間では、表示パネルに画像を表示するための表示動作、即ち、表示パネルの各画素回路を駆動する動作が行われる。タッチ検出期間では、タッチ検出が行われる。ただし、各垂直同期期間の最後のフィールドには、タッチ検出期間が設けられないこともある。
表示装置は、一般に、アプリケーションプロセッサ等のホストから垂直同期期間の開始タイミング及び水平同期期間の開始タイミングが指示され、各フィールドの開始タイミングは、ホストから指示された水平同期期間の開始タイミングに同期して決定される。一方で、各フィールドにおける各表示期間の開始タイミング及びタッチ検出期間の開始タイミングは、表示ドライバ及びタッチコントローラの側で決定可能である。例えば、タッチコントローラ内蔵表示ドライバが表示装置に用いられる場合には、タッチコントローラ内蔵表示ドライバに集積化されたオシレータにより発生された内部クロック信号をカウントすることで、各フィールドにおける各表示期間の開始タイミング及びタッチ検出の開始タイミングを決めてもよい。
このような構成の表示装置においては、ホストにおける水平同期信号の周波数のバラツキ、又は、表示ドライバ及びタッチコントローラの側の内部クロック信号の周波数のバラツキが、表示パネルの画質に影響し得る。
一実施形態では、表示ドライバが、表示パネルの複数のゲート線を駆動するゲートドライバを制御するゲート制御信号を生成するゲート制御信号生成回路と、内部クロック信号を発生するオシレータと、内部クロック信号に同期してカウント動作を行って第1カウント値を出力する第1カウンタを備えるタイマー回路と、表示パネルに対するタッチ検出を行うタッチコントローラとを具備する。各垂直同期期間には複数のフィールドが規定される。複数のフィールドのうちの第1フィールドは、表示パネルの第1フィールドに選択されるゲート線に接続された画素回路を駆動する第1表示期間と、第1表示期間の後、タッチ検出を行うタッチ検出期間を有している。第1フィールドに続く第2フィールドは、表示パネルの第2フィールドに選択されるゲート線に接続された画素回路を駆動する第2表示期間を有している。第1フィールドのタッチ検出期間の開始タイミングは、内部クロック信号によって制御される。タイマー回路は、タッチコントローラによるタッチ検出の終了に応じて第1カウンタにカウント動作を開始させるように構成される。ゲート制御信号生成回路は、第1フィールドにおいて第1カウント値が所定値に到達した場合、第2フィールドにおいて最初にハイレベルに駆動すべきゲート線をハイレベルに駆動するようにゲート制御信号を生成するように構成されている。
一実施形態における表示装置の構成を示すブロック図である。 一実施形態における表示ドライバの構成を示すブロック図である。 表示動作とタッチ検出とを時分割で行う場合の表示装置の動作の一例を示すタイミングチャートである。 各ゲート線に供給されるゲート線駆動信号の波形とゲーティッドシフトクロックを構成する8相クロック信号の波形との関係を示すタイミングチャートである。 ホストにおいて水平同期信号の周波数がバラツキによって低くなった場合の表示装置の動作を示すタイミングチャートである。 一実施形態のゲーティッドシフトクロック生成回路の構成を示すブロック図である。 一実施形態の表示装置の動作を示すタイミングチャートである。 一実施形態の表示装置の動作を示すタイミングチャートである。 一実施形態におけるタッチ検出が完了するタイミングの設定を説明する図である。
以下では、添付図面を参照しながら、一実施形態の表示装置について説明する。なお、図面において、同一又は類似の構成要素は、同一又は対応する参照番号で参照されることがある。
図1に示す一実施形態では、表示装置10が、表示パネル1とタッチコントローラ内蔵表示ドライバ2(以下、単に、「表示ドライバ2」と表記する。)とを備えており、ホスト3から受け取った画像データ11に対応する画像を表示パネル1に表示するように構成されている。表示パネル1としては、例えば、液晶表示パネルやOLED(organic light emitting diode)表示パネルが使用され得る。
表示装置10の動作は、ホスト3から供給される制御データ12によって制御される。一実施形態では、制御データ12がVSYNCパケット及びHSYNCパケットを含んでおり、表示装置10の動作タイミングが、VSYNCパケット及びHSYNCパケットを用いて制御されてもよい。ここで、VSYNCパケットは、垂直同期期間の開始タイミングを指示するパケットであり、ホスト3において生成される垂直同期信号に同期して生成される。また、HSYNCパケットは、水平同期期間の開始タイミングを指示するパケットであり、ホスト3において生成される水平同期信号に同期して生成される。なお、垂直同期期間の開始タイミング及び水平同期期間の開始タイミングの指示は、VSYNCパケット及びHSYNCパケットを表示ドライバ2に供給する代わりに、垂直同期信号及び水平同期信号をホスト3から表示ドライバ2に供給することで行ってもよい。
表示パネル1は、表示領域4とGIP回路5とを備えている。
表示領域4には、複数のソース線(信号線)6及び複数のゲート線(走査線)7が設けられており、ソース線6とゲート線7とが交差する位置に画素回路8が設けられている。各画素回路8は、対応するソース線6及びゲート線7に接続されている。画像が表示される場合、ゲート線7が順次に選択され、選択されたゲート線7に接続された画素回路8に、画像データ11に記述された階調値に応じて生成された駆動電圧がソース線6を介して書き込まれる。あるゲート線7がハイレベルに駆動されると、該ゲート線7に接続された画素回路8が、ソース線6を介して駆動電圧を書き込み可能な状態になる。その後、該ゲート線7がローレベルに設定されたときにソース線6に印加されている駆動電圧が、画素回路8に書き込まれる。以下においては、各ゲート線7に接続された画素回路8を、一ラインの画素回路8と記載することがある。
表示領域4には、更に、タッチ検出電極9が設けられる。表示ドライバ2は、タッチ検出電極9を用いてタッチ検出を行い、タッチ検出の結果を示すタッチ検出データ14をホスト3に送信する。タッチ検出データ14は、例えば、表示パネル1に導電体が接触した位置を示すように生成される。タッチ検出は、自己容量方式、相互容量方式のいずれで行ってもよい。自己容量方式によるタッチ検出が行われる場合、表示ドライバ2は、タッチ検出電極のそれぞれの自己容量を検出し、検出された自己容量に基づいてタッチ検出を行う。一方、相互容量方式によるタッチ検出が行われる場合、表示パネル1に駆動電極が設けられ、表示ドライバ2は、駆動電極とタッチ検出電極との間に形成される相互容量を検出し、検出された相互容量に基づいてタッチ検出を行う。なお、表示パネル1とは別に、タッチ検出電極が形成されたタッチパネルが用意され、該タッチパネルが表示パネル1に重ねられてもよい。
GIP回路5は、表示ドライバ2から受け取ったゲート制御信号13に応じて表示領域4に設けられたゲート線7にゲート駆動信号を供給するゲートドライバとして動作する。ゲート制御信号13は、GIP回路5から各ゲート線7に供給されるゲート駆動信号のタイミングを制御する一群の信号であり、本実施形態では、ゲーティッドシフトクロック(Gated Shift Clocks (GSCs))を含んでいる。ゲーティッドシフトクロックは、各ゲート線7に供給されるゲート駆動信号をハイレベルにするタイミング及びローレベルにするタイミングを制御する一連の多相クロック信号である。
図2に示す一実施形態の表示ドライバ2では、表示ドライバ2が、タッチコントローラ21と、システムインターフェース22と、メモリ23と、ソースドライバ24と、パネルインターフェース25と、オシレータ26と、タイミングジェネレータ27と、レジスタ28とを備えている。一実施形態では、タッチコントローラ21、システムインターフェース22、メモリ23、ソースドライバ24、パネルインターフェース25、オシレータ26、タイミングジェネレータ27及びレジスタ28が同一チップにモノリシックに集積化されてもよい。他の実施形態では、タッチコントローラ21は、別のチップに集積化されてもよい。
タッチコントローラ21は、表示パネル1に設けられたタッチ検出電極9の静電容量、具体的には、タッチ検出電極9の自己容量、及び/又は、駆動電極とタッチ検出電極との間に形成される相互容量に基づいてタッチ検出を行い、タッチ検出データ14を生成する。
システムインターフェース22は、ホスト3と通信し、表示ドライバ2の制御に用いられる様々なデータをホスト3と交換する。具体的には、システムインターフェース22は、ホスト3から画像データ11を受け取り、受け取った画像データ11をメモリ23に転送する。また、システムインターフェース22は、ホスト3から様々な制御データ12を受け取る。制御データ12は、表示ドライバ2を制御するためのコマンドや、レジスタ28に保持すべきレジスタ値を含んでいてもよい。
メモリ23は、システムインターフェース22から画像データ11を受け取って一時的に格納する。メモリ23に格納された画像データ11は、適宜のタイミングで読み出されてソースドライバ24に供給される。
ソースドライバ24は、メモリ23から受け取った画像データ11に応じて表示パネル1の表示領域4のソース線6を駆動する駆動回路部として動作する。詳細には、ソースドライバ24は、メモリ23から受け取った画像データ11に対してデジタル-アナログ変換を行い、各ソース線6に供給すべき駆動電圧を生成する。生成された駆動電圧は、ソース線6を介して表示領域4の各画素回路8に供給され、これにより、表示パネル1の各画素回路8が駆動される。
パネルインターフェース25は、タイミングジェネレータ27による制御の下でゲート制御信号13を生成するゲート制御信号生成回路として動作し、生成したゲート制御信号13を表示パネル1のGIP回路5に供給する。上述のように、ゲート制御信号13は、ゲーティッドシフトクロックを含んでいる。ゲート制御信号生成回路は、パネルインターフェース25とは別に設けられてもよく、この場合、生成されたゲート制御信号は、直接表示パネル1に供給される、又はパネルインターフェース25を介して表示パネル1に供給されることができる。
オシレータ26は、内部クロック信号CLK_INTを発生する。図2には、内部クロック信号CLK_INTが、タッチコントローラ21及びタイミングジェネレータ27に供給される構成が図示されているが、内部クロック信号CLK_INTは他の回路に供給されてもよい。
タイミングジェネレータ27は、ホスト3から受け取った制御データ12に応じてメモリ23、ソースドライバ24及びパネルインターフェース25のタイミング制御を行う。例えば、タイミングジェネレータ27は、各垂直同期期間における各フィールドの開始タイミング、並びに、各フィールドにおける表示期間及びタッチ検出期間の開始タイミングを制御する。
レジスタ28は、表示ドライバ2の制御に用いられるコマンドやレジスタ値を保持する。ホスト3から受け取った制御データ12に含まれるコマンドやレジスタ値は、レジスタ28に格納される。
本実施形態の表示装置10は、表示動作とタッチ検出とを時分割で行うように構成されている。具体的には、各垂直同期期間に複数のフィールドが設けられ、各フィールドに表示期間とタッチ検出期間とが設けられる。表示期間では、表示パネル1の表示領域4に画像を表示するための表示動作、即ち、表示パネル1の各画素回路8を駆動する動作が行われる。タッチ検出期間では、タッチコントローラ21によりタッチ検出が行われる。ただし、各垂直同期期間の最後のフィールドには、タッチ検出期間が設けられなくてもよい。
図3は、表示装置10の動作の一例を示し、“Ext_VSYNC”は、ホスト3において生成される垂直同期信号を示しており、“Ext_HSYNC”は、ホスト3において生成される水平同期信号を示している。垂直同期信号Ext_VSYNCは、垂直同期期間を規定し、水平同期信号Ext_HSYNCは、水平同期期間を規定する。
各フィールドの開始タイミングは、ホスト3において生成される垂直同期信号Ext_VSYNC及び水平同期信号Ext_HSYNCにより制御される。具体的には、垂直同期信号Ext_VSYNCがアサートされると、VSYNCパケットが表示ドライバ2に送られ、その後、一定の遅延時間が経過した後、第1フィールドが開始される。この遅延時間は、図3において、“表示開始ディレイ”として図示されている。表示開始ディレイは、垂直同期信号Ext_VSYNCがアサートされた後で水平同期信号Ext_HSYNCがアサートされる回数で規定される。図3の動作においては、第1フィールドは、垂直同期信号Ext_VSYNCがアサートされた後、水平同期信号Ext_HSYNCが4回アサートされたときに開始される。表示ドライバ2は、VSYNCパケットを受け取った後で受け取ったHSYNCパケットの数により、水平同期信号Ext_HSYNCがアサートされる回数を認識可能である。第2フィールドは、第1フィールドが開始された後、水平同期信号Ext_HSYNCが所定の回数だけアサートされたときに開始される。第3フィールド以降のフィールドについても、直前のフィールドが開始された後、所定の回数だけ水平同期信号Ext_HSYNCがアサートされたときに開始される。
第1フィールドは、ポーチ期間と表示期間とダミー期間とタッチ検出期間とを有している。ポーチ期間は、第1フィールドの先頭に位置しており、続く表示期間における画素回路8の駆動のための準備に用いられる。表示期間においては、各ラインの画素回路8に順次に駆動電圧が書き込まれる。ダミー期間は、表示期間からタッチ検出期間に移行する待ち時間である。タッチ検出期間には、タッチコントローラ21によってタッチ検出が行われる。なお、ダミー期間は省略可能である。
第1フィールドにおける表示期間、ダミー期間及びタッチ検出期間の開始タイミングは、オシレータ26によって生成される内部クロック信号CLK_INTによって制御される。具体的には、タイミングジェネレータ27には内部クロック信号CLK_INTのクロックパルスをカウントするカウンタ27aが設けられ、カウンタ27aから出力されるカウント値により、表示期間、ダミー期間及びタッチ検出期間の開始タイミングが制御される。
第2フィールドは、準備期間と表示期間とダミー期間とタッチ検出期間とを有している。ただし、ダミー期間とタッチ検出期間とは図3には図示されていない。準備期間は、第2フィールドの先頭に位置しており、続く表示期間における画素回路8の駆動のための準備に用いられる。表示期間においては、各ラインの画素回路8に順次に駆動電圧が書き込まれる。ダミー期間は、表示期間からタッチ検出期間に移行する待ち時間である。タッチ検出期間には、タッチコントローラ21によってタッチ検出が行われる。図示されないが、第2フィールドに続くフィールドも、第2フィールドと同じ構成を有している。
各フィールドにおいては、各ゲート線7に供給されるゲート線駆動信号が、順次にハイレベルに駆動される。本実施形態では、各ゲート線7に供給されるゲート線駆動信号の波形がゲーティッドシフトクロックによって制御される。本実施形態では、ゲーティッドシフトクロックが、8相クロック信号Φ~Φを含んでいる。
図4のタイミングチャートにおいて、“G1”は、各垂直同期期間において最初に駆動されるゲート線7に供給されるゲート線駆動信号の波形を示しており、“G2”は、各垂直同期期間において2番目に駆動されるゲート線7に供給されるゲート線駆動信号の波形を示している。以下同様に、“Gi”は、各垂直同期期間においてi番目に駆動されるゲート線7に供給されるゲート線駆動信号の波形を示している。以下では、各垂直同期期間においてi番目に駆動されるゲート線7を、単に、i番目のゲート線7と記載することがある。
8相クロック信号Φ~Φは、各ゲート線7に供給されるゲート線駆動信号がハイレベルに駆動されるタイミング及びローレベルに設定されるタイミングを制御するために循環的に使用される。具体的には、i番目のゲート線7に供給されるゲート線駆動信号Giは、クロック信号ΦRiが(Qi+1)回目にアサートされたときに、ハイレベルに駆動され、クロック信号ΦRiが(Qi+1)回目にディアサートされたときに、ローレベルに設定される。ここで、Qiは、iを8で割ったときの商であり、Riは余りである。
例えば、ゲート線駆動信号G1は、各垂直同期期間において最初にクロック信号Φがアサートされたときに(図4では、ハイレベルに設定されたときに)ハイレベルに駆動され、ディアサートされたときに(図4では、ローレベルに設定されたときに)ローレベルに設定される。同様に、ゲート線駆動信号G2は、各垂直同期期間において最初にクロック信号Φがアサートされたときにハイレベルに駆動され、ディアサートされたときにローレベルに設定される。ゲート線駆動信号G3~G8についても同様である。
また、ゲート線駆動信号G9は、各垂直同期期間において2回目にクロック信号Φがアサートされたときにハイレベルに駆動され、ディアサートされたときにローレベルに設定される。また、ゲート線駆動信号G10は、各垂直同期期間において2回目にクロック信号Φがアサートされたときにハイレベルに駆動され、ディアサートされたときにローレベルに設定される。他のゲート線駆動信号についても同様である。
なお、ゲーティッドシフトクロックを構成する多相クロック信号の数は、8には限られず、2以上の任意の数であってもよい。この場合も、多相クロック信号が、ゲート線駆動信号の波形を制御するために循環的に使用される。例えば、m相クロック信号Φ~Φが用いられる場合、i番目のゲート線7に供給されるゲート線駆動信号Giは、クロック信号ΦRiが(Qi+1)回目にアサートされたときにハイレベルに駆動され、クロック信号ΦRiが(Qi+1)回目にディアサートされたときにローレベルに設定される。ここで、Qiは、iをmで割ったときの商であり、Riは余りである。
図3の動作では、各フィールドにおけるタッチ検出期間の長さは、ホスト3において生成される水平同期信号Ext_HSYNCの周波数、及び、オシレータ26が発生する内部クロック信号CLK_INTの周波数に依存する。これは、タッチ検出期間の開始タイミングが内部クロック信号CLK_INTに同期して発生される一方で、次のフィールドの開始タイミングがホスト3において生成される水平同期信号Ext_HSYNCに同期しているからである。
例えば、図5に示されているように、ホスト3において生成される水平同期信号Ext_HSYNCの周波数が低くなると、第2フィールドの開始タイミングが遅れるので、第1フィールドにおけるタッチ検出期間が長くなる。また、表示ドライバ2のオシレータ26によって生成される内部クロック信号CLK_INTの周波数がバラツキによって高くなった場合も、タッチ検出期間の開始タイミングが早まるので、タッチ検出期間が長くなる。
このタッチ検出期間中、全てのゲート線7がローレベルに設定され、各画素回路8の保持容量から電荷が少しずつ失われる“電荷抜け”が発生するため、その期間の長さによっては、表示パネル1に表示される画像の画質に影響が生じ得る。電荷抜けの進行は、表示パネル1を観察するユーザには、ゲート線7に平行な方向に延伸する横スジとして認識され得る。
図5の例では、クロック信号Φがディアサートされた後、クロック信号Φがアサートされるまでの時間tINT2の間、全てのゲート線7はローレベルに設定される。水平同期信号Ext_HSYNCの周波数が低い図5の動作においては、時間tINT2が長くなり、電荷抜けが進行する。オシレータ26が生成する内部クロック信号CLK_INTの周波数が高くなった場合も同様の現象が生じ得る。
一実施形態では、表示画質への影響を抑制すべく、全てのゲート線7がローレベルに設定される期間が過剰に長くなることを防ぐようにゲート制御信号13が生成される。ゲート制御信は、ゲーティッドシフトクロックを含むことができる。
図6に示すゲーティッドシフトクロック生成回路30は、シードクロック生成回路31と、タイマー回路32とを備えている。シードクロック生成回路31は、クロック信号Φiの元(seed)となるクロック信号Φi_SEEDを生成する。シードクロック生成回路31は、各フィールドが開始されると、オシレータ26によって生成される内部クロック信号CLK_INTをカウントし、カウント値が予め決められた値になった場合にクロック信号Φi_SEEDをアサートし又はディアサートすることでクロック信号Φi_SEEDを生成する。
タイマー回路32は、タッチ検出期間においてタッチ検出が完了すると、内部クロック信号CLK_INTに同期したカウント動作を開始し、カウント値が所定値に到達したときにクロック信号Φiを強制的にアサートするように構成されている。
タイマー回路32は、カウンタ33と、比較器34と、インバータ35と、ANDゲート36と、出力段37とを備えている。
カウンタ33は、内部クロック信号CLK_INTに同期してカウント動作を行う。カウンタ33のクロック端子には、内部クロック信号CLK_INTが供給され、リセット端子にはタッチ検出終了パルスが供給され、イネーブル端子には、インバータ35の出力信号が供給される。ここで、タッチ検出終了パルスとは、タッチ検出期間においてタッチ検出が完了したときにタッチコントローラ21からカウンタ33に供給されるパルスである。
比較器34は、カウンタ33から出力されるカウント値をレジスタ28に格納された所定のレジスタ値と比較する。比較器34は、該カウント値が該レジスタ値に到達したときに出力信号をアサートする。
インバータ35は、比較器34の出力信号を反転した出力信号を生成する。インバータ35の出力信号は、カウンタ33のイネーブル端子に供給される。
ANDゲート36は、比較器34の出力信号とタイマー機能イネーブル信号の論理積の値の出力信号を出力する。ここで、タイマー機能イネーブル信号とは、タイマー回路32の動作を許可し、又は、停止するための信号である。タイマー機能イネーブル信号がアサートされると、タイマー回路32の動作が許可される。タイマー機能イネーブル信号がディアサートされると、ANDゲート36の出力信号は常にディアサートされ、タイマー回路32の動作が無効化される。
出力段37は、シードクロック生成回路31から受け取ったクロック信号Φi_SEEDとANDゲート36から受け取った出力信号とを合成してクロック信号Φを生成する。一実施形態では、出力段37としてORゲートを用いてもよい。
ゲーティッドシフトクロック生成回路30は、下記のように動作する。ただし、タイマー機能イネーブル信号がアサートされ、タイマー回路32の動作が許可されているものとする。
各フィールドが開始されると、シードクロック生成回路31によりクロック信号Φi_SEEDが生成される。このとき、タイマー回路32のカウンタ33は動作せず、比較器34及びANDゲート36の出力信号がディアサートされる。出力段37は、クロック信号Φi_SEEDをそのままクロック信号Φとして出力する。この動作は、タッチ検出期間におけるタッチ検出が完了するまで継続される。
タッチ検出期間におけるタッチ検出が完了すると、タッチコントローラ21からカウンタ33にタッチ検出終了パルスが供給される。カウンタ33は、タッチ検出終了パルスを受け取るとカウンタ値をリセットし、更に、内部クロック信号CLK_INTに同期してカウント動作を開始する。
比較器34は、カウンタ33のカウント値とレジスタ値とを比較し、カウント値がレジスタ値に到達すると、出力信号をアサートする。比較器34の出力信号がアサートされると、ANDゲート36の出力信号がアサートされ、更に、出力段37から出力されるクロック信号Φがアサートされる。
並行して、インバータ35の出力信号がディアサートされ、カウンタ33は、カウント動作を停止する。以後、クロック信号Φがアサートされた状態が維持されることになる。
上記の動作では、タッチ検出期間におけるタッチ検出が完了した後、カウンタ33のカウント値がレジスタ値に到達するまでにクロック信号Φi_SEEDがアサートされる場合には、クロック信号Φi_SEEDがそのままクロック信号Φとして出力される。一方、クロック信号Φi_SEEDがアサートされるより早くカウンタ33のカウント値がレジスタ値に到達した場合には、クロック信号Φが強制的にアサートされる。このため、タッチ検出が完了した後、クロック信号Φがアサートされるまでの時間の最大値を制限することができる。クロック信号Φがアサートされると対応するゲート駆動信号がハイレベルに駆動されるので、全てのゲート線7がローレベルに設定される時間が過剰に長くなることを防ぐことができる。これは、画質に影響を及ぼし得る電荷抜けを抑制するために有効である。
図7及び図8は、パネルインターフェース25が図6の構成のゲーティッドシフトクロック生成回路30を備えている場合の表示装置10の動作を示すタイミングチャートである。ここで、図7は表示装置10が通常動作を行っている場合、図8はホスト3において水平同期信号Ext_HSYNCの周波数が低下した場合を示す。
第1フィールドが開始されると、ポーチ期間において続く表示期間における画素回路8の駆動のための準備が行われ、表示期間において、各ラインの画素回路8に順次に駆動電圧が書き込まれる。その後、ダミー期間が終了すると、タッチ検出期間が開始される。
タッチ検出が完了すると、タイマー回路32のカウンタ33のカウント動作が開始される。図7に図示されているように、表示装置10が通常動作を行っている場合には、タッチ検出が完了した後、カウンタ33のカウント値がレジスタ値に到達するまでに第2フィールドが開始される。第2フィールドが開始されると、ゲーティッドシフトクロックのクロック信号Φ~Φが、順次にアサートされる。
一方、図8に示すように、水平同期信号Ext_HSYNCの周波数が低下した場合、第2フィールドの開始タイミングが遅れる。しかしながら、この場合には、第2フィールドが開始されるまでにクロック信号Φを生成するゲーティッドシフトクロック生成回路30においてカウンタ33のカウント値がレジスタ値に到達し、ゲーティッドシフトクロックのクロック信号Φがアサートされる。ここで、クロック信号Φは、第2フィールドにおいて最初にハイレベルに駆動されるべきゲート線7に供給されるゲート駆動信号の波形の生成に用いられるので、該ゲート線7は、カウンタ33のカウント値がレジスタ値に到達したことに応答してハイレベルに駆動されることになる。その後、クロック信号Φ~Φも順次にアサートされる。これよれば、クロック信号Φがディアサートされた後、クロック信号Φがアサートされるまでの時間tINT3が短縮される。
以上のいずれの動作においても、 上述した“電荷抜け”を効果的に抑制できる。
加えて、本実施形態によれば、タッチ検出が完了するタイミングの設定範囲を拡大することができる。タッチ検出には、一定の時間が必要であることから、タッチ検出が完了するタイミングは、水平同期信号Ext_HSYNCの周波数が高くなり、又は、内部クロック信号CLK_INTの周波数が低くなっても、タッチ検出に必要な時間が確保できるように設定される。一方で、表示画質の観点からは、タッチ検出が完了するタイミングが過剰に遅くなることは避ける必要がある。
図9(A)に示されているように、タイマー回路32を無効にした場合には、タッチ検出の完了タイミングをある程度早める必要がある。
一方、タイマー回路32を動作させた場合では、図9(B)に示されているように、タッチ検出が完了した後、次にゲート線7がハイレベルに駆動されるまでの時間の長さを一定以下に抑制できるので、タッチ検出の完了タイミングを遅く設定することが許容される。
なお、上記の実施形態において、表示期間、ダミー期間及びタッチ検出期間の開始タイミングの制御に用いられるカウンタ27aのカウント値を用いて、第2フィールド及びそれ以降のフィールドの開始タイミングが過剰に早くなることを防いでもよい。
より具体的には、各フィールドが開始された後、各フィールドの長さに対応する所定数の水平同期期間の開始の指示(例えば、HSYNCパケット)をホスト3から受け取ったときに、タイミングジェネレータ27は、カウンタ27aのカウント値を参照する。タイミングジェネレータ27は、参照されたカウンタ27aのカウンタ値が所定の設定値以上である場合、次のフィールドを開始させるように表示ドライバ2の各回路を制御する。一方、参照されたカウンタ27aのカウンタ値が該設定値より小さい場合、次フィールドは開始されない。この場合、ホスト3から次の水平同期期間の開始の指示を受け取ったときに、タイミングジェネレータ27は、カウンタ27aのカウント値を再度参照する。以後、水平同期期間の開始の指示を受け取ったときのカウント値が所定の設定値以上になるまで、同様の動作が繰り返される。
ホスト3において生成される水平同期信号Ext_HSYNCの周波数が高くなると、各フィールドの開始タイミングが早くなり、タッチ検出が完了する前にタッチ検出期間が終了する事態が生じ得る。また、内部クロック信号CLK_INTの周波数が低くなると、タッチ検出期間の開始タイミングが遅くなり、この場合も、タッチ検出が完了する前にタッチ検出期間が終了し得る。しかしながら、上述した各実施形態によれば、適切な長さのタッチ検出期間を提供することができる。
また、上述の実施形態では、水平同期信号Ext_HSYNCの周波数が低下した場合に、タッチ検出の完了の後にクロック信号Φ~Φがアサートされるタイミングが相対的に早められる。このことを利用して、タッチ検出の完了の後に引き続いて行われる表示動作を開始するタイミングを早めてもよい。
本発明は、上述した実施形態に限定されず、種々の変更と共に実施され得ることは、当業者には理解されよう。
10 :表示装置
1 :表示パネル
2 :タッチコントローラ内蔵表示ドライバ
3 :ホスト
4 :表示領域
5 :GIP回路
6 :ソース線
7 :ゲート線
8 :画素回路
9 :タッチ検出電極
11 :画像データ
12 :制御データ
13 :ゲート制御信号
14 :タッチ検出データ
21 :タッチコントローラ
22 :システムインターフェース
23 :メモリ
24 :ソースドライバ
25 :パネルインターフェース
26 :オシレータ
27 :タイミングジェネレータ
27a :カウンタ
28 :レジスタ
30 :ゲーティッドシフトクロック生成回路
31 :シードクロック生成回路
32 :タイマー回路
33 :カウンタ
34 :比較器
35 :インバータ
36 :ANDゲート
37 :出力段

Claims (11)

  1. 垂直同期期間の第1フィールドの第1表示期間に第1のゲート線の組に供給される第1ゲート線駆動信号を制御し、前記垂直同期期間の前記第1フィールドに続く第2フィールドの第2表示期間に第2のゲート線の組に供給される第2ゲート線駆動信号を制御するように設定された相クロック信号を生成するように構成されたゲート制御信号生成回路と、
    前記ゲート制御信号生成回路と別に設けられ、前記垂直同期期間の前記第1フィールドの前記第1表示期間に続くタッチ検出期間にタッチ検出を行うように構成されたタッチコントローラと、
    前記タッチ検出の完了に応じて内部クロック信号のカウントを開始するように構成されたカウンタを備えるタイマー回路と、
    を備え、
    前記多相クロック信号を生成することが、前記カウンタのカウント値が所定値に到達することに応じて前記多相クロック信号のうちの一のクロック信号をアサートして前記第2のゲート線の組のうちの最初に選択されるゲート線を選択することを含む
    表示ドライバ。
  2. 前記第1フィールドが、前記垂直同期期間の開始から、ある遅延の後で開始し、
    前記遅延の長さが、前記垂直同期期間のアサートの後の水平同期信号の一以上のアサートに対応している
    請求項1に記載の表示ドライバ。
  3. 前記タッチ検出期間の長さが、前記内部クロック信号の周波数と前記水平同期信号の周波数とに対応している
    請求項2に記載の表示ドライバ。
  4. 前記第1ゲート線駆動信号のそれぞれが、前記相クロック信号のそれぞれのアサートに応じてハイレベルに駆動される
    請求項1に記載の表示ドライバ。
  5. ゲート線を備える表示パネルと、
    前記表示パネルに結合された表示ドライバと
    を備え、
    前記表示ドライバが、
    垂直同期期間の第1フィールドの第1表示期間に第1のゲート線の組に供給される第1ゲート線駆動信号を制御し、前記垂直同期期間の前記第1フィールドに続く第2フィールドの第2表示期間に第2のゲート線の組に供給される第2ゲート線駆動信号を制御するように設定された相クロック信号を生成するように構成されたゲート制御信号生成回路と、
    前記ゲート制御信号生成回路と別に設けられ、前記垂直同期期間の前記第1フィールドの前記第1表示期間に続くタッチ検出期間にタッチ検出を行うように構成されたタッチコントローラと、
    前記タッチ検出の完了に応じて内部クロック信号のカウントを開始するように構成されたカウンタを備えるタイマー回路と、
    を備え、
    前記多相クロック信号を生成することが、前記カウンタのカウント値が所定値に到達することに応じて前記多相クロック信号のうちの一のクロック信号をアサートして前記第2のゲート線の組のうちの最初に選択されるゲート線を選択することを含む
    表示装置。
  6. 前記第1フィールドが、前記垂直同期期間の開始から、ある遅延の後で開始し、
    前記遅延の長さが、前記垂直同期期間のアサートの後の水平同期信号の一以上のアサートに対応している
    請求項に記載の表示装置。
  7. 前記タッチ検出期間の長さが、前記内部クロック信号の周波数と前記水平同期信号の周波数とに対応している
    請求項に記載の表示装置。
  8. 前記第1ゲート線駆動信号のそれぞれが、前記相クロック信号のそれぞれのアサートに応じてハイレベルに駆動される
    請求項に記載の表示装置。
  9. 表示装置を駆動する方法であって、該方法が、
    ゲート制御信号生成回路により、垂直同期期間の第1フィールドの第1表示期間に第1のゲート線の組に供給される第1ゲート線駆動信号を制御し、前記垂直同期期間の前記第1フィールドに続く第2フィールドの第2表示期間に第2のゲート線の組に供給される第2ゲート線駆動信号を制御するように設定された相クロック信号を生成することと、
    前記ゲート制御信号生成回路と別に設けられたタッチコントローラにより、前記第1フィールドの前記第1表示期間に続くタッチ検出期間にタッチ検出を行うことと、
    カウンタにより、前記タッチ検出の完了に応じて内部クロック信号のカウントを開始することと、
    を含み、
    前記多相クロック信号を生成することが、前記カウンタのカウント値が所定値に到達することに応じて前記多相クロック信号のうちの一のクロック信号をアサートして前記第2のゲート線の組のうちの最初に選択されるゲート線を選択することを含む
    方法。
  10. 前記第1フィールドが、前記垂直同期期間の開始から、ある遅延の後で開始し、
    前記遅延の長さが、前記垂直同期期間のアサートの後の水平同期信号の一以上のアサートに対応している
    請求項に記載の方法。
  11. 前記タッチ検出期間の長さが、前記内部クロック信号の周波数と前記水平同期信号の周波数とに対応している
    請求項10に記載の方法。
JP2022092639A 2017-09-22 2022-06-08 表示ドライバ、表示装置及び表示パネルの駆動方法 Active JP7324902B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022092639A JP7324902B2 (ja) 2017-09-22 2022-06-08 表示ドライバ、表示装置及び表示パネルの駆動方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017182763A JP7086553B2 (ja) 2017-09-22 2017-09-22 表示ドライバ、表示装置及び表示パネルの駆動方法
JP2022092639A JP7324902B2 (ja) 2017-09-22 2022-06-08 表示ドライバ、表示装置及び表示パネルの駆動方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017182763A Division JP7086553B2 (ja) 2017-09-22 2017-09-22 表示ドライバ、表示装置及び表示パネルの駆動方法

Publications (2)

Publication Number Publication Date
JP2022111247A JP2022111247A (ja) 2022-07-29
JP7324902B2 true JP7324902B2 (ja) 2023-08-10

Family

ID=87519559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022092639A Active JP7324902B2 (ja) 2017-09-22 2022-06-08 表示ドライバ、表示装置及び表示パネルの駆動方法

Country Status (1)

Country Link
JP (1) JP7324902B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146093A (ja) 2013-01-28 2014-08-14 Renesas Sp Drivers Inc タッチ表示制御装置及び情報端末装置
JP2015143844A (ja) 2013-12-24 2015-08-06 エルジー ディスプレイ カンパニー リミテッド 表示装置用の駆動回路および表示装置
JP2016045329A (ja) 2014-08-22 2016-04-04 シナプティクス・ディスプレイ・デバイス合同会社 表示駆動装置及び表示装置
JP2016050952A (ja) 2014-08-28 2016-04-11 株式会社ジャパンディスプレイ センサ付き表示装置とセンサ付き表示装置の制御方法
JP2016143029A (ja) 2015-02-05 2016-08-08 シナプティクス・ディスプレイ・デバイス合同会社 半導体装置及び携帯端末
JP2017167250A (ja) 2016-03-15 2017-09-21 シナプティクス・ジャパン合同会社 表示制御及びタッチ検出装置、半導体集積回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146093A (ja) 2013-01-28 2014-08-14 Renesas Sp Drivers Inc タッチ表示制御装置及び情報端末装置
JP2015143844A (ja) 2013-12-24 2015-08-06 エルジー ディスプレイ カンパニー リミテッド 表示装置用の駆動回路および表示装置
JP2016045329A (ja) 2014-08-22 2016-04-04 シナプティクス・ディスプレイ・デバイス合同会社 表示駆動装置及び表示装置
JP2016050952A (ja) 2014-08-28 2016-04-11 株式会社ジャパンディスプレイ センサ付き表示装置とセンサ付き表示装置の制御方法
JP2016143029A (ja) 2015-02-05 2016-08-08 シナプティクス・ディスプレイ・デバイス合同会社 半導体装置及び携帯端末
JP2017167250A (ja) 2016-03-15 2017-09-21 シナプティクス・ジャパン合同会社 表示制御及びタッチ検出装置、半導体集積回路

Also Published As

Publication number Publication date
JP2022111247A (ja) 2022-07-29

Similar Documents

Publication Publication Date Title
JP7086553B2 (ja) 表示ドライバ、表示装置及び表示パネルの駆動方法
TWI633527B (zh) 驅動電路、驅動方法、顯示裝置和電子設備
US10699645B2 (en) Simplified gate driver configuration and display device including the same
JP4409152B2 (ja) 表示制御駆動装置および表示システム
TWI608388B (zh) 顯示裝置及其驅動方法與驅動電路
JP6103757B2 (ja) タッチ表示制御装置及び情報端末装置
JP6462207B2 (ja) 表示デバイスの駆動装置
JP6204025B2 (ja) ドライバic
US20170154567A1 (en) Display driving method and mobile apparatus thereof
US6329975B1 (en) Liquid-crystal display device with improved interface control
KR20160068081A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치
JP2010049229A (ja) タイミングコントローラ、及びこれを有する表示装置
KR20140076054A (ko) 터치 센서들을 가지는 표시장치와 그 게이트 구동회로 제어 방법
JP6612021B2 (ja) 表示駆動装置及び表示装置
JP6110122B2 (ja) 集積回路装置、パネル表示装置及び表示パネルドライバ
US20150138261A1 (en) Driving device for driving display unit
US20150138259A1 (en) Driving device for driving display unit
JP7324902B2 (ja) 表示ドライバ、表示装置及び表示パネルの駆動方法
JP2011150241A (ja) 表示装置、表示パネルドライバ、及び表示パネル駆動方法
JP2000284761A (ja) 表示装置および表示装置用インターフェイス回路
TWI659407B (zh) 顯示裝置
US20230018128A1 (en) Power management integrated circuit and its driving method
CN110299119B (zh) 液晶控制电路、电子时钟、以及液晶控制方法
JP4845154B2 (ja) 液晶表示駆動装置および表示システム
TWI401668B (zh) 訊號產生方法及應用其之顯示裝置與時脈控制器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230731

R150 Certificate of patent or registration of utility model

Ref document number: 7324902

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150