CN105738791A - 半导体设备 - Google Patents

半导体设备 Download PDF

Info

Publication number
CN105738791A
CN105738791A CN201510983011.0A CN201510983011A CN105738791A CN 105738791 A CN105738791 A CN 105738791A CN 201510983011 A CN201510983011 A CN 201510983011A CN 105738791 A CN105738791 A CN 105738791A
Authority
CN
China
Prior art keywords
test
depositor
semiconductor equipment
information
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510983011.0A
Other languages
English (en)
Other versions
CN105738791B (zh
Inventor
熊本明仁
西前和生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synaptics Inc
Original Assignee
Xin Napudikesi Display Contract Commercial Firm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xin Napudikesi Display Contract Commercial Firm filed Critical Xin Napudikesi Display Contract Commercial Firm
Publication of CN105738791A publication Critical patent/CN105738791A/zh
Application granted granted Critical
Publication of CN105738791B publication Critical patent/CN105738791B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31724Test controller, e.g. BIST state machine
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)

Abstract

本发明涉及半导体设备。提供了一种测试容易化和调试容易化用的电路规模小且在所需要工作的初始设定中不需要时间的半导体设备。半导体设备当从测试使能端子指定测试使能时,将既定的多个状态信息依照既定的顺序周期地从测试输出端子依次输出,当指定测试禁用时,继续输出与在其定时从测试输出端子输出的状态信息相同的信息。不需要初始设定,只要操作测试使能端子,就周期地输出多个状态信息,此外,继续输出仅期望的状态信息。

Description

半导体设备
技术领域
本发明涉及半导体设备的测试容易化和调试容易化技术,例如涉及应用于液晶驱动器等半导体设备而有效的技术。
背景技术
作为记载了针对半导体设备的测试容易化和调试容易化技术的文献的例子,存在记载了根据JTAG(JointEuropeanTestActionGroup,欧洲联合测试行动小组)输入输出内部的调试信息的液晶控制器的专利文献1。此外,在专利文献2中,关于依照针对TAP(TestAccessPort,测试访问端口)控制器的初始设定来执行边界扫描并从调试用端子输出由CPU、其他处理电路所需要的内部信息的调试容易化技术,存在记载。
现有技术文献
专利文献
专利文献1:日本特开2003-315423;
专利文献2:日本特开2007-148754。
发明内容
发明要解决的课题
在根据作为针对半导体设备的测试容易化和调试容易化(双方一起仅记为测试容易化)的技术的JTAG的边界扫描中,必须预先进行针对TAP控制器的初始设定。例如,如将哪个内部电路的哪个内部节点作为扫描对象、在怎样的定时对内部信息进行采样等那样,需要与应验证的内容对应的初始设定。
然而,由本发明人发现,针对与微型计算机、片上系统化的大规模的设备相比电路规模比较小的设备、数据处理功能是限定的那样的设备,也与根据JTAG的边界扫描同样,当采用通用性丰富的测试容易化电路时,存在其电路规模变大进而初始设定时间变长的担忧。
本发明的目的在于,提供测试容易化用的电路规模小并且在测试、调试用的所需要工作的初始设定中不需要时间的半导体设备。
本发明的前述和其他目的以及新的特征根据本说明书的记述和附图而变得显而易见。
用于解决课题的方案
简单地说明在本申请中公开的发明之中的代表性的发明的概要的话,如下述那样。
即,半导体设备响应于测试使能而将内部的状态信息等按规定的顺序从测试输出端子周期地输出,响应于测试禁用而继续与在其定时从测试输出端子输出的状态信息等相同的输出。
(1)当进一步详细说明时,半导体设备具有:处理部,处理经由接口部而输入的数据并输出;控制部,基于经由所述接口部而输入的控制数据来控制所述处理部;第一寄存器部,并联地转送所述处理部的工作中的所述接口部和所述控制部内的多个状态信息;以及测试控制部,在从测试使能端子指示测试使能时,重复控制一边串联地选择所述第一寄存器部保有的多个状态信息一边依次从测试输出端子根据规定的输出格式进行输出的工作,并且在从所述测试使能端子指示测试禁用时,进行在中断了所述状态信息的串联的选择的状态下从所述测试输出端子继续输出相同的状态信息的控制。据此,如果指定测试使能,则既定的多个状态信息依照既定的顺序周期地从测试输出端子依次输出。如果指定测试禁用,则继续地输出与在其定时从测试输出端子输出的状态信息相同的信息。因而,不需要初始设定,只要操作测试使能端子,就能够周期地输出多个状态信息或者继续输出仅期望的状态信息,由此,有助于半导体设备的测试容易化。
所述测试控制部具有例如定序器、计数器和选择器。所述定序器响应于所述测试使能的指示使所述计数器卷绕(wraparound)地计数工作,响应于所述测试禁用的指示使所述计数器的计数工作中断。所述计数器的计数值指示所述第一寄存器部保有的多个状态信息的存储区域。所述选择器选择所述计数值指示的所述存储区域,从所述第一寄存器部读出所述状态信息。
当呼应于上述测试控制部的一个例子时,所述第一寄存器部将所述接口部和所述控制部的内部寄存器保有的所述状态信息分别经由专用的信号线输入到每一个所固有的所述存储区域。因而,第一寄存器部能够逐次输入所述接口部和所述控制部的内部寄存器保有的所述状态信息来动态地保持。
由所述测试控制部的所述规定的输出格式是例如按照从所述第一寄存器部一巡地选择的多个状态信息的每一个对其先头附加头部(header)信息并对末尾附加脚部(footer)信息的格式。因而,即使重复输出从所述第一寄存器部一巡地选择的多个状态信息,也能够根据头部信息和脚部信息来容易地区别多个状态信息的每一个。
所述处理部例如基于从所述接口部输入的图像数据而向液晶显示面板输出用于图像显示的显示驱动信号。在该情况下,半导体设备被构成为例如LCD(LiquidCrystalDisplay,液晶显示器)驱动器。
所述测试控制电路在例如使指示半导体设备的内部模式的模式信号为规定的状态的情况下,使来自所述测试使能端子的指示有效。
(2)其他的半导体设备例如具有:处理部,处理经由接口部而输入的数据并输出;控制部,基于经由所述接口部而输入的控制数据来控制所述处理部;第一寄存器部,并联地转送所述处理部的工作中的所述接口部和所述控制部内的多个状态信息;第二寄存器部,存储半导体设备所固有的多个个别信息;测试控制电路,在从测试使能端子指示测试使能时,重复一边串联地选择所述第一寄存器部保有的多个状态信息和所述第二寄存器部保有的多个所述个别信息一边依次从测试输出端子根据规定的输出格式进行输出的工作,在从所述测试使能端子指示测试禁用时,进行在中断了所述状态信息和所述个别信息的串联的选择的状态下从所述测试输出端子继续输出相同的状态信息或个别信息的控制。在该半导体设备的情况下,从上述测试输出端子输出的信息也被扩展为状态信息以外的个别信息。个别信息可以为例如能够在半导体设备的故障解析等中利用的制造该半导体设备的晶片的批号、该晶片上的芯片地址等信息。
在该情况下,所述测试控制部具有定序器、计数器和选择器。所述定序器响应于所述测试使能的指示而使所述计数器卷绕地计数工作,响应于所述测试禁用的指示使所述计数器的计数工作中断。所述计数器的计数值指示所述第一寄存器部和所述第二寄存器部保有的多个状态信息和固有信息的存储区域。所述选择器选择所述计数值指示的所述存储区域,从所述第一寄存器部读出所述状态信息或者从所述第二寄存器部读出所述固有信息。
当呼应于其测试控制部时,所述第一寄存器部将所述接口部和所述控制部的内部寄存器保有的所述状态信息分别经由专用的信号线逐次输入到每一个所固有的所述存储区域。
所述第二寄存器部例如通过所述半导体设备的通电重置处理从非易失性存储装置初始设定所述个别信息。
由所述测试控制部的所述规定的输出格式是按照从所述第一寄存器部和第二寄存器部一巡地选择的多个状态信息和个别信息的每一个对其先头附加头部信息并对末尾附加脚部信息的格式。
所述处理部例如基于从所述接口部输入的图像数据而向液晶显示面板输出用于图像显示的显示驱动信号。
所述测试控制电路在例如使指定半导体设备的内部模式的模式信号为规定的状态的情况下,使来自所述测试使能端子的指示有效。
发明效果
简单地说明通过本申请中公开的发明之中的代表性的发明而得到的效果的话,如下述那样。
即,能够使半导体设备中的测试容易化和调试容易化用的电路规模变小,并且能够缩短测试、调试用的所需要工作的初始设定时间。
附图说明
图1是示出本发明的半导体设备的一个例子的框图。
图2是例示计数器的计数值和输出格式的关系的说明图。
图3是例示计数器的计数值以及头部和脚部的输出的模式说明图。
图4是例示显示驱动器的工作流程的流程图。
图5是例示显示驱动器的测试输出工作的前半的定时图。
图6是例示显示驱动器的测试输出工作的后半的定时图。
具体实施方式
<实施方式1>
在图1中,示出了本发明的半导体设备的一个例子。关于该图所示的半导体设备1,虽然不特别限制,但是具有LCD驱动器2。该半导体设备1通过例如公知的CMOS集成电路制造技术而形成在单晶体硅等的半导体基板。
LCD驱动器2具有例如控制信号接口21和图像数据接口20作为用于从外部接受处理数据、控制信号的接口部10。控制信号接口21从主机装置4接受控制数据CDAT。图像数据接口20从主机装置4接受图像数据GDAT。控制信号接口21和图像数据接口20依照规定的接口协议而输入输出信息。例如在控制信号接口21中采用依据MIPI(MobileIndustryProcessorInterface,移动行业处理器接口)-DBI(DisplayBusInterface,显示总线接口)的接口协议,并行地输入输出控制数据。在图像数据接口20中采用依据MIPI-DSI(DisplaySerialInterface,显示串行接口)的接口协议,串行地输出图像数据。
LCD驱动器2具有处理部12和控制部11作为用于对LCD面板3进行显示驱动的主要的电路。处理部12对经由图像数据接口20输入的图像数据GDAT进行处理并输出。控制部11基于经由控制信号接口21输入的控制数据CDAT来控制所述处理部12。进一步详细地说明。控制部11具有根据LCD面板3的尺寸和显示性能来设定时钟频率、水平扫描线数、垂直信号线数和显示位置等控制信息的各种控制寄存器以及命令解码器等。控制部11解读从主机装置4供给到控制信号接口21的命令,依照其解读结果来进行控制寄存器的写入,此外,将供给到图像数据接口20的图像数据导入到处理部12,进行基于导入的图像数据的显示控制等。处理部12例如具有依次驱动TFT型的LCD面板3的水平扫描线的栅极控制驱动器44、以及向经由驱动的水平扫描线而选择的像素经由垂直信号线供给作为显示驱动信号的像素驱动信号DSIG的源极驱动器43。从控制部11依照显示定时向栅极控制驱动器44提供水平扫描线的驱动定时。此时的驱动电压从电源电路45供给。在源极驱动器43的前级设置行锁存器电路41和灰度电压选择电路42。从图像数据接口20供给的图像数据按照例如每个显示帧储存在帧存储器40中,1扫描线量的像素的数据按照每个扫描线驱动期间转送到行锁存器电路41。与转送的像素的数据对应的灰度电压由灰度电压选择电路42以像素为单位被选择,源极驱动器43使用选择的灰度电压来驱动垂直信号线。由此,在LCD面板3中以显示帧为单位对图像数据进行显示控制。灰度电压由电源电路45生成。该电源电路45除了作为逻辑电路的工作电源的电源电压VDD和接地电压VSS之外,还输入用于生成多个灰度电压的正极性项电压VGH和负极性项电压VGL等。
对LCD驱动器2的测试容易化用的结构进行说明。在此,关于视为为了测试容易化而参照是优选的特定信息,虽然不特别限制,但是采用控制信号接口21内的误差寄存器22保有的状态信息和控制部11内的状态寄存器30保有的状态信息。误差寄存器22将在控制信号接口21中的数据通信中产生的包单位的误差数等作为状态信息而实时地保持。状态寄存器30将从主机装置4以命令指定的、针对LCD面板3的显示模式和LCD驱动器2的控制模式等作为状态信息而实时地保持。测试容易化或调试容易化的基本目的是,能够一边使LCD驱动器2显示控制工作一边实时地从外部参照上述状态信息。假设当要经由控制信号接口21参照误差寄存器22和状态寄存器30时,必须控制测试、调试的定时以使得参照工作与显示控制工作不冲突,针对显示控制工作不能实时地进行测试、调试的情况也被设想。
于是,LCD驱动器2具有并联地转送处理部12的工作中的误差寄存器22和状态寄存器30的多个状态信息的第一寄存器部15。第一寄存器部15具有存储误差寄存器22保有的状态信息的固有的存储区域60、以及存储状态寄存器30保有的状态信息的固有的存储区域61,彼此通过专用的信号线80、81连接,逐次需要的信息被内部转送。例如,与处理电路12等的工作时钟同步地从转送源经由专用信号线80、81向转送目的地逐次转送状态信息。存储区域60、61例如分别构成为个别的采样寄存器。
特别地,在本实施方式中,为了供测试或调试的方便,在半导体设备1设置有存储固有的多个个别信息的第二寄存器部14。在此,固有信息是指例如能够利用于半导体设备1的故障解析等的制造该半导体设备1的晶片的批号、该晶片上的芯片地址等批货信息,进而,为半导体设备1的用户所固有的ID信息等。第二寄存器部14具有存储上述批号和芯片地址等信息的固有的存储区域70、以及存储上述用户所固有的ID信息等的固有的存储区域71。在存储区域70、71中,例如作为半导体设备1的通电重置处理的一环而从非易失性存储器(NVM)16初始设定对应的信息。控制部11基于来自主机装置4的改写命令而进行对非易失性存储器16的写入。存储区域70、71例如分别个别地构成为多个采样寄存器。
测试控制电路13进行对第一寄存器部15和第二寄存器部14的读出控制。测试控制部13在从测试使能端子TESTIN指示测试使能时,进行重复一边串联地选择所述第一寄存器部15保有的多个状态信息和所述第二寄存器部14保有的多个所述个别信息一边依次从测试输出端子DATA_G[7:0]根据规定的输出格式进行输出的工作的控制。此外,测试控制部13在从所述测试使能端子TESTIN指示测试禁用时,进行在中断了所述状态信息和所述个别信息的串联的选择的状态下从所述测试输出端子DATA_G[7:0]继续输出相同的状态信息或个别信息的控制。关于测试控制电路13,虽然不特别限制,但是,具有定序器50、计数器51和选择器52。定序器50响应于测试使能的指示使计数器51卷绕地计数工作,响应于测试禁用的指示而中断计数器51的计数工作。采用例如在管理计数器51的4位来计数工作的情况下当以初始值0为基点计数到最终值15为止时再次回到值0来重复计数工作这样的工作。计数器51的计数值指示第一寄存器部15和所述第二寄存器部14保有的多个状态信息和固有信息的存储区域。选择器52选择由计数器51的计数值指示的存储区域,从第一寄存器部15读出所述状态信息,或者从所述第二寄存器部14读出所述固有信息。读出的信息依次从测试输出端子DATA_G[7:0]输出。特别地,在本实施方式中,在使指定半导体设备1的内部模式的模式信号IM1-0为规定的代码的情况下,使来自测试使能端子TESTIN的指示有效。
输出端子DATA_G[7:0]例如为8位,定序器50以规定的输出格式进行来自其的多个状态信息和固有信息的输出。输出格式按照由计数器51的每个卷绕而形成。在图2中例示了计数器的计数值和输出格式的关系。例如,在此,第一寄存器部15中的状态信息的存储区域60、61分别为1字节(8位),第二寄存器部14中的批货信息的存储区域70(70_1~70_7)为合计7字节,第二寄存器部14中的ID信息的存储区域71(71_1~71_5)为合计5字节。为了方便,将存储区域60的状态信息标记为P7-0,将存储区域61的状态信息标记为gpm[7:0],将存储区域70_1~70_7的批货信息标记为DDB16[7:0]~DDB22[7:0],将存储区域71_1~71_5)的ID信息标记为ALMID0[7:0]~ALMID4[7:0]。虽然不特别限制,但是,上述存储区域71_1~71_5、70_1~70_7、60、61依照其排列按升序被分配字节地址。进而,输出格式为对上述存储区域71_1~71_5、70_1~70_7、60、61的14字节的个别信息和状态信息的先头附加1字节的头部HD并对末尾附加1字节的脚部FT的格式。定序器50使计数器51的计数值0~15对应于头部HD的存储区域90、上述存储区域71_1~71_5、70_1~70_7、60、61的存储区域、以及脚部FT的存储区域91,将计数器51的计数值用于那些存储区域的字节地址的指定。在图3中例示了计数器51的计数值以及头部HD和脚部FT的输出。在图中测试输出端子DATA_G[7:0]标记为DATA_G[7]~DATA_G[0]。在该例中,在计数器51的计数值为0时,从测试输出端子DATA_G[7]~DATA_G[0]输出01010101的模式作为头部HD。在计数值为15时,从测试输出端子DATA_G[7]~DATA_G[0]输出10101010的模式作为脚部FT。关于个别信息和状态信息,省略关于其输出模式的图示。CLK为测试控制电路的同步时钟,例如为与控制部11和处理部12的工作时钟相同的时钟。
在图4中例示了显示驱动器的工作流程。在此,分开示出了由主机装置4的操作、由控制部11的显示控制、以及由测试控制部13的测试输出控制。
首先,针对断电状态(S1)的半导体设备1利用通电的指示(T1)指示半导体设备1的通电重置(T2)。由此,非易失性存储器16的存储信息在第二寄存器部14的存储区域70、71和控制部11内的控制寄存器中初始设定(S2),之后,使LCD驱动器2为休眠状态(S3)。
接着,由主机装置4供给规定的代码(2‘b10)作为模式信号IM1-0(T4),并且使测试使能端子TESTIN为高电平,由此,指示测试使能(T3)。由此,使得测试控制部13能够工作。进而,通过主机装置4解除LCD驱动器2的休眠模式,由此,能够进行与内部的工作时钟同步的LCD显示控制工作(S5)。即,控制部11和处理部12响应于从主机装置4提供到接口部10的命令而开始将图像数据显示在LCD面板3中的控制。
当开始显示控制时,与其工作对应地,在误差寄存器22和状态寄存器30中逐次保持状态信息。在误差寄存器22和状态寄存器30中保持的状态信息与工作时钟同步地逐次储存在第一寄存器部15的寄存器60、61中。测试控制部13自动地重复测试输出工作(S6)。该测试输出工作是将卷绕地计数工作的计数器51的计数值作为地址并通过选择器52以字节为单位选择第一寄存器部15和第二寄存器部14的存储区域而将所选择的信息依照上述输出格式依次从测试输出端子DATA_G[7:0]以字节为单位串联地输出的工作。测试输出端子DATA_G[7:0]连接于省略图示的测试器或调试器等,来自测试输出端子DATA_G[7:0]的输出供测试或者调试。
在其中途,使测试使能端子TESTIN为低电平(T6),由此,中断计数器51的计数工作。当中断时,根据此时的计数值的选择器52的选择状态被固定,从测试输出端子DATA_G7-0输出的字节数据为相同的存储区域的数据(T7)。因此,在想要时常监视状态寄存器30、误差寄存器22内的所需要的字节数据的转变的那样的情况下,只要在选择保持该字节数据的第一寄存器部15或者第二寄存器部14中的一个的存储区域的定时中断计数器的计数工作即可。之后,如果使测试使能端子TESTIN为高电平(T7),则再开始计数器51的计数工作,再次依次周期地从测试输出端子DATA_G7-0输出第一寄存器部15和第二寄存器部14的存储信息。
当从主机装置4有休眠的指示时(T8),LCD驱动器2的休眠模式被设定(S9),内部的工作时钟信号停止(S10),由此,由测试控制电路13的测试输出工作停止(S11)。如果从主机装置4有断电的指示则切断半导体设备1的电源(S12)。
在图5和图6中例示了显示驱动器的测试输出工作的定时图。图5的定时图的末尾连接于图6定时图的先头,由此,双方的图连续。RES是半导体设备1的通电重置信号。在图6的时刻ti使测试使能端子TESTIN为低电平,计数器51的计数工作在值4处中断,在计数工作的停止中,由此选择的数据D4从测试输出端子DATA_G[7:0]继续输出。之后,当在时刻tj再次使测试使能端子TESTIN为高电平时,再开始计数器51的计数工作,根据依次更新的计数值而选择的数据从测试输出端子DATA_G[7:0]依次输出。
根据上述半导体设备1,得到以下的作用效果。
(1)如果指定测试使能,则储存在第一寄存器部15中的既定的多个状态信息依照既定的顺序周期地从测试输出端子DATA_G[7:0]依次输出。如果指定测试禁用,则继续输出与在其定时从测试输出端子DATA_G[7:0]输出的状态信息相同的信息。因而,不需要初始设定,只要操作测试使能端子,就能够周期地输出多个状态信息,或者继续输出仅期望的状态信息,由此,有助于半导体设备的测试容易化。
(2)进而,如果指定测试使能,则关于储存在第二寄存器部14中的批货信息等多个个别信息,也依照既定的顺序周期地从测试输出端子DATA_G[7:0]依次输出。如果指定测试禁用,则继续输出与在其定时从测试输出端子DATA_G[7:0]输出的个别信息相同的信息。因而,不需要初始设定,只要操作测试使能端子,就能够与多个状态信息一起也周期地输出个别信息,或者继续输出仅期望的状态信息或者个别信息,由此,有助于半导体设备的测试容易化。
(3)此外,当中断计数器51的计数工作时,根据此时的计数值的选择器52的选择状态被固定,从测试输出端子DATA_G7-0输出的字节数据为相同的存储区域的数据。因此,只要在选择保持状态寄存器30、误差寄存器22内的所需要的字节数据的第一寄存器部15或者第二寄存器部14中的一个的存储区域的定时中断计数器51的计数工作,就能够时常监视该所需要的字节数据的转变。
(4)输出格式的先头能够通过头部HD识别,其末尾能够通过脚部FT识别,因此,不管重复几次第一寄存器部15和第二寄存器部出14的输出,都不会丢失每一个的字节数据的种类。
(5)在使指定半导体设备1的内部模式的模式信号IM1-0为规定的代码的情况下使来自测试使能端子TESTIN的指示有效,因此,能够降低错误地进行测试使能的担忧。
<实施方式2>
在上述的实施方式1中,对具有第一寄存器部15和第二寄存器部14双方的情况进行了说明,但是,也可以仅具备其中的一个的第一寄存器部15。因此,在该情况下,非易失性存储器16的存储信息必须经由控制信号接口21读出到外部。在该情况下,必须意识到,进行依照MIPI-DBI那样的协议将内部信息读出到外部的操作本身是繁杂,而且在调试、测试时与显示控制并行地实时读出是困难的。
在该实施方式的情况下,能够经由测试控制部13的控制而读出的仅是经由第一寄存器部15的状态信息,但是,其他的作用效果与实施方式1相同,省略其详细的说明。
以上基于实施方式具体地说明了由本发明人完成的发明,但是,本发明不限定于此,当然能够在不脱离其主旨的范围内进行各种变更。
例如,虽然未图示,但是,也可以装载进行用于检测针对形成在LCD驱动器2所显示控制的LCD面板3的表面的静电电容形式的触摸面板的操作的控制的触摸面板控制器、本地处理器等来构成半导体设备。本地处理器用于例如基于从触摸面板控制器输出的位置检测信息来运算触摸操作座标。
在图5和图6中,时钟CLK的周期被图示为与计数器50的计数周期相同,但是,不限定于此。计数器50的计数工作用时钟也可以为对内部同步工作用的时钟CLK进行分频而得到的周期的时钟信号。
半导体设备的处理电路不限定于在液晶显示面板的驱动控制中使用的电路。也可以为在电致发光面板的显示驱动控制中使用的电路。进而,也可以为处理器之外的周围处理功能,例如图像编码解码功能、声音处理功能、密码处理功能、DMA(DirectMemoryAccess,直接存储器访问)功能等。
此外,状态信息和个别信息的具体的信息的种类不限定于上述实施方式,只要根据处理电路的处理内容等适当决定即可。
附图标记的说明
1半导体设备
2LCD驱动器
3LCD面板
4主机装置
10接口部
11控制部
12处理部
13测试控制部
14第二寄存器部
15第一寄存器部
16非易失性存储器
20图像数据接口
21控制信号接口
22误差寄存器
30状态寄存器
41行锁存器电路
42灰度电压选择电路
43源极驱动器
44栅极控制驱动器
45电源电路
50定序器
51计数器
52选择器
60、61状态信息的存储区域
70批货信息的存储区域
71ID信息的存储区域
80、81专用的信号线
TESIN测试使能端子
DATA_G[7:0]测试输出端
HD头部信息
FT脚部信息
GDAT图像数据
DSIG像素驱动信号(显示驱动信)
IM1-0模式信号
CDAT控制数据
GDAT图像数据。

Claims (13)

1.一种半导体设备,其中,具有:
处理部,处理经由接口部输入的数据并输出;
控制部,基于经由所述接口部输入的控制数据来控制所述处理部;
第一寄存器部,并联地转送所述处理部的工作中的所述接口部和所述控制部内的多个状态信息;以及
测试控制部,在从测试使能端子指示测试使能时,重复控制一边串联地选择所述第一寄存器部保有的多个状态信息一边依次从测试输出端子根据规定的输出格式进行输出的工作,在从所述测试使能端子指示测试禁用时,进行在中断了所述状态信息的串联的选择的状态下从所述测试输出端子继续地输出相同的状态信息的控制。
2.根据权利要求1所述的半导体设备,其中,所述测试控制部具有定序器、计数器和选择器,
所述定序器响应于所述测试使能的指示使所述计数器卷绕地计数工作,响应于所述测试禁用的指示使所述计数器的计数工作中断,
所述计数器的计数值指示所述第一寄存器部保有的多个状态信息的存储区域,
所述选择器选择所述计数值指示的所述存储区域,从所述第一寄存器部读出所述状态信息。
3.根据权利要求2所述的半导体设备,其中,所述第一寄存器部将所述接口部和所述控制部的内部寄存器保有的所述状态信息分别经由专用的信号线输入到每一个所固有的所述存储区域。
4.根据权利要求1所述的半导体设备,其中,由所述测试控制部的所述规定的输出格式是按照从所述第一寄存器部一巡地选择的多个状态信息的每一个对其先头附加头部信息并对末尾附加脚部信息的格式。
5.根据权利要求1所述的半导体设备,其中,所述处理部基于从所述接口部输入的图像数据而向液晶显示面板输出用于图像显示的显示驱动信号。
6.根据权利要求1所述的半导体设备,其中,所述测试控制电路在使指定半导体设备的内部模式的模式信号为规定的状态的情况下,使来自所述测试使能端子的指示有效。
7.一种半导体设备,其中,具有:
处理部,处理经由接口部输入的数据并输出;
控制部,基于经由所述接口部输入的控制数据来控制所述处理部;
第一寄存器部,并联地转送所述处理部的工作中的所述接口部和所述控制部内的多个状态信息;
第二寄存器部,存储半导体设备所固有的多个个别信息;以及
测试控制电路,在从测试使能端子指示测试使能时,重复一边串联地选择所述第一寄存器部保有的多个状态信息和所述第二寄存器部保有的多个所述个别信息一边依次从测试输出端子根据规定的输出格式进行输出的工作,在从所述测试使能端子指示测试禁用时,进行在中断了所述状态信息和所述个别信息的串联的选择的状态下从所述测试输出端子继续输出相同的状态信息或者个别信息的控制。
8.根据权利要求7所述的半导体设备,其中,所述测试控制部具有定序器、计数器和选择器,
所述定序器响应于所述测试使能的指示使所述计数器卷绕地计数工作,响应于所述测试禁用的指示使所述计数器的计数工作中断,
所述计数器的计数值指示所述第一寄存器部和所述第二寄存器部保有的多个状态信息和固有信息的存储区域,
所述选择器选择所述计数值指示的所述存储区域,从所述第一寄存器部读出所述状态信息或者从所述第二寄存器部读出所述固有信息。
9.根据权利要求8所述的半导体设备,其中,所述第一寄存器部将所述接口部和所述控制部的内部寄存器保有的所述状态信息分别经由专用的信号线逐次输入到每一个所固有的所述存储区域。
10.根据权利要求7所述的半导体设备,其中,所述第二寄存器部通过所述半导体设备的通电重置处理从非易失性存储装置初始设定所述个别信息。
11.根据权利要求7所述的半导体设备,其中,由所述测试控制部的所述规定的输出格式是按照从所述第一寄存器部和第二寄存器部一巡地选择的多个状态信息和个别信息的每一个对其先头附加头部信息并对末尾附加脚部信息的格式。
12.根据权利要求7所述的半导体设备,其中,所述处理部基于从所述接口部输入的图像数据而向液晶显示面板输出用于图像显示的显示驱动信号。
13.根据权利要求7所述的半导体设备,其中,所述测试控制电路在使指定半导体设备的内部模式的模式信号为规定的状态的情况下,使来自所述测试使能端子的指示有效。
CN201510983011.0A 2014-12-26 2015-12-24 半导体设备 Active CN105738791B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014263772A JP6420139B2 (ja) 2014-12-26 2014-12-26 半導体デバイス
JP2014-263772 2014-12-26

Publications (2)

Publication Number Publication Date
CN105738791A true CN105738791A (zh) 2016-07-06
CN105738791B CN105738791B (zh) 2020-05-26

Family

ID=56163863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510983011.0A Active CN105738791B (zh) 2014-12-26 2015-12-24 半导体设备

Country Status (3)

Country Link
US (1) US9837027B2 (zh)
JP (1) JP6420139B2 (zh)
CN (1) CN105738791B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102703487B1 (ko) * 2018-08-03 2024-09-06 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1534304A (zh) * 2003-02-14 2004-10-06 富士通株式会社 半导体测试电路、半导体存储器件和半导体测试方法
CN1654973A (zh) * 2005-03-04 2005-08-17 清华大学 采用加权扫描选通信号的基于扫描的自测试结构及方法
CN1692285A (zh) * 2002-12-20 2005-11-02 富士通株式会社 半导体装置及其检验方法
CN101266741A (zh) * 2007-02-08 2008-09-17 恩益禧电子股份有限公司 驱动器及使用它的显示方法
CN101290805A (zh) * 2007-04-17 2008-10-22 株式会社瑞萨科技 半导体器件和数据处理系统
US20090147145A1 (en) * 2007-12-11 2009-06-11 Samsung Electronics Co., Ltd. On screen display interface for digital broadcast receiving device
US20110276850A1 (en) * 2010-05-10 2011-11-10 Luu Howard K Field Programmable Gate Arrays with Built-in Self Test Mechanisms
CN102637420A (zh) * 2011-02-10 2012-08-15 联咏科技股份有限公司 显示控制驱动器与其测试方法
CN102969027A (zh) * 2012-11-28 2013-03-13 中国人民解放军国防科学技术大学 基于存储器内建自测试的片上存储器调试方法及装置
CN103943050A (zh) * 2013-01-17 2014-07-23 瑞鼎科技股份有限公司 具有内建自我测试功能的驱动电路
CN104122497A (zh) * 2014-08-11 2014-10-29 中国科学院自动化研究所 集成电路内建自测试所需测试向量的生成电路及方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3526019B2 (ja) * 1999-11-30 2004-05-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 画像表示システム、画像表示装置、および画像表示方法
US6728798B1 (en) * 2000-07-28 2004-04-27 Micron Technology, Inc. Synchronous flash memory with status burst output
JP2003044315A (ja) * 2001-07-31 2003-02-14 Matsushita Electric Ind Co Ltd 半導体集積回路用デバッグ回路、および、半導体集積回路のデバッグ方法
JP2003271413A (ja) * 2002-03-15 2003-09-26 Ricoh Co Ltd 半導体集積回路
JP2003315423A (ja) 2002-04-26 2003-11-06 Hitachi Ltd 半導体集積回路
JP2006139485A (ja) * 2004-11-11 2006-06-01 Denso Corp コンピュータ制御装置
US7308534B2 (en) * 2005-01-13 2007-12-11 Hitachi, Ltd. Apparatus and method for managing a plurality of kinds of storage devices
JP4450787B2 (ja) * 2005-11-28 2010-04-14 株式会社ルネサステクノロジ 半導体集積回路装置
US8327066B2 (en) * 2008-09-30 2012-12-04 Samsung Electronics Co., Ltd. Method of managing a solid state drive, associated systems and implementations
JP2011154547A (ja) * 2010-01-27 2011-08-11 Toshiba Corp メモリ管理装置及びメモリ管理方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1692285A (zh) * 2002-12-20 2005-11-02 富士通株式会社 半导体装置及其检验方法
CN1534304A (zh) * 2003-02-14 2004-10-06 富士通株式会社 半导体测试电路、半导体存储器件和半导体测试方法
CN1654973A (zh) * 2005-03-04 2005-08-17 清华大学 采用加权扫描选通信号的基于扫描的自测试结构及方法
CN101266741A (zh) * 2007-02-08 2008-09-17 恩益禧电子股份有限公司 驱动器及使用它的显示方法
CN101290805A (zh) * 2007-04-17 2008-10-22 株式会社瑞萨科技 半导体器件和数据处理系统
US20090147145A1 (en) * 2007-12-11 2009-06-11 Samsung Electronics Co., Ltd. On screen display interface for digital broadcast receiving device
US20110276850A1 (en) * 2010-05-10 2011-11-10 Luu Howard K Field Programmable Gate Arrays with Built-in Self Test Mechanisms
CN102637420A (zh) * 2011-02-10 2012-08-15 联咏科技股份有限公司 显示控制驱动器与其测试方法
CN102969027A (zh) * 2012-11-28 2013-03-13 中国人民解放军国防科学技术大学 基于存储器内建自测试的片上存储器调试方法及装置
CN103943050A (zh) * 2013-01-17 2014-07-23 瑞鼎科技股份有限公司 具有内建自我测试功能的驱动电路
CN104122497A (zh) * 2014-08-11 2014-10-29 中国科学院自动化研究所 集成电路内建自测试所需测试向量的生成电路及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高树静 等: "嵌入式微处理器的可测性设计技术研究", 《计算机工程与应用》 *

Also Published As

Publication number Publication date
US9837027B2 (en) 2017-12-05
US20160187422A1 (en) 2016-06-30
JP2016126357A (ja) 2016-07-11
CN105738791B (zh) 2020-05-26
JP6420139B2 (ja) 2018-11-07

Similar Documents

Publication Publication Date Title
CN109696984B (zh) 触摸显示装置
CN103460162B (zh) 电子设备和电子设备的控制方法
CN103680439B (zh) 一种栅极驱动电路和显示装置
KR101885186B1 (ko) 공유 백 채널을 통한 데이터 전송 방법 및 데이터 전송을 위한 멀티 펑션 드라이버 회로 그리고 이를 채용한 디스플레이 구동 장치
JP6196456B2 (ja) 表示装置及びソースドライバic
TWI569253B (zh) 驅動器及其操作方法
US9646550B2 (en) Liquid crystal display device and method of driving the same
JP2017198892A (ja) 駆動制御デバイス及び電子機器
US20180226013A1 (en) Timing controller, display apparatus having the same and signal processing method thereof
JP2017167250A (ja) 表示制御及びタッチ検出装置、半導体集積回路
KR101689301B1 (ko) 액정 표시 장치
US10249232B2 (en) Display panel driver setting method, display panel driver, and display apparatus including the same
CN104637458A (zh) 显示驱动器、显示系统以及微型计算机
JP2015079078A (ja) 表示制御装置及び方法、半導体集積回路装置、並びに、表示装置
US20120113090A1 (en) Matrix display device and method of driving the same
US20140085353A1 (en) Semiconductor integrated device, display device, and debugging method for semiconductor integrated device
CN202256514U (zh) 一种电容触摸屏测试系统
CN105738791A (zh) 半导体设备
US20120044215A1 (en) Memory Circuit, Pixel Circuit, and Data Accessing Method Thereof
CN102479478A (zh) 具有闪烁样式的装置及其操作方法
JP2007304527A (ja) メモリ性液晶のリセット方法及び液晶表示装置
CN102945658A (zh) 一种tft-lcd控制器
CN203910235U (zh) 显示控制装置
JP2011039791A (ja) 集積回路装置及び電子機器
CN104143314B (zh) 显示控制装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Synaptics Japan G.K.

Address before: Tokyo, Japan

Applicant before: Synaptics Japan G.K.

COR Change of bibliographic data
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240716

Address after: California, USA

Patentee after: SYNAPTICS Inc.

Country or region after: U.S.A.

Address before: Tokyo, Japan

Patentee before: Synaptics Japan G.K.

Country or region before: Japan

TR01 Transfer of patent right