CN101266741A - 驱动器及使用它的显示方法 - Google Patents

驱动器及使用它的显示方法 Download PDF

Info

Publication number
CN101266741A
CN101266741A CNA2008100048594A CN200810004859A CN101266741A CN 101266741 A CN101266741 A CN 101266741A CN A2008100048594 A CNA2008100048594 A CN A2008100048594A CN 200810004859 A CN200810004859 A CN 200810004859A CN 101266741 A CN101266741 A CN 101266741A
Authority
CN
China
Prior art keywords
display quality
quality specific
specific data
defective addresses
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100048594A
Other languages
English (en)
Inventor
松原宏行
高桥弘行
折田伸之
冈本利治
势能修一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101266741A publication Critical patent/CN101266741A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明涉及一种驱动器及使用它的显示方法。一种驱动器,包括第一存储器,其包括多个存储单元和冗余存储单元。根据指示有缺陷的存储单元的地址的缺陷地址数据,地址控制电路用所述冗余存储单元之一取代多个存储单元中有缺陷的存储单元。根据表示显示面板显示质量的显示质量指定数据,驱动电路在显示面板上显示存储在第一存储器中的显示数据。显示质量指定数据和缺陷地址数据被存储在第二存储器中。

Description

驱动器及使用它的显示方法
技术领域
本发明涉及一种与显示面板连接的驱动器。
背景技术
便携式终端,如移动电话和PDA(个人数字助理)已经广泛流行。为便携式终端提供具有驱动器和显示面板的显示装置,一般使用LCD(液晶显示)面板作为显示面板。
驱动器具有用于保持数据的专用器件、程序控制电路、和用于存储显示数据的存储器。程序控制电路在专用器件中记录显示质量指定数据。驱动器根据记录在专用器件中的显示质量指定数据在显示面板上显示存储器中存储的显示数据。在日本公开专利申请(JP-P2003-241730A和JP-P2004-21067A:第一和第二现有实例)中公开了这种技术。在第一个现有实例中,专用器件示例为EEPROM,在第二个现有实例中,专用器件示例为跳接开关电路、EPROM和EEPROM。
除了用于保持显示质量指定数据的专用器件之外,驱动器有时包括用于其他应用的专用器件。在这种情形中,多个程序控制电路与多个专用器件相关联,由于多个程序控制电路,所以驱动器的电路尺寸整体上增加了。
发明内容
本发明的目的是提供一种驱动器,其中减小了程序控制电路的电路尺寸,从而减小了整个驱动器的电路尺寸。
此外,本发明的目的是提供一种驱动器,其中在安装了该驱动器之后可进行编程。
在本发明的方面中,驱动器包括第一存储器,该第一存储器包括多个存储单元和冗余存储单元。根据指定有缺陷的存储单元的地址的缺陷地址数据,地址控制电路用所述冗余存储单元之一取代多个存储单元中有缺陷的存储单元。根据指定显示面板显示质量的显示质量指定数据,驱动电路在显示面板上显示存储在第一存储器中的显示数据。显示质量指定数据和缺陷地址数据被存储在第二存储器中。
在本发明的另一方面中,显示装置包括上述的驱动器和与该驱动器连接的显示面板。
在本发明的另一方面中,提供了一种显示方法,其通过使用一驱动器在显示面板上显示存储在第一存储器中的显示数据,所述驱动器包括存储单元和冗余存储单元。该显示方法包括在第二存储器中存储显示质量指定数据和指定存储单元中有缺陷的一个存储单元的地址的缺陷地址数据;根据缺陷地址数据,用所述冗余存储单元之一取代有缺陷的存储单元;并且根据所述显示质量指定数据,在所述显示面板上显示所述显示数据。
附图说明
当结合附图时,本发明的上述和其他方面、优点和特征将从下面特定实施例的描述而变得更加显而易见,其中:
图1是显示应用依照本发明第一实施例的驱动器的显示系统的结构的框图;
图2是显示作为图1的非易失性存储器的闪存存储器的视图;
图3是显示图1的程序控制电路的工作的流程图;
图4是显示在依照本发明第二实施例的驱动器中作为非易失性存储器的电熔丝的视图;
图5是显示应用依照本发明第三实施例的驱动器1的显示系统的结构的框图;
图6是显示图5的BIST电路和程序控制电路的工作的流程图;
图7是显示应用依照本发明第四实施例的驱动器的显示系统的结构的框图;
图8是显示电源开启监视电路、BIST电路和程序控制电路的工作的流程图;
图9是显示应用依照本发明第五实施例的驱动器的显示系统的结构的框图;
图10是显示程序控制电路到输入单元的工作的流程图;
图11显示了应用依照本发明第六实施例的驱动器的显示系统的结构;
图12是显示第一和第二显示质量指定数据存储部和缺陷地址数据存储部的访问权的视图;
图13是显示当电源电压被从电源提供到驱动器时的读取操作的视图;
图14是显示通过依照本发明第六实施例的驱动器的自动电源开启读取操作的框图;
图15是显示电源开启监视电路、程序控制电路和读出放大器电路的工作的流程图;
图16是显示依照本发明第七实施例的驱动器1的写入操作的视图;
图17是显示程序控制电路的工作的流程图;
图18是显示依照本发明第七实施例的驱动器的读取操作的视图;
图19是显示图18中的程序控制电路和读出放大器电路的工作的流程图;
图20是显示依照本发明第八实施例的驱动器的读取操作的框图;
图21是显示图20的程序控制电路的工作的流程图;
图22是显示依照本发明第九实施例的驱动器的擦除操作的框图;和
图23是显示图22的程序控制电路的工作的流程图。
具体实施方式
之后,将参照附图详细描述依照本发明实施例的驱动器。
[第一实施例]
图1是显示应用依照本发明第一实施例的驱动器1的显示系统的结构的框图。该显示系统具有驱动器1、显示面板100和电源200。电源200给驱动器1提供电源电压V。LCD(液晶显示)面板示例为显示面板100。
驱动器1包括存储器10、地址控制电路20、驱动电路30、接口(IF)缓冲器电路40、程序控制电路50、和非易失性存储器60。
IF缓冲器电路40是与存储器10、地址控制电路20、程序控制电路50和外部单元连接的接口。
存储器10包括存储单元11和冗余存储单元12-1到12-n(n是“1”或更大的整数),它们被以矩阵状设置。这里,冗余存储单元可以是单个的。作为存储器,示例为DRAM(动态随机存取存储器)和SRAM(静态随机存取存储器)。
非易失性存储器60具有显示质量指定数据存储部61和缺陷地址数据存储部62。显示质量指定数据存储部61包括存储区61-1到61-m(m是“1”或更大的整数),且缺陷地址数据存储部62包括存储区62-1到62-n。缺陷地址数据存储部62的存储区62-1到62-n对应于冗余存储单元12-1到12-n的存储区61-1到61-n。
程序控制电路50与时钟信号(在该情形中为内部时钟信号)同步地工作。例如,通过IF缓冲器电路40从外部单元给程序控制电路50提供指定显示面板100的显示质量的显示质量指定数据W1。在该情形中,程序控制电路50在非易失性存储器60的显示质量指定数据存储部61的存储区61-i(i是满足1≤i≤m的整数)中记录显示质量指定数据W1。例如,假定测试每个存储单元11且在存储单元11中至少一个存储单元是有缺陷的。在该情形中,通过IF缓冲器电路40从外部单元给程序控制电路50提供表示缺陷存储单元的地址的缺陷地址数据W2。此时,程序控制电路50在非易失性存储器60的缺陷地址数据存储部62的存储区61-j(j是满足1≤i≤n的整数)中记录缺陷地址数据W2。这样,通过使用相同的存储方法记录显示质量指定数据W1和缺陷地址数据W2。
地址控制电路20与内部时钟信号同步地工作。地址控制电路20根据缺陷地址数据存储部62的存储区62-j中记录的缺陷地址数据W2用冗余存储单元12-j取代缺陷存储单元11。通过IF缓冲器电路40从外部单元将显示数据DA存储在存储器10中,且用于在显示面板100上显示一个显示线的地址ADD被通过IF缓冲器电路40从外部单元提供到地址控制电路20。在该情形中,地址控制电路20向驱动电路30输出存储器10中存储的显示数据DA的显示数据DL,其对应于一个显示线。
驱动电路30与内部时钟信号同步地工作,且其具有源极驱动器和栅极驱动器。驱动电路30根据显示质量指定数据存储部61中记录的显示质量指定数据W1在显示面板100上显示显示数据DL。
非易失性存储器60是闪存存储器、EPROM或EEPROM之一。如图2中所示,在本实施例中,假定非易失性存储器60是闪存存储器,且显示质量指定数据存储部61的存储区和缺陷地址数据存储部62的存储区的每一个都是扇区。
图3是显示程序控制电路50的工作的流程图。
通过IF缓冲器电路40从外部单元提供显示质量指定数据W1到程序控制电路50(步骤S1-是)。在该情形中,程序控制电路50选择非易失性存储器60的显示质量指定数据存储部61的存储区中空的一个61-i,并在该选择的存储区61-i中记录显示质量指定数据W1(步骤S2)。作为显示质量指定数据W1,示例为与精细控制显示对比度有关的数据。例如,当显示质量指定数据W1是与调整对向电极信号VCOM有关的数据时,该数据被记录在显示质量指定数据存储部61的存储区61-1中。当显示质量指定数据W1是与调整LCD驱动电压的设定值有关的数据时,该数据被记录在显示质量指定数据存储部61的存储区61-2中。通过提供m个显示质量指定数据存储区61-1到61-m,可分别在显示质量指定数据存储区61-1到61-m中记录m个显示质量指定数据W1。
作为多个存储单元11每一个的测试结果,用于指明存储单元11中有缺陷的一个存储单元地址的缺陷地址数据W2被通过IF缓冲器电路40从外部单元提供到程序控制电路50(步骤S3-是)。在该情形下,程序控制电路50选择非易失性存储器60的缺陷地址数据存储部62的存储区中空的一个62-j,并在该选择的存储区62-j中记录缺陷地址数据W2(步骤S4)。因为缺陷地址数据存储部62的存储区62-1到62-n分别对应于冗余存储单元12-1到12-n,所以可在缺陷地址数据存储区62-1到62-n中记录n个缺陷地址数据W2。
应当注意,一对步骤S1和S2以及一对步骤S3和S4没有特别的顺序。
如上所述,依照本发明第一实施例的驱动器1通过程序控制电路50通过使用相同的存储方法记录显示质量指定数据W1和缺陷地址数据W2。这就不必单独制造用于记录显示质量指定数据W1的专用器件和用于记录缺陷地址数据W2的专用器件。此外,如果单独制造专用器件,则程序控制电路50的电路尺寸就会变大。然而,在本实施例中,因为不必单独制造专用器件,所以可通过程序控制电路50共同实现记录显示质量指定数据W1的功能和记录缺陷地址数据W2的功能。这样,可减小程序控制电路50的电路尺寸,还可减小整个驱动器1的电路尺寸。
此外,本发明的驱动器1采用了闪存存储器实现非易失性存储器60的功能,其编程方法没有采用激光修整(trimming)熔丝。当采用激光修整熔丝时,在驱动器1中必须提供用于允许激光束照射在激光修整熔丝上的开口。在这种情形中,根据安装工序,灰尘可能通过开口从外部进入驱动器1。如果灰尘偶然进入了,则在安装之后在操作过程期间造成驱动器1中短路的可能性就会增加。另一方面,当采用闪存存储器时,不必对驱动器1提供开口。此外,在闪存存储器中,通过将数据发送到驱动器1中,而不是通过在驱动器1中照射激光来记录显示质量指定数据W1和缺陷地址数据W2。因此,可在安装之后对显示器件1进行编程。
此外,在依照本实施例的驱动器1中,当存储器10是DRAM作为用于存储器10的程序的应用时,由于在安装之后单元保持特性的下降,其可缓解缺陷的存储单元。
[第二实施例]
在依照本发明第二实施例的驱动器中,将省略与第一个实施例中相同的描述。
如图4中所示,代替电流熔化型熔丝,非易失性存储器60由电熔丝组成。在第二实施例中,假定显示质量指定数据存储部61的存储区61-1到61-m和缺陷地址数据存储部62的存储区62-1到62-n的每一个都包括一组电熔丝F1到FN(N是“1”或更大的整数)。
显示质量指定数据W1被通过IF缓冲器电路40从外部单元提供到程序控制电路50(步骤S1-是)。在该情形中,程序控制电路50给在非易失性存储器60的显示质量指定数据存储部61的存储区61-i中的一组电熔丝F1到FN中将要切断的电熔丝提供电流,从而在存储区61-i中记录显示质量指定数据W1(步骤S2)。例如,假定N是12,将要被切断的电熔丝是F9到F11。在该情形中,没有被切断的每个电熔丝F1到F8表示“0”,且切断的每个电熔丝F9到F11表示“1”。因而,程序控制电路50在存储区61-i中的一组电熔丝F1到FN中记录显示质量指定数据W1。
作为多个存储单元11每一个的测试结果,用于指明多个存储单元11中有缺陷的一个存储单元的地址的缺陷地址数据W2被通过IF缓冲器电路40从外部单元提供到程序控制电路50(步骤S3-是)。在该情形中,程序控制电路50给在非易失性存储器60的缺陷地址数据存储部62的存储区62-j中的一组电熔丝F1到FN中将要切断的电熔丝提供电流,从而在存储区62-j中记录缺陷地址数据W2(步骤S4)。例如,假定N是12,将要被切断的电熔丝是F9到F11。在该情形中,没有被切断的每个电熔丝F1到F8表示“0”,被切断的每个电熔丝F9到F11表示“1”。因为缺陷地址数据存储部62的存储区62-1到62-n分别对应于冗余存储单元12-1到12-n,所以可在缺陷地址数据存储区62-1到62-n中记录n个缺陷地址数据W2。
如上所述,本发明的驱动器1采用了该组电熔丝F1到FN作为非易失性存储器60的一个存储区,其编程方法没有采用激光修整熔丝。如果采用激光修整熔丝,则对于驱动器1,必须提供用于允许激光束照射在激光修整熔丝上的开口窗口。在这种情形中,根据安装工序,灰尘可能通过开口窗口从外部进入驱动器1。如果灰尘偶然进入了,则在安装之后在操作过程期间造成驱动器1中短路的可能性就会增加。另一方面,在该组电熔丝F1到FN中,不必在驱动器1中提供开口窗口。此外,通过将数据发送到驱动器1中并切断与该数据对应的电熔丝,而不是通过在驱动器1中照射激光来记录显示质量指定数据W1和缺陷地址数据W2。因此,可在安装之后对显示器件1进行编程。
[第三实施例]
在依照本发明第三实施例的驱动器中,将省略与第一和第二个实施例相同的描述。
图5显示了应用依照本发明第三实施例的驱动器1的显示系统的结构。驱动器1还设置有BIST(内置自测试)电路70。BIST电路70与内部时钟信号同步地工作。
图6是显示BIST电路70和程序控制电路50的工作的流程图。BIST电路70测试多个存储单元11的每一个(步骤S11)。假定多个存储单元11中至少一个存储单元是有缺陷的存储单元(步骤S12-是)。在该情形中,BIST电路70向程序控制电路50输出用于指明缺陷存储单元的地址的缺陷地址数据W2(步骤S13)。此时,程序控制电路50执行上述的步骤S4(步骤S14)。就是说,程序控制电路50从BIST电路70接收缺陷地址数据W2,选择缺陷地址数据存储部62中空的存储区62-j并在非易失性存储器60的选择的该存储区62-j中记录缺陷地址数据W2。这样,作为对于存储器10应用的程序,本发明的驱动器1可实现自修复功能。
[第四实施例]
在依照本发明第四实施例的驱动器中,将省略与第一到第三实施例相同的描述。
图7显示了应用依照本发明第四实施例的驱动器的显示系统的结构。驱动器1还设置有电源开启监视电路80。
图8是显示电源开启监视电路80、BIST电路70和程序控制电路50的工作的流程图。
电源开启监视电路80监视电源200(步骤S21)。当电源电压V被从电源200提供到驱动器1时(步骤S21-是),电源开启监视电路80给BIST电路70输出电源开启信号PON(步骤S22)。此时,执行上述步骤S11到S14。就是说,响应于电源开启信号PON,BIST电路70测试多个存储单元11的每一个(步骤S11),并给程序控制电路50输出用于指明缺陷存储单元的地址的缺陷地址数据W2(步骤S13)。程序控制电路50在非易失性存储器60的缺陷地址数据存储部62的存储区的空的存储区62-j中记录缺陷地址数据W2(步骤S14)。这样,作为对于存储器10应用的程序,通过将电源开启自测试和这些操作组合,依照本发明第四实施例的驱动器1在最终的产品中能实现自修复功能。
[第五实施例]
在依照本发明的第五实施例中,将省略与第一到第四实施例相同的描述。
图9显示了应用依照本发明第五实施例的驱动器1的显示系统的结构。该系统还设置有输入单元300。
通过用户操作输入单元300,可改变由显示质量指定数据W1表示的显示质量。此时,所需要的是用户在非易失性存储器60的显示质量指定数据存储部61中记录显示质量指定数据W1。然而,不理想的是,用户错误地将该数据记录在非易失性存储器60的缺陷地址数据存储部62中。此外,更不理想的是下述情形,即显示质量指定数据存储部61和缺陷地址数据存储部62每个都由一组电熔丝F1到FN(电流熔化型熔丝)组成,且显示质量指定数据W1被错误地记录在缺陷地址数据存储部62中。
根据上面的情形,在第五实施例中,给予用户显示质量指定数据存储部61的访问权,但不给予用户缺陷地址数据存储部62的访问权。在该情形中,程序控制电路50保持访问权命令W1CMD,其表示对显示质量指定数据存储部61的访问权。将描述与此有关的操作。
图10是显示程序控制电路50到输入单元300的操作的流程图。用户操作输入单元300,从而通过IF缓冲器电路40给程序控制电路50提供包括表示显示质量变化的显示质量变化数据W1’的指令和命令W1’CMD(步骤S31)。在该情形中,程序控制电路50将该指令中包括的命令W1’CMD与由程序控制电路50保持的访问权命令W1CMD进行核对(步骤S32)。当命令W1’CMD和访问权命令W1CMD彼此一致时(步骤S32-是),程序控制电路50访问显示质量指定数据存储部61(步骤S33),并根据指令中包括的显示质量变化数据W1’更新显示质量指定数据W1(步骤S34)。这样,作为对于显示面板100应用的编程,依照本发明第五实施例的驱动器1可使用户将显示质量指定数据M1记录在非易失性存储器60的显示质量指定数据存储部61中。因而,用户可将显示质量变化为用户喜欢的一种。此外,通过将驱动器1配置以给予用户非易失性存储器60的显示质量指定数据存储部61的访问权而不给予用户对缺陷地址数据存储部62的访问权,驱动器1可保证驱动器1的规范。
[第六实施例]
在依照本发明的第六实施例的描述中,将省略与第一到第五实施例相同的描述。
图11显示了应用依照本发明第六实施例的驱动器1的显示系统的结构。
此外,驱动器1还设置有电源开启监视电路80。该电源开启监视电路80监视是否从电源200向驱动器1提供电源电压V。
非易失性存储器60表示OTP(一次性PROM(可编程只读存储器))。非易失性存储器60包括按下述顺序使用的多个存储块60-1到60-4、和读出放大器电路63。当该非易失性存储器60被制造成存储器芯片时,该多个存储块60-1到60-4和读出放大器电路63被制造在相同的存储器芯片上。这里,假定多个存储块60-1到60-4之一,例如存储块60-1是有效的。
多个存储块60-1到60-4的每一个都具有16×32位的存储部。16×32位的存储部分为16×30位的显示质量指定数据存储部61的缺陷地址数据存储部62和16×2位的缺陷地址数据存储部62。就是说,显示质量指定数据存储部61和缺陷地址数据存储部62共享读出放大器电路63。16×30位的显示质量指定数据存储部61包含16×28位的第一显示质量指定数据存储部611和16×2位的第二显示质量指定数据存储部612。例如,第一显示质量指定数据存储部w1-1具有28个存储区,且第二显示质量指定数据存储部w1-2具有2个存储区。16×2位的缺陷地址数据存储部62也具有2个存储区。
上述显示质量指定数据W1包含制造显示面板100的面板制造商的第一显示质量指定数据W1-1和制造驱动器1的显示器件制造商的第二显示质量指定数据W1-2。因此,第一显示质量指定数据W1-1被记录到存储块60-1中的第一显示质量指定数据存储部611,且第二显示质量指定数据W1-2被记录到存储块60-1中的第二显示质量指定数据存储部612。此外,上述缺陷地址数据W2被记录到存储块60-1的缺陷地址数据存储部62。
程序控制电路50包括排序器51和52、R/W(读取/写入)控制部53、命令解码器54、OTP逻辑电路55、面板/显示器件寄存器56和缺陷地址寄存器57。面板/显示器件寄存器56包含面板寄存器56-1和显示器件寄存器56-2。当电源电压V被从电源200提供到驱动器1时,排序器51输出读取信号以从存储块60-1中的第一显示质量指定数据存储部611、第二显示质量指定数据存储部612、和缺陷地址数据存储部62读取第一显示质量指定数据W1-1、第二显示质量指定数据W1-2和缺陷地址数据W2。排序器52输出信号以另外地写入客户数据(面板制造商的数据)。然而,因为排序器52与本发明没有直接关系,所以省略排序器52的详细描述。R/W控制部53对读取指令和写入指令分别输出控制信号(读取信号和写入信号)。命令解码器54解码输入的读取指令和写入指令。OTP逻辑电路55将来自排序器51和52、和R/W控制部53的信号转换为适于非易失性存储器(OTP)60的信号。
如图12中所示,终端用户(用户)对存储块60-1中的第一显示质量指定数据存储部611、第二显示质量指定数据存储部612、和缺陷地址数据存储部62具有访问权,在测试时面板制造商、显示器件制造商和存储器10的制造商对存储块60-1中的第一显示质量指定数据存储部611、第二显示质量指定数据存储部612、和缺陷地址数据存储部62具有访问权。就是说,在测试时面板制造商、显示器件制造商和存储器10的制造商可操作第一显示质量指定数据存储部611、第二显示质量指定数据存储部612、和缺陷地址数据存储部62。显示器件制造商和存储器件制造商可以是相同的制造商,例如,显示器件制造商可被分为制造驱动器1的分制造商和制造存储器10的分制造商。
存储器10由SRAM(静态随机存取存储器)组成。在该情形中,当电源电压V被从电源200提供到驱动器1时,根据缺陷地址数据W2,必须用冗余存储单元12的地址取代存储器10中的存储单元11中有缺陷的存储单元的地址。因此,如图13中所示,当电源电压V被从电源200提供到驱动器1时,优选地驱动器1从存储块60-1中的第一显示质量指定数据存储部611、第二显示质量指定数据存储部612、和缺陷地址数据存储部62自动读出第一显示质量指定数据W1-1、第二显示质量指定数据W1-2和缺陷地址数据W2。
图14是显示通过依照本发明第六实施例的驱动器1的自动电源开启读取操作的框图,图15是显示电源开启监视电路80、程序控制电路50和读出放大器电路63的工作的流程图。
电源开启监视电路80监视电源200(步骤S41)。当电源电压V被从电源200提供到驱动器1(步骤S41-是)时,电源开启监视电路80给排序器51输出电源开启信号PON(步骤S42)。排序器51响应于电源开启信号PON,通过OTP逻辑电路55给非易失性存储器60输出第一到第三读取信号,用于从存储块60-1中的第一和第二显示质量指定数据存储部611和612、和缺陷地址数据存储部62读出第一显示质量指定数据W1-1、第二显示质量指定数据W1-2和缺陷地址数据W2(步骤S43)。
读出放大器电路63响应于第一到第三读取信号,分别从存储块60-1中的第一和第二显示质量指定数据存储部611和612、和缺陷地址数据存储部62读出第一和第二显示质量指定数据W1-1和W1-2以及缺陷地址数据W2(步骤S44)。读出放大器电路63将第一和第二显示质量指定数据W1-1和W1-2以及缺陷地址数据W2存储在面板寄存器56-1、显示器件寄存器56-2和缺陷地址寄存器57中(步骤S45)。
通过地址控制电路20参考缺陷地址寄存器57。就是说,根据记录在缺陷地址数据存储部62中的缺陷地址数据W2,地址控制电路20用冗余存储单元12取代多个存储单元11中有缺陷的存储单元。地址控制电路20从存储在存储器10中的显示数据DA接收用于一个显示线的显示数据DL,并将其输出到驱动电路30。
通过驱动电路30参考面板寄存器56-1和显示器件寄存器56-2。就是说,根据面板寄存器56-1和显示器件寄存器56-2中设置的第一和第二显示质量指定数据W1-1和W1-2,驱动电路30在显示面板100上显示显示数据DL。
这样,依照本发明第六实施例中的驱动器1,当电源电压V被从电源200提供到驱动器1时,驱动器1可从存储块60-1中的第一显示质量指定数据存储部611、第二显示质量指定数据存储部612、和缺陷地址数据存储部62自动读出第一显示质量指定数据W1-1、第二显示质量指定数据W1-2和缺陷地址数据W2。
[第七实施例]
在第七实施例的描述中,将省略与上述第一到第六实施例相同的描述。
在第七实施例中,面板制造商、显示器件制造商、和存储器件制造商使用测试器进行测试,从而分别进行图像调整、图像/电路调整、和电路(存储器10)调整。在该情形下,如图13中所示,在测试时,检测面板制造商、显示器件制造商和存储器件制造商在存储块60-1中的第一显示质量指定数据存储部611、第二显示质量指定数据存储部612、和缺陷地址数据存储部62中是否写入了第一显示质量指定数据W1-1、第二显示质量指定数据W1-2和缺陷地址数据W2。此外,在测试时,检测面板制造商、显示器件制造商和存储器件制造商是否从存储块60-1中的第一显示质量指定数据存储部611、第二显示质量指定数据存储部612、和缺陷地址数据存储部62读出第一显示质量指定数据W1-1、第二显示质量指定数据W1-2和缺陷地址数据W2。
图16是显示依照本发明第七实施例的驱动器1的写入操作的视图,且图17是显示图16的程序控制电路的工作的流程图。
如上所述,面板制造商、显示器件制造商和存储器件制造商在测试时分别使用测试器。为了区分面板制造商、显示器件制造商和存储器件制造商分别使用的测试器,把它们称作第一到第三测试器91到93。面板制造商、显示器件制造商和存储器件制造商将第一到第三写入指令通过IF缓冲器电路40从测试器91到93输入到程序控制电路50的命令解码器54(步骤S51)。第一到第三写入指令包含第一和第二显示质量指定数据W1-1和W1-2和缺陷地址数据W2以及存储块60-1中的第一和第二显示质量指定数据存储部611和612的地址和缺陷地址数据存储部62的地址。
命令解码器54解码第一到第三写入指令(步骤S52)。控制部53响应于由命令解码器54解码的第一到第三写入指令,通过OTP逻辑电路在存储块60-1中的第一和第二显示质量指定数据存储部611和612和缺陷地址数据存储部62中写入第一和第二显示质量指定数据W1-1和W1-2和缺陷地址数据W2(步骤S53)。
图18是显示依照本发明第七实施例的驱动器1的读取操作的视图,且图19是显示图18中的程序控制电路50和读出放大器电路63的工作的流程图。
通过程序控制电路50的命令解码器54,面板制造商、显示器件制造商和存储器件制造商通过IF缓冲器电路40从测试器91到93接收第一到第三读取指令(步骤S61)。第一到第三读取指令包含第一和第二显示质量指定数据W1-1和W1-2和缺陷地址数据W2以及存储块60-1中的第一和第二显示质量指定数据存储部611和612和缺陷地址数据存储部62的地址。
命令解码器54解码第一到第三读取指令(步骤S62)。控制部53响应于由命令解码器54解码的第一到第三读取指令,通过OTP逻辑电路将第一到第三读取信号输出到非易失性存储器60(步骤S63)。读出放大器电路63响应于第一到第三读取信号,输出从存储块60-1中的第一和第二显示质量指定数据存储部611和612和缺陷地址数据存储部62读出的第一和第二显示质量指定数据W1-1和W1-2和缺陷地址数据W2(步骤S64)。读出放大器电路63将第一和第二显示质量指定数据W1-1和W1-2和缺陷地址数据W2分别存储在面板寄存器56-1、显示器件寄存器56-2和缺陷地址寄存器57中(步骤S65)。
通过地址控制电路20参考缺陷地址寄存器57。就是说,和通常的冗余操作一样,根据对缺陷地址数据存储部62设置的缺陷地址数据W2,地址控制电路20用冗余存储单元12取代多个存储单元11中有缺陷的存储单元。地址控制电路20将用于一个显示线的显示数据DL从存储在存储器10中的显示数据DA输出到驱动电路30。由驱动电路30参考面板寄存器56-1和显示器件寄存器56-2。就是说,根据面板寄存器56-1和显示器件寄存器56-2中设置的第一和第二显示质量指定数据W1-1和W1-2,驱动电路30在显示面板100上显示显示数据DL。
这样,依照本发明第七实施例的驱动器1,在测试时,面板制造商、显示器件制造商和存储器件制造商检查在存储块60-1中的第一显示质量指定数据存储部611、第二显示质量指定数据存储部612、和缺陷地址数据存储部62是否分别写入了第一显示质量指定数据W1-1、第二显示质量指定数据W1-2和缺陷地址数据W2。此外,在测试时,面板制造商、显示器件制造商和存储器件制造商检查是否分别从存储块60-1中的第一显示质量指定数据存储部611、第二显示质量指定数据存储部612、和缺陷地址数据存储部62读出第一显示质量指定数据W1-1、第二显示质量指定数据W1-2和缺陷地址数据W2。
[第八实施例]
在第八实施例的描述中,将省略与上述第一到第七实施例相同的描述。
在上述第七实施例中,在测试时面板制造商、显示器件制造商和存储器件制造商从存储块60-1中的第一显示质量指定数据存储部611、第二显示质量指定数据存储部612、和缺陷地址数据存储部62分别读出第一显示质量指定数据W1-1、第二显示质量指定数据W1-2和缺陷地址数据W2。
另一方面,在第八实施例中,如图13中所示,在测试时,优选地面板制造商、显示器件制造商和存储器件制造商检查从存储块60-1中的第一显示质量指定数据存储部611、第二显示质量指定数据存储部612、和缺陷地址数据存储部62读出的第一显示质量指定数据W1-1、第二显示质量指定数据W1-2和缺陷地址数据W2是否被分别设置在面板寄存器56-1、显示器件寄存器56-2和缺陷地址寄存器57中。
图20是显示依照本发明第八实施例的驱动器1的读取操作的框图,且图21是显示图20的程序控制电路50的工作的流程图。
面板制造商、显示器件制造商和存储器件制造商通过IF缓冲器电路40分别将第一到第三寄存器读取指令从测试器91到93输入到命令解码器54(步骤S71)。第一到第三寄存器读取指令分别包含面板寄存器56-1、显示器件寄存器56-2和缺陷地址寄存器57的地址。
命令解码器54解码第一到第三寄存器读取指令(步骤S72)。控制部53响应于由命令解码器54解码的第一到第三寄存器读取指令,分别从面板寄存器56-1、显示器件寄存器56-2和缺陷地址寄存器57读取第一和第二显示质量指定数据W1-1和W1-2和缺陷地址数据W2。控制部53将第一和第二显示质量指定数据W1-1和W1-2和缺陷地址数据W2分别输出到测试器91到93(步骤S73)。
这样,依照本发明第八实施例的驱动器1,在测试时,面板制造商、显示器件制造商和存储器件制造商能够检查从存储块60-1中的第一显示质量指定数据存储部611、第二显示质量指定数据存储部612、和缺陷地址数据存储部62读出的第一显示质量指定数据W1-1、第二显示质量指定数据W1-2和缺陷地址数据W2是否已经被分别设置在面板寄存器56-1、显示器件寄存器56-2和缺陷地址寄存器57中。
[第九实施例]
在第九实施例的描述中,将省略与上述第一到第八实施例相同的描述。
在上述第六到第八实施例中,有时希望擦除非易失性存储器60中的多个存储块60-1到60-4的存储块60-1的数据。然而,当非易失性存储器60是OTP时,不可能进行电擦除。在第九实施例中,在测试时,面板制造商在存储块60-1和存储块60-2之间变化,代替存储块60-1而使用存储块60-2,以擦除存储块60-1的数据。
图22是显示依照本发明第九实施例的驱动器1的擦除操作的框图,且图23是显示图22的程序控制电路50的工作的流程图。
面板制造商通过IF缓冲器电路40从测试器91向程序控制电路50的命令解码器54输入擦除指令,以擦除目前有效的存储块60-1的数据(步骤S81)。命令解码器54解码擦除指令(步骤S82)。响应于由命令解码器54解码的擦除指令,控制部53使存储块60-1无效,然后使多个存储块60-1到60-4中的存储块60-2有效。就是说,有效的存储块从存储块60-1切换到存储块60-2(步骤S83)。因而,可在存储块60-2中的第一和第二显示质量指定数据存储部611和612和缺陷地址数据存储部62中记录第一和第二显示质量指定数据W1-1和W1-2和缺陷地址数据W2。
这样,当面板制造商通过使用测试器91第一次输入擦除指令时,存储块60-1变为无效,且之后存储块60-2变为有效。以相同的方式,当面板制造商通过使用测试器91第二次输入擦除指令时,使得存储块60-2无效,且之后使得存储块60-3有效。以相同的方式,当面板制造商通过使用测试器91第三次输入擦除指令时,使得存储块60-3变为无效,且之后使得存储块60-4变为有效。在依照本发明第九实施例的驱动器1中,存储块的数量为4,且存储块可擦除三次。然而,本发明并不限于此。通过增加存储块的数量,可增加擦除操作的次数。
依照本发明第九实施例的驱动器1,当非易失性存储器60是OTP时,在测试时面板制造商可使用替代的存储块用于存储块的擦除操作。
尽管上面结合几个实施例描述了本发明,但本领域技术人员应当清楚,提供这些实施例仅仅是用于示例本发明,不应依赖其以限制理解的方式来解释权利要求书。

Claims (20)

1.一种驱动器,包括:
第一存储器,其包括多个存储单元和冗余存储单元;
地址控制电路,其被配置以根据指示有缺陷的存储单元的地址的缺陷地址数据,用所述冗余存储单元之一取代所述多个存储单元中有缺陷的存储单元;
驱动电路,其被配置以根据指定了显示面板显示质量的显示质量指定数据,在显示面板上显示存储在所述第一存储器中的显示数据;和
第二存储器,其中存储所述显示质量指定数据和所述缺陷地址数据。
2.根据权利要求1所述的驱动器,进一步包括程序控制电路,
其中,所述第二存储器具有显示质量指定数据存储部和缺陷地址数据存储部,且
所述程序控制电路将所述显示质量指定数据存储在所述显示质量指定数据存储部中,且
当测试所述多个存储单元,且所述多个存储单元中的至少一个是有缺陷的存储单元时,所述程序控制电路将所述缺陷地址数据存储在所述缺陷地址数据存储部中。
3.根据权利要求2所述的驱动器,其中,所述第二存储器包括作为非易失性存储器的闪存存储器、EPROM(可擦除可编程ROM(只读存储器))、和EEPROM(可电擦除可编程ROM)中的任意一种。
4.根据权利要求2所述的驱动器,其中,所述第二存储器包括作为非易失性存储器的至少一个电熔丝组。
5.根据权利要求4所述的驱动器,其中,所述显示质量指定数据存储部和所述缺陷地址数据存储部的每一个都包含所述电熔丝组,且
所述程序控制电路向在所述显示质量指定数据存储部的所述电熔丝组中将要被切断的电熔丝提供电流,以将所述显示质量指定数据存储在所述显示质量指定数据存储部中,并向在所述缺陷地址数据存储部的所述电熔丝组中将要被切断的电熔丝提供电流,以将所述缺陷地址数据存储在所述缺陷地址数据存储部中。
6.根据权利要求2到5中任意一个所述的驱动器,进一步包括:
BIST电路,其被配置以测试所述多个存储单元的每一个,并当所述多个存储单元中的至少一个是有缺陷的存储单元时,向所述程序控制电路输出所述缺陷地址数据。
7.根据权利要求6所述的驱动器,进一步包括:
电源开启监视电路,其被配置以监视电源,并当检测到来自所述电源的电源电压时,向所述BIST电路输出电源开启信号,且
其中所述BIST电路响应于所述电源开启信号而开始所述测试。
8.根据权利要求2到5中任意一个所述的驱动器,其中,基于所述显示质量指定数据所指定的显示质量是可由用户改变的;以及
所述程序控制电路持有对所述显示质量指定数据存储部的访问权,当由用户给出包含显示质量变化数据和命令的指令,且所述命令与所持有的访问权彼此一致时,访问所述显示质量指定数据存储部,以根据所述显示质量变化数据来改变所述显示质量指定数据。
9.根据权利要求2所述的驱动器,其中,所述显示质量指定数据包含关于面板制造商的第一显示质量指定数据和关于制造所述驱动器的显示器件制造商的第二显示质量指定数据,
所述显示质量指定数据存储部包括:第一显示质量指定数据存储部和第二显示质量指定数据存储部,其中,在所述第一显示质量指定数据存储部中存储了所述第一显示质量指定数据,在所述第二显示质量指定数据存储部中存储了所述第二显示质量指定数据。
10.根据权利要求9所述的驱动器,进一步包括:
电源开启监视电路,其被配置以监视电源,并当检测到来自所述电源的电源电压时输出电源开启信号,
所述程序控制电路包括:
排序器,其被配置以响应于电源开启信号向所述第二存储器输出第一到第三读取信号;
由所述驱动电路所指向的面板寄存器和显示器件寄存器;和
由所述地址控制电路所指向的缺陷地址寄存器,且
所述第二存储器进一步包括:
读出放大器,其被配置以响应于所述第一到第三读取信号,从所述第一和第二显示质量指定数据存储部和所述缺陷地址数据存储部读出所述第一和第二显示质量指定数据和所述缺陷地址数据,以分别存储在所述面板寄存器、所述显示器件寄存器和所述缺陷地址寄存器中。
11.根据权利要求10所述的驱动器,其中在测试时,面板制造商、显示器件制造商和制造所述第一存储器的存储器件制造商分别通过使用第一到第三测试器输入第一到第三写入指令,该第一到第三写入指令包含所述第一和第二显示质量指定数据和所述缺陷地址数据、以及所述第一和第二显示质量指定数据存储部和所述缺陷地址数据存储部的地址,且
所述程序控制电路包括:
命令解码器,其被配置以解码第一到第三写入指令;和
控制单元,其被配置以分别响应于经由所述命令解码器解码的所述第一到第三写入指令,在所述第一和第二显示质量指定数据存储部和所述缺陷地址数据存储部中写入所述第一和第二显示质量指定数据和所述缺陷地址数据。
12.根据权利要求11所述的驱动器,其中在测试时,面板制造商、显示器件制造商和存储器件制造商通过使用所述第一到第三测试器分别输入第一到第三读取指令,该第一到第三读取指令包含所述第一和第二显示质量指定数据和所述缺陷地址数据、以及所述第一和第二显示质量指定数据存储部和所述缺陷地址数据存储部的地址,
所述命令解码器解码第一到第三读取指令,
所述控制单元分别根据经由所述命令解码器解码的所述第一到第三读取指令向所述第二存储器输出所述第一到第三读取信号,且
所述读出放大器分别响应于所述第一到第三读取信号,从所述第一和第二显示质量指定数据存储部和所述缺陷地址数据存储部读取所述第一和第二显示质量指定数据和所述缺陷地址数据,以存储在所述面板寄存器、所述显示器件寄存器和所述缺陷地址寄存器中。
13.根据权利要求12所述的驱动器,其中在测试时,面板制造商、显示器件制造商和存储器件制造商分别通过使用所述第一到第三测试器输入第一到第三寄存器读取指令,该第一到第三寄存器读取指令包含所述面板寄存器、所述显示器件寄存器和所述缺陷地址寄存器的地址,
所述命令解码器解码所述第一到第三寄存器读取指令,并分别响应于所述第一到第三寄存器读取指令,从所述面板寄存器、所述显示器件寄存器和所述缺陷地址寄存器读出所述第一和第二显示质量指定数据和所述缺陷地址数据,以输出到所述第一到第三测试器。
14.根据权利要求11到13中任意一个所述的驱动器,其中,所述第二存储器是作为非易失性存储器的OTP(一次PROM(可编程只读存储器))。
15.根据权利要求14所述的驱动器,其中,所述第二存储器包括顺序使用的多个存储块,
所述多个存储块的每一个都具有所述第一和第二显示质量指定数据存储部和所述缺陷地址数据存储部,
面板制造商通过使用所述第一测试器输入擦除指令,以擦除所述多个存储块中当前有效的存储块,
所述命令解码器解码所述擦除指令,
所述控制单元响应于所述解码的擦除指令,使所述当前有效的存储块无效,并使所述多个存储块中的下一个存储块有效,
所述第一和第二显示质量指定数据和所述缺陷地址数据被分别存储在所述下一个存储块中的所述第一和第二显示质量指定数据存储部和所述缺陷地址数据存储部中。
16.根据权利要求10所述的驱动器,其中,所述第一存储器包括SRAM。
17.根据权利要求1所述的驱动器,其中,所述第二存储器包括:
其中存储了所述显示质量指定数据的存储部;和
其中存储了所述缺陷地址数据的存储部,以及
将所述显示质量指定数据存储部和所述缺陷地址数据存储部设置在相同的存储芯片上。
18.根据权利要求17所述的驱动器,其中,所述存储芯片进一步包括:
共享所述显示质量指定数据存储部和所述缺陷地址数据存储部的读出放大器。
19.一种显示装置,包括:
显示面板;和
驱动器,其包括:
第一存储器,其包括多个存储单元和冗余存储单元;
地址控制电路,其被配置以根据指示了有缺陷的存储单元的地址的缺陷地址数据,用所述冗余存储单元之一取代所述多个存储单元中有缺陷的存储单元;
驱动电路,其被配置以根据指定了显示面板的显示质量的显示质量指定数据,在所述显示面板上显示存储在所述第一存储器中的显示数据;和
第二存储器,其中存储了所述显示质量指定数据和所述缺陷地址数据。
20.一种显示方法,通过使用驱动器在显示面板上显示存储在第一存储器中的显示数据,所述驱动器包括多个存储单元和多个冗余存储单元,所述显示方法包括:
在第二存储器中存储显示质量指定数据和缺陷地址数据,该缺陷地址数据指示出所述存储单元中有缺陷的一个存储单元的地址;
根据所述缺陷地址数据,用所述冗余存储单元之一取代所述有缺陷的存储单元;
根据所述显示质量指定数据,在所述显示面板上显示所述显示数据。
CNA2008100048594A 2007-02-08 2008-02-05 驱动器及使用它的显示方法 Pending CN101266741A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007028723 2007-02-08
JP2007-028723 2007-02-08
JP2007-337633 2007-12-27

Publications (1)

Publication Number Publication Date
CN101266741A true CN101266741A (zh) 2008-09-17

Family

ID=39837027

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100048594A Pending CN101266741A (zh) 2007-02-08 2008-02-05 驱动器及使用它的显示方法

Country Status (2)

Country Link
JP (1) JP2008216980A (zh)
CN (1) CN101266741A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105738791A (zh) * 2014-12-26 2016-07-06 辛纳普蒂克斯显像装置合同会社 半导体设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3274332B2 (ja) * 1995-11-29 2002-04-15 株式会社東芝 コントローラ・大容量メモリ混載型半導体集積回路装置およびそのテスト方法およびその使用方法、並びに半導体集積回路装置およびそのテスト方法
JPH11249969A (ja) * 1997-10-09 1999-09-17 Matsushita Electric Ind Co Ltd アドレス変換回路およびアドレス変換システム
JP2000149586A (ja) * 1998-11-12 2000-05-30 Hitachi Ltd 半導体記憶装置およびそれを用いた応用装置、ならびに半導体記憶装置の救済方法
JP2001352038A (ja) * 2000-06-06 2001-12-21 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP2002109899A (ja) * 2000-07-26 2002-04-12 Mitsubishi Electric Corp 半導体記憶装置およびそれを備える半導体集積回路装置
JP2002117697A (ja) * 2000-10-06 2002-04-19 Mitsubishi Electric Corp 半導体集積回路装置
JP2003241730A (ja) * 2002-02-18 2003-08-29 Rohm Co Ltd 表示装置
JP2004021067A (ja) * 2002-06-19 2004-01-22 Sanyo Electric Co Ltd 液晶表示装置、液晶表示装置の調整方法
JP2006178403A (ja) * 2004-11-29 2006-07-06 Nec Electronics Corp 表示装置
JP4979060B2 (ja) * 2006-03-03 2012-07-18 ルネサスエレクトロニクス株式会社 表示制御用半導体集積回路
JP4245018B2 (ja) * 2006-08-30 2009-03-25 セイコーエプソン株式会社 集積回路装置及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105738791A (zh) * 2014-12-26 2016-07-06 辛纳普蒂克斯显像装置合同会社 半导体设备

Also Published As

Publication number Publication date
JP2008216980A (ja) 2008-09-18

Similar Documents

Publication Publication Date Title
CN101471141B (zh) 执行故障测试、块管理、擦除以及编程的方法
US7859900B2 (en) Built-in self-repair method for NAND flash memory and system thereof
US5233566A (en) Address detector of a redundancy memory cell
US20080191990A1 (en) Driver and display method using the same
CN101111900B (zh) 半导体装置、地址分配方法
KR20030072433A (ko) 플렉서블 리던던시 스킴을 갖는 반도체 메모리 장치
CN101167140A (zh) 具有可在用于数据和用于纠错码之间进行切换的区间的存储器
KR20000028580A (ko) 불휘발성반도체메모리ic
KR20190014475A (ko) 반도체 기억 장치, 및 반도체 기억 장치의 제어 방법
JPH0358399A (ja) 半導体記憶装置
JP2766082B2 (ja) 半導体記憶装置
US6724668B2 (en) Semiconductor device provided with memory chips
US20080282119A1 (en) Memory device and built in self-test method of the same
JP2000100180A (ja) 不揮発性メモリ、メモリ検査方法
US7573765B2 (en) Semiconductor memory device
CN101266741A (zh) 驱动器及使用它的显示方法
US7392443B2 (en) Method and apparatus for testing DRAM memory chips in multichip memory modules
JP3680725B2 (ja) 半導体記憶装置
US7660155B2 (en) Non-volatile memory device and method of driving the same
CN109390029B (zh) 自动修复nor型存储阵列字线故障的方法及装置
CN101174404A (zh) 用于显示控制器的半导体集成电路装置
CN100403451C (zh) 变更擦除单位而制造的非易失半导体存储装置
KR20150102701A (ko) 반도체 장치
US5594693A (en) Matrix device with redundancy fuses for integrated memory
KR100735542B1 (ko) 결함 비트의 메모리셀을 피해 리페어 정보를 저장하는반도체 메모리 장치 및 그에 대한 구동방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: HU NAN QIU ZEYOU PATENT STRATEGIC PLANNING CO., LT

Free format text: FORMER OWNER: QIU ZEYOU

Effective date: 20101102

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 410011 28/F, SHUNTIANCHENG, NO.59, SECTION 2 OF FURONG MIDDLE ROAD, CHANGSHA CITY, HU NAN PROVINCE TO: 410205 JUXING INDUSTRY BASE, NO.8, LUJING ROAD, CHANGSHA HIGH-TECH. DEVELOPMENT ZONE, YUELU DISTRICT, CHANGSHA CITY, HU NAN PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20101108

Address after: Kanagawa, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Applicant before: NEC Corp.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080917