CN101471141B - 执行故障测试、块管理、擦除以及编程的方法 - Google Patents
执行故障测试、块管理、擦除以及编程的方法 Download PDFInfo
- Publication number
- CN101471141B CN101471141B CN2008101110484A CN200810111048A CN101471141B CN 101471141 B CN101471141 B CN 101471141B CN 2008101110484 A CN2008101110484 A CN 2008101110484A CN 200810111048 A CN200810111048 A CN 200810111048A CN 101471141 B CN101471141 B CN 101471141B
- Authority
- CN
- China
- Prior art keywords
- piece
- block
- memory cell
- bad
- nonvolatile semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
- G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/1208—Error catch memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本申请公开了在具有无熔丝和PMOS晶体管的块开关的非易失性存储器件中使用的用于执行故障测试、块管理、擦除操作以及编程操作的方法。一种用于在非易失性存储器件中执行故障测试的方法包括:对存储单元块执行故障测试;当存储单元块为好块时,在与对应块相关联的块信息贮存器中存储好块信息;以及对所有存储单元块重复所述执行步骤和存储步骤。
Description
相关申请的交叉引用
本申请要求2007年12月28日提交的韩国专利申请第10-2007-140146号的优先权,其全部内容通过引用结合于此。
技术领域
本发明涉及用于在非易失性存储器件中执行块管理、擦除操作以及编程操作的方法。
背景技术
近来对非易失性存储器件的需求已经增加。非易失性存储器件是电可编程和可擦除的,并且无需用于定期刷新数据的刷新功能。
一般而言,非易失性存储器件包括存储单元阵列和页缓冲器,在这些存储单元阵列中用于存储数据的单元以矩阵形式排列,而这些页缓冲器将存储内容写入到存储单元阵列的指定单元中或者读取指定单元中存储的存储内容。页缓冲器包括与指定存储单元连接的成对位线、用于暂时存储待写入到存储单元阵列中的数据或者从存储单元阵列的指定单元中读取的数据的寄存器、用于感测指定位线或者指定寄存器的电压电平的感测节点以及用于控制指定位线与感测节点之间的连接的位线选择部分。
在如上所述配置的非易失性存储器件中,以包括单位存储单元阵列的块为单位执行操作。如果在测试块的同时出现故障,则不布置整个存储器件。相反,执行处理以使得坏块(即,不正常工作的块)不被使用。这称为坏块管理。坏块包括尽管已经执行了多个编程和验证操作但未通过指定阈值电压被编程的单元。在常规非易失性存储器件中,如果在测试过程中在电路中出现故障,则对应块的块开关中包括的熔丝烧断,使得对应块不被选择。然而,每个块中包括的熔丝以及用于将高电平电压供应到指定节点以烧断熔丝的PMOS晶体管在电路中占用很大空间。
发明内容
本发明的实施例涉及用于执行故障测试和块管理的方法,这些方法可以使用于具有无熔丝和PMOS晶体管的块开关的非易失性存储器件中。
本发明的实施例还涉及用于在非易失性存储器件中执行擦除和编程操作的方法,这些方法可以在采用用于执行块管理的方法时使用。
在一个方面,一种用于在非易失性存储器件中执行故障测试的方法包括以下步骤:对存储单元块执行故障测试;当存储单元块为好块时,在对应块的块信息贮存器中存储好块信息;以及对其它存储单元块重复上述步骤,其中好块信息包括二进制数据。
在另一方面,一种用于在非易失性存储器件中执行块管理的方法包括以下步骤:制备已经经历上述故障测试方法的非易失性存储器件;读取存储单元块的块信息贮存器中存储的数据;当作为读取结果,存储单元块被标识为好块时,在好块表中存储对应块的地址;以及对所有其它存储单元块重复所述读取步骤和存储步骤。
在另一方面,一种用于在非易失性存储器件中执行块管理的方法包括以下步骤:制备已经经历上述故障测试方法的非易失性存储器件;读取存储单元块的块信息贮存器中存储的数据;当作为读取结果,存储单元块被标识为不是好块时,在坏块表中存储对应块的地址;以及对所有其它存储单元块重复所述读取步骤和存储步骤。
在又一方面,一种用于在非易失性存储器件中执行擦除操作的方法包括以下步骤:对指定的存储单元块执行擦除操作;对执行的擦除操作执行擦除验证;当擦除验证完成时,在好块表中存储对应存储单元块的地址;以及在与存储单元块相关联的块信息贮存器中存储好块信息。
在又一方面,一种用于在非易失性存储器件中执行编程操作的方法包括以下步骤:对存储单元块在每页的基础上执行编程操作;对执行的编程操作执行编程验证;当编程验证不能完成时,从好块表中删除所存储的存储单元块的地址;以及在对应存储单元块的块信息贮存器中存储坏块信息。
附图说明
图1是图示了常规非易失性存储器件的块开关的电路图。
图2是图示了用于在常规非易失性存储器件中执行块管理的方法的流程图。
图3是图示了本发明被应用到的非易失性存储器件的视图。
图4是图示了本发明被应用到的非易失性存储器件的块开关的电路图。
图5是图示了根据本发明实施例的用于在非易失性存储器件中执行故障测试的方法的流程图。
图6是图示了根据本发明另一实施例的用于在非易失性存储器件中执行块管理的方法的流程图。
图7是图示了根据本发明另一实施例的用于在非易失性存储器件中执行块管理的方法的流程图。
图8是图示了根据本发明又一实施例的用于在非易失性存储器件中执行擦除操作的方法的流程图。
图9是图示了根据本发明又一实施例的用于在非易失性存储器件中执行编程操作的方法的流程图。
具体实施方式
现在将对本发明的具体实施例更详细地进行参照,在附图中图示了这些具体实施例的例子。应注意,本发明不应解释为受这些实施例限制,而可以通过各种方式来实现。提供这些实施例是为了使本发明的公开完整并使本领域普通技术人员能够更好地理解本发明的范围。将在整个附图和说明书中使用相同标号来指示相同部分。
图1是图示了常规非易失性存储器件的块开关的电路图。
块开关100包括:预充电部分110,用于响应于预充电控制信号GA和GB而将块字线BLKWL预充电到高电平;放电部分120,用于响应于块地址信号XA以及各种控制信号PGMPREb、EN和PRE将块字线BLKWL放电到低电平;以及高电压开关部分130,用于根据对应块是否被选择来允许或者中断向字线施加高电压。
预充电部分110包括:NMOS晶体管N112和N114,其分别响应于预充电控制信号GA和GB而导通,并且串联连接;以及NMOS晶体管N116和N118,其是二极管串联连接的,用以传输高电压VPP。
在预充电部分110中,如果施加具有高电平的预充电控制信号GA和GB,则相应晶体管N112和N114导通并且将块字线BLKWL预充电到高电平。
如果施加具有低电平的预充电控制信号GA和GB,则二极管连接(diode-connected)的晶体管N116和N118将块字线BLKWL预充电到被增加了阈值电压的高电平电压。
放电部分120包括:PMOS晶体管P122,用于供应电源电压;第一NAND门NAND122,用于接收块地址信号XA作为输入;熔丝F120,一端与第一NAND门NAND122的输出端串联连接,而另一端与PMOS晶体管P122的漏极并联连接;第二NAND门NAND124,用于接收第一控制信号PGMPREb以及从PMOS晶体管P122与熔丝F120之间的连接节点发送的信号作为输入;第一NMOS晶体管N122,用于响应于第二控制信号PRE而将第二NAND门NAND124的输出发送到块字线BLKWL;第三NAND门NAND126,用于接收块使能信号EN以及第二NAND门NAND124的输出信号作为输入;以及放电晶体管N124,用于响应于第三NAND门NAND126的输出而将块字线BLKWL接地。
高电平电压由PMOS晶体管P122施加到第二NAND门NAND124。如果在非易失性存储器件的操作过程中选择某个块,则以逻辑高电平输入块地址信号XA。因而,第一NAND门NAND122的输出具有逻辑低电平。
根据对应块是坏的(即不正常工作)还是好的(即正常工作)来确定熔丝F120的状态。坏块包括尽管已经执行了多个编程和验证操作但是未通过指定阈值电压被编程的单元。类似地,好块仅包括当已经执行了多个编程和验证操作时通过指定阈值电压被编程的单元。到第二NAND门NAND124的输入数据基于这一确定而变化。通过在完成非易失性存储器件的制造之后进行的测试来确定熔丝F120的状态。
也就是说,如果对应块是坏的,则在物理上烧断熔丝F120,使得高电平电压施加到第二NAND门NAND124。结果,当施加具有高电平的第一控制信号PGMPREb时,第二NAND门NAND124输出具有低电平的信号,并且这一信号由第二控制信号PRE发送到块字线BLKWL。该信号也被发送到第三NAND门NAND126,使得第三NAND门NAND126输出具有高电平的信号。结果,放电晶体管N124被驱动并且将地电压施加到块字线BLKWL。因此,高电压开关部分130不被驱动,并且对应块不工作。换言之,对应块不被选择。
反之,如果作为测试结果,确定对应块为好的,则熔丝F120保持连接。如果对应块由块地址信号XA选择,则从第一NAND门NAND122输出的低电平信号被发送到第二NAND门NAND124。结果,无论第一控制信号PGMPREb如何,第二NAND门NAND124都输出高电平信号。
由于第二NAND门NAND124的输出具有逻辑高电平,所以放电晶体管N124响应于块使能信号EN而截止。
即,当输入具有高电平的块使能信号EN时,由于第三NAND门NAND126输出低电平电压,所以放电晶体管N124截止,并且不发生放电操作。由于高电平电压由预充电部分110发送到高电压开关部分130,所以对应块可以工作。
高电压开关部分130根据存储单元块是否被选择而允许或者中断通过全局字线GWL、全局漏极选择线GDSL以及全局源极选择线GSSL对高电压的传输。当执行编程、擦除、验证以及读取操作时,如果指定块被选择,则允许将高电压供应到相应字线,而如果指定块未被选择,则中断将高电压供应到相应字线。
高电压开关部分130包括中断晶体管N130、N132、N134和N136,这些中断晶体管连接在相应全局电压供应线GDSL、GSSL和GWL以及存储单元块的存储单元以及漏极和源极选择晶体管的栅极之间。
简言之,根据熔丝F120是否被烧断而在测试过程中确定和存储指定块是坏还是好。也可能在非易失性存储器件的操作过程中产生坏块。对应信息存储于每个块中所包括的备用单元中。由中央控制单元经由块地址信号XA来发送存储的信息。
然而,块开关100包括用于供应电源电压的PMPS晶体管P122以及熔丝F120,它们占用很大区域。因此,理想的是去除这些部件。
下文将描述一种用于在常规非易失性存储器件中执行块管理的方法。
图2是图示了用于在常规非易失性存储器件中执行块管理的方法的流程图。
非易失性存储器件根据其容量包括多个块。例如,具有16Gbit容量的非易失性存储器件包括共计16,384个块。块的数目可以由设计者改变。
在这些块当中,具有由于有问题的制造过程而可能工作不正常的多个坏单元的块被分类为坏块,而其如图1中所示的熔丝被烧断。也就是说,块被识别为坏的还是好的依赖于熔丝是否被烧断。在熔丝被烧断之后,通过对整个块执行擦除操作,‘FFh’数据可以被存储于用于存储关于对应块是坏还是好的信息的每个贮存器中。所述贮存器称为块信息贮存器。在每个块的备用单元中提供块信息贮存器。与其中存储外部输入数据的主单元相对照,备用单元存储对于驱动非易失性存储器件而言是必需的各种参数。关于对应块是坏还是好的信息存储于备用单元中。
在被分类为坏块并且具有烧断熔丝的块的块信息贮存器中,尽管执行了擦除操作但是未存储‘FFh’数据。这是因为对应块由于烧断的熔丝未被选择,因此未向其施加擦除电压。
当非易失性存储器件已经经历各种测试并且被封装时,在好块的情况下,指示该块为好块的‘FFh’数据存储于对应块信息贮存器中,而在坏块的情况下,‘FFh’数据未存储于对应块信息贮存器中。
在非易失性存储器件的操作过程中可能出现坏块。
当执行验证操作时,如果尽管已经执行了多个编程和验证操作,但是仍然找到未通过指定阈值电压被编程的单元,则具有对应单元的块可以被分类为坏块。也就是说,当从相应页缓冲器发送验证完成信号时,通过指定阈值电压被编程的单元以及被擦除的单元都输出具有同一电平(例如高电平)的验证完成信号。然而,在不能对某个单元完成验证的情况下,输出具有不同电平的验证完成信号。因此,可以对块是坏还是好进行确定。
在该过程中,如果块被分类为坏块,则指示对应块为坏的数据(例如‘00h’数据)被存储于对应块的块信息贮存器中。当关于块是坏还是好的信息被存储于块的块信息贮存器中时,执行用于执行块管理的方法。
下文将描述用于在常规非易失性存储器件中执行块管理的方法。
初始地设置多个块当中的第一块作为块管理的目标(210)。
用于设置块管理的第一目标的依据可以由设计者改变。例如,可以按块地址的升序或者降序来执行块管理。
然后对目标块是坏还是好进行确定(220)。
可以通过读取块信息贮存器中存储的信息来实现这一确定。例如,当备用单元中存储的数据为‘FFh’时确定对应块为好的,而在其它情况下确定对应块为坏的。
如果在步骤220中确定对应块为坏的,则生成和存储坏块表或者更新已经生成的坏块表(230)。
坏块表包含于非易失性存储器件的控制单元中,并且与块有关的信息存储于坏块表中。
如果在步骤220中确定对应块为好的,则块管理的目标改变成不同的块(240和250)。
也就是说,对当前目标块是否为多个块的最后一个块进行确定(240)。如果当前目标块为最后一个块,则块管理完成。否则,增加块地址(250)而目标块改变成与所述块地址对应的块。
当检查了最后一个块时,块管理完成。
在用于执行块管理的上述方法中,对每个块是坏还是好进行确定,并且单独地存储坏块的信息。
在如上所述从块开关去除了PMOS晶体管P122和熔丝F120的情况下,由于有必要提供关于相应块是坏还是好的可靠信息,所以需要一种用于执行块管理的新方法。
图3是图示了本发明被应用到的非易失性存储器件的视图。
非易失性存储器件300具有多个块310、320和330。
相应块310、320和330包括:块开关312、322和332,用于根据对应块310、320和330是否被选择而将高电压施加到对应块310、320和330;主单元314、324和334,向其输入数据以及从其输出数据;备用单元316、326和336,其中存储用于驱动非易失性存储器件的各种参数;以及块信息贮存器318、328和338,标识对应块310、320和330是坏还是好的信息存储于其中。
图4是图示了本发明被应用到的非易失性存储器件的块开关的电路图。
块开关400包括:预充电部分410,用于响应于预充电控制信号GA和GB而将块字线BLKWL预充电到高电平;放电部分420,用于响应于块地址信号XA以及各种控制信号PGMPREb、EN和PRE而将块字线BLKWL放电到低电平;以及高电压开关部分430,用于根据对应块是否被选择来允许或者中断向字线施加高电压。
预充电部分410包括:NMOS晶体管N412和N414,其分别响应于预充电控制信号GA和GB来导通,并且串联连接;以及NMOS晶体管N416和N418,其是二极管串联连接的,用以传输高电压VPP。
在预充电部分410中,如果施加具有高电平的预充电控制信号GA和GB,则相应晶体管N412和N414导通并且将块字线BLKWL预充电到高电平。
如果施加具有低电平的预充电控制信号GA和GB,则二极管连接的晶体管N416和N418将块字线BLKWL预充电到被增加了阈值电压的高电平电压。
放电部分420包括:第一NAND门NAND422,用于接收块地址信号XA作为输入;第二NAND门NAND424,用于接收第一控制信号PGMPREb和从第一NAND门NAND422发送的信号作为输入;第一NMOS晶体管N422,用于响应于第二控制信号PRE而将第二NAND门NAND424的输出发送到块字线BLKWL;第三NAND门NAND426,用于接收块使能信号EN以及第二NAND门NAND424的输出信号作为输入;以及放电晶体管N424,用于响应于第三NAND门NAND426的输出而将块字线BLKWL接地。
因此,在块开关400中不包括图1中所示的PMOS晶体管P122和熔丝F120。因此,在物理上不存储在测试过程中获得的块是坏还是好的确定结果。
如果在非易失性存储器件的各种操作过程中选择某个块,则以逻辑高电平输入块地址信号XA。因而,第一NAND门NAND422的输出具有逻辑低电平。
结果,当施加具有高电平的第一控制信号PGMPREb时,第二NAND门NAND424输出具有高电平的信号。该信号由第二控制信号PRE发送到块字线BLKWL。
由于第二NAND门NAND424的输出具有逻辑高电平,所以放电晶体管N424响应于块使能信号EN而截止。
即,当输入具有高电平的块使能信号EN时,由于第三NAND门NAND426输出低电平电压,所以放电晶体管N424截止,并且不发生放电操作。由于高电平电压由预充电部分410发送到高电压开关部分430,所以对应块可以工作。
如果不以逻辑高电平输入块地址信号XA,则第一NAND门NAND422的输出具有逻辑高电平。
结果,当施加具有高电平的第一控制信号PGMPREb时,第二NAND门NAND424输出具有低电平的信号。该信号由第二控制信号PRE发送到块字线BLKWL。
由于第二NAND门NAND424的输出具有逻辑低电平,所以放电晶体管N424响应于块使能信号而导通。
即,当输入具有高电平的块使能信号EN时,由于第三NAND门NAND426输出高电平电压,所以放电晶体管N424导通,并且发生放电操作。换言之,当放电晶体管N424被驱动时,地电压被施加到块字线BLKWL。因此,高电压开关部分430不被驱动,并且对应块不工作。换而言之,对应块未被选择。
高电压开关部分430根据存储单元块是否被选择而允许或者中断通过全局字线GWL、全局漏极选择线GDSL以及全局源极选择线GSSL对高电压的传输。当执行编程、擦除、验证以及读取操作时,如果指定块被选择,则允许将高电压供应到相应字线,而如果指定块未被选择,则中断将高电压供应到相应字线。
高电压开关部分430包括中断晶体管N430、N432、N434和N436,这些中断晶体管连接在相应全局电压供应线GDSL、GSSL和GWL以及存储单元块的存储单元以及漏极和源极选择晶体管的栅极之间。
简言之,在图4中所示的块开关400中,未通过测试在物理上存储标识了块是坏还是好的信息。替代地,在对应块的操作过程中确定以及在每个块的块信息贮存器中存储块是坏的还是好的。基于块信息贮存器中存储的信息来执行块管理。
由于与常规技术不同,在块开关400中未使用熔丝,所以尽管可以减少芯片的占用区域,但是关于块是坏还是好的信息的可靠性可能略有降低。为了补偿这一点,本发明提供一种用于执行块管理的单独方法。
图5是图示了根据本发明实施例的用于在非易失性存储器件中执行故障测试的方法的流程图。
首先,制备待测试的块(510)。
接着,对制备的块执行故障测试(520)。
以与常规技术相同的方式执行故障测试。例如,如果尽管已经执行了多个编程和验证操作,但是仍然找到未通过指定阈值电压被编程的单元,则具有对应单元的块可以被分类为坏块。
如果作为测试结果,确定块为好块(530),则指示对应块为好的数据被存储于对应块的块信息贮存器中(540)。
优选地,进行设置,使得存储包括二进制数字(例如1和0)的诸如‘AAh’、‘ABh’、‘ACh’、‘ADh’、‘AEh’、5Ah、55h、A5h等数据以作为指示对应块为好的信息。例如,当将数据‘00h’转换成二进制码时,由于获得了‘00000000’,所以当与上述数据相比较时,该数据在其用作指示好块的信息的可靠性上有一定程度地降低。也就是说,在数据‘AAh’的情况下,当将它转换成二进制码时,由于获得了‘10101010’,所以可容易地检查是否由于外部因素而在对应数据中包括误差。另外,在数据‘00h’和‘FFh’的情况下,由于即使当对应单元被完全擦除或者被完全编程时也能够获得它们,所以优选地使用上述二进制码数据,使得它们可以区别于数据‘00h’和‘FFh’。
在作为测试结果,块被标识为坏块的情况下,不在块信息贮存器中存储单独的数据。也就是说,当某个块被标识为坏块时,可能不能将指定数据编程到包含于对应块中的块信息贮存器中。即使当指定数据被编程时,也未必能原样读取指定数据。换言之,当某个块被标识为坏块时,不执行单独的编程操作。因而,通过将包括二进制数字的数据编程到被标识为好块的块的块信息贮存器中,来实现用于将好块清楚地区别于坏块的配置。
对当前块是否为多个块中的最后一个块进行确定(550)。如果当前块为最后一个块,则测试完成。否则,增加块地址(560),并且测试与增加的块地址对应的块。
当检查了最后一个块时,测试完成。
以此方式,对多个块执行故障测试,并且在相应块的块信息贮存器中存储指定数据。
随后,在对非易失性存储器件的操作中,基于块信息贮存器中存储的数据来执行块管理。
图6是图示了根据本发明另一实施例的用于在非易失性存储器件中执行块管理的方法的流程图。
初始地设置多个块中的第一块作为块管理的目标(610)。
用于设置块管理的第一目标的依据可以由设计者改变。例如,可以按块地址的升序或者降序来执行块管理。
对目标块是否为好的进行确定(620)。
可以基于块信息贮存器中存储的信息来实现这一确定。也就是说,不直接执行如图5中所示的故障测试。替代地,基于块信息贮存器中存储的信息是否对应于标识好块的信息来进行所述确定。
优选地,当块信息贮存器中存储的信息对应于在图5的步骤540中存储的信息时,识别该块为好块。换言之,当包括二进制数字的诸如‘AAh’、‘ABh’、‘ACh’、‘ADh’、‘AEh’、5Ah、55h、A5h等数据被存储作为指示对应块为好的信息并且当读出该数据时,识别该块为好块。
如果在步骤620中确定对应块为好块,则生成或者存储好块表,或者更新已经生成的好块表(630)。
好块表包含于非易失性存储器件的控制单元中,并且多个块当中好块的信息存储于好块表中。
如果在步骤620中确定对应块为坏块,则块管理的目标改变成另一个块(640和650)。
如果在步骤620中确定对应块不是好块,则识别对应块为坏块。
对当前目标块是否为多个块中的最后一个块进行确定。如果当前目标块为最后一个块,则块管理完成。否则,增加块地址(650),并且目标块改变成与增加的块地址对应的块。
当检查了最后一个块时,块管理完成。
根据另一实施例,可以使用一种在确定对应块是否为好的之后生成坏块表的方法。
图7是图示了根据本发明另一实施例的用于在非易失性存储器件中执行块管理的方法的流程图。
根据本实施例的方法类似于图6的方法,不同之处在于在确定对应块是否为好块之后的过程。
在本方法中,如果块信息贮存器中存储的信息不同于用于好块的数据,则确定对应块为坏块。然后生成和存储坏块表,或者更新已经生成的坏块表(730)。
坏块表包含于非易失性存储器件的控制单元中,并且多个块中坏块的信息存储于坏块表中。
如果在步骤720中确定对应块为好块,则块管理的目标改变成不同的块(740和750)。
如果在步骤720中确定对应块不是坏块,则标识对应块为好块。
对当前目标块是否为多个块中的最后一个块进行确定(730)。如果当前目标块为最后一个块,则块管理完成。否则,增加块地址(750),并且目标块改变成与增加的块地址对应的块。
当检查了最后一个块时,块管理结束。
当有必要在执行根据本发明的块管理方法的同时执行擦除或者编程操作时,执行用于单独管理块信息贮存器中存储的数据的操作。也就是说,当对整个块执行擦除操作时,由于通过擦除操作改变了块信息贮存器中存储的数据,所以需要用于重建所述数据的操作。另外,当对页执行编程操作时,如果不能完成验证并且出现故障,则需要用于将对应块作为坏块来管理的操作。
图8是图示了根据本发明又一实施例的用于在非易失性存储器件中执行擦除操作的方法的流程图。
对多个块中的指定块执行擦除操作(810)。
对是否对已经经历擦除操作的块完成了擦除操作进行确定(820)。
如果尽管已经执行了擦除操作但是仍然有阈值电压大于0V的单元,则不能完成擦除验证。在这一情况下,识别该块为在非易失性存储器件的操作过程中的坏块。
如果完成了擦除验证,则识别对应块为好块。然后生成和存储好块表,或者更新已经生成的好块表(830)。
将指示对应块为好块的信息存储于块信息贮存器中(840)。
如上所述,由于通过擦除操作改变了块信息贮存器中存储的数据,所以通过编程操作来存储指示对应块为好块的信息。进行设置,使得包括二进制数字的诸如‘AAh’、‘ABh’、‘ACh’、‘ADh’、‘AEh’等数据被存储以作为指示对应块为好块的信息。
如果在步骤820中确定对应块为坏块,则操作的目标改变成不同的块(850和860)。
如果在步骤820中擦除验证不能完成,则标识对应块为坏块。
对当前目标块是否为多个块中的最后一个块进行确定(850)。如果当前目标块为最后一个块,则操作完成。否则,增加块地址(860),并且目标块改变成与增加的块地址对应的块。
当检查了最后一个块时,操作完成。
同时,根据另一实施例,块信息可以存储于坏块表而不是好块表中。也就是说,根据图7中所示的算法,块信息可以存储于坏块表中。
如果擦除验证完成,则标识对应块为好块,并且该方法继续到步骤850。如果擦除验证不能完成,则标识对应块为坏块,并且生成或者更新坏块表。
图9是图示了根据本发明又一实施例的用于在非易失性存储器件中执行编程操作的方法的流程图。
以页为单位对指定块中包括的存储单元执行编程操作(910)。
对是否对已经经历编程操作的页完成了编程验证进行确定(920)。
如果尽管执行了编程操作但是仍然有阈值电压小于参考电压的单元,则编程验证不能完成。在该情况下,标识对应块为在非易失性存储器件的操作过程中的坏块。
如果编程验证不能完成,则标识对应块为坏块,并且更新好块表(930)。也就是说,好块表被更新,使得对应坏块被从好块表中去除。
如果在指定块中包括的页中出现故障,则确定整个块为坏块,并且从好块表中去除对应坏块。
将指示对应块为坏块的信息存储于块信息贮存器中(940)。
由于包括二进制数字的诸如‘AAh’、‘ABh’、‘ACh’、‘ADh’、‘AEh’等数据被存储作为指示对应块为好块的信息,所以包括仅一个数字0的如‘00h’、包括仅一个数字1的如‘FFh’等数据被存储作为指示对应块为坏块的信息。
将对应块作为坏块来管理(950)。
也就是说,在坏页出现于坏块中之前被编程的所有数据都存储于好块中。另外,待编程的其余数据被编程到好块中。由控制单元参照好块表来执行这一操作。
如果编程验证完成,则操作的目标改变成不同的页(960和970)。
如果编程验证完成,则标识对应页为好页。
对当前目标页是否为多个页中的最后一个页进行确定(960)。如果当前目标页为最后一个页,则操作完成。否则,增加块地址(970),并且目标页改变成与增加的块地址对应的页。
当检查了最后一个页时,操作完成。
从以上描述中清楚可见,通过本发明,可提供用于执行故障测试和块管理的方法,这些方法即使在具有无熔丝和PMOS晶体管的块开关的非易失性存储器中仍然可以表现出相同的性能。
因此,由于即使在块开关中去除了这些部件也仍然可以执行相同的操作,所以可以减小电路的面积。
虽然已经出于说明目的而描述了本发明的具体实施例,但是本领域技术人员将理解,在不脱离如在所附权利要求中公开的本发明的范围和精神的情况下,各种修改、增加和替换是可能的。
Claims (8)
1.一种用于在非易失性存储器件中执行擦除操作的方法,所述方法包括:
对存储单元块执行擦除操作;
对所述执行的擦除操作执行擦除验证;
当所述擦除验证完成时,在好块表中存储所述存储单元块的地址;以及
在与所述存储单元块相关联的块信息贮存器中存储好块信息。
2.根据权利要求1所述的方法,其中所述好块信息包括二进制数据。
3.根据权利要求1所述的方法,其中所述好块信息为‘AAh’、‘5Ah’、‘55h’或者‘A5h’。
4.一种用于在非易失性存储器件中执行编程操作的方法,所述方法包括:
在存储单元块的页上执行编程操作,其中所述存储单元块包括多个页;
对所述执行的编程操作执行编程验证;
在所述编程验证不能完成的情况下,删除好块表中存储的所述存储单元块的地址;以及
在与所述存储单元块相关联的块信息贮存器中存储坏块信息。
5.根据权利要求4所述的方法,其中所述坏块信息包括二进制数据。
6.根据权利要求4所述的方法,其中在所述编程验证完成的情况下,所述方法还包括对所述存储单元块的其它页重复所述执行编程操作的步骤和所述执行编程验证的步骤。
7.根据权利要求4所述的方法,其中在所述编程验证不能完成的情况下,所述方法还包括在好存储单元块中存储在对所述页执行所述编程操作之前被编程的数据。
8.根据权利要求4所述的方法,其中在所述编程验证不能完成的情况下,所述方法还包括在好存储单元块中存储所述页和待编程的数据。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070140146A KR100923832B1 (ko) | 2007-12-28 | 2007-12-28 | 불휘발성 메모리 장치의 불량 여부 테스트 방법, 블록 관리방법, 소거 방법 및 프로그램 방법 |
KR10-2007-0140146 | 2007-12-28 | ||
KR1020070140146 | 2007-12-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101471141A CN101471141A (zh) | 2009-07-01 |
CN101471141B true CN101471141B (zh) | 2013-11-13 |
Family
ID=40800153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101110484A Expired - Fee Related CN101471141B (zh) | 2007-12-28 | 2008-06-10 | 执行故障测试、块管理、擦除以及编程的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8365026B2 (zh) |
KR (1) | KR100923832B1 (zh) |
CN (1) | CN101471141B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101614950B1 (ko) * | 2010-04-12 | 2016-04-25 | 삼성전자주식회사 | 저장 장치에 물리적 식별자를 생성하는 방법 및 기계로 읽을 수 있는 저장 매체 |
CN102610280B (zh) * | 2011-01-20 | 2015-05-27 | 北京兆易创新科技股份有限公司 | 修复存储芯片的方法和装置、存储芯片 |
US11070855B2 (en) * | 2011-10-13 | 2021-07-20 | Samsung Electronics Co., Ltd. | Apparatus and method for configuring control message in broadcasting system |
US8959416B1 (en) * | 2011-12-16 | 2015-02-17 | Western Digital Technologies, Inc. | Memory defect management using signature identification |
KR101631461B1 (ko) | 2014-09-30 | 2016-06-17 | 주식회사 네오셈 | 메모리 소자 테스트 장치 및 방법 |
CN104375913A (zh) * | 2014-11-14 | 2015-02-25 | 浪潮(北京)电子信息产业有限公司 | 一种测试存储系统容忍坏扇区能力的方法和设备 |
US9899102B2 (en) | 2015-03-31 | 2018-02-20 | SK Hynix Inc. | Semiconductor device and operating method thereof |
US20170262180A1 (en) * | 2016-03-08 | 2017-09-14 | Burlywood, LLC | Integrated control of write-once data storage devices |
US10707226B1 (en) * | 2019-06-26 | 2020-07-07 | Sandisk Technologies Llc | Source side program, method, and apparatus for 3D NAND |
US11093164B2 (en) * | 2019-08-27 | 2021-08-17 | Micron Technology, Inc. | Handling bad blocks generated during a block erase operation |
US11302409B2 (en) * | 2020-04-21 | 2022-04-12 | Sandisk Technologies Llc | Programming techniques including an all string verify mode for single-level cells of a memory device |
CN113823350B (zh) * | 2021-09-23 | 2024-03-12 | 山东华芯半导体有限公司 | 一种固态存储设备坏块表的生成与维护方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5457791A (en) * | 1992-05-07 | 1995-10-10 | Hitachi, Ltd. | Storage system and method of control |
US5835430A (en) * | 1997-07-25 | 1998-11-10 | Rockwell International Corporation | Method of providing redundancy in electrically alterable memories |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05100800A (ja) * | 1991-02-05 | 1993-04-23 | Oki Electric Ind Co Ltd | 補助記憶装置 |
JP3154892B2 (ja) * | 1994-05-10 | 2001-04-09 | 株式会社東芝 | Icメモリカードおよびそのicメモリカードの検査方法 |
JPH09146849A (ja) * | 1995-11-21 | 1997-06-06 | Nec Corp | 情報処理システム及びそのメモリ再構成方法 |
JP3235523B2 (ja) * | 1997-08-06 | 2001-12-04 | 日本電気株式会社 | 半導体集積回路 |
US6671274B1 (en) * | 1999-06-30 | 2003-12-30 | Cisco Technology, Inc. | Link list operable to increase memory bandwidth in a transmission system |
JP2001243795A (ja) * | 1999-12-24 | 2001-09-07 | Nec Corp | 半導体記憶装置 |
JP3893005B2 (ja) * | 2000-01-06 | 2007-03-14 | 富士通株式会社 | 不揮発性半導体記憶装置 |
WO2003003033A2 (en) * | 2001-06-26 | 2003-01-09 | Morgan And Finnegan, L.L.P., Trustee | Semiconductor programming and testing method and apparatus |
KR100746289B1 (ko) * | 2005-07-11 | 2007-08-03 | 삼성전자주식회사 | 메모리 용량 정보를 갱신하는 비휘발성 메모리 카드 장치및 방법 |
JP4171749B2 (ja) * | 2006-04-17 | 2008-10-29 | Tdk株式会社 | メモリコントローラおよびフラッシュメモリシステム |
KR100744014B1 (ko) * | 2006-07-31 | 2007-07-30 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 멀티 블록 소거 방법 |
KR100926475B1 (ko) * | 2006-12-11 | 2009-11-12 | 삼성전자주식회사 | 멀티 비트 플래시 메모리 장치 및 그것의 프로그램 방법 |
-
2007
- 2007-12-28 KR KR1020070140146A patent/KR100923832B1/ko not_active IP Right Cessation
-
2008
- 2008-05-30 US US12/130,994 patent/US8365026B2/en not_active Expired - Fee Related
- 2008-06-10 CN CN2008101110484A patent/CN101471141B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5457791A (en) * | 1992-05-07 | 1995-10-10 | Hitachi, Ltd. | Storage system and method of control |
US5835430A (en) * | 1997-07-25 | 1998-11-10 | Rockwell International Corporation | Method of providing redundancy in electrically alterable memories |
Non-Patent Citations (1)
Title |
---|
JP特开平5-100800A 1993.04.23 |
Also Published As
Publication number | Publication date |
---|---|
KR100923832B1 (ko) | 2009-10-27 |
US8365026B2 (en) | 2013-01-29 |
US20090172482A1 (en) | 2009-07-02 |
KR20090072138A (ko) | 2009-07-02 |
CN101471141A (zh) | 2009-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101471141B (zh) | 执行故障测试、块管理、擦除以及编程的方法 | |
CN101512669B (zh) | 非易失性存储器系统中的有缺陷区块隔离 | |
JP4686350B2 (ja) | 不揮発性半導体記憶装置及びその自己テスト方法 | |
CN100550201C (zh) | 使用多个串存储状态信息的非易失性存储器装置和方法 | |
KR101660985B1 (ko) | 반도체 메모리 장치 및 그 동작 방법 | |
CN101167140A (zh) | 具有可在用于数据和用于纠错码之间进行切换的区间的存储器 | |
CN102341864A (zh) | 多级行译码的nand闪速架构 | |
KR20080104837A (ko) | 플래시 메모리 장치에서의 e - fuse 데이터 저장 방법 | |
CN101587750A (zh) | 非易失性存储装置的编程方法 | |
CN104347118A (zh) | 用于仿真电可擦除可编程只读存储器的系统及方法 | |
CN101685675B (zh) | 存储器单元操作 | |
JP4439539B2 (ja) | 不揮発性半導体メモリ及びそのテスト方法 | |
US11782633B2 (en) | Memory device and method for monitoring the performances of a memory device | |
WO2002099814A1 (en) | Non-volatile semiconductor storage device and production method thereof | |
KR20060061086A (ko) | 소거시간을 줄일 수 있는 불휘발성 메모리 장치 및 그것의소거방법 | |
JP2001273798A (ja) | 不揮発性半導体メモリ | |
US9043661B2 (en) | Memories and methods for performing column repair | |
JP4467371B2 (ja) | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の置換情報の設定方法 | |
US7660155B2 (en) | Non-volatile memory device and method of driving the same | |
US5594693A (en) | Matrix device with redundancy fuses for integrated memory | |
CN105023608A (zh) | 闪速存储器及坏区块的管理方法 | |
JP2012155788A (ja) | Nand型フラッシュメモリ | |
JP5538196B2 (ja) | 不揮発性半導体記憶装置 | |
JPH09288899A (ja) | 半導体記憶装置 | |
JP2003187599A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131113 Termination date: 20160610 |