KR100923832B1 - 불휘발성 메모리 장치의 불량 여부 테스트 방법, 블록 관리방법, 소거 방법 및 프로그램 방법 - Google Patents

불휘발성 메모리 장치의 불량 여부 테스트 방법, 블록 관리방법, 소거 방법 및 프로그램 방법 Download PDF

Info

Publication number
KR100923832B1
KR100923832B1 KR1020070140146A KR20070140146A KR100923832B1 KR 100923832 B1 KR100923832 B1 KR 100923832B1 KR 1020070140146 A KR1020070140146 A KR 1020070140146A KR 20070140146 A KR20070140146 A KR 20070140146A KR 100923832 B1 KR100923832 B1 KR 100923832B1
Authority
KR
South Korea
Prior art keywords
block
good
memory cell
bad
information
Prior art date
Application number
KR1020070140146A
Other languages
English (en)
Other versions
KR20090072138A (ko
Inventor
왕종현
장채규
박세천
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070140146A priority Critical patent/KR100923832B1/ko
Priority to US12/130,994 priority patent/US8365026B2/en
Priority to CN2008101110484A priority patent/CN101471141B/zh
Publication of KR20090072138A publication Critical patent/KR20090072138A/ko
Application granted granted Critical
Publication of KR100923832B1 publication Critical patent/KR100923832B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1208—Error catch memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본원 발명의 불휘발성 메모리 장치의 불량 여부 테스트 방법은 메모리 셀 블록에 대하여 불량 여부 테스트를 수행하는 단계와, 상기 메모리 셀 블록이 양호 블록인 경우 해당 블록의 불량 여부 정보 저장소에 양호블록 정보를 저장시키는 단계와, 전체 메모리 셀 블록에 대하여 상기 단계들을 반복적으로 수행하는 단계를 포함하되, 상기 양호블록 정보는 '0'과 '1'이 섞여있는 n비트 데이터형태를 갖는 것을 특징으로 한다.
또한, 본원 발명의 불휘발성 메모리 장치의 불량 블록 관리 방법은 상기의 테스트 방법을 수행한 불휘발성 메모리 장치가 제공되는 단계와, 메모리 셀 블록의 불량 여부 정보 저장소에 저장된 데이터를 판독하는 단계와, 상기 판독결과 양호블록인 경우에는 양호 블록 테이블에 해당 블록의 어드레스를 저장하는 단계와, 전체 메모리 셀 블록에 대하여 상기 판독하는 단계와 상기 저장하는 단계들을 반복적으로 수행하는 단계를 포함하는 것을 특징으로 한다.
불량 블록, 블록 스위치

Description

불휘발성 메모리 장치의 불량 여부 테스트 방법, 블록 관리 방법, 소거 방법 및 프로그램 방법{Method for fail test, method for block management, method for erasing and method for programming of non volatile memory deice}
본원 발명은 불휘발성 메모리 장치의 블록 관리 방법, 소거 방법 및 프로그램 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
이와 같은 불휘발성 메모리 장치는 단위 메모리 셀 어레이가 포함된 블록 단위로 동작이 수행된다. 이러한 블록들 중 테스트 과정에서 불량이 난 경우에는 전체 메모리 장치를 폐기처리 하지 않고 불량 블록들에 대해서는 사용되지 않도록 처리를 한다. 이를 불량 블록 관리(bad block management)라고 한다. 한편, 종래 회로에서는 테스트 과정에서 불량이 발생한 회로에 대해서는 해당 블록의 블록 스위치에 포함된 퓨즈를 컷팅하여 해당 블록이 선택되지 않도록 하였다. 그러나, 각 블록에 포함된 퓨즈의 부피와, 퓨즈 컷팅시 특정노드에 하이레벨 전압을 공급하는 PMOS 트랜지스터는 회로 전체에 상당한 부피를 차지한다는 문제점이 있다.
전술한 문제점에 따라 본원 발명이 해결하고자 하는 과제는 상기 퓨즈와 PMOS 트랜지스터가 없는 블록 스위치를 포함하는 불휘발성 메모리 장치에서 사용할 수 있는 불량 여부 테스트 방법 및 불량 블록 관리방법을 제공하는 것이다.
또한, 본원 발명이 해결하고자 하는 과제는 상기 불량 블록 관리 방법의 적용시에 개선되어야 할 불휘발성 메모리 장치의 소거 방법 및 프로그램 방법을 제공하는 것이다.
전술한 과제를 해결하기 위한 본원 발명의 불휘발성 메모리 장치의 불량 여부 테스트 방법은 메모리 셀 블록에 대하여 불량 여부 테스트를 수행하는 단계와, 상기 메모리 셀 블록이 양호 블록인 경우 해당 블록의 불량 여부 정보 저장소에 양호블록 정보를 저장시키는 단계와, 전체 메모리 셀 블록에 대하여 상기 단계들을 반복적으로 수행하는 단계를 포함하되, 상기 양호블록 정보는 '0'과 '1'이 섞여있는 n비트 데이터형태를 갖는 것을 특징으로 한다.
또한, 본원 발명의 불휘발성 메모리 장치의 불량 블록 관리 방법은 상기의 테스트 방법을 수행한 불휘발성 메모리 장치가 제공되는 단계와, 메모리 셀 블록의 불량 여부 정보 저장소에 저장된 데이터를 판독하는 단계와, 상기 판독결과 양호블록인 경우에는 양호 블록 테이블에 해당 블록의 어드레스를 저장하는 단계와, 전체 메모리 셀 블록에 대하여 상기 판독하는 단계와 상기 저장하는 단계들을 반복적으로 수행하는 단계를 포함하는 것을 특징으로 한다.
또한, 본원 발명의 불휘발성 메모리 장치의 불량 블록 관리 방법은 상기의 테스트 방법을 수행한 불휘발성 메모리 장치가 제공되는 단계와, 메모리 셀 블록의 불량 여부 정보 저장소에 저장된 데이터를 판독하는 단계와, 상기 판독결과 양호블록이 아닌 경우에는 불량 블록 테이블에 해당 블록의 어드레스를 저장하는 단계와, 전체 메모리 셀 블록에 대하여 상기 단계들을 반복적으로 수행하는 단계를 포함하는 것을 특징으로 한다.
또한, 본원 발명의 불휘발성 메모리 장치의 소거 방법은 특정 메모리 셀 블록에 대하여 소거 동작을 수행하는 단계와, 상기 수행한 소거 동작에 대하여 소거 검증을 수행하는 단계와, 소거 검증이 완료된 경우에는 양호 블록 테이블에 해당 블록의 어드레스를 저장하는 단계와, 해당 블록의 불량 여부 정보 저장소에 양호 블록 정보를 저장시키는 단계를 포함하는 것을 특징으로 한다.
또한, 본원 발명의 불휘발성 메모리 장치의 프로그램 방법은 특정 블록에 대하여 페이지별로 프로그램 동작을 수행하는 단계와, 상기 수행한 프로그램 동작에 대하여 프로그램 검증을 수행하는 단계와, 상기 프로그램 검증이 미완료된 경우에는 양호 블록 테이블에 저장된 해당 블록의 어드레스를 삭제하는 단계와, 해당 블 록의 불량 여부 정보 저장소에 불량블록 정보를 저장시키는 단계를 포함하는 것을 특징으로 한다.
전술한 본원 발명의 구성에 따라 블록 스위치에 퓨즈와 PMOS를 포함하지 않는 불휘발성 메모리 장치에 대해서도 동일한 성능을 나타낼 수 있는 불량 여부 테스트 방법 및 불량 블록 관리 방법을 제공할 수 있다.
블록 스위치에서 상기 부품들을 제거함에도 동일한 동작을 수행하게 됨에 따라 회로 장치의 전체 면적을 최소화시키는 효과가 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 통상적으로 사용되는 불휘발성 메모리 장치의 블록 스위치를 도시한 회로도 이다.
상기 블록 스위치(100)는 프리차지 제어 신호(GA/GB)에 따라 블록워드라인(BLKWL)을 하이레벨로 프리차지시키는 프리차지부(110)와, 블록 어드레스(XA)와 각종 제어신호(PGMPREb, EN, PREb)에 따라 상기 블록워드라인(BLKWL)을 로우레벨로 디스차지시키는 디스차지부(120)와, 워드라인 등에 인가될 고전압을 블록 선택 여부에 따라 차단 또는 통과시키는 고전압 스위칭부(130)를 포함한다.
상기 프리차지부(110)는 프리차지 제어 신호(GA/GB)에 따라 각각 턴온되며 직렬 접속된 NMOS 트랜지스터들(N112, N114)과, 다이오드 접속되고 고전압(VBLC)을 전달하는 직렬 접속된 NMOS 트랜지스터들(N116, N118)을 포함한다.
상기 프리차지부(110)는 하이레벨의 프리차지 제어 신호(GA/GB)가 인가되면, 각 트랜지스터들(N112, N114)이 턴온되어 블록 워드라인을 하이레벨로 프리차지시킨다.
다음으로, 로우레벨의 프리차지 제어 신호(GA/GB)가 인가되면, 상기 다이오드 접속된 트랜지스터들(N116,N118)에 의하여 문턱전압만큼 상승된 하이레벨 전압으로 프리차지된다.
상기 디스차지부(120)는 전원전압을 전달하는 PMOS 트랜지스터(P122), 블록 어드레스 신호(XA)를 입력으로하는 제1 NAND 게이트(NAND122), 상기 제1 NAND 게이트의 출력단과 일단자가 직렬접속되고, 나머지 일단자가 상기 PMOS 트랜지스터의 드레인과 병렬접속된 퓨즈(F120), 제1 제어신호(PGMPREb)와 상기 PMOS 트랜지스터와 퓨즈의 접속노드에서 전달되는 신호를 입력으로 하는 제2 NAND 게이트(NAND124), 제2 제어신호(PRE)에 응답하여 상기 제2 NAND 게이트의 출력을 블록 워드라인으로 전달하는 제1 NMOS 트랜지스터(N122), 블록 인에이블신호(EN)와 상기 제2 NAND 게이트(NAND124)의 출력 신호를 입력으로 하는 제3 NAND 게이트(NAND126), 상기 제3 NAND 게이트의 출력에 따라 상기 블록 워드라인을 접지시키는 디스차지 트랜지스터(N124)를 포함한다.
먼저, 상기 PMOS 트랜지스터에 의해 하이 레벨 전압이 제2 NAND 게이트(124)에 인가된다. 또한, 불휘발성 메모리 장치의 각종 동작 중 특정 블록이 선택되면, 상기 전체 블록 어드레스 신호가 로직 하이로 입력된다. 따라서, 상기 제1 NAND 게이트(NAND122)의 출력은 로직 로우 상태가 된다.
다음으로, 해당 블록의 불량 여부에 따라 상기 퓨즈(F120)의 상태가 결정되는데, 이에 의하여 상기 제2 NAND 게이트의 입력데이터가 달라진다. 상기 퓨즈(F120)의 상태는 불휘발성 메모리 장치의 제조가 완료된 후 테스트 과정에서 결정된다.
즉, 해당 블록이 불량 상태라면, 상기 퓨즈를 물리적으로 끊어서 상기 제2 NAND 게이트(NAND124)에 하이레벨 전압이 인가되도록 한다. 그 결과, 하이레벨의 상기 제1 제어신호(PGMPREb) 인가시에 상기 제2 NAND 게이트는 로우레벨 신호를 출력하고 이는 제2 제어신호(PRE)에 의하여 블록워드라인에 전달된다. 또한, 상기 제3 NAND 게이트(NAND126)에 전달되어, 하이레벨 신호를 출력하게 하여 상기 디스차지 트랜지스터(N124)를 구동시켜, 블록워드라인에 접지전압을 인가시킨다. 이로 인해, 상기 고전압 스위칭부(130)는 구동되지 않게 되며, 해당 블록은 동작하지 않게 된다. 즉, 선택되지 않게 되는 것이다.
그러나 테스트 결과 해당 블록이 양호한 상태라면, 상기 퓨즈가 연결된 상태로 유지시킨다. 그리고 상기 블록 어드레스 신호(XA)에 의하여 해당 블록이 선택되면, 상기 제1 NAND 게이트(NAND122)에서 전달되는 로우레벨 신호를 상기 제2 NAND 게이트(NAND124)로 전달되도록 한다. 이에 따라, 상기 제1 제어신호(PGMPREb)와는 무관하게 제2 NAND 게이트(NAND124)는 하이레벨 전압을 출력한다.
상기 제2 NAND 게이트의 출력이 로직 하이이므로, 상기 블록인에이블 신호(EN)에 따라 상기 디스차지 트랜지스터(N124)는 턴오프된다.
즉, 하이레벨의 블록인에이블 신호가 입력되면 상기 제3 NAND 게이트가 로우레벨 전압을 출력하므로 디스차지 트랜지스터(N124)가 턴오프되어, 디스차지 동작이 일어나지 않는다. 그리고, 상기 프리차지부(110)에 의하여 하이레벨 전압이 상기 고전압 스위칭부(130)에 전달되면, 해당 블록이 동작하게 된다.
상기 고전압 스위칭부(130)는 상기 메모리 셀 블록의 선택 여부에 따라 글로벌 워드라인(GWL), 글로벌 드레인 선택라인(GDSL), 글로벌 소스 선택라인(GSSL)을 통해 전달되는 고전압을 통과 또는 차단시킨다. 프로그램/소거/검증/독출 동작등을 수행하는 데 있어서, 특정 블록이 선택되는 경우에는 상기 각 고전압을 통과시켜 각 워드라인에 공급하며, 특정 블록이 선택되지 않는 경우에는 상기 각 고전압을 차단시킨다.
이를 위해, 상기 각 글로벌 전압 공급라인(GDSL, GSSL, GWL)과 상기 메모리 셀 블록의 메모리 셀, 드레인/소스 선택 트랜지스터의 게이트사이에 접속되는 차단 트랜지스터(N130, N132, N134, N136)들을 포함한다.
정리하면, 상기 퓨즈의 단락여부에 의하여 테스트 과정에서 특정 블록의 불량 여부를 결정하고 저장할 수 있다. 또한, 불휘발성 메모리 장치의 동작 과정에서도 불량 블록이 발생할 수 있는바, 이에 대한 정보는 각 블록에 포함된 스페어 셀등에 저장이 되며, 상기 저장된 정보는 중앙 제어부에 의하여 상기 블록 어드레스(XA)를 통하여 전달된다.
다만, 상기 블록 스위치(100)는 전원 전압을 전달하기 위한 PMOS 트랜지스터(P122), 퓨즈(F120)등을 포함하고 있는바, 이의 크기 등은 상당한 면적을 차지하기 때문에, 이를 제거할 필요성이 있다.
이제 이러한 불휘발성 메모리 장치의 블록 관리 방법에 대하여 살펴보기로 한다.
도 2는 통상적인 불휘발성 메모리 장치의 블록 관리 방법을 도시한 순서도이다.
상기 불휘발성 메모리 장치는 그 용량에 따라 다수의 블록을 포함한다. 예를 들어, 16Gbit 용량의 불휘발성 메모리의 경우 총 16384개의 블록을 포함하는 것으로 알려져 있으며, 이러한 수치는 설계자의 선택에 따라 변경가능하다.
이러한 블록 중 제조과정에서 불량 셀을 다수 포함하고 있는 블록의 경우 불 량 블록으로 처리되어 도 1의 퓨즈가 컷팅된다. 즉, 퓨즈 컷팅 여부에 따라 불량 블록 여부가 결정된다. 상기 컷팅 과정이 수행된 후 전체 블록에 대해 소거 동작을 수행하면, 특정 블록의 불량 여부에 대한 정보가 저장되는 저장소에는 'FFh' 데이터가 저장된다. 이때, 상기 저장소를 불량 여부 정보 저장소라 한다. 상기 불량 여부 정보 저장소는 각 블록의 스페어 셀 등에 구비된다. 외부에서 인가되는 데이터 등이 저장되는 메인 셀과는 달리, 상기 스페어 셀에는 불휘발성 메모리 장치의 구동에 필요한 각종 파라미터들이 저장된다. 이와 같은 스페어 셀에 각 블록의 불량 여부에 대한 정보가 저장되는 것이다.
한편, 상기 불량블록으로서 퓨즈가 컷팅된 블록의 불량 여부 정보 저장소에는 상기 소거 과정에 의해서도 'FFh'가 저장되지 않는다. 이는 퓨즈 컷팅에 의하여 해당 블록 자체가 선택되지 않아 소거전압등이 인가되지 않기 때문이다.
따라서, 각종 테스트가 종료되고 패키징이된 불휘발성 메모리 장치에는 양호 블록의 경우 해당 저장소에 양호 블록임을 나타내는 데이터(FFh)가 저장되고, 불량 블록에는 상기 데이터(FFh)가 저장되지 않게 된다.
이후 불휘발성 메모리 장치의 동작 과정 중에 불량 블록이 발생하는 경우도 있다.
즉, 검증 동작 중에 발견되는 경우로서, 복수의 프로그램 및 검증 동작을 수행했음에도 불구하고 특정 문턱전압 이상으로 프로그램 되지 않는 셀이 발견되는 경우 해당 셀을 포함하는 블록은 불량 블록으로 처리 될 수 있다. 즉, 각 페이지 버퍼에서 전달되는 검증 완료 신호의 경우, 특정 문턱전압 이상으로 프로그램이 완료된 셀이나 소거대상이었던 셀 모두 동일한 레벨(예를 들어 하이레벨)의 신호를 출력하게 되나, 검증이 완료되지 못한 경우에는 상이한 레벨의 신호가 출력되어 이를 근거로 해당 셀이 포함된 블록의 불량 여부가 결정된다.
이러한 과정에 따라 불량 블록으로 결정되는 경우, 해당 블록의 불량 여부 정보 저장소에 불량 블록임을 나타내는 데이터(예를 들면, 00h)를 저장시킨다. 이렇게 각 블록의 저장소에 불량 여부에 대한 정보가 저장된 상태에서 블록 관리 방법이 수행된다.
이제, 통상적인 불휘발성 메모리 장치의 블록 관리 방법을 살펴보기로 한다.
먼저, 전체 블록 중 첫 번째 블록을 확인 대상으로 한다(단계 210).
이때, 첫 번째 블록이 되는 기준은 실시자의 선택에 따라 달라질 수 있다. 예를 들어, 어드레스의 내림차순 또는 오름차순 순등으로 결정할 수 있다.
다음으로, 확인 대상이 되는 블록의 불량 여부를 확인한다(단계 220).
이는 상기 불량 여부 정보 저장소에 저장된 정보등을 독출하여 확인할 수 있다. 예를 들어, 스페어 셀에 저장된 데이터가 ‘FFh’ 인 경우 양호한 블록으로 보고 그밖의 경우에는 불량 블록인 것으로 판단한다.
상기 단계(220)에서 불량 블록으로 확인된 경우에는 불량 블록 테이블을 생성하여 저장하거나, 이미 생성된 불량 블록 테이블을 갱신한다(단계 230).
상기 불량 블록 테이블은 불휘발성 메모리 장치의 제어부에 포함된 것으로, 전체 블록들의 불량 여부에 대한 정보가 저장되는 곳이다.
따라서, 상기 단계(220)에서 불량 블록인 것으로 확인되면 불량 블록 테이블을 생성하여 저장거나, 이미 생성된 불량 블록 테이블을 갱신하여 저장한다.
상기 단계(220)에서 불량이 아닌 경우, 즉 양호 블록으로 확인된 경우에는 확인 대상 블록을 변경한다(단계 240, 250).
즉, 현재 확인 대상 블록이 전체 블록 중 마지막인지 여부를 확인하고(단계 240), 마지막인 경우에는 동작을 종료하며, 그렇지 않은 경우에는 블록 어드레스를 증가시켜(단계 250), 확인 대상 블록을 변경한다.
최종 블록까지 확인이 종료된 경우에는 동작을 종료한다(단계 240).
이와 같이 종래 방법의 경우, 각 블록의 불량 여부를 확인하고, 불량 블록에 대한 정보를 별도로 저장하여 사용하였다.
다만, 앞서 언급한 바와 같이 PMOS 트랜지스터(P122)와 퓨즈(F120)를 제거한 블록 스위치의 경우, 각 블록의 불량 여부에 대하여 보다 신뢰성 있는 정보를 제공할 필요가 있기 때문에 새로운 블록 관리 방법이 필요하다.
도 3은 본원 발명이 적용되는 불휘발성 메모리 장치를 도시한 도면이다.
상기 불휘발성 메모리 장치(300)는 복수의 블록(310, 320, 330)을 포함하고 있다.
각각의 블록은 특정 블록 여부의 선택여부에 따라 해당 블록에 고전압을 인가하는 블록 스위치(312, 322, 332), 외부에서 인가되는 데이터가 저장되고 독출되는 메인 셀(314, 324, 334), 불휘발성 메모리 장치의 구동에 필요한 각종 파라미터가 저장되는 스페어 셀(316, 326, 336), 해당 블록의 불량 여부에 대한 정보가 저장되는 불량 여부 정보 저장소(318, 328, 338)를 포함한다.
도 4는 본원 발명이 적용되는 불휘발성 메모리 장치의 블록 스위치를 도시한 회로도이다.
상기 블록 스위치(400)는 프리차지 제어 신호(GA/GB)에 따라 블록워드라인(BLKWL)을 하이레벨로 프리차지시키는 프리차지부(410)와, 블록 어드레스(XA)와 각종 제어신호(PGMPREb, EN, PREb)에 따라 상기 블록워드라인(BLKWL)을 로우레벨로 디스차지시키는 디스차지부(420)와, 워드라인 등에 인가될 고전압을 블록 선택 여부에 따라 차단 또는 통과시키는 고전압 스위칭부(430)를 포함한다.
상기 프리차지부(410)는 프리차지 제어 신호(GA/GB)에 따라 각각 턴온되며 직렬 접속된 NMOS 트랜지스터들(N412, N414)과, 다이오드 접속되고 고전압(VBLC)을 전달하는 직렬 접속된 NMOS 트랜지스터들(N416, N418)을 포함한다.
상기 프리차지부(410)는 하이레벨의 프리차지 제어 신호(GA/GB)가 인가되면, 각 트랜지스터들(N412, N414)이 턴온되어 블록 워드라인을 하이레벨로 프리차지시킨다.
다음으로, 로우레벨의 프리차지 제어 신호(GA/GB)가 인가되면, 상기 다이오드 접속된 트랜지스터들(N416, N418)에 의하여 문턱전압만큼 상승된 하이레벨 전압으로 프리차지된다.
상기 디스차지부(420)는 블록 어드레스 신호(XA)를 입력으로 하는 제1 NAND 게이트(NAND422), 제1 제어신호(PGMPREb)와 상기 제1 NAND 게이트에서 전달되는 신호를 입력으로 하는 제2 NAND 게이트(NAND424), 제2 제어신호(PRE)에 응답하여 상기 제2 NAND 게이트의 출력을 블록 워드라인으로 전달하는 제1 NMOS 트랜지스터(N422), 블록 인에이블신호(EN)와 상기 제2 NAND 게이트(NAND424)의 출력 신호를 입력으로 하는 제3 NAND 게이트(NAND426), 상기 제3 NAND 게이트의 출력에 따라 상기 블록 워드라인을 접지시키는 디스차지 트랜지스터(N424)를 포함한다.
즉, 도 1의 PMOS 트랜지스터(P122)와 퓨즈(F120)가 포함되어 있지 않다. 따라서 테스트 과정에서의 불량 여부 판단의 결과가 물리적으로 저장되지 않는다.
먼저, 불휘발성 메모리 장치의 각종 동작 중 특정 블록이 선택되면, 상기 전체 블록 어드레스 신호가 로직 하이로 입력된다. 따라서 상기 제1 NAND 게이트(NAND422) 의 출력은 로직 로우 상태가 된다.
그 결과, 하이레벨의 상기 제1 제어신호(PGMPREb) 인가시에 상기 제2 NAND 게이트는 하이레벨 신호를 출력하고 이는 제2 제어신호(PRE)에 의하여 블록워드라 인에 전달된다.
또한, 상기 제2 NAND 게이트의 출력이 로직 하이이므로, 상기 블록인에이블 신호(EN)에 따라 상기 디스차지 트랜지스터(N424)는 턴오프된다.
즉, 하이레벨의 블록인에이블 신호가 입력되면 상기 제3 NAND 게이트가 로우레벨 전압을 출력하므로 디스차지 트랜지스터(N424)가 턴오프되어, 디스차지 동작이 일어나지 않는다. 그리고 상기 프리차지부(410)에 의하여 하이레벨 전압이 상기 고전압 스위칭부(430)에 전달되면, 해당 블록이 동작하게 된다.
만약, 상기 블록 어드레스가 모두 로직 하이가 아닌 경우에는 상기 제1 NAND 게이트(NAND422)의 출력은 로직 하이 상태가 된다.
그 결과, 하이레벨의 상기 제1 제어신호(PGMPREb) 인가시에 상기 제2 NAND 게이트(NAND424)는 로우레벨 신호를 출력하고 이는 제2 제어신호(PRE)에 의하여 블록워드라인에 전달된다.
또한, 상기 제2 NAND 게이트(NAND424)의 출력이 로직 로우이므로, 상기 블록인에이블 신호(EN)에 따라 상기 디스차지 트랜지스터(N424)는 턴온된다.
즉, 하이레벨의 블록인에이블 신호가 입력되면 상기 제3 NAND 게이트가 하이레벨 전압을 출력하므로 디스차지 트랜지스터(N424)가 턴온되어, 디스차지 동작이 일어난다. 즉, 상기 디스차지 트랜지스터(N424)가 구동되어, 블록워드라인에 접지전압을 인가시킨다. 이로 인해, 상기 고전압 스위칭부(430)는 구동되지 않게 되며, 해당 블록은 동작하지 않게 된다. 즉, 선택되지 않게 되는 것이다.
상기 고전압 스위칭부(430)는 상기 메모리 셀 블록의 선택 여부에 따라 글로벌 워드라인(GWL), 글로벌 드레인 선택라인(GDSL), 글로벌 소스 선택라인(GSSL)을 통해 전달되는 고전압을 통과 또는 차단시킨다. 프로그램/소거/검증/독출 동작등을 수행하는 데 있어서, 특정 블록이 선택되는 경우에는 상기 각 고전압을 통과시켜 각 워드라인에 공급하며, 특정 블록이 선택되지 않는 경우에는 상기 각 고전압을 차단시킨다.
이를 위해, 상기 각 글로벌 전압 공급라인(GDSL, GSSL, GWL)과 상기 메모리 셀 블록의 메모리 셀, 드레인/소스 선택 트랜지스터의 게이트사이에 접속되는 차단 트랜지스터(N430, N432, N434, N436)들을 포함한다.
정리하면, 도 4의 블록 스위치에서는 테스트에 의하여 불량 여부 정보를 물리적으로 저장하지 않는다. 다만, 각 블록의 동작중에서 해당 블록의 불량 여부를 결정하여 각 블록의 불량 여부 정보 저장소에 저장하게 되고, 이를 근거로 블록을 관리하게 된다.
다만, 종래 실시예와 같이 퓨즈등을 사용하지 않기 때문에, 칩 전체의 면적을 감소시킬 수는 있으나, 불량 여부에 대한 정보의 신뢰성이 다소 낮아질 수는 있다. 이를 보완하기 위하여 별도의 블록 관리 방법을 제시하기로 한다.
도 5는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 불량 여부 테 스트 방법을 도시한 순서도이다.
먼저, 테스트 대상이 될 블록을 준비한다(단계 510).
다음으로, 상기 준비된 블록에 대하여 불량 여부 테스트를 실시한다(단계 520).
테스트 방법은 통상적인 테스트 방법과 동일하다. 예를 들어, 복수의 프로그램 및 검증 동작을 수행했음에도 불구하고 특정 문턱전압 이상으로 프로그램 되지 않는 셀이 발견되는 경우 해당 셀을 포함하는 블록은 불량 블록으로 처리 될 수 있다.
다음으로, 상기 테스트 결과 양호 블록인 경우 해당 블록의 불량 여부 정보 저장소에 양호블록임을 나타내는 정보를 저장한다(단계 540).
바람직하게는 양호한 블록을 나타내는 정보로서 ‘AAh’,‘ABh', 'ACh', 'ADh', 'AEh’ 등과 같이 1과 0이 섞여있는 데이터가 저장되도록 설정한다. 예를 들어, '00h'의 경우 2진수로 나타낼 경우 ‘00000000’로써 양호한 블록을 나타내는 정보로 사용하기에는 상기 예로 든 수에 비하여 신뢰성이 떨어지는 측면이 있다. 즉, ‘AAh’의 경우 2진수로 나타낼 경우 ‘10101010’로써, 외부 요인에 의하여 해당 데이터에 에러가 있는지 여부를 쉽게 확인할 수 있게 된다. 또한, ‘00h' 또는 ’FFh'의 경우 해당 셀이 완전히 소거되거나, 완전히 프로그램된 상태에서도 나타날 수 있는 데이터이므로, 이와 구별되도록 하기 위함이다.
한편, 테스트 결과 불량 블록의 경우에는 상기 불량 여부 정보 저장소에 별 도의 데이터를 저장하지 않는다. 즉, 불량블록으로 판명된 경우, 해당 블록에 포함된 불량 여부 정보 저장소에 특정 데이터를 프로그램하는것이 불가능할 수 있으며, 프로그램되더라도 그대로 독출될 수 있을지도 의문이다. 즉, 별도의 프로그램 동작을 수행하지 않는다. 따라서 상기 양호블록의 불량 여부 정보 저장소에 1과 0이 섞여있는 데이터를 프로그램하는 것이 불량블록과의 구분을 더욱 명확하게 할 수 있는 구성이 된다.
다음으로, 현재 확인 대상 블록이 전체 블록 중 마지막인지 여부를 확인하고(단계 550), 마지막인 경우에는 동작을 종료하며, 그렇지 않은 경우에는 블록 어드레스를 증가시켜(단계 560), 확인 대상 블록을 변경한다.
최종 블록까지 확인이 종료된 경우에는 동작을 종료한다(단계 550).
이와 같이 전체 블록에 대하여 불량 여부 테스트 과정을 거쳐, 각 블록의 불량 여부저장소에 특정 데이터를 저장한다.
이후, 불휘발성 메모리 장치의 동작중에는 상기 불량 여부저장소에 저장된 데이터를 근거로 불록 관리를 실시하게 된다.
도 6은 본원 발명의 일실시예에 따른 불휘발성 메모리 장치의 블록 관리 방법을 도시한 순서도이다.
먼저, 전체 블록 중 첫 번째 블록을 확인 대상으로 한다(단계 610).
이때, 첫 번째 블록이 되는 기준은 실시자의 선택에 따라 달라질 수 있다. 예를 들어, 어드레스의 내림차순 또는 오름차순 순등으로 결정할 수 있다.
다음으로, 확인 대상이 되는 블록의 불량 여부를 확인한다(단계 620).
이는 상기 불량 여부 정보 저장소에 저장된 데이터를 근거로 확인한다. 즉, 도 5와 같이 불량 여부 테스트를 직접수행하는 것이 아니라, 불량 여부 정보 저장소에 저장된 정보가 양호블록 정보에 해당하는지 여부를 가지고 판단하는 것이다.
바람직하게는, 불량 여부 정보 저장소에 저장된 정보가 도 5의 단계(540)에서 저장된 정보와 동일한 경우 양호블록으로 판단한다. 즉, 양호한 블록을 나타내는 정보로서 ‘AAh’,'ABh', 'ACh', 'ADh', 'AEh’ 등과 같이 1과 0이 섞여있는 데이터를 저장시킨 경우와 그와 동일한 데이터가 독출되면 양호 블록으로 판단한다.
상기 단계(620)에서 양호 블록으로 확인된 경우에는 양호 블록 테이블을 생성하여 저장하거나, 이미 생성된 양호 블록 테이블을 갱신한다(단계 630).
상기 양호 블록 테이블은 불휘발성 메모리 장치의 제어부에 포함된 것으로, 전체 블록들 중 양호한 블록들의 정보가 저장되는 곳이다.
따라서, 상기 단계(620)에서 양호한 블록인 것으로 확인되면 양호 블록 테이블을 생성하여 저장거나, 이미 생성된 양호 블록 테이블을 갱신하여 저장한다.
상기 단계(620)에서 불량 블록으로 확인된 경우에는 확인 대상 블록을 변경한다(단계 640, 650).
상기 단계(620)에서 양호블록이 아닌 것으로 독출된 경우에는 불량 블록인 것으로 판정한다.
또한, 현재 확인 대상 블록이 전체 블록 중 마지막인지 여부를 확인하고(단계 640), 마지막인 경우에는 동작을 종료하며, 그렇지 않은 경우에는 블록 어드레스를 증가시켜(단계 650), 확인 대상 블록을 변경한다.
최종 블록까지 확인이 종료된 경우에는 동작을 종료한다(단계 640).
한편, 실시예에 따라 상기 양호 블록의 판단 후 불량 블록 테이블을 생성하는 방법을 사용할 수 있다.
도 7은 본원 발명의 또다른 실시예에 따른 불휘발성 메모리 장치의 블록 관리 방법을 도시한 순서도이다.
도 6의 방법과 유사하며, 다만 상기 양호 블록 판단 결과에 따른 처리 방법이 상이 하다.
즉, 불량블록 정보 저장소에 저장된 값이 양호 블록에 저장된 값과 다른 경우에는 불량 블록으로 보고 불량 블록 테이블을 생성하여 저장하거나, 이미 생성된 불량 블록 테이블을 갱신한다(단계 730).
상기 불량 블록 테이블은 불휘발성 메모리 장치의 제어부에 포함된 것으로, 전체 블록들 중 불량한 블록들의 정보가 저장되는 곳이다.
따라서, 상기 단계(720)에서 불량 블록인 것으로 확인되면 불량 블록 테이블을 생성하여 저장거나, 이미 생성된 불량 블록 테이블을 갱신하여 저장한다.
상기 단계(720)에서 양호 블록으로 확인된 경우에는 확인 대상 블록을 변경 한다(단계 740, 750).
상기 단계(720)에서 불량 블록이 아닌 것으로 독출된 경우에는 양호 블록인 것으로 판정한다.
또한, 현재 확인 대상 블록이 전체 블록 중 마지막인지 여부를 확인하고(단계 740), 마지막인 경우에는 동작을 종료하며, 그렇지 않은 경우에는 블록 어드레스를 증가시켜(단계 750), 확인 대상 블록을 변경한다.
최종 블록까지 확인이 종료된 경우에는 동작을 종료한다(단계 740).
한편, 본원 발명에 따른 블록 관리 방법을 수행중에 소거 동작, 또는 프로그램 동작을 수행할 때에는 상기 불량 여부 정보 저장소에 저장된 데이터를 별도로 관리하는 동작이 필요하다. 즉, 상기 소거 동작은 블록 전체에 수행되므로, 소거 동작에 의해 불량 여부 정보 저장소에 저장된 데이터가 변경되므로, 이를 다시 재설정하는 동작이 필요하다. 또한, 프로그램 동작에서는 페이지 별로 프로그램 동작이 수행되는바, 이때 검증이 완료되지 않고 페일이 발생하는 경우는 불량 블록으로 처리하는 동작이 필요하다.
도 8은 본원 발명의 일실시예에 따른 불휘발성 메모리 장치의 소거방법을 도시한 순서도이다.
먼저, 전체 블록 중 특정 블록에 대하여 소거 동작을 수행한다(단계 810).
다음으로, 상기 소거 동작이 수행된 블록에 대하여 소거 검증 완료 되었는지 여부를 확인한다(단계 820).
소거 동작에도 불구하고, 문턱전압이 0V보다 큰 셀이 있는 경우에는 소거 검증이 완료되지 않는다. 이러한 경우는 동작 과정 중 불량 블록화 된 것으로 본다.
상기 확인 결과 소거 검증이 완료된 경우에는 양호 블록으로 판단하고, 양호 블록 테이블을 생성하여 저장하거나, 이미 생성된 양호 블록 테이블을 갱신한다(단계 830).
다음으로, 상기 불량 여부 정보 저장소에 양호블록임을 나타내는 정보를 저장한다(단계 840).
앞서 언급한 바와 같이 소거동작에 의하여 불량 여부 정보 저장소에 저장된 정보가 소거되므로, 양호블록임을 나타내는 정보를 프로그램 동작을 통해 저장한다. 이때, 상기 양호블록임을 나타내는 정보는 ‘AAh’,‘ABh', 'ACh', 'ADh', 'AEh’ 등과 같이 1과 0이 섞여있는 데이터가 저장되도록 설정한다.
상기 단계(820)에서 불량 블록으로 확인된 경우에는 확인 대상 블록을 변경한다(단계 840, 850).
상기 단계(820)에서 소거 검증이 완료되지 않는 경우에는 불량 블록인 것으로 판정한다.
또한, 현재 확인 대상 블록이 전체 블록 중 마지막인지 여부를 확인하고(단계 850), 마지막인 경우에는 동작을 종료하며, 그렇지 않은 경우에는 블록 어드레스를 증가시켜(단계 860), 확인 대상 블록을 변경한다.
최종 블록까지 확인이 종료된 경우에는 동작을 종료한다(단계 850).
한편, 실시예에 따라, 양호 블록 테이블이 아닌 불량 블록 테이블 형태로 불량 여부 정보를 저장할 수 있다. 즉, 도 7에서와 같은 알고리즘에 따라 불량 블록 테이블에 불량 여부 정보를 저장하는 것이다.
소거 검증이 완료된 경우는 양호 블록으로 보고 상기 단계(840)만을 수행한다. 그리고, 소거 검증이 완료되지 않은 경우는 불량 블록으로 보고 불량 블록 테이블을 생성하거나 갱신하는 것이다.
도 9는 본원 발명의 일실시예에 따른 불휘발성 메모리 장치의 소거방법을 도시한 순서도이다.
먼저, 특정 블록에 포함된 메모리 셀 들에 대하여 페이지 별로 프로그램 동작을 수행한다(단계 910).
소거동작과는 달리 프로그램 동작은 페이지별로 수행된다.
다음으로, 상기 프로그램 동작이 수행된 페이지에 대하여 프로그램 검증 완료 되었는지 여부를 확인한다(단계 920).
프로그램 동작에도 불구하고, 문턱전압이 기준전압보다 작은 셀이 있는 경우에는 프로그램 검증이 완료되지 않는다. 이러한 경우는 동작 과정 중 불량 블록화 된 것으로 본다.
상기 확인 결과 프로그램 검증이 완료되지 않은 경우에는 불량블록으로 판단하고, 양호 블록 테이블을 갱신한다(단계 930). 즉, 해당 블록이 양호 블록 테이블에서 제외되도록 갱신하는 것이다.
특정 블록에 포함된 하나의 페이지에 불량이 발생된 경우 전체 블록이 불량 블록화 된 것으로 보고 양호 블록 테이블에서 삭제시킨다.
다음으로, 상기 불량 여부 정보 저장소에 불량블록임을 나타내는 정보를 저장한다(단계 940).
이때, 상기 양호블록임을 나타내는 정보는 ‘AAh’,‘ABh', 'ACh', 'ADh', 'AEh’ 등과 같이 1과 0이 섞여있는 데이터가 저장되었는바, 불량블록 정보로서는 ‘0’으로만 구성된 ‘00h', 또는 ’1‘로만 구성된 ’FFh'등을 저장한다.
다음으로, 해당 블록에 대하여 불량 블록 처리를 한다(단계 950).
불량 블록내에서 불량 페이지가 발생하기전까지 프로그램된 데이터를 모두 양호 블록에 저장시킨다. 그리고 프로그램하여야 할 나머지 데이터들도 양호 블록에 프로그램 하도록 한다. 이와 같은 동작은 양호 블록 테이블등을 참조하여 제어부가 수행하게 된다.
상기 검증 결과 프로그램 검증이 완료된 경우에는 확인 대상 페이지를 변경한다(단계 960, 970).
상기 단계(920)에서 프로그램 검증이 완료된 경우에는 양호한 페이지인 것으로 판정한다.
또한, 현재 확인 대상 페이지가 전체 페이지 중 마지막인지 여부를 확인하고(단계 960), 마지막인 경우에는 동작을 종료하며, 그렇지 않은 경우에는 페이지 어드레스를 증가시켜(단계 970), 프로그램 대상 페이지를 변경한다.
최종 페이지까지 확인이 종료된 경우에는 동작을 종료한다(단계 960).
도 1은 통상적으로 사용되는 불휘발성 메모리 장치의 블록 스위치를 도시한 회로도 이다.
도 2는 통상적인 불휘발성 메모리 장치의 블록 관리 방법을 도시한 순서도이다.
도 3은 본원 발명이 적용되는 불휘발성 메모리 장치를 도시한 도면이다.
도 4는 본원 발명이 적용되는 불휘발성 메모리 장치의 블록 스위치를 도시한 회로도이다.
도 5는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 불량 여부 테스트 방법을 도시한 순서도이다.
도 6은 본원 발명의 일실시예에 따른 불휘발성 메모리 장치의 블록 관리 방법을 도시한 순서도이다.
도 7은 본원 발명의 또다른 실시예에 따른 불휘발성 메모리 장치의 블록 관리 방법을 도시한 순서도이다.
도 8은 본원 발명의 일실시예에 따른 불휘발성 메모리 장치의 소거방법을 도시한 순서도이다.
도 9는 본원 발명의 일실시예에 따른 불휘발성 메모리 장치의 소거방법을 도시한 순서도이다.

Claims (14)

  1. 메모리 셀 블록에 대하여 불량 여부 테스트를 수행하는 단계와,
    상기 메모리 셀 블록이 양호 블록인 경우 해당 블록의 불량 여부 정보 저장소에 양호블록 정보를 저장시키는 단계와,
    전체 메모리 셀 블록에 대하여 상기 단계들을 반복적으로 수행하는 단계를 포함하되,
    상기 양호블록 정보는 '0'과 '1'이 섞여있는 n비트 데이터형태를 갖는 것을 특징으로 하는 불휘발성 메모리 장치의 불량 여부 테스트 방법 .
  2. 제1항에 있어서, 상기 양호블록 정보는 'AAh'인 것을 특징으로 하는 불휘발성 메모리 장치의 불량 여부 테스트 방법.
  3. 제1항의 테스트 방법을 수행한 불휘발성 메모리 장치가 제공되는 단계와,
    메모리 셀 블록의 불량 여부 정보 저장소에 저장된 데이터를 판독하는 단계와,
    상기 판독결과 양호블록인 경우에는 양호 블록 테이블에 해당 블록의 어드레스를 저장하는 단계와,
    전체 메모리 셀 블록에 대하여 상기 판독하는 단계와 상기 저장하는 단계들을 반복적으로 수행하는 단계를 포함하는 불휘발성 메모리 장치의 불량 블록 관리 방법.
  4. 제3항에 있어서, 상기 판독결과 양호블록이 아닌 경우에는 잔여 메모리 셀 블록에 대하여 불량 여부 정보 저장소의 데이터를 판독하는 단계를 수행하는 것을 특징으로 하는 불휘발성 메모리 장치의 불량 블록 관리 방법.
  5. 제1항의 테스트 방법을 수행한 불휘발성 메모리 장치가 제공되는 단계와,
    메모리 셀 블록의 불량 여부 정보 저장소에 저장된 데이터를 판독하는 단계와,
    상기 판독결과 양호블록이 아닌 경우에는 불량 블록 테이블에 해당 블록의 어드레스를 저장하는 단계와,
    전체 메모리 셀 블록에 대하여 상기 단계들을 반복적으로 수행하는 단계를 포함하는 불휘발성 메모리 장치의 불량 블록 관리 방법.
  6. 제5항에 있어서, 상기 판독결과 양호블록인 경우에는 잔여 메모리 셀 블록에 대하여 불량 여부 정보 저장소의 데이터를 판독하는 단계를 수행하는 것을 특징으로 하는 불휘발성 메모리 장치의 불량 블록 관리 방법.
  7. 특정 메모리 셀 블록에 대하여 소거 동작을 수행하는 단계와,
    상기 수행한 소거 동작에 대하여 소거 검증을 수행하는 단계와,
    소거 검증이 완료된 경우에는 양호 블록 테이블에 해당 블록의 어드레스를 저장하는 단계와,
    해당 블록의 불량 여부 정보 저장소에 양호 블록 정보를 저장시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 소거 방법.
  8. 제7항에 있어서, 상기 양호 블록 정보는 '0'과 '1'이 섞여있는 n비트 데이터형태를 갖는 것을 특징으로 하는 불휘발성 메모리 장치의 소거 방법.
  9. 제7항에 있어서, 상기 양호 블록 정보는 'AAh'인 것을 특징으로 하는 불휘발성 메모리 장치의 소거 방법.
  10. 특정 블록에 대하여 페이지별로 프로그램 동작을 수행하는 단계와,
    상기 수행한 프로그램 동작에 대하여 프로그램 검증을 수행하는 단계와,
    상기 프로그램 검증이 미완료된 경우에는 양호 블록 테이블에 저장된 해당 블록의 어드레스를 삭제하는 단계와,
    해당 블록의 불량 여부 정보 저장소에 불량블록 정보를 저장시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  11. 제10항에 있어서, 상기 불량 블록 정보는 '0' 또는 '1'로만 구성된 n비트 데이터형태를 갖는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  12. 제10항에 있어서, 상기 프로그램 검증이 완료된 경우에는 해당 블록의 나머지 페이지에 대하여 상기 프로그램 동작을 수행하는 단계와, 상기 프로그램 검증을 수행하는 단계를 반복적으로 수행하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  13. 제10항에 있어서, 상기 프로그램 검증이 미완료된 경우에는 해당 페이지의 프로그램 동작 직전에 프로그램된 데이터를 양호 메모리 셀 블록에 저장시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  14. 제10항에 있어서, 상기 프로그램 검증이 미완료된 경우에는 해당 페이지 및 이후에 프로그램될 데이터를 양호 메모리 셀 블록에 저장시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
KR1020070140146A 2007-12-28 2007-12-28 불휘발성 메모리 장치의 불량 여부 테스트 방법, 블록 관리방법, 소거 방법 및 프로그램 방법 KR100923832B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070140146A KR100923832B1 (ko) 2007-12-28 2007-12-28 불휘발성 메모리 장치의 불량 여부 테스트 방법, 블록 관리방법, 소거 방법 및 프로그램 방법
US12/130,994 US8365026B2 (en) 2007-12-28 2008-05-30 Methods for performing fail test, block management, erasing and programming in a nonvolatile memory device
CN2008101110484A CN101471141B (zh) 2007-12-28 2008-06-10 执行故障测试、块管理、擦除以及编程的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070140146A KR100923832B1 (ko) 2007-12-28 2007-12-28 불휘발성 메모리 장치의 불량 여부 테스트 방법, 블록 관리방법, 소거 방법 및 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20090072138A KR20090072138A (ko) 2009-07-02
KR100923832B1 true KR100923832B1 (ko) 2009-10-27

Family

ID=40800153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070140146A KR100923832B1 (ko) 2007-12-28 2007-12-28 불휘발성 메모리 장치의 불량 여부 테스트 방법, 블록 관리방법, 소거 방법 및 프로그램 방법

Country Status (3)

Country Link
US (1) US8365026B2 (ko)
KR (1) KR100923832B1 (ko)
CN (1) CN101471141B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160038235A (ko) 2014-09-30 2016-04-07 주식회사 네오셈 메모리 소자 테스트 장치 및 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101614950B1 (ko) 2010-04-12 2016-04-25 삼성전자주식회사 저장 장치에 물리적 식별자를 생성하는 방법 및 기계로 읽을 수 있는 저장 매체
CN102610280B (zh) * 2011-01-20 2015-05-27 北京兆易创新科技股份有限公司 修复存储芯片的方法和装置、存储芯片
EP3554088B1 (en) * 2011-10-13 2024-02-07 Samsung Electronics Co., Ltd. Apparatus and method for configuring control message in broadcasting system
US8959416B1 (en) * 2011-12-16 2015-02-17 Western Digital Technologies, Inc. Memory defect management using signature identification
CN104375913A (zh) * 2014-11-14 2015-02-25 浪潮(北京)电子信息产业有限公司 一种测试存储系统容忍坏扇区能力的方法和设备
US9899102B2 (en) 2015-03-31 2018-02-20 SK Hynix Inc. Semiconductor device and operating method thereof
US20170262180A1 (en) * 2016-03-08 2017-09-14 Burlywood, LLC Integrated control of write-once data storage devices
US10707226B1 (en) * 2019-06-26 2020-07-07 Sandisk Technologies Llc Source side program, method, and apparatus for 3D NAND
US11093164B2 (en) * 2019-08-27 2021-08-17 Micron Technology, Inc. Handling bad blocks generated during a block erase operation
US11302409B2 (en) * 2020-04-21 2022-04-12 Sandisk Technologies Llc Programming techniques including an all string verify mode for single-level cells of a memory device
CN113823350B (zh) * 2021-09-23 2024-03-12 山东华芯半导体有限公司 一种固态存储设备坏块表的生成与维护方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05100800A (ja) * 1991-02-05 1993-04-23 Oki Electric Ind Co Ltd 補助記憶装置
KR20010069211A (ko) * 2000-01-06 2001-07-23 아끼구사 나오유끼 불휘발성 반도체 기억 장치
KR20010070347A (ko) * 1999-12-24 2001-07-25 가네꼬 히사시 테스트시 결함 셀들을 대체하기 위한 리던던시 회로를가지는 반도체 기억 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3575811B2 (ja) * 1992-05-07 2004-10-13 株式会社日立製作所 記憶装置
JP3154892B2 (ja) * 1994-05-10 2001-04-09 株式会社東芝 Ｉｃメモリカードおよびそのｉｃメモリカードの検査方法
JPH09146849A (ja) * 1995-11-21 1997-06-06 Nec Corp 情報処理システム及びそのメモリ再構成方法
US5835430A (en) * 1997-07-25 1998-11-10 Rockwell International Corporation Method of providing redundancy in electrically alterable memories
JP3235523B2 (ja) * 1997-08-06 2001-12-04 日本電気株式会社 半導体集積回路
US6671274B1 (en) * 1999-06-30 2003-12-30 Cisco Technology, Inc. Link list operable to increase memory bandwidth in a transmission system
WO2003003033A2 (en) * 2001-06-26 2003-01-09 Morgan And Finnegan, L.L.P., Trustee Semiconductor programming and testing method and apparatus
KR100746289B1 (ko) * 2005-07-11 2007-08-03 삼성전자주식회사 메모리 용량 정보를 갱신하는 비휘발성 메모리 카드 장치및 방법
JP4171749B2 (ja) * 2006-04-17 2008-10-29 Ｔｄｋ株式会社 メモリコントローラおよびフラッシュメモリシステム
KR100744014B1 (ko) * 2006-07-31 2007-07-30 삼성전자주식회사 플래시 메모리 장치 및 그것의 멀티 블록 소거 방법
KR100926475B1 (ko) * 2006-12-11 2009-11-12 삼성전자주식회사 멀티 비트 플래시 메모리 장치 및 그것의 프로그램 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05100800A (ja) * 1991-02-05 1993-04-23 Oki Electric Ind Co Ltd 補助記憶装置
KR20010070347A (ko) * 1999-12-24 2001-07-25 가네꼬 히사시 테스트시 결함 셀들을 대체하기 위한 리던던시 회로를가지는 반도체 기억 장치
KR20010069211A (ko) * 2000-01-06 2001-07-23 아끼구사 나오유끼 불휘발성 반도체 기억 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160038235A (ko) 2014-09-30 2016-04-07 주식회사 네오셈 메모리 소자 테스트 장치 및 방법
US9626264B2 (en) 2014-09-30 2017-04-18 Neosem Inc. Memory device test apparatus and method having multiple memory devices connected to downstream ports of a PCI express switch at the same time

Also Published As

Publication number Publication date
CN101471141B (zh) 2013-11-13
US20090172482A1 (en) 2009-07-02
KR20090072138A (ko) 2009-07-02
CN101471141A (zh) 2009-07-01
US8365026B2 (en) 2013-01-29

Similar Documents

Publication Publication Date Title
KR100923832B1 (ko) 불휘발성 메모리 장치의 불량 여부 테스트 방법, 블록 관리방법, 소거 방법 및 프로그램 방법
US7168013B2 (en) Memory with element redundancy
US5428569A (en) Non-volatile semiconductor memory device
JP4901348B2 (ja) 半導体記憶装置およびその制御方法
JP4686350B2 (ja) 不揮発性半導体記憶装置及びその自己テスト方法
KR101660985B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US7336537B2 (en) Handling defective memory blocks of NAND memory devices
US20010022744A1 (en) Semiconductor memory device having a page latch circuit and a test method thereof
US20160064096A1 (en) Nonvolatile memory system that uses programming time to reduce bit errors
JP3967537B2 (ja) 不揮発性半導体記憶装置
JP4439539B2 (ja) 不揮発性半導体メモリ及びそのテスト方法
US7437625B2 (en) Memory with element redundancy
JP2012048770A (ja) 不揮発性半導体記憶装置、及び、メモリシステム
JP4387547B2 (ja) 不揮発性半導体メモリ
US7640465B2 (en) Memory with element redundancy
US8634261B2 (en) Semiconductor memory device and method of operating the same
JP4251717B2 (ja) 不揮発性半導体記憶装置
JP5538196B2 (ja) 不揮発性半導体記憶装置
JP3703782B2 (ja) 半導体記憶装置
JP4049779B2 (ja) 半導体記憶装置
KR20160116904A (ko) 반도체 메모리 장치 및 그것의 동작 방법
JP3703783B2 (ja) 半導体記憶装置
JP2005243232A (ja) 半導体記憶装置
JP2005196966A (ja) 半導体記憶装置
JP2012128908A (ja) 不揮発性半導体記憶装置及びそのベリファイ方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee