KR100744014B1 - 플래시 메모리 장치 및 그것의 멀티 블록 소거 방법 - Google Patents

플래시 메모리 장치 및 그것의 멀티 블록 소거 방법 Download PDF

Info

Publication number
KR100744014B1
KR100744014B1 KR1020060072205A KR20060072205A KR100744014B1 KR 100744014 B1 KR100744014 B1 KR 100744014B1 KR 1020060072205 A KR1020060072205 A KR 1020060072205A KR 20060072205 A KR20060072205 A KR 20060072205A KR 100744014 B1 KR100744014 B1 KR 100744014B1
Authority
KR
South Korea
Prior art keywords
erase
voltage
blocks
voltages
erase voltage
Prior art date
Application number
KR1020060072205A
Other languages
English (en)
Inventor
이두섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060072205A priority Critical patent/KR100744014B1/ko
Priority to US11/776,620 priority patent/US7532531B2/en
Application granted granted Critical
Publication of KR100744014B1 publication Critical patent/KR100744014B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

복수의 블록을 동시에 소거하는 본 발명의 플래시 메모리 장치의 멀티-블록 소거 방법은, (a) 상기 복수의 블록들로 스텝 소거 전압을 제공하되, 상기 복수의 블록들 각각의 소거 검증 결과에 따라 상기 스텝 소거 전압의 공급을 차단하는 단계; 그리고 (b) 상기 복수의 블록 각각으로 고정 소거 전압을 각각 공급하는 단계를 포함하며, 상기 복수의 블록들 각각에 인가되는 고정 소거 전압은 상기 (a) 단계에서 인가된 최종 스텝의 스텝 소거 전압이다.

Description

플래시 메모리 장치 및 그것의 멀티 블록 소거 방법{FLASH MEMORY DEVICE AND MULTI-BLOCK ERASE METHOD THEREOF}
도 1은 일반적인 멀티-블록 소거시 인가되는 벌크 전압의 파형도;
도 2는 본 발명의 멀티-블록 소거를 수행하는 메모리 장치를 개략적으로 보여주는 블록도;
도 3은 도 2에 도시된 벌크 전압 생성기를 보여주는 블록도;
도 4는 도 2에 도시된 벌크 전압 선택회로를 보여주는 블록도;
도 5a는 본 발명의 제 1 실시예에 따른 벌크 전압 생성기의 출력을 보여주는 파형도;
도 5b는 본 발명의 제 1 실시예에 따른 벌크 전압 선택회로의 동작을 설명하는 타이밍도;
도 6a는 본 발명의 제 2 실시예에 따른 벌크 전압 생성기의 출력을 보여주는 파형도;
도 6b는 본 발명의 제 2 실시예에 따른 벌크 전압 선택회로의 동작을 설명하는 타이밍도;
도 7은 본 발명에 따른 멀티-블록 소거시 인가되는 벌크 전압의 파형도.
*도면의 주요부분에 대한 부호의 설명*
100 : 메모리 셀 어레이 110 : 멀티-블록
120 : 감지 증폭기단 130 : 패스/페일 검출부
140 : 소거 제어부 150 : 벌크 전압 생성기
151 : 발진기 152 : 레벨 제어 회로
153 : 펌프 드라이버 154 : 전압 펌프
155 : 전압 분배회로 156 : 저항 체인
157 : 비교기 158 : 스텝 제어 회로
160 : 뱅크 선택 회로 170 : 벌크 전압 선택 회로
180 : 벌크 전압 제어부 181 : 카운터
182 : 스위치 선택 회로 183 : 고전압 스위치
본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 멀티-블록 소거 동작을 지원하는 플래시 메모리 장치에 관한 것이다.
플래시 메모리 장치는 복수의 메모리 영역들로 구분되며, 프로그램 동작이나 소거 동작은 상술한 메모리 영역 단위로 이루어진다. 소거 동작에 있어서, 플래시 메모리 장치는 블록(Block) 단위로 소거된다. 노어형 플래시 메모리 장치는 블록 단위 영역의 벌크(Bulk)로는 6~10V 정도의 소거 전압이, 워드 라인으로는 소정의 부전압(약 -10V)이 인가됨으로써 소거된다. 메모리 셀의 비트 라인 및 소스 라인은 플로팅 상태로 유지하고 상술한 바이어스 조건이 충족되면 플로팅 게이트에 주입된 전자들이 F-N 터널링에 의해서 제거된다. 그러나 진보된 플래시 메모리 장치에서, 소거 속도의 향상을 위해 일 회의 소거 동작 수행시에 복수의 블록들이 소거되는 멀티-블록 소거 스킴이 제안되어 있다. 일반적으로는 각 뱅크(BANK) 당 하나의 블록이 선택되어 멀티-블록 소거의 단위를 구성한다. 이러한 멀티-블록 소거 동작에 따르면, 테스트 공정에서 소거 속도를 현저히 증가시켜 테스트 시간을 단축할 수 있다.
도 1은 일반적인 노어형 플래시 메모리 장치의 멀티-블록 소거 동작시 각 뱅크별로 인가되는 벌크 전압을 도시한 파형도이다. 도 1을 참조하면, 일반적인 소거 동작은 스텝 펄스가 선택된 각 블록의 벌크 영역으로 인가되는 제 1 소거 구간(ERS_1) 및 일정한 레벨의 전압이 선택된 각 블록의 벌크 영역으로 공급되는 제 2 소거 구간(ERS_2)을 포함한다. 제 1 소거 구간(ERS_1)은 선택된 각 블록의 벌크로 스텝 펄스 전압의 인가와 소거 검증(Erase verify)이 수행되는 루프들이 반복되는 구간이다. 제 2 소거 구간(ERS_2)은 고정 소거 전압을 지속적으로 벌크로 인가하여 각 블록에 포함되는 메모리 셀들의 산포를 균일하게 정렬하기 위한 구간이다. 일반적으로 소거 검증 동작은 각 블록들 중 어느 하나에 대해서만 수행된다. 따라서, 이러한 경우 이미 소거가 완료된 블록의 벌크 영역으로 소거가 진행되는 블록과 동일한 벌크 전압이 제 1 소거 구간(ERS_1) 및 제 2 소거 구간(ERS_2) 동안 인가된다.
다시 도면을 참조하면, 메모리 뱅크(BANK<N-1>)에 포함되는 블록은 3번째 펄 스의 인가에 의해서 소거 완료되었다고 가정하기로 한다. 메모리 뱅크(BANK<0>)에 포함되는 블록은 5번째 펄스의 인가 이후에 소거가 완료된다고 가정하기로 한다. 이때, 만일 소거 검증(Erase verify)이 메모리 뱅크(BANK<0>)에 포함되는 블록에 대해서만 수행된다면, 낮은 레벨의 스텝 펄스에서 소거 완료된 나머지 뱅크의 블록들로도 메모리 뱅크(BANK<0>)의 블록에 인가되는 벌크 전압과 동일하게 인가된다. 메모리 뱅크(BANK<1>)에서 선택된 블록의 벌크로는 소거 완료된 최종 스텝 펄스의 전압 레벨(Vblk_level<1>)이 지속적으로 공급되는 것이 블록들 간의 균일한 산포를 위해서는 바람직할 것이다. 메모리 뱅크(BANK<N-1>)의 선택된 블록으로도 소거 완료된 최종 스텝 펄스의 전압 레벨 (Vblk_level<N-1>)이 인가되는 것이 바람직할 것이다. 그러나 소거 검증(Erase verify)이 메모리 뱅크 (BANK<0>)에 대해서만 이루어지기 때문에 나머지 블록들은 각각 바람직한 벌크 전압보다 높은 전압을 제공받게 될 것이다. 이러한 경우, 플래시 메모리 장치는 멀티-블록 소거를 수행한 이후 뱅크들 간 또는 블록들 간의 소거 산포가 확산되는 문제를 갖는다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 멀티-블록 소거 이후에도 뱅크 간 또는 블록들 간 균일한 산포를 갖는 플래시 메모리 장치를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 복수의 블록을 동시에 소거하는 플래시 메모리 장치의 멀티-블록 소거 방법은, (a) 상기 복수의 블록들로 스텝 소거 전 압을 제공하되, 상기 복수의 블록들 각각의 소거 검증 결과에 따라 상기 스텝 소거 전압의 공급을 차단하는 단계; 그리고 (b) 상기 복수의 블록 각각으로 고정 소거 전압을 각각 공급하는 단계를 포함하며, 상기 복수의 블록들 각각에 인가되는 고정 소거 전압은 상기 (a) 단계에서 인가된 최종 스텝의 스텝 소거 전압인 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 복수의 블록들 각각은 메모리 뱅크를 구성한다.
바람직한 실시예에 있어서, 상기 (a) 단계는 상기 블록들 각각의 소거 검증 결과가 소거 패스로 판별될 때 상기 최종 스텝의 스텝 소거 전압 레벨을 저장하는 단계를 포함한다.
바람직한 실시예에 있어서, 상기 스텝 소거 전압은 동일한 레벨 차이를 갖는 복수의 스텝 전압들을 포함한다.
바람직한 실시예에 있어서, 상기 (a) 단계는 상기 복수의 스텝 전압들 중 최상위 레벨의 스텝 전압을 상기 복수의 블록 각각으로 제공하는 단계를 포함한다.
바람직한 실시예에 있어서, 상기 (a) 단계는 상기 블록들 각각의 소거 검증 결과가 패스인 경우, 상기 최종 스텝의 전압 레벨을 저장하고, 상기 스텝 소거 전압의 공급을 차단하는 단계를 포함한다.
바람직한 실시예에 있어서, 상기 (b) 단계는 상기 저장된 최종 스텝의 전압 레벨에 대응하는 전압이 상기 복수의 블록들 각각으로 제공되도록 상기 복수의 스텝 전압들을 스위칭하는 단계를 포함한다.
바람직한 실시예에 있어서, 상기 (a) 단계는, 동일한 레벨 차이를 갖는 복수의 고정 전압을 스위칭하여 상기 스텝 소거 전압을 출력하는 단계와; 그리고 상기 스텝 소거 전압을 상기 블록들로 각각 공급하는 단계를 포함한다.
상술한 목적을 달성하기 위한 본 발명의 다른 특징에 따르면, 복수의 블록들을 동시에 소거하는 플래시 메모리 장치의 멀티-블록 소거 방법은, a) 상기 복수의 블록들 각각으로 스텝 소거 전압을 인가하여 상기 복수의 블록들을 동시에 소거하는 단계와; b) 상기 복수의 블록들 각각이 소거되었는 지의 여부를 판별하는 단계와; c) 상기 복수의 블록들 각각의 판별 결과에 따라 상기 복수의 블록들 각각으로의 스텝 소거 전압의 인가를 차단하는 단계와; d) 상기 복수의 블록들이 모두 소거될 때까지 상기 (a)-(c) 단계들을 반복하는 단계와; e) 상기 차단된 스텝 소거 전압들의 최종 스텝 전압을 상기 복수의 블록들로 각각 인가하여 상기 복수의 블록들을 동시에 소거하는 단계와; f) 상기 복수의 블록들 각각이 소거되었는 지의 여부를 판별하는 단계와; 그리고 g) 상기 복수의 블록들이 모두 소거될 때까지 상기 (e-f) 단계들을 반복하는 단계를 포함한다.
상기 목적을 달성하기 위한 본 발명의 플래시 메모리 장치는 복수의 블록들을 포함하는 메모리 셀 어레이; 상기 각 블록의 데이터를 감지하는 감지 증폭부와; 상기 감지 증폭부로부터의 데이터에 응답하여 상기 복수의 블록들 각각이 소거되었는 지의 여부를 판별하고, 판별 결과로서 소거 검증 신호로 출력하는 패스/페일 검출기; 그리고 소거 동작시 상기 소거 검증 신호에 응답하여 상기 복수의 블록 각각으로 스텝 소거 전압을 제공하는 소거 전압 공급 회로를 포함하되, 상기 소거 전압 공급 회로는 제 1 소거 구간 동안 상기 복수의 블록들 각각의 소거 검증 결과에 따라 상기 스텝 소거 전압의 공급을 차단하며; 그리고 상기 소거 전압 공급 회로는 제 2 소거 구간 동안 상기 복수의 블록들 각각으로 고정 소거 전압을 각각 공급하되, 상기 고정 소거 전압은 상기 제 1 소거 구간에서 상기 복수의 블록들로 각각 인가된 최종 스텝의 스텝 소거 전압 레벨의 스텝 소거 전압이다.
바람직한 실시예에 있어서, 상기 복수의 블록 각각은 메모리 뱅크를 구성한다.
바람직한 실시예에 있어서, 상기 소거 전압 공급 회로는, 상기 스텝 소거 전압을 생성하는 소거 전압 생성 회로; 및 상기 복수의 스텝 소거 전압을 스위칭하여 상기 복수의 블록들의 벌크 영역으로 제공하는 소거 전압 선택 회로를 포함한다.
바람직한 실시예에 있어서, 상기 소거 전압 생성 회로는 복수의 스텝 소거 전압을 생성한다.
바람직한 실시예에 있어서, 상기 복수의 스텝 소거 전압은 서로 다른 스텝에서도 스위칭을 통해서 동일한 레벨의 전압을 선택할 수 있다.
바람직한 실시예에 있어서, 상기 소거 전압 선택 회로는, 상기 소거 검증 결과에 응답하여 상기 제 1 소 구간에서 상기 복수의 스텝 소거 전압 중 최고 레벨의 스텝 전압을 대응하는 블록으로 공급하고, 상기 소거 검증 결과가 패스인 경우 상기 스텝 전압의 공급을 차단한다.
바람직한 실시예에 있어서, 상기 소거 전압 선택 회로는 상기 제 1 소거 구간에서 상기 소거 검증 결과가 패스된 최종 스텝 전압의 레벨을 제 2 소거 구간 동 안 지속적으로 공급한다.
바람직한 실시예에 있어서, 상기 소거 전압 공급 회로는, 복수의 고정 레벨 전압들을 생성하는 소거 전압 생성 회로; 및 상기 복수의 고정 레벨 전압들을 스위칭하여 상기 복수의 블록들 각각의 벌크 영역에 스텝 소거 전압으로 제공하는 소거 전압 선택 회로를 포함한다.
바람직한 실시예에 있어서, 상기 복수의 고정 레벨 전압들은 동일한 레벨 차이를 갖는다.
바람직한 실시예에 있어서, 상기 소거 전압 선택 회로는 상기 제 1 소거 구간에서 상기 소거 검증 결과가 패스 되기 이전까지는 상기 스텝 소거 전압을 출력하도록 상기 복수의 고정 레벨 전압들을 순차적으로 스위칭한다.
바람직한 실시예에 있어서, 상기 소거 전압 선택 회로는 상기 제 1 소거 구간에서 상기 소거 검증 결과가 패스인 경우, 상기 제 2 소거 구간의 돌입 전까지는 상기 복수의 고정 레벨 전압들을 차단한다.
바람직한 실시예에 있어서, 상기 소거 전압 선택 회로는 상기 제 2 소거 구간에서 상기 제 1 소거 구간 동안 상기 복수의 블록들 각각으로 제공된 최종 레벨의 고정 전압들을 벌크 영역에 공급한다.
바람직한 실시예에 있어서, 상기 소거 전압 선택 회로는 상기 최종 레벨의 고정 전압을 기억하여 제 2 소거 구간 시에 제공하는 수단을 더 포함한다.
상기 목적을 달성하기 위한 본 발명의 플래시 메모리 장치는 복수의 블록들을 포함하는 메모리 셀 어레이; 상기 각 블록의 데이터를 감지하는 감지 증폭부와; 상기 감지 증폭부로부터의 데이터에 응답하여 상기 복수의 블록들 각각이 소거되었는 지의 여부를 판별하고, 판별 결과로서 소거 검증 신호로 출력하는 패스/페일 검출기; 상기 소거 검증 신호에 응답하여 소거 구간을 제어하는 소거 제어부; 상기 소거 제어부의 제어에 응답하여 소거 전압을 생성하는 소거 전압 생성 회로; 상기 소거 검증 신호와 상기 소거 구간에 응답하여 상기 소거 전압을 스위칭하고 상기 복수의 블록들의 벌크 영역으로 제공하는 소거 전압 선택 회로를 포함하되, 상기 소거 전압 선택 회로는 제 1 소거 구간 동안 상기 복수의 블록들 각각의 소거 검증 신호에 따라 상기 스텝 소거 전압의 공급을 차단하며; 그리고 상기 소거 전압 선택 회로는 제 2 소거 구간 동안 상기 복수의 블록들 각각으로 고정 소거 전압을 각각 공급하되, 상기 고정 소거 전압은 상기 제 1 소거 구간에서 상기 복수의 블록들로 각각 인가된 스텝 소거 전압의 최종 스텝 전압이다.
바람직한 실시예에 있어서, 상기 복수의 블록들 각각은 메모리 뱅크를 구성한다.
바람직한 실시예에 있어서, 상기 소거 전압 생성 회로는 복수의 스텝 소거 전압을 생성한다.
바람직한 실시예에 있어서, 상기 소거 전압 선택 회로는 상기 복수의 스텝 소거 전압을 스위칭하여 상기 복수의 블록들의 각 벌크 영역으로 제공한다.
바람직한 실시예에 있어서, 상기 소거 전압 생성 회로는 복수의 고정 레벨 전압들을 생성한다.
바람직한 실시예에 있어서, 상기 소거 전압 선택 회로는 복수의 고정 레벨 전압들을 스위칭하여 상기 복수의 블록들 각각의 벌크 영역에 스텝 소거 전압으로 제공한다.
이상의 본 발명에 따른 멀티-블록 소거 방법 및 멀티-블록 소거 동작을 지원하는 플래시 장치에 따르면, 각 블록별로 서로 다른 스텝 소거 전압 및 고정 소거 전압을 제공할 수 있다. 따라서, 멀티-블록 소거 동작 이후에도 블록 또는 뱅크들 간의 문턱전압 산포를 균일화할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 실시예를 보여주는 블록도이다. 도 2를 참조하면, 본 발명의 플래시 메모리 장치는 멀티-블록 소거 동작시 각각의 블록에 대해서 소거 검증(Erase verify) 동작을 수행한다. 본 발명의 메모리 장치는 소거 검증(Erase verify)의 결과에 따라 각각의 블록으로 서로 다른 레벨의 벌크 전압을 동시에 제공할 수 있다.
메모리 셀 어레이(100)는 복수의 뱅크(BANK<0~7>)를 포함한다. 각 뱅크는 복수의 블록들(Block<0~15>)을 포함하며, 각 블록은 소거 동작의 기본 단위가 된다. 각 블록들은 복수의 메모리 셀들을 포함함은 이 분야에서 통상의 지식을 습득한 자들에게 잘 알려져 있다. 소거 동작시, 각 셀들의 워드 라인으로는 부전압(약 -10V)이, 각 셀들이 공유하는 벌크 영역으로는 벌크 전압(약 6~8V)이 인가됨으로써 메모리 셀 들은 소거된다.
멀티-블록(110)은 동시에 소거 동작이 수행되는 멀티-블록 소거 단위를 간략히 보여주기 위해 예시적으로 도시한 블록들이다. 멀티-블록 소거 동작시에 각 뱅크당 1개의 블록이 선택된다. 동시에 소거되는 멀티-블록이 도시된 바와 같이 동일한 행 어드레스의 블록으로 지정될 수 있으나 본 발명은 이에 국한되지는 않는다. 멀티-블록 소거 동작 스킴에 따라 전체 메모리 셀 어레이(100)를 소거하기 위해서는 멀티-블록(110)의 선택시 행 어드레스를 카운트-업(Count-up) 하여 순차적으로 진행하게 될 것이다.
감지 증폭부(120)는 각각의 뱅크별로 구비되는 감지 증폭기(S/A)들로 이루어진다. 감지 증폭기(S/A)는 뱅크별 데이터의 입출력 단위(일반적으로 복수의 워드 단위)로 블록의 데이터를 감지하며, 감지된 데이터는 입출력 버퍼(I/O Buffer, 미도시됨)로 전달한다. 검증 동작 시 각 감지 증폭기(S/A)에 의해 감지된 데이터는 패스/페일 검출부(130)로 전달된다.
패스/페일 검출부(130)는 감지 증폭부(120)로부터 전달되는 뱅크별 감지 데이터로부터 소거 완료 여부를 검출한다. 검출된 블록의 소거 완료 여부에 따라 패스/페일 검출부(130)는 소거 검증 신호(VFY_PASS)를 생성한다. 패스/페일 검출부(130)는 소거 제어부(140)와 멀티 블록 소거를 위해 각 블록들로 벌크 전압을 제공하는 벌크 전압 선택 회로들(170)로 소거 검증 신호(VFY_PASS)를 제공한다.
소거 제어부(140)는 소거 검증 신호(VFY_PASS)에 응답하여 벌크 전압 생성기(150)와 뱅크 선택 회로(160)를 제어한다. 소거 제어부(140)는 벌크 전압 생성기(150)로 스텝 펄스 전압의 생성을 제어하는 스텝 신호(STEP)를 제공한다. 소거 제어부(140)는 벌크 전압이 인가되는 뱅크의 선택 여부를 지시하는 뱅크 선택신호(BANK_SEL)를 생성하는 뱅크 선택 회로(160)를 제어한다. 특히, 소거 제어부(140)는 벌크 전압 선택부(170)에 포함되는 벌크 전압 선택 회로(171~174) 각각의 동작을 제어하는 소거 제어 신호(ERS_CTRL)를 생성한다. 소거 제어 신호(ERS_CTRL)는 각 블록의 벌크로 서로 다른 레벨의 벌크 전압이 제공되도록 벌크 전압 선택 회로(171~174)를 각각 제어한다.
동작에 있어서, 멀티-블록 소거 동작이 시작되면, 제 1 소거 구간(ERS_1)에서 초기에는 멀티-블록 각각의 벌크로는 동일 레벨의 스텝 펄스가 순차적으로 인가된다. 그러나 소거 검증 동작에 따라 패스(Pass) 된 블록의 벌크로는 소거 제어부(140)의 제어에 따라 스텝 펄스의 공급이 차단된다. 그러나 검증 결과 페일(Fail)인 블록의 벌크로는 증가된 레벨의 스텝 펄스가 공급되고 소거 검증 동작이 수행될 것이다. 모든 블록의 소거 동작이 완료되면 제 1 소거 구간(ERS_1)은 종료되고 제 2 소거 구간(ERS_2)이 뒤따른다. 제 2 소거 구간(ERS_2)은 제 1 소거 구간(ERS_1)에서 패스된 최종 스텝 펄스와 동일한 레벨의 전압이 각 블록의 벌크로 공급되는 구간이다. 따라서, 제 2 소거 구간(ERS_2)에서 제공되는 벌크 전압의 레벨은 블록별로 서로 다를 수 있으며, 이러한 벌크 전압의 인가로 블록간의 산포를 균일하게 설정할 수 있다. 여기서 제 2 소거 구간(ERS_2) 동안 공급되는 벌크 전압의 레벨은 제 1 소거 구간(ERS_1)의 최종 스텝 펄스와 동일하다고 하였으나, 최종 스텝 펄스의 레벨보다 소정의 레벨 이상이 제공되어 소거 효율을 높일 수 있음은 이 분야에서 통상의 지식을 습득한 자들에게는 자명한 사항이다.
그리고, 검증 동작에서 패스/페일 검출부(130)가 각 뱅크에 대하여 각각 구비되는 경우, 모든 블록의 소거 검증 동작은 동시에 일어날 수 있다. 이 경우, 뱅크 선택 회로(160)는 구비되지 않아도 무방하다.
도 3은 본 발명에 따른 벌크 전압 생성기(150)를 보여주는 블록도이다. 도 3을 참조하면, 벌크 전압 생성기(150)는 일반적인 고전압 펌프(154)에 의해서 생성되는 전압을 복수의 레벨로 분배한다. 따라서, 동일한 시점에서 출력되는 전압의 레벨은 N개가 됨을 알 수 있다. 그리고 저항 체인(156)의 스위칭을 통해서 출력되는 벌크 전압의 레벨들은 매 루프마다 증가되는 스텝 전압으로 제공될 수 있다. 또한, 벌크 전압 생성기(150)는 스텝 전압이 아닌 복수(N개)의 고정 전압을 생성할 수 있다.
다시 도 3을 참조하면, 발진기(151)는 전압 펌프(154)를 구동하게 되는 클록 신호(CLK, nCLK)를 발생하기 위한 일정 주파수의 정현파를 생성한다. 레벨 제어 회로(152)는 비교기(157)로부터의 비교 결과에 따라 정현파를 공급 또는 차단한다. 펌프 드라이버(153)는 전압 펌프(154)를 구동하는 클록 신호(CLK, nCLK)를 생성한다. 전압 펌프(154)는 클록 신호(CLK, nCLK)의 주파수에 따라서, 일정 레벨의 고전압(도면의 Vblk_level<0> 또는 Vblk_level<N-1>)을 출력한다. 전압 분배회로(155)는 고전압 펌프(154)의 출력 전압(Vblk_level<0> 또는 Vblk_level<N-1>)을 일련의 직렬 저항들로 분배하고 분배된 전압들(Vblk_level<1~N-1> 또는 Vblk_level<0~N-2>)을 출력한다. 저항 체인(156)은 상술한 복수의 벌크 전압(Vblk_level<0~N-1>) 각각을 스텝 펄스로 제공하기 위한 저항 및 스위치의 결합 회로이다. 저항 체 인(156)의 저항 크기에 따라서, 벌크 전압 생성기(150)의 출력들(Vblk_level<0~N-1>)이 고정 전압 또는 스텝 전압으로 설정된다. 비교기(157)는 기준 전압(Vref)과 접지 저항(Rg)에 형성되는 전압을 비교하여 레벨 제어회로(152)를 제어한다. 스텝 제어 회로(158)는 소거 제어부(140)로부터 제공되는 스텝 신호(STEP)에 응답하여 저항 체인(156)의 전체 저항치를 제어한다. 스텝 신호(STEP)가 활성화되는 경우 스텝 제어 회로(158)는 소정의 클록 신호(미도시됨)에 동기되어 저항 체인(156)을 순차적으로 스위칭한다. 저항 체인(156)의 순차적 스위칭에 의해서 벌크 전압 생성기(150)의 출력은 스텝 전압으로 형성된다. 스텝 신호(STEP)가 비활성화되면, 상술한 저압들은 고정 전압들로 출력될 것이다.
도 4는 본 발명의 뱅크(BANK<0>)의 블록들로 벌크 전압을 전달하는 벌크 전압 선택 회로(171)를 간략히 보여주는 블록도이다. 각각의 뱅크에 대응되는 벌크 전압 선택 회로들(172~174) 각각은 벌크 전압 선택회로(171)와 동일한 구성 및 기능을 구비한다. 도 4를 참조하면, 벌크 전압 선택회로(171)는 소거 제어 신호(ERS_CTRL), 뱅크 선택신호(BANK_SEL), 그리고 소거 검증신호(VFY_PASS)에 응답하여 벌크 전압 생성기(150)로부터 출력되는 복수의 전압들 중 하나를 선택한다. 선택된 전압은 소거를 위해 선택되는 블록의 벌크로 제공된다.
벌크 전압 제어부(180)는 뱅크 선택신호(BANK_SEL)에 의해서 활성화 또는 비활성화된다. 벌크 전압 제어부(180)는 소거 제어부(140)로부터 제공되는 소거 제어 신호(ERS_CTRL: ERS_PERIOD, ERS_LEVEL1, ERS_LEVEL2, ERS_EXEC)와 소거 검증 신호(VFY_PASS)에 응답하여 카운터(181) 및 스위치 선택 회로(182)를 제어한다. 여기 서, 소거 제어부(140)로부터 제공되는 소거 구간(ERS_PERIOD)은 제 1 소거 구간(ERS_1) 및 제 2 소거 구간(ERS_2)이 수행되는 시간 구간을 지정한다. 제 1 소거 신호(ERS_LEVEL1)는 제 1 소거 구간(ERS_1)이 이루어지는 시간을 지정한다. 제 2 소거 신호(ERS_LEVEL2)는 제 2 소거 구간(ERS_2)이 수행되는 시간을 지정한다. 소거 실시 신호(ERS_EXEC)는 상술한 소거 구간(ERS_PERIOD) 동안 벌크 전압 제어부(180)를 구동하기 위한 클록 신호로써 제공되며, 제반 제어 동작들은 소거 실시 신호(ERS_EXEC)에 동기되어 수행된다.
소거 동작시, 벌크 전압 제어부(180)는 소거 제어 신호(ERS_CTRL)의 입력에 따라 제 1 소거 구간(ERS_1) 및 제 2 소거 구간(ERS_2)에 대응하는 동작을 수행하기 위한 제어 신호들(CNT_EN, CLK_EN, CLK, SW_DIS)을 생성한다. 블록 내의 모든 메모리 셀들이 소거 완료된 것으로 소거 검증 신호(VFY_PASS)가 입력되면, 벌크 전압 제어부(180)는 스위치 선택회로(182)로 스위치 디스에이블 신호(SW_DIS)를 출력하여 고전압 스위치(183)의 벌크 전압 공급을 차단한다. 제 2 소거 구간(ERS_2)에서는 제 1 소거 구간(ERS_1) 동작시 소거 완료된 최종 펄스 전압과 동일한 레벨의 전압을 지속적으로 공급하기 위해 고전압 스위치(183)를 제어한다.
카운터(181)는 벌크 전압 제어부(180)로부터 제공되는 카운트 인에이블 신호(CNT_EN), 클록 인에이블 신호(CLK_EN) 및 클록 신호(CLK)에 응답하여 2진 카운트 동작을 수행한다.
스위치 선택회로(182)는 카운터(181)로부터 출력되는 카운터 출력(CNT_OUT)에 따라 고전압 스위치(183)를 제어한다. 스위치 선택회로(182)는 카운터 출 력(CNT_OUT)이 카운트-업(Count-up) 되는 경우에는 고전압 스위치(183)가 스텝 전압들(Vblk_level<0~N-1>)을 순차적으로 선택하도록 스위치 선택신호(SW_SEL)를 출력한다. 스위치 선택 회로(182)는 카운트 출력값(CNT_OUT)이 고정되어 있는 경우에는 고전압 스위치(183)가 현재 선택한 전압을 지속적으로 출력하도록 스위치 선택 신호(SW_SEL)를 제공한다. 그러나 스위치 선택 회로(182)는 스위치 디스에이블 신호(SW_DIS)가 입력되면, 고전압 스위치(183)의 벌크 전압(Vblk)이 0V가 출력되도록 모든 스텝 전압들을 차단한다. 이후에 설명될 본 발명의 제 1 실시예에서, 스위치 선택회로(182)는 제 2 소거 구간(ERS_2) 동작시에는 지속적으로 카운트-업되는 카운터 출력 신호(CNT_OUT)를 제공받게 될 것이다. 이 경우 고전압 스위치(183)가 계단 전압이 아닌 동일 레벨의 펄스를 지속적으로 출력하도록 스텝 전압이 스위칭된다.
도 5a는 본 발명의 제 1 실시예에 따른 벌크 전압 생성기(150)가 출력하는 벌크 전압(Vblk_level<0~N-1>)을 예시적으로 보여주는 파형도이다. 도 5a를 참조하면, 벌크 전압 생성기(150)는 설명의 용이함을 위하여 8가지 종류의 스텝 전압(Vblk_level<0~7>)을 생성하는 것으로 도시하였다. 스텝 신호(STEP)의 활성화시(HIGH) 각 스텝 전압(Vblk_level<0~7>)은 동일한 레벨 간격으로 증가한다. 또한, 스텝 업(Step up) 구간의 제1루프(L1)에서의 스텝 전압 (Vblk_level<0>)의 레벨과 제2루프(L2)의 스텝 전압(Vblk_level<1>)의 레벨은 동일하다. 그리고 제3루프(L3)에서는 스텝 전압(Vblk_level<2>)이 제1루프(L1)에서의 스텝 전압(Vblk_level<0>)과 동일한 레벨이 된다. 따라서, 루프 횟수가 증가하더라도 스텝 전압 들(Vblk_level<0~7>)의 스위칭을 통하여 동일한 벌크 전압(Vblk)을 벌크 영역에 제공할 수 있다. 이러한 기능은 제 1 소거 구간(ERS_1)의 인히빗 구간(Inhibit period)에서 최종 스텝 전압을 기억할 수 있도록 한다. 그리고 검증 패스 되지 않은 블록으로는 지속적으로 스텝 펄스를 공급할 수 있도록 한다. 제 2 소거 구간(ERS_2)에서 벌크 전압 선택회로(171~174)들이 소거 검증이 패스(Verify Pass) 된 최종 루프의 전압 레벨을 고정적으로 공급한다.
도 5b는 본 발명의 제 1 실시예에 따른 도 4의 벌크 전압 선택 회로(171)의 동작을 간략히 보여주는 타이밍도이다. 동작 설명의 편이를 위해 카운터(181)는 3비트 카운터를 채용하였으나, 본 발명은 이에 국한되지 않는다.
소거 구간 신호(ERS_PERIOD)가 활성화되고 제 1 소거 신호(ERS_LEVEL1)가 활성화되면, 소거 실행 신호(ERS_EXEC)의 상승 에지(Rising Edge)에 동기되어 벌크 전압 제어부(180)가 활성화된다. 제 1 소거 신호(ERS_LEVEL1)가 활성화되면 벌크 전압 제어부(180)는 카운트 인에이블 신호(CNT_EN)를 비활성화하며, 따라서 카운터 출력(CNT_OUT)은 [000] 상태를 유지한다. 카운터 출력(CNT_OUT)이 [000] 상태를 유지하는 동안, 스위치 선택 회로(182)는 스텝 전압 (Vblk_level<0>)를 벌크 전압(Vblk)으로 제공하도록 고전압 스위치(183)를 제어한다. 여기서, 벌크 전압 선택 로(171)의 동작에 대해서 설명하였으나 상술한 동작은 멀티-블록 각각에 대응하는 벌크 전압 선택 회로들에서 동일하게 이루어진다.
다시 도면을 참조하면, 소거 검증 신호(VFY_PASS)가 하이 레벨로 천이되면, 스위치 디스에이블 신호(SW_DIS) 및 카운트 인에이블 신호(CNT_EN), 클록 인에이블 신호(CLK_EN)는 각각 하이 레벨로 천이한다. 이때부터 카운터(181)는 클록 인에이블 신호(CLK_EN)가 비활성화되는 시점까지 카운트 업 동작을 수행한다. 그리고, 소거 구간 신호(ERS_PERIOD)가 비활성화되어 소거 동작이 종료되면 비활성화된다. 스위치 디스에이블 신호(SW_DIS)에 응답하여 스위치 선택회로(182)는 벌크 전압 생성기(150)로부터 출력되는 스텝 전압(Vblk_level<0~7>)들을 차단하도록 스위치 선택 신호(SW_SEL)를 고전압 스위치(183)로 출력한다(예를 들면, [00000000]).
모든 멀티-블록들의 스텝 전압에 의한 소거가 완료되면, 제 1 소거 구간(ERS_1)이 종료되고 제 2 소거 구간(ERS_2)이 이어진다. 소거 제어부(140)는 제 2 소거 구간(ERS_2)이 진행되도록 제 2 소거 신호(ERS_LEVEL2)를 하이 레벨로 천이한다. 그러면, 벌크 전압 제어부(180)는 스위치 디스에이블 신호(SW_DIS)를 로우 레벨로 천이한다. 이때, 스위치 선택 회로(182)는 카운터 출력(CNT_OUT)을 디코딩하여 스위치 선택 신호(SW_SEL)로 출력한다. 카운터(181)는 제 1 소거 구간(ERS_1)의 소거 검증의 패스(Erase verify pass) 이후부터 카운트-업 동작을 지속하고 있었기 때문에, 고전압 스위치(183)는 고정 레벨의 벌크 전압(Vblk)을 출력하게 될 것이다. 그러나 제 2 소거 구간(ERS_2)이 시작되면, 클록 인에이블 신호(CLK_EN)가 로우 레벨로 천이하고 카운터(181)의 출력은 [001]로 고정된다. 따라서, 제 1 소거 구간(ERS_1)에서 최종 스텝 전압이 벌크 전압으로 고정된다. 제 2 소거 구간(ERS_2) 동작 중에 소거 검증 신호(VFY_PASS)가 하이 레벨로 천이되면, 대응하는 블록의 제반 소거 동작이 완료된다. 따라서, 고전압 스위치(183)가 비활성화 되도록 스위치 디스에이블 신호(SW_DIS)가 하이 레벨로 천이된다. 스위치 디스에이블 신호(SW_DIS)의 출력에 동기되어 스위치 선택 회로(182)는 고전압 스위치(183)가 벌크 전압(Vblk)의 공급을 차단하도록 스위치 선택신호(SW_SEL)를 [00000000]로 출력한다. 모든 멀티-블록들의 고정 벌크 전압에 의한 제 2 소거 구간(ERS_2)이 종료되면, 소거 제어부(140)는 소거 구간 신호(ERS_PERIOD)를 비활성화하여 제반 소거 동작을 종료한다.
이상의 도 5a 및 도 5b에서 본 발명의 제 1 실시예에 대한 구성 및 동작을 파형도와 타이밍도를 통하여 설명하였다. 본 발명의 제 1 실시예에 따른 벌크 전압 생성기(150)는 제 1 소거 구간(ERS_1) 동안 스텝 업(Step up) 되는 복수의 스텝 전압(Vblk_level<0~N-1>)을 생성한다. 제 1 소거 구간(ERS_1) 동안, 벌크 전압 선택 회로(170)는 복수의 스텝 전압(Vblk_level<0~N-1>)중 하나를 지속적으로 벌크 영역으로 제공한다. 벌크 전압 선택 회로(170)는 소거 검증 신호(VFY_PASS)가 패스(Pass)로 입력되면, 벌크 전압(Vblk)의 공급을 차단한다. 그리고 모든 블록들의 제 1 소거 구간(ERS_1)이 완료되면, 본 발명의 메모리 장치는 제 2 소거 구간(ERS_2)으로 돌입한다. 제 2 소거 구간(ERS_2) 동안 벌크 전압 선택 회로들(171~174) 각각은 스텝 전압(Vblk_level<0~N-1>)을 스위칭하여 고정 레벨의 펄스를 벌크 영역으로 제공할 수 있다. 이러한 기능에 따르면, 본 발명의 메모리 장치는 하나의 벌크 전압 생성기(150)로부터 출력되는 복수의 스텝 전압(Vblk_level<0~N-1>)을 스위칭하여 스텝 펄스 형태의 벌크 전압과 고정 레벨의 펄스 전압을 멀티-블록 각각으로 제공할 수 있다.
도 6a는 본 발명의 제 2 실시예에 따른 벌크 전압 생성기(150)의 동작을 설 명하는 타이밍도이다. 도 6a를 참조하면, 제 2 실시예에 따른 벌크 전압 생성기(150)는 스텝 신호(STEP)가 로우 레벨로 유지됨에 따라, 복수의 출력(Vblk_level<0~N-1>)은 각각 고정된 레벨의 전압으로 생성된다.
도 6b는 본 발명의 제 2 실시예에 따른 벌크 전압 선택 회로(171)의 동작을 간략히 보여주는 타이밍도이다. 동작 설명의 편이를 위해 카운터(181)는 2비트 카운터를 채용하였으나, 본 발명은 이에 국한되지 않는다. 본 발명의 제 2 실시예에 따른 벌크 전압 선택 회로는 복수의 고정 전압을 갖는 벌크 전압 생성기(150)의 출력들(Vblk_level<0~N-1>)을 순차적으로 스위칭하여 제 1 소거 구간(ERS_1)에서 벌크 영역으로 제공한다. 그리고 제 2 소거 구간(ERS_2) 동작 시에는 상술한 제 1 소거 구간(ERS_1) 동작시의 최종 선택 전압의 레벨과 동일한 고정 전압을 벌크 영역으로 제공한다.
제 1 소거 신호(ERS_LEVEL1)가 활성화되면, 벌크 전압 제어부(180)는 카운트 인에이블 신호(CNT_EN)를 하이 레벨로 천이하여 카운터(181)를 활성화한다. 동시에 스위치 선택 회로(182)는 벌크 전압 생성기(150)로부터 출력되는 최소 레벨(Vblk_level<0>)의 전압을 고전압 스위치(183)가 벌크 전압(Vblk)으로 출력하도록 스위치 선택신호(SW_SEL)를 [0001]로 출력한다. 이후에는 점차 높은 전압을 고전압 스위치(183)가 출력하도록 카운터(181)는 카운트-업 동작을 수행한다. 그러나 소거 검증 신호(VFY_PASS)가 소거 완료(Pass) 되었음을 알리는 하이 레벨로 천이되면, 벌크 전압 제어부(180)는 스위치 디스에이블 신호(SW_DIS)를 출력하고, 카운터(181)의 카운트 동작을 중지시킨다. 이후로 카운터(181)는 제반 소거 동작이 종 료될 때까지 카운트 된 값을 계속 유지한다. 스위치 디스에이블 신호(SW_DIS)가 하이 레벨로 출력됨에 따라, 스위치 선택 회로(182)는 고전압 스위치(183)가 전압 공급 동작을 차단하도록 스위치 선택 신호(SW_SEL)를 [0000]으로 출력한다. 결국, 인히빗 구간(Inhibit period) 동안, 벌크 영역으로의 스텝 펄스의 공급은 차단된다.
제 2 소거 신호(ERS_LEVEL2)가 하이 레벨로 천이함에 따라 제 2 소거 구간(ERS_2) 동작이 시작되면, 벌크 전압 제어부(180)는 스위치 디스에이블 신호(SW_DIS)를 로우 레벨로 천이한다. 스위치 선택회로(182)는 제 1 소거 구간(ERS_1) 동작의 인히빗 구간(Inhibit Period) 동안 유지하던 카운트 값 [01]에 응답하여 스위치 선택신호(SW_SEL) [0010]을 출력한다. 이에 따라, 고전압 스위치(183)는 제 1 소거 구간(ERS_1)의 최종 스텝 펄스 전압의 레벨과 동일한 레벨의 전압을 제 2 소거 구간(ERS_2) 동작 동안 지속적으로 선택한다. 소거 검증 신호(VFY_PASS)가 하이로 천이되면 제 2 소거 신호(ERS_LEVEL2)는 로우 레벨로 천이되고 제 2 소거 구간(ERS_2)의 제반 동작은 종료된다.
여기서, 본 발명의 제 1 실시예에 따른 벌크 전압 생성기(150)는 제 2 소거 구간(ERS_2) 동작시 제공되는 최저 레벨과 최고 레벨의 고정 소거 전압에 대응하는 수만큼의 스텝 소거 전압의 생성하게 될 것이다. 반면에 본 발명의 제 2 실시예에 따를 경우, 벌크 전압 생성기(150)는 제 1 소거 구간(ERS_1)과 제 2 소거 구간(ERS_2)에서 공급되는 모든 소거 전압들의 레벨에 대응하는 고정 전압을 지속적으로 생성해야 한다. 따라서, 출력 전압의 레벨 범위가 제 1 실시예에 따른 벌크 전압 생성기(150)에 비하여 커야 하고, 발생해야 하는 고정 전압의 수도 훨씬 많아 야 할 것이다.
도 7은 상술한 실시예들에 따른 본 발명의 멀티-블록에 인가되는 벌크 전압 의 형태를 보여주는 파형도이다. 도 7을 참조하면, 본 발명의 메모리 장치는 제 1 소거 구간(ERS_1)에서 각각 검증 패스(Verify Pass) 되는 루프의 횟수가 뱅크별(또는 블록별)로 상이할 수 있다. 본 발명의 메모리 장치는 소거 검증(Erase Verify) 동작을 각 블록별로 수행하고, 블록별로 서로 다른 횟수의 스텝 전압을 인가할 수 있다. 제 2 소거 구간(ERS_2)에서는 제 1 소거 구간(ERS_1) 동작 시에 패스(Pass)된 최종 루프의 스텝 전압과 동일한 고정 전압을 벌크 영역으로 제공할 수 있다. 이러한 본 발명에 따른 플래시 메모리 장치의 기능은 소거된 셀들의 문턱 전압 산포를 균일하게 정렬할 수 있어 소거 속도 및 신뢰도를 향상시킬 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명의 메모리 장치는 블록별로 소거 검증을 실시하고 블록별로 다른 레벨의 벌크 전압을 인가하여 소거 속도의 향상 및 소거 후 셀들의 산포를 균일하게 정렬하여 신뢰도를 향상할 수 있다.

Claims (30)

  1. 복수의 블록들을 동시에 소거하는 플래시 메모리 장치의 멀티-블록 소거 방법에 있어서:
    (a) 상기 복수의 블록들로 스텝 소거 전압을 제공하되, 상기 복수의 블록들 각각의 소거 검증 결과에 따라 상기 스텝 소거 전압의 공급을 차단하는 단계; 그리고
    (b) 상기 복수의 블록들 각각으로 고정 소거 전압을 각각 공급하는 단계를 포함하며,
    상기 복수의 블록들 각각에 인가되는 고정 소거 전압은 상기 (a) 단계에서 인가된 최종 스텝의 스텝 소거 전압인 것을 특징으로 하는 멀티-블록 소거 방법.
  2. 제 1 항에 있어서,
    상기 복수의 블록들 각각은 메모리 뱅크를 구성하는 것을 특징으로 하는 멀티-블록 소거 방법.
  3. 제 1 항에 있어서,
    상기 (a) 단계는 상기 블록들 각각의 소거 검증 결과가 소거 패스로 판별될 때 상기 최종 스텝의 스텝 소거 전압 레벨을 저장하는 단계를 포함하는 멀티-블록 소거 방법.
  4. 제 1 항에 있어서,
    상기 스텝 소거 전압은 동일한 레벨 차이를 갖는 복수의 스텝 전압들을 포함하는 것을 특징으로 하는 멀티-블록 소거 방법.
  5. 제 4 항에 있어서,
    상기 (a) 단계는 상기 복수의 스텝 전압들 중 최상위 레벨의 스텝 전압을 상기 복수의 블록들 각각으로 제공하는 단계를 포함하는 것을 특징으로 하는 멀티-블록 소거 방법.
  6. 제 5 항에 있어서,
    상기 (a) 단계는 상기 블록들 각각의 소거 검증 결과가 패스인 경우, 상기 최종 스텝의 전압 레벨을 저장하고, 상기 스텝 소거 전압의 공급을 차단하는 단계를 포함하는 것을 특징으로 하는 멀티-블록 소거 방법.
  7. 제 6 항에 있어서,
    상기 (b) 단계는 상기 저장된 최종 스텝의 전압 레벨에 대응하는 전압이 상기 복수의 블록들 각각으로 제공되도록 상기 복수의 스텝 전압들을 스위칭하는 단계를 포함하는 것을 특징으로 하는 멀티-블록 소거 방법.
  8. 제 6 항에 있어서,
    상기 (b) 단계는 상기 저장된 최종 스텝의 전압 레벨보다 높은 고정 전압을 상기 복수의 블록들 각각으로 제공되도록 상기 복수의 스텝 전압들을 스위칭하는 단계를 포함하는 것을 특징으로 하는 멀티-블록 소거 방법.
  9. 제 1 항에 있어서,
    상기 (a) 단계는
    동일한 레벨 차이를 갖는 복수의 고정 전압들을 스위칭하여 상기 스텝 소거 전압을 출력하는 단계와; 그리고
    상기 스텝 소거 전압을 상기 블록들로 각각 공급하는 단계를 포함하는 것을 특징으로 하는 멀티-블록 소거 방법.
  10. 복수의 블록들을 동시에 소거하는 플래시 메모리 장치의 멀티-블록 소거 방법에 있어서:
    a) 상기 복수의 블록들 각각으로 스텝 소거 전압을 인가하여 상기 복수의 블록들을 동시에 소거하는 단계와;
    b) 상기 복수의 블록들 각각이 소거되었는 지의 여부를 판별하는 단계와;
    c) 상기 복수의 블록들 각각의 판별 결과에 따라 상기 복수의 블록들 각각으로의 스텝 소거 전압의 인가를 차단하는 단계와;
    d) 상기 복수의 블록들이 모두 소거될 때까지 상기 (a)-(c) 단계들을 반복하 는 단계와;
    e) 상기 차단된 스텝 소거 전압들의 최종 스텝 전압을 상기 복수의 블록들로 각각 인가하여 상기 복수의 블록들을 동시에 소거하는 단계와;
    f) 상기 복수의 블록들 각각이 소거되었는 지의 여부를 판별하는 단계와; 그리고
    g) 상기 복수의 블록들이 모두 소거될 때까지 상기 (e-f) 단계들을 반복하는 단계를 포함하는 것을 특징으로 하는 멀티-블록 소거 방법.
  11. 복수의 블록들을 포함하는 메모리 셀 어레이;
    상기 각 블록의 데이터를 감지하는 감지 증폭부와;
    상기 감지 증폭부로부터의 데이터에 응답하여 상기 복수의 블록들 각각이 소거되었는 지의 여부를 판별하고, 판별 결과로써 소거 검증 신호로 출력하는 패스/페일 검출기; 그리고
    소거 동작시 상기 소거 검증 신호에 응답하여 상기 복수의 블록들 각각으로 스텝 소거 전압을 제공하는 소거 전압 공급 회로를 포함하되,
    상기 소거 전압 공급 회로는 제 1 소거 구간 동안 상기 복수의 블록들 각각의 소거 검증 결과에 따라 상기 스텝 소거 전압의 공급을 차단하며; 그리고 상기 소거 전압 공급 회로는 제 2 소거 구간 동안 상기 복수의 블록들 각각으로 고정 소거 전압을 각각 공급하되, 상기 고정 소거 전압은 상기 제 1 소거 구간에서 상기 복수의 블록들로 각각 인가된 스텝 소거 전압의 최종 스텝 전압인 것을 특징으로 하는 플래시 메모리 장치.
  12. 제 11 항에 있어서,
    상기 복수의 블록들 각각은 메모리 뱅크를 구성하는 플래시 메모리 장치.
  13. 제 11 항에 있어서,
    상기 소거 전압 공급 회로는,
    상기 스텝 소거 전압을 생성하는 소거 전압 생성 회로; 및
    상기 복수의 스텝 소거 전압을 스위칭하여 상기 복수의 블록들의 벌크 영역으로 제공하는 소거 전압 선택 회로를 포함하는 플래시 메모리 장치.
  14. 제 13 항에 있어서,
    상기 소거 전압 생성 회로는 복수의 스텝 소거 전압들을 생성하는 것을 특징으로 하는 플래시 메모리 장치.
  15. 제 14 항에 있어서,
    상기 소거 전압 선택 회로는 상기 복수의 스텝 소거 전압들로부터 임의 레벨의 상기 고정 소거 전압을 공급하는 플래시 메모리 장치.
  16. 제 15 항에 있어서,
    상기 소거 전압 선택 회로는 상기 소거 검증 결과에 응답하여 상기 제 1 소 구간에서 상기 복수의 스텝 소거 전압 중 최고 레벨의 스텝 전압을 대응하는 블록으로 공급하고, 상기 소거 검증 결과가 패스인 경우 상기 스텝 전압의 공급을 차단하는 것을 특징으로 하는 플래시 메모리 장치.
  17. 제 16 항에 있어서,
    상기 소거 전압 선택 회로는 상기 제 1 소거 구간에서 상기 소거 검증 결과가 패스된 최종 스텝 전압의 레벨을 상기 제 2 소거 구간 동안 지속적으로 공급하는 것을 특징으로 하는 플래시 메모리 장치.
  18. 제 16 항에 있어서,
    상기 소거 전압 선택 회로는 상기 제 1 소거 구간에서 상기 소거 검증 결과가 패스된 최종 스텝 전압의 레벨보다 큰 고정 전압을 상기 제 2 소거 구간 동안 지속적으로 공급하는 것을 특징으로 하는 플래시 메모리 장치.
  19. 제 11 항에 있어서,
    상기 소거 전압 공급 회로는,
    복수의 고정 레벨 전압들을 생성하는 소거 전압 생성 회로; 및
    상기 복수의 고정 레벨 전압들을 스위칭하여 상기 복수의 블록들 각각의 벌크 영역에 스텝 소거 전압으로 제공하는 소거 전압 선택 회로를 포함하는 플래시 메모리 장치.
  20. 제 19 항에 있어서,
    상기 복수의 고정 레벨 전압들은 동일한 레벨 차이를 갖는 것을 특징으로 하는 플래시 메모리 장치.
  21. 제 19 항에 있어서,
    상기 소거 전압 선택 회로는 상기 제 1 소거 구간에서 상기 소거 검증 결과가 패스 되기 이전까지는 상기 스텝 소거 전압을 출력하도록 상기 복수의 고정 레벨 전압들을 순차적으로 스위칭하는 플래시 메모리 장치.
  22. 제 21 항에 있어서,
    상기 소거 전압 선택 회로는 상기 제 1 소거 구간에서 상기 소거 검증 결과가 패스인 경우, 상기 제 2 소거 구간의 돌입 전까지는 상기 복수의 고정 레벨 전압들을 차단하는 플래시 메모리 장치.
  23. 제 21 항에 있어서,
    상기 소거 전압 선택 회로는 상기 제 2 소거 구간에서 상기 제 1 소거 구간 동안 상기 복수의 블록들 각각으로 제공된 최종 레벨의 고정 전압들을 벌크 영역에 공급하는 플래시 메모리 장치.
  24. 제 23 항에 있어서,
    상기 소거 전압 선택 회로는 상기 최종 레벨의 고정 전압을 기억하여 제 2 소거 구간 시에 제공하는 수단을 더 포함하는 것을 특징으로 하는 플래시 메모리 장치.
  25. 복수의 블록들을 포함하는 메모리 셀 어레이;
    상기 각 블록의 데이터를 감지하는 감지 증폭부와;
    상기 감지 증폭부로부터의 데이터에 응답하여 상기 복수의 블록들 각각이 소거되었는 지의 여부를 판별하고, 판별 결과로서 소거 검증 신호로 출력하는 패스/페일 검출기;
    상기 소거 검증 신호에 응답하여 소거 구간을 제어하는 소거 제어부;
    상기 소거 제어부의 제어에 응답하여 소거 전압을 생성하는 소거 전압 생성 회로;
    상기 소거 검증 신호와 상기 소거 구간에 응답하여 상기 소거 전압을 스텝 소거 전압 또는 고정 소거 전압으로 스위칭하여 상기 복수의 블록들로 제공하는 소거 전압 선택 회로를 포함하되,
    상기 소거 전압 선택 회로는 제 1 소거 구간 동안 상기 복수의 블록들 각각의 소거 검증 신호에 따라 상기 스텝 소거 전압의 공급을 차단하며; 그리고 상기 소거 전압 선택 회로는 제 2 소거 구간 동안 상기 복수의 블록들 각각으로 고정 소 거 전압을 각각 공급하되, 상기 고정 소거 전압은 상기 제 1 소거 구간에서 상기 복수의 블록들로 각각 인가된 스텝 소거 전압의 최종 스텝 전압인 것을 특징으로 하는 플래시 메모리 장치.
  26. 제 25 항에 있어서,
    상기 복수의 블록들 각각은 메모리 뱅크를 구성하는 플래시 메모리 장치.
  27. 제 25 항에 있어서,
    상기 소거 전압 생성 회로는 복수의 스텝 소거 전압을 생성하는 플래시 메모리 장치.
  28. 제 27 항에 있어서,
    상기 소거 전압 선택 회로는 상기 복수의 스텝 소거 전압을 스위칭하여 상기 복수의 블록들의 각 벌크 영역으로 제공하는 플래시 메모리 장치.
  29. 제 25 항에 있어서,
    상기 소거 전압 생성 회로는 복수의 고정 레벨 전압들을 생성하는 플래시 메모리 장치.
  30. 제 29 항에 있어서,
    상기 소거 전압 선택 회로는 복수의 고정 레벨 전압들을 스위칭하여 상기 복수의 블록들 각각의 벌크 영역에 스텝 소거 전압으로 제공하는 플래시 메모리 장치.
KR1020060072205A 2006-07-31 2006-07-31 플래시 메모리 장치 및 그것의 멀티 블록 소거 방법 KR100744014B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060072205A KR100744014B1 (ko) 2006-07-31 2006-07-31 플래시 메모리 장치 및 그것의 멀티 블록 소거 방법
US11/776,620 US7532531B2 (en) 2006-07-31 2007-07-12 Flash memory device and multi-block erase method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060072205A KR100744014B1 (ko) 2006-07-31 2006-07-31 플래시 메모리 장치 및 그것의 멀티 블록 소거 방법

Publications (1)

Publication Number Publication Date
KR100744014B1 true KR100744014B1 (ko) 2007-07-30

Family

ID=38499876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060072205A KR100744014B1 (ko) 2006-07-31 2006-07-31 플래시 메모리 장치 및 그것의 멀티 블록 소거 방법

Country Status (2)

Country Link
US (1) US7532531B2 (ko)
KR (1) KR100744014B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843037B1 (ko) 2007-03-27 2008-07-01 주식회사 하이닉스반도체 플래시 메모리 장치 및 이의 소거 방법
CN113448496A (zh) * 2020-03-25 2021-09-28 旺宏电子股份有限公司 多层次三维存储器的擦除方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100830575B1 (ko) * 2006-09-26 2008-05-21 삼성전자주식회사 플래시 메모리 장치 및 그것의 멀티-블록 소거 방법
KR100923832B1 (ko) * 2007-12-28 2009-10-27 주식회사 하이닉스반도체 불휘발성 메모리 장치의 불량 여부 테스트 방법, 블록 관리방법, 소거 방법 및 프로그램 방법
KR20100049809A (ko) * 2008-11-04 2010-05-13 삼성전자주식회사 불휘발성 메모리 장치의 소거 방법
KR20100097964A (ko) * 2009-02-27 2010-09-06 삼성전자주식회사 불휘발성 메모리 장치의 소거 방법 및 그 독출 방법
KR101060899B1 (ko) 2009-12-23 2011-08-30 주식회사 하이닉스반도체 반도체 메모리 장치 및 이의 동작 방법
US8520441B2 (en) * 2010-11-16 2013-08-27 Sandisk Technologies Inc. Word line kicking when sensing non-volatile storage
KR102225989B1 (ko) 2014-03-04 2021-03-10 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
US9257194B1 (en) * 2014-11-24 2016-02-09 Winbond Electronics Corp. Drain regulator for NOR flash memory
KR102349729B1 (ko) 2015-10-23 2022-01-12 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
KR102606497B1 (ko) 2016-06-27 2023-11-29 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 소거 방법
KR20180039351A (ko) * 2016-10-10 2018-04-18 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법
US10877687B2 (en) * 2018-06-29 2020-12-29 Micron Technology, Inc. Erasure of multiple blocks in memory devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10172291A (ja) 1996-12-10 1998-06-26 Nec Corp 不揮発性半導体メモリの消去方法及び消去装置
KR20010061506A (ko) * 1999-12-28 2001-07-07 박종섭 플래쉬 메모리 소자의 소거 방법
JP2005092948A (ja) 2003-09-16 2005-04-07 Renesas Technology Corp 不揮発性半導体記憶装置
US6891752B1 (en) 2002-07-31 2005-05-10 Advanced Micro Devices System and method for erase voltage control during multiple sector erase of a flash memory device
KR20060014342A (ko) * 2004-08-10 2006-02-15 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 소거 방법
KR20060024146A (ko) * 2004-09-13 2006-03-16 삼성전자주식회사 불 휘발성 반도체 메모리 장치 및 그것의 멀티-블록 소거방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608672A (en) * 1995-09-26 1997-03-04 Advanced Micro Devices, Inc. Correction method leading to a uniform threshold voltage distribution for a flash eprom
US5822252A (en) 1996-03-29 1998-10-13 Aplus Integrated Circuits, Inc. Flash memory wordline decoder with overerase repair
US5777924A (en) 1997-06-05 1998-07-07 Aplus Integrated Circuits, Inc. Flash memory array and decoding architecture
US5920506A (en) * 1997-09-26 1999-07-06 Hyundai Electronics America, Inc. Method and apparatus for bulk preprogramming flash memory cells with minimal source and drain currents
US6055184A (en) 1998-09-02 2000-04-25 Texas Instruments Incorporated Semiconductor memory device having programmable parallel erase operation
JP2000149574A (ja) 1998-09-24 2000-05-30 Peter Wung Lee 新しいフラッシュメモリ配列とデ―コ―ディング構造
US7318117B2 (en) * 2004-02-26 2008-01-08 Super Talent Electronics, Inc. Managing flash memory including recycling obsolete sectors
JP2002100192A (ja) 2000-09-22 2002-04-05 Toshiba Corp 不揮発性半導体メモリ
KR100381954B1 (ko) * 2000-10-26 2003-04-26 삼성전자주식회사 메모리 셀의 과소거를 방지할 수 있는 소거 방법 및그것을 이용한 플래시 메모리 장치
JP2003257189A (ja) 2002-03-01 2003-09-12 Toshiba Corp 半導体記憶装置
JP4170682B2 (ja) * 2002-06-18 2008-10-22 株式会社東芝 不揮発性半導体メモリ装置
EP1569242A1 (en) * 2004-02-27 2005-08-31 STMicroelectronics S.r.l. Electrically word-erasable non-volatile memory-device, and biasing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10172291A (ja) 1996-12-10 1998-06-26 Nec Corp 不揮発性半導体メモリの消去方法及び消去装置
KR20010061506A (ko) * 1999-12-28 2001-07-07 박종섭 플래쉬 메모리 소자의 소거 방법
US6891752B1 (en) 2002-07-31 2005-05-10 Advanced Micro Devices System and method for erase voltage control during multiple sector erase of a flash memory device
JP2005092948A (ja) 2003-09-16 2005-04-07 Renesas Technology Corp 不揮発性半導体記憶装置
KR20060014342A (ko) * 2004-08-10 2006-02-15 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 소거 방법
KR20060024146A (ko) * 2004-09-13 2006-03-16 삼성전자주식회사 불 휘발성 반도체 메모리 장치 및 그것의 멀티-블록 소거방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US2002/0036925, US5822252, US6865125, US7046559

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843037B1 (ko) 2007-03-27 2008-07-01 주식회사 하이닉스반도체 플래시 메모리 장치 및 이의 소거 방법
US7808829B2 (en) 2007-03-27 2010-10-05 Hynix Semiconductor Inc. Flash memory device capable of overcoming fast program/slow erase phenomenon and erase method thereof
CN113448496A (zh) * 2020-03-25 2021-09-28 旺宏电子股份有限公司 多层次三维存储器的擦除方法
CN113448496B (zh) * 2020-03-25 2024-05-28 旺宏电子股份有限公司 多层次三维存储器的擦除方法

Also Published As

Publication number Publication date
US7532531B2 (en) 2009-05-12
US20080025100A1 (en) 2008-01-31

Similar Documents

Publication Publication Date Title
KR100744014B1 (ko) 플래시 메모리 장치 및 그것의 멀티 블록 소거 방법
KR100805839B1 (ko) 고전압 발생기를 공유하는 플래시 메모리 장치
US8000149B2 (en) Non-volatile memory device
KR100776852B1 (ko) 불휘발성 메모리 및 그것을 내장한 반도체 집적회로와불휘발성 메모리의 기록방법
CN101031978B (zh) 具有编程时间控制的非易失性存储器系统
US7580322B2 (en) High speed programming for nonvolatile memory
KR100729359B1 (ko) 낸드 플래시 메모리 장치 및 그것의 프로그램 방법
US7920420B2 (en) Multi bit flash memory device and method of programming the same
KR100967007B1 (ko) 불휘발성 메모리 소자의 프로그램 검증 방법
KR100611825B1 (ko) 프로그래밍 방법 및 장치
JP3854025B2 (ja) 不揮発性半導体記憶装置
KR20070000525A (ko) 플래시 메모리 장치의 적응적 프로그램 방법 및 장치
JP2001057091A (ja) ゲート電圧の制御よるマルチレベル不揮発性メモリのプログラミング方法
KR20020031315A (ko) 불휘발성 기억 회로 및 반도체 집적 회로
JP2007512639A (ja) 基準電圧を決定する方法、回路、及びシステム
KR101212739B1 (ko) 비휘발성 메모리장치 및 이의 동작방법
KR100634412B1 (ko) 향상된 프로그램 특성을 갖는 불 휘발성 메모리 장치
US8228734B2 (en) Nonvolatile memory device and method of programming the same
KR100764740B1 (ko) 플래시 메모리 장치 및 그것을 위한 고전압 발생회로
US7382661B1 (en) Semiconductor memory device having improved programming circuit and method of programming same
KR101003878B1 (ko) 불휘발성 메모리 장치의 동작 방법
KR100769255B1 (ko) 플래시 메모리 장치 및 그것을 위한 고전압 발생회로
US8743620B2 (en) Nonvolatile memory device and program verify method thereof
KR20090000407A (ko) 전압 제공 장치 및 이를 구비한 플래시 메모리 소자
JP2002133887A (ja) 不揮発性半導体メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120706

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee