JPH05100800A - 補助記憶装置 - Google Patents
補助記憶装置Info
- Publication number
- JPH05100800A JPH05100800A JP3014233A JP1423391A JPH05100800A JP H05100800 A JPH05100800 A JP H05100800A JP 3014233 A JP3014233 A JP 3014233A JP 1423391 A JP1423391 A JP 1423391A JP H05100800 A JPH05100800 A JP H05100800A
- Authority
- JP
- Japan
- Prior art keywords
- block
- information
- blocks
- defective
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 記憶素子のコスト低減、ひいては補助記憶装
置のコスト低減を図る。 【構成】 ブロック１〜ｎを、通常情報または装置情報
を記憶するデータ部１１と、不良ブロックの状況を記憶
する検査情報部１２とから構成し、いずれかのブロック
に不良が発生した場合、その不良状況を書込んでそれ以
降は他のブロックを使用してその不良を許容する。この
結果、記憶素子の歩留り率の向上及び検査時間の短縮を
図れる。
置のコスト低減を図る。 【構成】 ブロック１〜ｎを、通常情報または装置情報
を記憶するデータ部１１と、不良ブロックの状況を記憶
する検査情報部１２とから構成し、いずれかのブロック
に不良が発生した場合、その不良状況を書込んでそれ以
降は他のブロックを使用してその不良を許容する。この
結果、記憶素子の歩留り率の向上及び検査時間の短縮を
図れる。
Description
【０００１】
【産業上の利用分野】本発明は補助記憶装置に関し、特
に不良の記憶セルがある場合でもそれを許容できる技術
に関するものである。
に不良の記憶セルがある場合でもそれを許容できる技術
に関するものである。
【０００２】
【従来の技術】補助記憶装置は外部記憶装置ともいわ
れ、大容量でランダムアクセスを必要とする場合には、
一般に磁気ディスク装置が使われている。
れ、大容量でランダムアクセスを必要とする場合には、
一般に磁気ディスク装置が使われている。
【０００３】この磁気ディスク装置は、ヘッド番号、シ
リンダ番号、セクタ番号の組合せによりアドレスされる
程度のある一定の大きさ、例えば、２５６バイト単位の
ブロック毎に管理され、アクセスはこのブロック単位で
行われる。
リンダ番号、セクタ番号の組合せによりアドレスされる
程度のある一定の大きさ、例えば、２５６バイト単位の
ブロック毎に管理され、アクセスはこのブロック単位で
行われる。
【０００４】ところで、磁気ディスク装置は機械的要素
を持つため、振動や衝撃等の機械的制約条件、動作可能
な温度及び湿度の範囲、アクセス速度、小型化の点で限
界がある。
を持つため、振動や衝撃等の機械的制約条件、動作可能
な温度及び湿度の範囲、アクセス速度、小型化の点で限
界がある。
【０００５】これを解決する手段の一つが、半導体ディ
スク装置である。この半導体ディスク装置は、半導体メ
モリを記憶素子に使用し、磁気ディスク装置の読み書き
動作を半導体メモリ上で仮想的に実行するものである。
この装置は、磁気ディスク装置を仮想していることによ
り、ユーザーからは磁気ディスク装置に見えるので、ユ
ーザープログラムや記録形式を変更する必要がない。さ
らに、装置の信頼性の向上のために、エラー訂正機能が
設けられ、エラーの検出及び訂正を行う。
スク装置である。この半導体ディスク装置は、半導体メ
モリを記憶素子に使用し、磁気ディスク装置の読み書き
動作を半導体メモリ上で仮想的に実行するものである。
この装置は、磁気ディスク装置を仮想していることによ
り、ユーザーからは磁気ディスク装置に見えるので、ユ
ーザープログラムや記録形式を変更する必要がない。さ
らに、装置の信頼性の向上のために、エラー訂正機能が
設けられ、エラーの検出及び訂正を行う。
【０００６】
【発明が解決しようとする課題】ところで、前記半導体
ディスク装置の記憶素子である半導体メモリは、製造後
に全数を検査し、全ての記憶セルが正しく動作するもの
のみを記憶素子として使用する。また、１つの半導体メ
モリの記憶容量は年々向上しており、それにつれて全く
不良のない（１つの記憶セルにも不良のない）半導体メ
モリを製造するのが困難になってきている。さらに、検
査に要する時間も長くなってきている。
ディスク装置の記憶素子である半導体メモリは、製造後
に全数を検査し、全ての記憶セルが正しく動作するもの
のみを記憶素子として使用する。また、１つの半導体メ
モリの記憶容量は年々向上しており、それにつれて全く
不良のない（１つの記憶セルにも不良のない）半導体メ
モリを製造するのが困難になってきている。さらに、検
査に要する時間も長くなってきている。
【０００７】このように従来方式では、記憶セルの初期
不良を全く許容しないため、初期不良のない半導体メモ
リを使用しなければならず、このため半導体メモリの製
造コストが嵩み、この素子により構成された補助記憶装
置が高価なものになってしまうという問題点がある。
不良を全く許容しないため、初期不良のない半導体メモ
リを使用しなければならず、このため半導体メモリの製
造コストが嵩み、この素子により構成された補助記憶装
置が高価なものになってしまうという問題点がある。
【０００８】本発明は、以上の問題点を考慮してなされ
たものであり、記憶セルに初期不良を有する場合でもそ
れを許容できる補助記憶装置を提供することを目的とす
る。
たものであり、記憶セルに初期不良を有する場合でもそ
れを許容できる補助記憶装置を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】かかる課題を解決するた
め、本発明は、記憶データのアクセス単位である複数の
ブロックを有して構成された補助記憶装置において、こ
のブロックが、通常情報または装置情報を記憶するデー
タ部と、不良ブロックの状況を記憶する検査情報部とか
ら構成されたことを特徴とする。
め、本発明は、記憶データのアクセス単位である複数の
ブロックを有して構成された補助記憶装置において、こ
のブロックが、通常情報または装置情報を記憶するデー
タ部と、不良ブロックの状況を記憶する検査情報部とか
ら構成されたことを特徴とする。
【００１０】
【作用】本発明においては、検査情報部に記憶した不良
ブロックの状況及び装置情報により、アクセスできるブ
ロックを判断し、不良ブロックがあっても正常に使用す
ることができる。
ブロックの状況及び装置情報により、アクセスできるブ
ロックを判断し、不良ブロックがあっても正常に使用す
ることができる。
【００１１】
【実施例】以下、本発明の一実施例を図面を参照しなが
ら詳述する。図１は本実施例の補助記憶装置に用いられ
る半導体メモリを示す構成図である。
ら詳述する。図１は本実施例の補助記憶装置に用いられ
る半導体メモリを示す構成図である。
【００１２】この半導体メモリは、ｎ個のブロック１〜
ｎから構成され、各ブロック１〜ｎは、データを記憶す
るデータ領域１１と、その記憶されたデータが正しいか
否か検査した結果を記憶する検査情報領域１２とからな
る。データ領域１１には、通常のデータと装置情報が記
憶される。ここで、装置情報とは、ルートディレクトリ
の位置やブロックの良否のマップの位置等の情報で、さ
らに１つの装置情報が不良となったときのためにバック
アップ用として格納されている他の装置情報のブロック
位置情報も含まれる。この装置情報は、各ブロック１〜
ｎのいずれかに１または複数格納される。装置情報が複
数のブロックに格納されているときは、互いに相手の情
報を記憶している。なお、本実施例では、ブロック２と
ブロック４に格納されている。
ｎから構成され、各ブロック１〜ｎは、データを記憶す
るデータ領域１１と、その記憶されたデータが正しいか
否か検査した結果を記憶する検査情報領域１２とからな
る。データ領域１１には、通常のデータと装置情報が記
憶される。ここで、装置情報とは、ルートディレクトリ
の位置やブロックの良否のマップの位置等の情報で、さ
らに１つの装置情報が不良となったときのためにバック
アップ用として格納されている他の装置情報のブロック
位置情報も含まれる。この装置情報は、各ブロック１〜
ｎのいずれかに１または複数格納される。装置情報が複
数のブロックに格納されているときは、互いに相手の情
報を記憶している。なお、本実施例では、ブロック２と
ブロック４に格納されている。
【００１３】検査情報領域１２には、検査結果が記憶さ
れると共に、同一ブロック内のデータ領域１１内の記憶
セルに異常がある場合に、そのブロックが不良である旨
の情報も書込まれる。
れると共に、同一ブロック内のデータ領域１１内の記憶
セルに異常がある場合に、そのブロックが不良である旨
の情報も書込まれる。
【００１４】図１においては、ブロック１とブロック３
が不良ブロックで、他のブロックは正常ブロックとす
る。このため、アクセスを１〜ｎの順番で行うと、正常
ブロックの１番目はブロック２で、２番目はブロック４
となる。
が不良ブロックで、他のブロックは正常ブロックとす
る。このため、アクセスを１〜ｎの順番で行うと、正常
ブロックの１番目はブロック２で、２番目はブロック４
となる。
【００１５】本実施例の補助記憶装置の半導体メモリは
以上のように構成されるが、次にアクセス動作の一例を
説明する。なお、各ブロック１〜ｎには、ヘッド番号、
シリンダ番号、セクタ番号の組合せにより、または１〜
ｎの順番によりアクセスされるが、ここでは１〜ｎの順
番によりアクセスされる場合を例に説明する。
以上のように構成されるが、次にアクセス動作の一例を
説明する。なお、各ブロック１〜ｎには、ヘッド番号、
シリンダ番号、セクタ番号の組合せにより、または１〜
ｎの順番によりアクセスされるが、ここでは１〜ｎの順
番によりアクセスされる場合を例に説明する。
【００１６】まず、ブロック１〜ブロックｎまでを順番
に読み込み、そのブロックが不良か否かを調べる。そし
て、読み込んだブロックが不良である場合には、次の読
み込みのときにそのブロックが不良であることを判断で
きる情報を検査情報領域１２に書込む。
に読み込み、そのブロックが不良か否かを調べる。そし
て、読み込んだブロックが不良である場合には、次の読
み込みのときにそのブロックが不良であることを判断で
きる情報を検査情報領域１２に書込む。
【００１７】具体的には、ブロック１をアクセスして内
部情報を読み込むと、そのデータと検査情報からブロッ
ク１は不良であることが分かる。次にブロック２にアク
セスして内部情報を読み込むと、そのデータと情報から
このブロック２が正常であることが分かり、さらに、１
番目の正常なブロックであることが分かる。このため、
この１番目のブロック２には装置情報が格納されたブロ
ックであることが分かり、この装置情報を得て、もう１
つの装置情報を格納しているブロック番号及び他のブロ
ックに格納しているファイルのアクセス情報が分かる。
さらに、もう１つの装置情報を格納しているブロック番
号より、そのブロックが正常にアクセスできることを確
認することができる。
部情報を読み込むと、そのデータと検査情報からブロッ
ク１は不良であることが分かる。次にブロック２にアク
セスして内部情報を読み込むと、そのデータと情報から
このブロック２が正常であることが分かり、さらに、１
番目の正常なブロックであることが分かる。このため、
この１番目のブロック２には装置情報が格納されたブロ
ックであることが分かり、この装置情報を得て、もう１
つの装置情報を格納しているブロック番号及び他のブロ
ックに格納しているファイルのアクセス情報が分かる。
さらに、もう１つの装置情報を格納しているブロック番
号より、そのブロックが正常にアクセスできることを確
認することができる。
【００１８】また、初期化後（装置情報の入力後）にブ
ロック２が何等かの原因で正常にアクセスできなくなっ
た場合、即ちブロック２をアクセスしたときに、そのデ
ータと検査情報からブロック２が不良ブロックであると
判明したときは、次のブロック３にアクセスする。読み
込んだブロック３のデータ及び検査情報からこのブロッ
ク３も不良ブロックであることが判明し、さらに、次の
ブロック４にアクセスする。そして、読み込んだブロッ
ク４のデータ及び検査情報からこのブロック４が正常ブ
ロックであることが判明し、次の処理を行う。
ロック２が何等かの原因で正常にアクセスできなくなっ
た場合、即ちブロック２をアクセスしたときに、そのデ
ータと検査情報からブロック２が不良ブロックであると
判明したときは、次のブロック３にアクセスする。読み
込んだブロック３のデータ及び検査情報からこのブロッ
ク３も不良ブロックであることが判明し、さらに、次の
ブロック４にアクセスする。そして、読み込んだブロッ
ク４のデータ及び検査情報からこのブロック４が正常ブ
ロックであることが判明し、次の処理を行う。
【００１９】また、このブロック４は正常なブロックの
１番目なので情報装置の格納されているブロックと判明
するが、この装置情報とアクセス履歴から、もう１つの
装置情報が格納されているブロックが不良ブロックにな
ったことが判明する。
１番目なので情報装置の格納されているブロックと判明
するが、この装置情報とアクセス履歴から、もう１つの
装置情報が格納されているブロックが不良ブロックにな
ったことが判明する。
【００２０】このように、ブロック２の装置情報が不良
の場合でも、他のブロック４により正しい装置情報が得
られるので、補助記憶装置のファイルのアクセスには支
障がない。そして、このブロック４が不良ブロックにな
る前に、補助記憶装置に格納した内容を別の補助記憶装
置に複写するか、次の正常なブロックに装置情報を格納
するように、この補助記憶装置を再構築する。
の場合でも、他のブロック４により正しい装置情報が得
られるので、補助記憶装置のファイルのアクセスには支
障がない。そして、このブロック４が不良ブロックにな
る前に、補助記憶装置に格納した内容を別の補助記憶装
置に複写するか、次の正常なブロックに装置情報を格納
するように、この補助記憶装置を再構築する。
【００２１】以上のように、各ブロック１〜ｎのいずれ
かに不良が発生した場合には、そのブロックが不良であ
る旨の情報を書込んでその不良を許容し、それ以降は他
のブロックを使用するようにしたので、不良ブロックを
有する半導体メモリを使用することができ、半導体メモ
リの歩留り率の向上及び検査時間の短縮を図れる。この
結果、半導体メモリの大幅なコスト低減、ひいては補助
記憶装置のコストの大幅な低減を図ることができる。
かに不良が発生した場合には、そのブロックが不良であ
る旨の情報を書込んでその不良を許容し、それ以降は他
のブロックを使用するようにしたので、不良ブロックを
有する半導体メモリを使用することができ、半導体メモ
リの歩留り率の向上及び検査時間の短縮を図れる。この
結果、半導体メモリの大幅なコスト低減、ひいては補助
記憶装置のコストの大幅な低減を図ることができる。
【００２２】なお、装置情報を格納するブロックとして
は２つに限らず、余裕があれば３つ以上設けてもよい。
これにより、装置情報の再構築の必要がなくなる。
は２つに限らず、余裕があれば３つ以上設けてもよい。
これにより、装置情報の再構築の必要がなくなる。
【００２３】また、前記実施例では装置情報をブロック
２、４に書込んだ場合を例に説明したが、他のブロック
に書込んだ場合でも、前記同様の作用、効果を奏するこ
とができる。
２、４に書込んだ場合を例に説明したが、他のブロック
に書込んだ場合でも、前記同様の作用、効果を奏するこ
とができる。
【００２４】
【発明の効果】以上のように、本発明によれば、ブロッ
クを、通常情報及び装置情報を記憶するデータ部と、不
良ブロックの状況を記憶する検査情報部とから構成し、
各ブロックのいずれかに不良が発生した場合には、その
ブロックが不良である旨の情報を書込んでそれ以降は他
のブロックを使用するようにしたので、いくつかの記憶
セルに不良がある場合でもその不良を許容し、半導体メ
モリの歩留り率の向上及び検査時間の短縮を図れる。こ
の結果、半導体メモリの大幅なコスト低減、ひいては補
助記憶装置のコストの大幅な低減を図ることができる。
クを、通常情報及び装置情報を記憶するデータ部と、不
良ブロックの状況を記憶する検査情報部とから構成し、
各ブロックのいずれかに不良が発生した場合には、その
ブロックが不良である旨の情報を書込んでそれ以降は他
のブロックを使用するようにしたので、いくつかの記憶
セルに不良がある場合でもその不良を許容し、半導体メ
モリの歩留り率の向上及び検査時間の短縮を図れる。こ
の結果、半導体メモリの大幅なコスト低減、ひいては補
助記憶装置のコストの大幅な低減を図ることができる。
【図１】本実施例の補助記憶装置の半導体メモリを示す
ブロック図である。
ブロック図である。
１〜ｎ ブロック １１ データ領域 １２ 検査情報領域
Claims (1)
- 【請求項１】 記憶データのアクセス単位である複数の
ブロックを有して構成された補助記憶装置において、 このブロックが、通常情報及び装置情報を記憶するデー
タ部と、 不良ブロックの状況を記憶する検査情報部とから構成さ
れたことを特徴とする補助記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3014233A JPH05100800A (ja) | 1991-02-05 | 1991-02-05 | 補助記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3014233A JPH05100800A (ja) | 1991-02-05 | 1991-02-05 | 補助記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05100800A true JPH05100800A (ja) | 1993-04-23 |
Family
ID=11855359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3014233A Pending JPH05100800A (ja) | 1991-02-05 | 1991-02-05 | 補助記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05100800A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100923832B1 (ko) * | 2007-12-28 | 2009-10-27 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 불량 여부 테스트 방법, 블록 관리방법, 소거 방법 및 프로그램 방법 |
-
1991
- 1991-02-05 JP JP3014233A patent/JPH05100800A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100923832B1 (ko) * | 2007-12-28 | 2009-10-27 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 불량 여부 테스트 방법, 블록 관리방법, 소거 방법 및 프로그램 방법 |
| US8365026B2 (en) | 2007-12-28 | 2013-01-29 | Hynix Semiconductor Inc. | Methods for performing fail test, block management, erasing and programming in a nonvolatile memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4431977B2 (ja) | メモリモジュールの自己テストおよび修復するためのシステムおよび方法 | |
| US10108509B2 (en) | Dynamic enabling of redundant memory cells during operating life | |
| US7861138B2 (en) | Error correction in memory devices | |
| US8015438B2 (en) | Memory circuit | |
| KR101374455B1 (ko) | 메모리 에러와 리던던시 | |
| US7149948B2 (en) | Manufacturing test for a fault tolerant magnetoresistive solid-state storage device | |
| US5745673A (en) | Memory architecture for solid state discs | |
| US6236602B1 (en) | Dynamic configuration of storage arrays | |
| US6469945B2 (en) | Dynamically configurated storage array with improved data access | |
| US11656935B2 (en) | Semiconductor memory devices and memory systems | |
| CN108511029B (zh) | 一种fpga中双端口sram阵列的内建自测和修复系统及其方法 | |
| US10770164B1 (en) | Soft post package repair function validation | |
| US20020010891A1 (en) | Redundant memory access system | |
| US20030145250A1 (en) | Dynamic built-in self-skip method used for shared memory fault recovery | |
| JP3970336B2 (ja) | メモリセルを有する装置およびメモリセルの機能検査のための方法 | |
| US11449397B2 (en) | Cache array macro micro-masking | |
| US20060026454A1 (en) | Cache memory, processor, and production methods for cache memory and processor | |
| JPH05100800A (ja) | 補助記憶装置 | |
| US6279129B1 (en) | Configuration of memory cells and method of checking the operation of memory cells | |
| JP2572681B2 (ja) | メモリ装置およびその製造方法 | |
| JPS6117479Y2 (ja) | ||
| CN117851142A (zh) | 存储器内建自测试方法、控制器芯片和电路 | |
| CN114138191A (zh) | 一种存储池数据校验方法、系统、设备以及介质 | |
| JPH04111032A (ja) | 多重化記憶装置 | |
| CN115437569A (zh) | 一种地址自动调节的数据存储方法 |