CN105023608A - 闪速存储器及坏区块的管理方法 - Google Patents
闪速存储器及坏区块的管理方法 Download PDFInfo
- Publication number
- CN105023608A CN105023608A CN201410178125.3A CN201410178125A CN105023608A CN 105023608 A CN105023608 A CN 105023608A CN 201410178125 A CN201410178125 A CN 201410178125A CN 105023608 A CN105023608 A CN 105023608A
- Authority
- CN
- China
- Prior art keywords
- page
- bad block
- bad
- block
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开了一种闪速存储器以及坏区块的管理方法。本发明的闪速存储器包括:存储器阵列110,包含多个区块;管理存储器154,存储对存储器阵列110进行编程及擦除时的状态;第一判定部件,基于状态而判定在存储器阵列内是否存在坏区块;第二判定部件,在判定为存在坏区块时,判定坏区块内的一部分是否为坏页;及查找表152,在判定为坏区块内的一部分为坏页时,存储用以转换坏区块与坏区块内的页面的地址转换信息。
Description
技术领域
本发明涉及一种与非(Not AND,NAND)型闪速存储器(flash memory),特别涉及一种坏区块(bad block)的管理方法。
背景技术
在闪速存储器的制造阶段产生的缺陷元件通过利用冗余方案(scheme)替换为冗余区域的存储器元件而得以挽救。另一方面,即便为在出货阶段判定为正常的存储器元件,有时也会因反复编程或擦除而变为不良元件。即,产生如下存储器元件:即便施加固定次数的编程脉冲,也无法使该存储器元件的阈值(threshold value)收敛在所期望的分布范围内,此外即便施加固定次数的擦除脉冲,也无法使该存储器元件的阈值收敛在所期望的分布范围内。在闪速存储器中采用如下的所谓的坏区块管理,即,将包含此种不良存储器元件的区块认定为坏区块,以区块单元将坏区块替换为其他正常的区块(专利文献1)。
[先前技术文献]
[专利文献]
[专利文献1]日本专利特开2013-145545号公报
图1中表示现有的坏区块管理的操作流程。当在闪速存储器中进行页面编程时,对选择页面的字线施加编程脉冲,其次为了判定存储器单元(memorycell)的阈值而进行验证,如果编程不充分,则施加较先前仅高ΔVpgm的编程脉冲。此外,在进行选择区块的擦除时,对阱或基板施加擦除脉冲,其次进行验证,如果擦除不充分,则施加较先前仅高ΔVers的擦除脉冲(S10)。此种编程作为增量步进脉冲编程(Incremental Step Pulse Program,ISPP)方式而为人所知,擦除作为增量步进脉冲擦除(Incremental Step Pulse Erase,ISPE)方式而为人所知。
在闪速存储器中,已进行编程或擦除时的状态(status)保持在管理存储器中(S12)。在状态中,例如存储有通过施加规定次数的编程脉冲而判断出选择页面的验证为不合格、或通过施加规定次数的擦除脉冲而判断出选择区块的验证为不合格、或验证的最终结果为不合格等。
存储在管理存储器中的状态用于判定有无坏区块(S14)。有无坏区块的判定例如通过外部控制器对闪速存储器发送命令而执行,或通过搭载在闪速存储器自身的程序而执行。如果判定为存在坏区块,则坏区块管理部以在坏区块的存取变为在正常的备用区块的存取的方式进行地址转换(S16)。
图2(A)~图2(B)是说明现有的坏区块管理的详情的图。闪速存储器包括:坏区块管理部10,进行坏区块的管理;查找表(look-up table)20,存储有用以将坏区块的地址转换为正常的备用区块的地址的地址转换信息;字线选择电路30,基于行地址信息进行区块的选择及页面的选择;及存储器阵列(memory array)40,包含多个区块。存储器阵列40的M1是用于供用户(user)使用而分配的存储器区域,SB是用以替换坏区块而准备的备用区域。
坏区块管理部10根据来自外部的命令或自身搭载的程序,而判定如图1的步骤(step)S14中所说明的坏区块的有无。例如,如图2(B)所示,进行区块5的页面Pi的编程(写入),但最终验证为不合格。该页面Pi的编程不良的状态存储在未图示的管理存储器中。
如果坏区块管理部10参照管理存储器,判定区块5因包含不良页面Pi而为坏区块,则将区块5分配于备用区域SB内的空白状态的区块、例如区块1004。此时,坏区块管理部10将地址转换信息写入至查找表20,该地址转换信息用以将向坏区块5的存取的地址转换为向备用区块1004的存取的地址。图3是表示查找表的一例的图。在查找表中,建立关联地存储有坏区块5的地址与替换该坏区块5的地址的备用区块1004的地址。通常,自外部控制器对闪速存储器提供逻辑地址,因此在查找表中存储有坏区块5及备用区块1004的逻辑地址。
于读出、编程(写入)或擦除时,字线选择电路30参照查找表而判定所输入的行地址与坏区块的地址是否一致,在一致的情况下,将所输入的行地址转换为备用区块的地址,并将其转换为物理地址,输出用以选择区块1004的区块选择信号BSEL。进而,只要进行读出或编程(写入)操作,则选择所选择的区块1004内的页面。
然而,在现有的坏区块的管理方法中存在如下问题。如图2(B)所示,如果因页面Pi的不良(例如在编程操作的验证中为不合格)而判定区块5为坏区块,并将向区块5的存取转换为向区块1004的存取,则无法利用已写入至区块5的页面P0~页面Pi-1、页面Pi+1~页面Pn的数据。如果要利用该数据,则必须执行与坏区块管理方法不同的档案(file)管理系统(system),而将区块5的页面P0~页面Pi-1、页面Pi+1~页面Pn复制(copy)至区块1004,从而必须进行复杂的处理。
发明内容
本发明的目的在于提供一种解决现有的坏区块管理方法的问题的闪速存储器、坏区块的管理方法及管理程序。
本发明的与非型闪速存储器的坏区块管理方法包括如下步骤:判定在存储器阵列内是否存在坏区块;在判定为存在坏区块时,判定在坏区块内的一部分是否存在坏页;及在判定为在坏区块内的一部分存在坏页时,设定用以转换坏区块与坏区块内的页面的地址转换信息。
优选为,所述设定的步骤是设定用以将包含坏页的第一页面转换为备用区块内的对应的页面的地址转换信息,且以不包含坏页的第二页面在坏区块存取的方式设定地址转换信息。优选为,所述设定的步骤是以坏页为分界而将坏区块分割为两个页面组,且设定用以将包含坏页的页面组转换为备用区块的对应的页面的地址转换信息。优选为,所述设定的步骤是将地址转换信息存储在可重写的非易失性存储部中。优选为,坏区块管理方法还包含将坏区块与备用区块整合为一个区块的步骤。优选为,所述整合的步骤响应于进行坏区块的擦除而执行。优选为,所述整合的步骤通过执行命令而执行。
本发明的坏区块管理程序是与非型闪速存储器所执行的程序,包括如下步骤:判定在存储器阵列内是否存在坏区块;在判定为存在坏区块时,判定在坏区块内的一部分是否存在坏页;及在判定为在坏区块内的一部分存在坏页时,设定用以转换坏区块与坏区块内的页面的地址转换信息。
本发明的与非型闪速存储器包括:存储器阵列,包含多个区块;存储部件,存储对所述存储器阵列进行编程及擦除时的状态;第一判定部件,基于所述状态而判定在存储器阵列内是否存在坏区块;第二判定部件,在判定为存在坏区块时,基于所述状态而判定在坏区块内的一部分是否存在坏页;及设定部件,在判定为在坏区块内的一部分存在坏页时,设定用以转换坏区块与坏区块内的页面的地址转换信息。
优选为,闪速存储器还包括:输入部件,输入地址信息;第三判定部件,判定来自所述输入部件的地址信息与坏区块是否一致;及转换部件,在判定为与坏区块一致时,按照所述地址转换信息而转换所述地址信息。优选为,闪速存储器还包括判定来自所述输入部件的地址信息是否与坏页相符的第四判定部件,在判定为与坏页一致时,所述转换部件按照所述地址转换信息而转换所述地址信息。优选为,所述转换部件在通过第四判定部件判定为地址信息与坏页不相符时,所述转换部件不按照所述地址转换信息对所述地址信息进行地址转换。
[发明的效果]
根据本发明,在判定为坏区块内的一部分为坏页的情况下,设定用以转换坏区块内的页面的地址转换信息,因此可继续利用坏区块内的不为坏页的页面的数据。
附图说明
图1是表示现有的闪速存储器的坏区块管理的操作流程的图。
图2(A)~图2(B)是说明现有的坏区块管理的图。
图3是表示用于现有的坏区块管理的查找表的一例的图。
图4是表示本发明的实施例的闪速存储器的一构成例的方块图。
图5是表示本发明的实施例的存储器单元阵列的与非串(string)的构成的电路图。
图6是表示于本实施例的闪速存储器的编程时对各部分施加的电压的一例的图。
图7是说明本实施例的闪速存储器的坏区块管理中的查找表(look-uptable,LUT)的建立操作的流程图(flow chart)。
图8(A)~图8(B)是表示本实施例的查找表的一例的图。
图9是说明本实施例的闪速存储器的操作的流程图。
图10是说明本实施例的碎片整理(defragmentation)的操作的流程图。
图11(A)~图11(B)是说明本实施例的碎片整理及查找表的更新的示例的图。
其中,附图标记说明如下:
10:坏区块管理部
20、152:查找表
30:字线选择电路
40:存储器阵列
100:闪速存储器
110:存储器阵列
120:输入输出缓冲器
130:地址寄存器
140:数据寄存器
150:控制器
154:管理存储器
160:字线选择电路
170:页面缓冲器/传感电路
180:列选择电路
190:内部电压产生电路
Ax:行地址信息
Ay:列地址信息
BLK(0)、BLK(1)、…、BLK(m):区块
BSEL:区块选择信号
C1、C2、C3:控制信号
GBL:位线
M1:存储器区域
MC0~MC31:存储器单元
NU:串单元
P0~Pi-1、Pi~Pn:页面
SB:备用区域
SGD、SGS:选择栅极线
SL:源极线
TD、TS:选择晶体管
Vers:擦除电压
Vpass:导通电压
Vprog:编程电压
Vread:读出电压
WL:字线
具体实施方式
下面,参照图式对本发明的实施方式详细地进行说明。在本发明的优选实施方式中,例示与非型闪速存储器。另外,图式为容易理解而强调显示各部分,应注意与实际装置的比例(scale)不同。
[实施例]
图4是表示本发明的实施例的闪速存储器的构成的方块图。但此处所示的闪速存储器的构成为例示,本发明并非必须限定于此种构成。
本实施例的闪速存储器100构成为包括:存储器阵列110,形成排列为矩阵状的多个存储器单元;输入输出缓冲器(buffer)120,连接在外部输入输出端子I/O且保持输入输出数据;地址寄存器(address register)130,接收来自输入输出缓冲器120的地址数据;数据寄存器140,保持输入输出的数据;控制器150,基于来自输入输出缓冲器120的命令数据及外部控制信号(未图示的芯片使能(chip enable)或地址锁存使能(address latch enable)等),而供给控制各部分的控制信号C1、控制信号C2、控制信号C3等;查找表(LUT)152,存储有用以将坏区块替换为正常的备用区块所必需的地址信息;管理存储器154,存储进行编程(写入)及擦除时的存储器单元的状态等;字线选择电路160,对来自地址寄存器130的行地址信息Ax或查找表的经地址转换的地址信息进行解码(decode),并基于解码结果而进行区块的选择及字线的选择等;页面缓冲器/传感电路(sense circuit)170,保持自通过字线选择电路160选择的页面读出的数据、或保持对所选择的页面的写入数据;列选择电路180,对来自地址寄存器130的列地址信息Ay进行解码,并基于该解码结果而选择页面缓冲器170内的列数据;及内部电压产生电路190,生成用以进行数据的读出、编程及擦除等所必需的电压(编程电压Vprog、导通电压(passvoltage)Vpass、读出电压Vread、擦除电压Vers等)。
控制器150如下述般具备用以管理坏区块的功能,响应于来自外部控制器的命令、或响应于自身搭载的控制序列(control sequence)或控制程序而执行坏区块的管理。控制器150在进行编程(写入)或擦除操作时,将该状态写入至管理存储器154,此外将用以转换坏区块及/或坏区块内的页面的地址转换信息写入至查找表152。在优选实施方式中,查找表152及管理存储器154包括可重写的非易失性存储器或非易失性寄存器。
存储器阵列110包括配置在列方向的多个区块BLK(0)、BLK(1)、…、BLK(m)。在区块的一端部配置有页面缓冲器/传感电路170。但页面缓冲器/传感电路170也可配置在区块的另一端部或两侧的端部。进而,存储器阵列110也可配置在字线选择电路160的两侧。
如图5所示,在一个存储器区块形成多个与非串单元(unit)NU,上述与非串单元NU是串联连接多个存储器单元而成,在一个存储器区块内,沿行方向排列有n+1个串单元NU。串单元(cell unit)NU包含:多个存储器单元MCi(i=0、1、…、31),串联地连接;选择晶体管TD,连接在作为一端部的存储器单元MC31的漏极侧;及选择晶体管TS,连接在作为另一端部的存储器单元MC0的源极侧;且选择晶体管TD的漏极连接在所对应的一个位线(bit line)GBL,选择晶体管TS的源极连接在共用的源极线SL。
存储器单元MCi的控制栅极连接在字线WLi,选择晶体管TD、选择晶体管TS的栅极连接在与字线WL平行的选择栅极线SGD、选择栅极线SGS。字线选择电路160在基于行地址Ax或经转换的地址而选择区块时,经由区块的选择栅极信号而选择性地驱动选择晶体管TD、选择晶体管TS。另外,图5表示典型的串单元的构成,但串单元也可在与非串内包含一个或多个虚设单元(dummy cell)。
典型而言,存储器单元具有金属氧化物半导体(Metal-Oxide-Semiconductor,MOS))构造,该金属氧化物半导体构造包括:作为N型扩散区域的源极/漏极,形成在P阱内;穿隧(tunnel)氧化膜,形成在源极/漏极间的通道上;浮动栅极(floating gate)(电荷蓄积层),形成在穿隧氧化膜上;及控制栅极,隔着介电质膜而形成在浮动栅极上。当在浮动栅极未蓄积电荷时,即写入数据“1”时,阈值处于负状态,存储器单元为常通(normally on)。当在浮动栅极蓄积有电子时,即写入数据“0”时,阈值偏移(shift)为正,存储器单元为常断(normally off)。
图6是表示在闪速存储器的各操作时施加的偏压电压的一例的表。在读出操作中,对位线施加某正电压,对所选择的字线施加某电压(例如0V),对非选择字线施加导通电压Vpass(例如4.5V),对选择栅极线SGD、选择栅极线SGS施加正电压(例如4.5V),使位线选择晶体管TD、源极线选择晶体管TS接通(on),对共用源极线施加0V。在编程(写入)操作中,对所选择的字线施加高电压的编程电压Vprog(15V~20V),对非选择的字线施加中间电位(例如10V),使位线选择晶体管TD接通(on),使源极线选择晶体管TS断开(off),将与“0”或“1”的数据对应的电位供给至位线GBL。在擦除操作中,对区块内的所选择的字线施加0V,对P阱施加高电压(例如20V),通过将浮动栅极的电子提取至基板,而以区块单元擦除数据。
其次,参照图7的流程图对本实施例的坏区块管理方法中的查找表的建立操作进行说明。控制器150响应于来自外部控制器的命令、或响应于自身搭载的控制序列或控制程序而开始坏区块的管理(S100)。
如果执行坏区块的管理,则控制器150自管理存储器154读出状态,检查编程或擦除的验证结果。如所述般,在利用增量步进脉冲编程方式或增量步进脉冲擦除方式执行编程(写入)或擦除时进行验证,将该验证结果等存储于管理存储器154。例如,通过规定次数的编程脉冲的施加而判断出选择页面的验证为不合格或合格、通过规定次数的擦除脉冲的施加而判断出选择区块的验证为不合格或合格、或验证的最终结果为不合格等作为状态而加以存储。
基于状态的检查结果而判定有无坏区块(S104)。有无坏区块的判定也可由控制器150进行,或者也可响应于来自外部控制器的命令而对外部控制器提供状态的检查结果,并接收该处的判定结果。因此,用以进行有无坏区块的判定的算法(algorithm)预先准备在控制器150或外部控制器中。将何种区块设为坏区块的判定基准可任意地决定。例如,在最终的验证结果为不合格的情况下、或在即便最终的验证结果为合格也必须施加固定次数以上的编程脉冲或擦除脉冲的情况下,可将该区块设为坏区块。
如果判定为存在坏区块(S104),则进而判定坏区块内的一部分是否为坏页(S106)。所谓坏区块内的一部分为坏页是指在坏区块内存在坏页与正常的页面。是否为坏页的判定与是否为坏区块的判定同样地也可由控制器150进行,也可由外部控制器进行。何种页面成为坏页的判定基准可任意地决定。例如,在编程的最终验证结果为不合格、或超过预期的编程脉冲的次数时,可将该页面设为坏页即不良页面。例如,如图2(B)所示,判定区块5的页面Pi为坏页。
在判定为存在坏区块且包含坏页的情况下,控制器150将用以转换坏区块及坏区块内的页面的地址转换信息写入至查找表152(S108)。另一方面,在判定为虽然存在坏区块但不存在坏页的情况下,控制器150将用以转换坏区块的地址转换信息写入至查找表152(S110)。
图8(A)~图8(B)是说明查找表152的地址转换信息的图。在图8(A)中,假定判定页面Pi为不良页面(坏页)、且区块5为坏区块。在该情况下,区块5的页面Pi以外的页面正常,期望继续利用写入至页面Pi以外的页面的数据。在一实施方式中,向页面P0~页面Pi-1的存取依然有效,即继续进行向区块5的存取,向页面Pi~页面Pn的存取被转换为向备用区块1004的对应的页面Pi~页面Pn的存取。
图8(B)表示查找表的地址转换信息的一例。查找表包含区块转换表,在区块转换表中规定有用以将坏区块5转换为备用区块1004的地址信息。进而,区块转换表中规定有作为追加信息的旗标(flag)信息。旗标信息是识别坏区块是否包含坏页与正常的页面的信息。如果假设坏区块包含坏页与正常的页面,则旗标设定为“1”,建立页面转换表。在坏区块的所有页面为坏页时、或未判定出坏区块包含坏页时,旗标设定为“0”。在图8(A)的例中,坏区块5包含坏页Pi及其以外的正常的页面,因此旗标设定为“1”,对坏区块5进而追加页面转换表。
页面转换表规定用以转换坏区块内的包含坏页的页面的地址转换信息、及用以转换不包含坏页的页面的地址转换信息。在图8(A)的例中,区块5以坏页Pi为分界而分割为正常的页面P0~页面Pi-1的页面组A与包含坏页的页面Pi~页面Pn的页面组B。而且,设为向页面组A的存取是直接在区块5进行存取,即不转换向页面组A的地址。另一方面,向页面组B的存取是以在区块1004的对应的页面进行存取的方式规定地址转换信息。
如何分割区块5的包含不良页面者与不包含不良页面者为任意。例如,也可设为仅不良页面Pi转换为区块1004的页面Pi,除此以外的正常的页面P0~页面Pi-1、页面Pi+1~页面Pn继续在区块5存取。但如图8(B)的例般,将包含不良页面Pi的连续页面转换为备用区块的页面有可能使向同一区块的存取频率变多,从而在缩短存取时间方面有利。
其次,参照图9的流程图说明执行坏区块管理后的读出、编程及擦除操作。如果自外部控制器对闪速存储器100发送读出、编程(写入)、擦除等命令,则控制器150对所接收到的命令解码,并判别其操作(S200)。控制器150在为读出及编程操作时,判定所输入的行地址的区块地址是否与坏区块地址一致(S202)。该判定是参照查找表152。
在与坏区块一致时,控制器150判定坏区块的一部分是否包含坏页(S204)。在该判定中,查找表的旗标参照“1”。在判定为在一部分包含坏页时,控制器150参照坏区块的页面转换表,进行所输入的页面地址的转换(S206)。例如,如果为图8(A)~图8(B)的例,则如果所输入的页面地址与区块5的P0~Pi-1相符,就以按照页面转换表而在区块5的页面组A存取的方式转换地址,如果与页面Pi~页面Pn相符,就以在区块1004的页面组B存取的方式转换地址。
在判定为坏区块不包含坏页的情况下,即在旗标为“0”的情况下,按照区块转换表将所输入的区块地址转换为备用区块的地址(S208)。在所输入的区块地址与坏区块地址不一致的情况下(S202),不转换所输入的区块地址而直接使用(S210)。所输入的地址或所转换的地址提供至字线选择电路160,字线选择电路160选择区块及页面(S220)。由此,可继续利用存储在坏区块内的正常的页面的数据。
另一方面,在进行擦除操作时(S200),控制器150判定所输入的区块地址与坏区块地址是否一致(S212),在与坏区块地址相符的情况下,按照区块转换表将区块地址转换为备用区块的地址(S214)。在图8(A)~图8(B)的例中,如果所输入的区块地址为区块5,则转换为区块1004的地址。
如果所输入的区块地址与坏区块地址不相符(S212),则直接使用所输入的区块地址。而且,字线选择电路160按照所输入的区块地址或转换的区块地址来选择区块(S220)。在所输入的区块地址与坏区块相符时,至少擦除备用区块,但也可与此同时来擦除坏区块。
其次,参照图10的流程图对本实施例的碎片整理及查找表的更新进行说明。如果响应于自外部控制器发送的命令、或自身搭载的控制序列或控制程序,而判别出碎片整理的命令(S300),则控制器150执行碎片整理(S302)。如图8(A)~图8(B)所示,在坏区块中包含坏页与正常的页面时,存在包含页面组A的区块5与包含页面组B的区块1004这两个区块。碎片整理使片断化为该两个区块的页面数据整合或汇集为一个区块。
如图11(A)所示,控制器150将区块5的页面组A与区块1004的页面组B整合为空闲的备用区块、例如区块1006。区块5的页面组A的数据被编程在区块1006的对应的各页面,区块1004的页面组B的数据被编程在区块1006的对应的各页面。由此,两个区块5及区块1004整合为一个区块1006。优选为,在执行碎片整理后擦除区块1004,使区块1004为空闲的状态。
然后,控制器150更新查找表152的内容(S308)。即,控制器150以反映碎片整理的结果的方式更新查找表的地址转换信息。具体而言,如图11(B)所示,以坏区块5的地址转换为备用区块1006的地址的方式重写地址转换信息,同时旗标设定为“0”。伴随于此,擦除坏区块5的页面转换表。
此外,控制器150在已执行擦除操作时(S304),判定所选择的区块是否为坏区块(S306)。坏区块的擦除是指不需要存储在坏区块的正常的页面的数据。例如,不需要图8(A)所示的区块5的页面组A与区块1004的页面组B的数据,在页面读出或页面编程时不需要在页面组A及页面组B存取。因此,控制器150在对坏区块5设定有旗标“1”的情况下,以将旗标重写为“0”且擦除区块5的页面转换表的方式更新查找表152(S308)。
通过以此方式执行碎片整理,可减少跨及区块间的存取,从而可提高存取速度。进而,通过增加备用存储器区域的空白区块,可使坏区块管理的效率提高。
在所述实施例中,例示了存储器单元存储二进制数据的闪速存储器,但本发明也可应用在存储器单元存储多进制数据的闪速存储器。进而,在所述实施例中,示有控制器150进行坏区块的管理的例,但坏区块的管理也可由字线选择电路160进行,也可与控制器150分开地设置坏区块管理部。进而,查找表152或管理存储器154也可利用存储器阵列110的一部分存储器区域,控制器150也可在其内部包含查找表及管理存储器。
对本发明的优选实施方式进行了详细叙述,但本发明并不限定于特定的实施方式,可在权利要求的范围中所记载的本发明的主旨的范围内进行各种变形、变更。
Claims (15)
1.一种坏区块管理方法,其是与非型闪速存储器的坏区块管理方法,且包括如下步骤:
判定在存储器阵列内是否存在坏区块;
在判定为存在所述坏区块时,判定在所述坏区块内的一部分是否存在坏页;以及
在判定为在所述坏区块内的一部分存在所述坏页时,设定用以转换所述坏区块与所述坏区块内的页面的地址转换信息。
2.根据权利要求1所述的坏区块管理方法,其特征在于:
所述在判定为在所述坏区块内的一部分存在所述坏页时,设定用以转换所述坏区块与所述坏区块内的页面的地址转换信息包括:设定用以将包含所述坏页的第一页面转换为备用区块内的对应的页面的所述地址转换信息,且以不包含所述坏页的第二页面在所述坏区块存取的方式设定所述地址转换信息。
3.根据权利要求1或2所述的坏区块管理方法,其特征在于:
所述在判定为在所述坏区块内的一部分存在所述坏页时,设定用以转换所述坏区块与所述坏区块内的页面的地址转换信息包括:以所述坏页为分界而将所述坏区块分割为两个页面组,且设定用以将包含所述坏页的所述页面组转换为所述备用区块的对应的页面的所述地址转换信息。
4.根据权利要求1或2所述的坏区块管理方法,其特征在于:
所述在判定为在所述坏区块内的一部分存在所述坏页时,设定用以转换所述坏区块与所述坏区块内的页面的地址转换信息包括:将所述地址转换信息存储在可重写的非易失性存储部。
5.根据权利要求1或2所述的坏区块管理方法,其特征在于:
所述坏区块管理方法还包含将所述坏区块与所述备用区块整合为一个区块的步骤。
6.根据权利要求5所述的坏区块管理方法,其特征在于:
所述整合的步骤响应于进行所述坏区块的擦除而执行。
7.根据权利要求5所述的坏区块管理方法,其特征在于:
所述整合的步骤通过执行命令而执行。
8.一种闪速存储器,其特征在于包括:
存储器阵列,包含多个区块;
存储部件,存储对所述存储器阵列进行编程及擦除时的状态;
第一判定部件,基于所述状态而判定在所述存储器阵列内是否存在坏区块;
第二判定部件,在判定为存在所述坏区块时,基于所述状态而判定在所述坏区块内的一部分是否存在坏页;以及
设定部件,在判定为在所述坏区块内的一部分存在所述坏页时,设定用以转换所述坏区块与所述坏区块内的页面的地址转换信息。
9.根据权利要求8所述的闪速存储器,其特征在于:
所述设定部件设定用以将包含所述坏页的第一页面转换为备用区块内的对应的页面的所述地址转换信息,且以不包含所述坏页的第二页面在所述坏区块存取的方式设定所述地址转换信息。
10.根据权利要求8所述的闪速存储器,其特征在于:
所述存储部件以所述坏页为分界而将所述坏区块分割为两个页面组,设定用以将包含所述坏页的所述页面组转换为备用区块的对应的页面的所述地址转换信息。
11.根据权利要求8所述的闪速存储器,其特征在于:
所述闪速存储器还包括:
输入部件,输入地址信息;
第三判定部件,判定来自所述输入部件的所述地址信息是否与所述坏区块一致;以及
转换部件,在判定为与所述坏区块一致时,按照所述地址转换信息转换所述地址信息。
12.根据权利要求11所述的闪速存储器,其特征在于:
所述闪速存储器还包括判定来自所述输入部件的所述地址信息是否与所述坏页相符的第四判定部件,在判定为与所述坏页一致时,所述转换部件按照所述地址转换信息来转换所述地址信息。
13.根据权利要求12所述的闪速存储器,其特征在于:
所述转换部件在通过所述第四判定部件判定为所述地址信息与所述坏页不相符时,所述转换部件不按照所述地址转换信息对所述地址信息进行地址转换。
14.根据权利要求8至13中任一权利要求所述的闪速存储器,其特征在于:
所述闪速存储器还包括将所述坏区块与备用区块整合为一个区块的整合部件。
15.根据权利要求14所述的闪速存储器,其特征在于:
所述整合部件响应于进行所述坏区块的擦除而执行。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410178125.3A CN105023608B (zh) | 2014-04-29 | 2014-04-29 | 闪速存储器及坏区块的管理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410178125.3A CN105023608B (zh) | 2014-04-29 | 2014-04-29 | 闪速存储器及坏区块的管理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105023608A true CN105023608A (zh) | 2015-11-04 |
CN105023608B CN105023608B (zh) | 2019-05-10 |
Family
ID=54413515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410178125.3A Active CN105023608B (zh) | 2014-04-29 | 2014-04-29 | 闪速存储器及坏区块的管理方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105023608B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107704193A (zh) * | 2016-08-08 | 2018-02-16 | 北京同方微电子有限公司 | 一种flash存储器块擦电路及块擦方法 |
CN107844429A (zh) * | 2016-09-20 | 2018-03-27 | 东芝存储器株式会社 | 存储器控制电路、存储器系统以及处理器系统 |
CN113220348A (zh) * | 2020-01-21 | 2021-08-06 | 慧荣科技股份有限公司 | 闪存初始化方法以及闪存控制器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060109725A1 (en) * | 2003-04-04 | 2006-05-25 | Samsung Electronics Co., Ltd. | Apparatus and method for managing bad blocks in a flash memory |
CN101320594A (zh) * | 2008-05-21 | 2008-12-10 | 深圳市硅格半导体有限公司 | 一种闪存芯片的物理操作方法 |
CN101339537A (zh) * | 2008-08-14 | 2009-01-07 | 四川登巅微电子有限公司 | 一种以页为单位的nand闪存管理方法 |
-
2014
- 2014-04-29 CN CN201410178125.3A patent/CN105023608B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060109725A1 (en) * | 2003-04-04 | 2006-05-25 | Samsung Electronics Co., Ltd. | Apparatus and method for managing bad blocks in a flash memory |
CN101320594A (zh) * | 2008-05-21 | 2008-12-10 | 深圳市硅格半导体有限公司 | 一种闪存芯片的物理操作方法 |
CN101339537A (zh) * | 2008-08-14 | 2009-01-07 | 四川登巅微电子有限公司 | 一种以页为单位的nand闪存管理方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107704193A (zh) * | 2016-08-08 | 2018-02-16 | 北京同方微电子有限公司 | 一种flash存储器块擦电路及块擦方法 |
CN107844429A (zh) * | 2016-09-20 | 2018-03-27 | 东芝存储器株式会社 | 存储器控制电路、存储器系统以及处理器系统 |
CN107844429B (zh) * | 2016-09-20 | 2021-07-13 | 东芝存储器株式会社 | 存储器控制电路、存储器系统以及处理器系统 |
CN113220348A (zh) * | 2020-01-21 | 2021-08-06 | 慧荣科技股份有限公司 | 闪存初始化方法以及闪存控制器 |
CN113220348B (zh) * | 2020-01-21 | 2024-03-29 | 慧荣科技股份有限公司 | 闪存初始化方法以及闪存控制器 |
Also Published As
Publication number | Publication date |
---|---|
CN105023608B (zh) | 2019-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100926195B1 (ko) | 불휘발성 반도체 기억 장치 | |
US8046525B2 (en) | Nonvolatile semiconductor memory device with advanced multi-page program operation | |
JP5259481B2 (ja) | 不揮発性半導体記憶装置 | |
US5930169A (en) | Nonvolatile semiconductor memory device capable of improving of chip's lifetime and method of operating the same | |
CN106340324B (zh) | 半导体存储装置、其不良列救济方法及冗余信息设定方法 | |
US20060143370A1 (en) | Nonvolatile memory and memory card | |
JP2009301616A (ja) | 不揮発性半導体記憶装置 | |
US9520184B2 (en) | Method for writing in-system programming code into flash memory for better noise margin | |
CN103106923A (zh) | 存储器装置架构和操作 | |
CN102314944B (zh) | 半导体存储器件的操作方法 | |
KR960005355B1 (ko) | 불휘발성 반도체기억장치 및 이를 이용한 기억시스템 | |
KR100932367B1 (ko) | 불휘발성 메모리 장치의 소프트 프로그램 방법 | |
JP4336342B2 (ja) | 不揮発性半導体記憶装置 | |
JP2012027979A (ja) | 半導体メモリ | |
TWI549134B (zh) | Nand型快閃記憶體及其程式化方法 | |
US8717820B2 (en) | Floating addressing of an EEPROM memory page | |
KR20100054465A (ko) | 불휘발성 메모리 장치의 프로그램 방법 | |
CN105023608A (zh) | 闪速存储器及坏区块的管理方法 | |
JP5731622B2 (ja) | フラッシュメモリ、バッドブロックの管理方法および管理プログラム | |
US8081520B2 (en) | Over erase correction method of flash memory apparatus | |
TWI530957B (zh) | 快閃記憶體、壞區塊的管理方法及管理程式 | |
JP4040215B2 (ja) | 不揮発性半導体メモリの制御方法 | |
US20100046293A1 (en) | Memory cell block of nonvolatile memory device and method of managing supplementary information | |
US20180322931A1 (en) | Nonvolatile memory apparatus and refresh method thereof | |
JP5280027B2 (ja) | 半導体装置及びその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |