CN107704193A - 一种flash存储器块擦电路及块擦方法 - Google Patents

一种flash存储器块擦电路及块擦方法 Download PDF

Info

Publication number
CN107704193A
CN107704193A CN201610642577.1A CN201610642577A CN107704193A CN 107704193 A CN107704193 A CN 107704193A CN 201610642577 A CN201610642577 A CN 201610642577A CN 107704193 A CN107704193 A CN 107704193A
Authority
CN
China
Prior art keywords
block
address
page
defects
wiped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610642577.1A
Other languages
English (en)
Other versions
CN107704193B (zh
Inventor
马继荣
王庆林
乔瑛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Tongfang Microelectronics Co Ltd
Original Assignee
Beijing Tongfang Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Tongfang Microelectronics Co Ltd filed Critical Beijing Tongfang Microelectronics Co Ltd
Priority to CN201610642577.1A priority Critical patent/CN107704193B/zh
Publication of CN107704193A publication Critical patent/CN107704193A/zh
Application granted granted Critical
Publication of CN107704193B publication Critical patent/CN107704193B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种FLASH存储器块擦电路和方法，所述FLASH存储器Flash存储器分为主存储区、特殊存储区和冗余存储区三个区域，其中，地址比较电路将输入地址与特殊存储区的缺陷地址进行比较，然后输出冗余存储区页面地址到冗余地址缓存器中，一直到所有需要在块擦时擦除的缺陷页面全部被缓存，从而根据输入的一个以上冗余页面地址，同时选中所述一个以上冗余页面进行多路页擦，并同时对主存储区块地址页面执行块擦。本发明可以在对主存储区块地址进行块擦的同时，对内部对应的冗余页面地址一起执行擦除动作，有效的降低了块擦的时间。

Description

一种FLASH存储器块擦电路及块擦方法
技术领域
本发明涉及集成电路设计领域，特别是FLASH存储器块擦电路及块擦方法领域。
背景技术
FLASH存储器是一种非挥发存储器，经过擦除和编程后的数据存储在FLASH存储器中，即使在掉电的情况下也可以长久保存。页擦和块擦都是一种对FLASH的擦除动作，区别是页擦只针对的是一个页面进行擦除，而块擦是针对连续的几个页面进行擦除，为描述方便，本文所指的“块”是指4个连续的页面；“块内”指这4个连续页面中的页面；“块内地址”指的是块内所包含页面的地址；“块擦”是指针对1个以上连续的页面进行擦除。
在FLASH存储器中，由于工艺问题，生产出来的个别存储单元会有缺陷而不能正常工作，如果由于极少量的缺陷页就把整个FLASH存储芯片判别为失效芯片，会造成成本的严重浪费。一种常见的方法是如图1所示，在电路设计阶段把FLASH整个存储区域分为主存储区、特殊存储区、冗余存储区三个部分。在出厂测试环节把主存储区中的缺陷页面识别出来，然后用把缺陷页面地址记录在特殊存储区中，实际使用时根据特殊存储器区中存储的缺陷页面的地址，用冗余存储区中的页面替换缺陷页面。
当前在FLASH电路设计中，只有页擦时用冗余页替换的方法，而块擦是一种常见的操作流程，如图2所示。块擦开始后，首先对主存储区块地址执行块擦，然后判断特殊存储区中的缺陷地址add_error中是否有与块内第1个页面地址相同的，如果有则对当前缺陷页面地址对应的冗余存储区页面执行页擦，否则继续判断add_error中是否有与块内第2个页面地址相同的，如果有则对当前缺陷页面地址对应的冗余存储区页面执行页擦，否则继续判断add_error中是否有与块内第3个页面地址相同的，如果有则对当前缺陷页面地址对应的冗余存储区页面执行页擦，否则继续判断add_error中是否有与块内第4个页面地址相同的，如果有则对当前缺陷页面地址对应的冗余存储区页面执行页擦从而块擦结束，否则也块擦结束。
当前使用该块擦流程的对应的电路图，如图3所示。主存储区块擦电路305在块擦模式首先将输入的地址信号add_main对应的主存储区301地址main_block对应的区域进行块擦；然后特殊存储区302中的缺陷地址add_error经过读取电路304送到地址比较电路306中，如果有相同的地址则产生有效的冗余页面地址add_rdn，经过冗余存储区页擦单路输出电路307产生rdn_page把对1个冗余页面页擦；然后继续在add_error地址比较电路中比较当前块地址add_main的其他页面地址是否有与add_error中地址相同的情况，有的话继续把对应的冗余页面也擦，否则的话停止操作，整个块擦过程结束。
逻辑判断及译码的时间很短为小于10微秒，可以忽略，一次擦动作的时间Terase一般是大于2毫秒，为主要时间。目前技术的块擦技术方案，单次操作消耗最大时间需要1次主存储区块擦和4次冗余页擦，总共消耗时间为5*Terase。
发明内容
为了减少块擦时间，尤其是包含对冗余页面擦除的块擦时间，本发明提出了一种新的Flash存储器块擦电路和块擦方法。
本发明提供一种Flash存储器块擦电路，所述Flash存储器分为主存储区、特殊存储区和冗余存储区三个区域，其中，
主存储区块擦电路连接主存储区；
地址比较电路一端连接到主存储区块擦电路，另一端连接到冗余地址缓存器，冗余地址缓存器连接冗余存储区页擦多路输出电路，冗余存储区页擦多路输出电路连接到冗余存储区；
读取电路一端连接地址比较电路，另一端连接到特殊存储区；
地址比较电路将输入地址与特殊存储区的缺陷地址进行比较，然后输出冗余存储区页面地址到冗余地址缓存器中，一直到所有需要在块擦时擦除的缺陷页面全部被缓存，从而根据输入的一个以上冗余页面地址，同时选中所述一个以上冗余页面进行多路页擦，并同时对主存储区块地址页面执行块擦。
本发明还提供了一种使用Flash存储器块擦电路的块擦方法，所述方法的具体步骤为：
步骤1：块擦开始；
步骤2：判断特殊存储区中的缺陷地址中否有与块内第1个页面地址相同的；
如果有相同的，则缓存当前缺陷页面地址对应的冗余存储区页面地址；
如果没有相同的，则继续判断特殊存储区中的缺陷地址中否有与块内第2个页面地址相同的；
步骤3：判断特殊存储区中的缺陷地址中否有与块内第2个页面地址相同的；
如果有相同的，则缓存当前缺陷页面地址对应的冗余存储区页面地址；
如果没有相同的，则继续判断特殊存储区中的缺陷地址中否有与块内第3个页面地址相同的；
步骤4：判断特殊存储区中的缺陷地址中否有与块内第3个页面地址相同的；
如果有相同的，则缓存当前缺陷页面地址对应的冗余存储区页面地址；
如果没有相同的，则继续判断特殊存储区中的缺陷地址中否有与块内第4个页面地址相同的；
步骤5：判断特殊存储区中的缺陷地址中否有与块内第4个页面地址相同的；
如果有相同的，则缓存当前缺陷页面地址对应的冗余存储区页面地址，然后对当前缺陷页面地址对应的冗余存储区所有页面同时执行页擦，与此同时，对主存储区块地址页面执行块擦；
如果没有相同的，最后特殊存储区中的缺陷地址与块内4个地址都不相同，则只对主存储区块地址页面执行块擦；
步骤6：块擦结束。
本发明的有益效果是，对于包含多个冗余面擦除的块擦操作，单次操作消耗最大时间约为1*Terase，与现有的块擦方法相比，时间大大减少。本发明在电路上实现硬件代价很小，而对块擦操作时间的节省效果显著。
下面结合附图和具体实施方式对本发明做进一步说明。
附图说明
图1是现有的FLASH整个存储区划分图。
图2是现有的块擦方法流程图。
图3是现有的块擦电路结构图。
图4是本发明具体实施例的块擦方法流程图。
图5是本发明具体实施例的块擦电路结构图。
具体实施方式
如图4所示，是本发明具体实施例的块擦方法流程图。块擦开始后，首先判断特殊存储区中的缺陷地址add_error中否有与块内第1个页面地址相同的，如果有则缓存当前缺陷页面地址对应的冗余存储区页面地址，如果没有相同的，则继续判断特殊存储区中的缺陷地址add_error中否有与块内第2个页面地址相同的，如果有则缓存当前缺陷页面地址对应的冗余存储区页面地址，如果没有相同的，则继续判断特殊存储区中的缺陷地址add_error中否有与块内第3个页面地址相同的，如果有则缓存当前缺陷页面地址对应的冗余存储区页面地址，如果没有相同的，则继续判断特殊存储区中的缺陷地址add_error中否有与块内第4个页面地址相同的，如果有则缓存当前缺陷页面地址对应的冗余存储区页面地址，然后对当前缺陷页面地址对应的冗余存储区所有页面同时执行页擦，与此同时也对主存储区块地址页面执行块擦。如果没有最后特殊存储区中的缺陷地址add_error与块内4个地址都不相同，则只对主存储区块地址页面执行块擦。至此，完成了完整的块擦流程。
图5是本发明对应的块擦电路图。在特殊存储区502中的缺陷地址add_error经过读取电路504后被送到地址比较电路506中，与输入地址add_main进行比较，输出的冗余页地址add_rdn依次缓存在冗余地址缓存器507中，然后生成冗余存储区页对应的地址信号add_rdn_0到add_rdn_3，最后输入地址add_main在主存储区块擦电路505输出块擦地址main_block到主存储区501的块区域，并且冗余存储区页擦多路输出电路508输出页擦冗余页面地址rdn_page_0到rdn_page_3到冗余存储区的页区域。从而实现了同时对主存储区块擦，和对块内对应的冗余页面一起多路页擦的操作。
本发明并不限于上文讨论的实施方式，以上对具体实施方式的描述旨在于为了描述和说明本发明涉及的技术方案。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的保护范围；以上的具体实施方式用来揭示本发明的最佳实施方法，以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。

Claims (2)

1.一种Flash存储器块擦电路，所述Flash存储器分为主存储区、特殊存储区和冗余存储区三个区域，其特征在于，
主存储区块擦电路连接主存储区；
地址比较电路一端连接到主存储区块擦电路，另一端连接到冗余地址缓存器，冗余地址缓存器连接冗余存储区页擦多路输出电路，冗余存储区页擦多路输出电路连接到冗余存储区；
读取电路一端连接地址比较电路，另一端连接到特殊存储区；
地址比较电路将输入地址与特殊存储区的缺陷地址进行比较，然后输出冗余存储区页面地址到冗余地址缓存器中，一直到所有需要在块擦时擦除的缺陷页面全部被缓存，从而根据输入的一个以上冗余页面地址，同时选中所述一个以上冗余页面进行多路页擦，并同时对主存储区块地址页面执行块擦。
2.一种使用权利要求1所述的Flash存储器块擦电路的块擦方法，其特征在于，所述方法的具体步骤为：
步骤1：块擦开始；
步骤2：判断特殊存储区中的缺陷地址中否有与块内第1个页面地址相同的；
如果有相同的，则缓存当前缺陷页面地址对应的冗余存储区页面地址；
如果没有相同的，则继续判断特殊存储区中的缺陷地址中否有与块内第2个页面地址相同的；
步骤3：判断特殊存储区中的缺陷地址中否有与块内第2个页面地址相同的；
如果有相同的，则缓存当前缺陷页面地址对应的冗余存储区页面地址；
如果没有相同的，则继续判断特殊存储区中的缺陷地址中否有与块内第3个页面地址相同的；
步骤4：判断特殊存储区中的缺陷地址中否有与块内第3个页面地址相同的；
如果有相同的，则缓存当前缺陷页面地址对应的冗余存储区页面地址；
如果没有相同的，则继续判断特殊存储区中的缺陷地址中否有与块内第4个页面地址相同的；
步骤5：判断特殊存储区中的缺陷地址中否有与块内第4个页面地址相同的；
如果有相同的，则缓存当前缺陷页面地址对应的冗余存储区页面地址，然后对当前缺陷页面地址对应的冗余存储区所有页面同时执行页擦，与此同时，对主存储区块地址页面执行块擦；
如果没有相同的，最后特殊存储区中的缺陷地址与块内4个地址都不相同，则只对主存储区块地址页面执行块擦；
步骤6：块擦结束。
CN201610642577.1A 2016-08-08 2016-08-08 一种flash存储器块擦电路及块擦方法 Active CN107704193B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610642577.1A CN107704193B (zh) 2016-08-08 2016-08-08 一种flash存储器块擦电路及块擦方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610642577.1A CN107704193B (zh) 2016-08-08 2016-08-08 一种flash存储器块擦电路及块擦方法

Publications (2)

Publication Number Publication Date
CN107704193A true CN107704193A (zh) 2018-02-16
CN107704193B CN107704193B (zh) 2021-08-20

Family

ID=61168526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610642577.1A Active CN107704193B (zh) 2016-08-08 2016-08-08 一种flash存储器块擦电路及块擦方法

Country Status (1)

Country Link
CN (1) CN107704193B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040145946A1 (en) * 2003-01-27 2004-07-29 Renesas Technology Corp. Non-volatile semiconductor device having a means to relieve a deficient erasure address
KR20070048384A (ko) * 2005-11-04 2007-05-09 (주)아트칩스 메모리 맵에서 배드 블록 처리방법
CN101339537A (zh) * 2008-08-14 2009-01-07 四川登巅微电子有限公司 一种以页为单位的nand闪存管理方法
CN101593157A (zh) * 2008-05-27 2009-12-02 中兴通讯股份有限公司 非线性闪存的坏块管理方法及装置
US8566510B2 (en) * 2009-05-12 2013-10-22 Densbits Technologies Ltd. Systems and method for flash memory management
CN105023608A (zh) * 2014-04-29 2015-11-04 华邦电子股份有限公司 闪速存储器及坏区块的管理方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040145946A1 (en) * 2003-01-27 2004-07-29 Renesas Technology Corp. Non-volatile semiconductor device having a means to relieve a deficient erasure address
KR20070048384A (ko) * 2005-11-04 2007-05-09 (주)아트칩스 메모리 맵에서 배드 블록 처리방법
CN101593157A (zh) * 2008-05-27 2009-12-02 中兴通讯股份有限公司 非线性闪存的坏块管理方法及装置
CN101339537A (zh) * 2008-08-14 2009-01-07 四川登巅微电子有限公司 一种以页为单位的nand闪存管理方法
US8566510B2 (en) * 2009-05-12 2013-10-22 Densbits Technologies Ltd. Systems and method for flash memory management
CN105023608A (zh) * 2014-04-29 2015-11-04 华邦电子股份有限公司 闪速存储器及坏区块的管理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张鹏: "NAND Flash坏块管理算法研究与实现", 《中国优秀硕士学位论文全文数据库》 *

Also Published As

Publication number Publication date
CN107704193B (zh) 2021-08-20

Similar Documents

Publication Publication Date Title
CN100580635C (zh) 半导体集成电路及其控制方法
CN101593157B (zh) 非线性闪存的坏块管理方法及装置
CN100474442C (zh) 存储器故障消除电路及其电源控制方法
CN101923448B (zh) 一种nand闪存的转换层读写方法
JP3910902B2 (ja) 集積回路装置
TW200302002A (en) Semiconductor device and portable terminal equipment
CN101377959B (zh) 冗余位线修复的选择方法及其装置
CN105589767B (zh) 一种用于nand flash的系统掉电保护实现方法
CN111881637B (zh) 一种数字电路功耗优化的方法、系统及存储介质
CN102981970B (zh) 闪存管理方法和系统
JP2013145554A5 (zh)
CN102522121A (zh) 固态硬盘自动修复的方法及其固态硬盘
CN106527971A (zh) 一种提升ssd在垃圾回收器件期间读性能的方法
CN101364437A (zh) 一种可使闪存损耗均衡的方法及其应用
CN107704193A (zh) 一种flash存储器块擦电路及块擦方法
CN101354678A (zh) 基于NorFlash的数据滚存方法
CN107634794A (zh) 一种用于航天器的多模复接储存装置
KR100739253B1 (ko) 반도체 메모리 소자의 리페어 회로
US7916564B2 (en) Multi-chip semiconductor device providing enhanced redundancy capabilities
CN110990201B (zh) 一种自愈管理控制器、SoC及自愈方法
CN101196847A (zh) Cpu程序存储器自动维护的方法及硬件单元结构
CN100357874C (zh) 一种基于边界扫描的闪存加载方法及系统
US20100115323A1 (en) Data store system, data restoration system, data store method, and data restoration method
JP2009265880A (ja) マイクロコンピュータ及びマイクロコンピュータの外部レジスタデータ処理方法
DE10341616A1 (de) Verwaltung defekter Blöcke in Flash-Speichern

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 100083 18 floor, West Tower, block D, Tongfang science and Technology Plaza, 1 Wang Zhuang Road, Wudaokou, Haidian District, Beijing.

Applicant after: Purple light co core Microelectronics Co., Ltd.

Address before: 100083 18 floor, West Tower, block D, Tongfang science and Technology Plaza, 1 Wang Zhuang Road, Wudaokou, Haidian District, Beijing.

Applicant before: Beijing Tongfang Microelectronics Company

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant