CN100474442C - 存储器故障消除电路及其电源控制方法 - Google Patents

存储器故障消除电路及其电源控制方法 Download PDF

Info

Publication number
CN100474442C
CN100474442C CNB2003101180802A CN200310118080A CN100474442C CN 100474442 C CN100474442 C CN 100474442C CN B2003101180802 A CNB2003101180802 A CN B2003101180802A CN 200310118080 A CN200310118080 A CN 200310118080A CN 100474442 C CN100474442 C CN 100474442C
Authority
CN
China
Prior art keywords
circuit
storer
redundant
power supply
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101180802A
Other languages
English (en)
Other versions
CN1512510A (zh
Inventor
水越典子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1512510A publication Critical patent/CN1512510A/zh
Application granted granted Critical
Publication of CN100474442C publication Critical patent/CN100474442C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种存储器故障消除电路，当提供冗余电路来消除半导体存储器件的次品时，并且然后半导体存储器件没有缺陷，甚至向未使用冗余的电路也不便于提供电源来产生不需要的泄漏电流。提供一种用于半导体存储器件的自诊断电路，用来执行接通电源时的半导体存储器件的自诊断。将电源(2)提供给冗余电路部分，并且将电源(1)提供给除了冗余电路部分的电路部分。当半导体存储器件没有作为自诊断的结果的缺陷时，则执行切断冗余电路部分的电源(2)的控制。

Description

存储器故障消除电路及其电源控制方法
技术领域
本发明涉及一种用于执行半导体存储器件中的冗余消除的半导体存储器件。
背景技术
随着半导体的微型化的发展，包括半导体存储器件的半导体通常具有冗余电路来消除半导体器件部分的缺陷。当在检查时在存储器件部分中检测到缺陷时，已经用冗余电路部分来替换存储器件部分，以便实现半导体的产量的增加。
(JP-A-11-238393等)
然而，在包括半导体存储器件的常用半导体中，当在检查时在半导体存储器件部分中未检测缺陷时，不使用冗余消除电路，从而即使在不使用的电路中会不方便地产生泄漏电流。
发明内容
本发明被设计来解决如上所述的常见的问题，并且本发明旨在提供一种能够减小由不使用的冗余电路产生的泄漏电流的存储器故障消除电路。
本发明的存储器故障消除电路的第一方面是引导存储器故障消除电路消除具有存储器的半导体集成电路的存储器的损坏，所述存储器故障消除电路包括：具有冗余电路的冗余消除电路，通过该电路，根据存储器的诊断结果来替换存储器的缺陷部分；以及不同系统的电源线，通过该电源线向所述半导体集成电路提供电源。根据这种结构，在分离的系统中提供半导体集成电路和冗余消除电路的电源。因此，当在半导体集成电路的检查期间存储器没有损坏时，不向冗余消除电路提供电源就变成可能。从而，可以减小在未使用的冗余电路中产生的泄漏电流。
本发明的存储器故障消除电路的第二方面是引导存储器故障消除电路消除具有存储器的半导体集成电路的存储器的损坏，所述存储器故障消除电路包括：自诊断电路，用于诊断所述存储器，并且向外部电源控制电路输出所述诊断结果；以及具有冗余电路的冗余消除电路，通过该冗余消除电路，根据所述诊断结果来替换存储器的缺陷部分，其中，由根据所述诊断结果进行操作的所述电源控制电路，独立于提供到半导体集成电路的电源，来控制向冗余消除电路提供的电源。根据这种结构，根据自诊断结果，独立于向半导体集成电路提供的电源，来控制提供到冗余消除电路的电源。因此，当在半导体集成电路的检查期间存储器没有损坏时，执行控制，以便不向冗余消除电路提供电源。从而，可以减小在未使用的冗余电路中产生的泄漏电流。
本发明的存储器故障消除电路的第三方面是引导存储器故障消除电路消除具有存储器的半导体集成电路的存储器的损坏，所述存储器故障消除电路包括：保存单元，当对半导体集成电路进行检查时，预先保存存储器的诊断结果；以及具有冗余电路的冗余消除电路，通过该冗余消除电路，根据所诊断的结果来替换存储器的缺陷部分，其中，根据诊断结果进行操作的所述电源控制电路，独立于提供到半导体集成电路的电源，来控制在半导体集成电路的实际使用时提供到冗余消除电路的电源。根据这种结构，在半导体集成电路的实际使用时，利用在半导体集成电路的检查时预先保存的自诊断结果来控制向冗余消除电路提供的电源，向冗余消除电路提供的电源独立于向半导体集成电路提供的电源。因此，当在半导体集成电路的检查期间存储器没有损坏时，执行控制，以便不向冗余消除电路提供电源。从而，可以减小在未使用的冗余电路中产生的泄漏电流。
在本发明的存储器故障消除电路的第二和第三方面中，从与半导体集成电路的电源不同的电源处提供冗余消除电路的电源。根据这种结构，将冗余消除电路的电源制成与半导体集成电路的电源不同的电源，从而可靠地控制用于冗余消除电路的电源。
此外，自诊断电路向电源控制电路输出每次接通电源时自诊断电路进行操作而获得的存储器的诊断结果。根据这种结构，根据仅当接通电源时的诊断结果来控制电源，并且其后电源能够照常使用。
在本发明中，通过保险丝控制来替换存储器的缺陷部分。按照这种结构，通过利用保险丝控制，存储器的缺陷部分可以被冗余电路可靠地替换。
根据本发明，用于冗余消除电路的电源独立于用于半导体集成电路的电源。因此，当存储器没有损坏时，能够切断向冗余消除电路提供的电源。从而，可以减小在未使用的冗余电路中产生的泄漏电流。
附图说明
图1示出了根据本发明的第一实施例的存储器故障消除电路的结构图。
图2示出了根据本发明的第一实施例的存储器故障消除电路的操作流程图。
图3示出了根据本发明的第二实施例的存储器故障消除电路的结构图。
图4示出了根据本发明的第二实施例的存储器故障消除电路的操作流程图。
具体实施方式
(第一实施例)
图1示出了根据本发明的第一实施例的存储器故障消除器件的结构图。
存储器故障消除器件包括：逻辑电路1，用于实现实际功能；存储器部分2，由所述逻辑电路1使用；自诊断电路3，用于识别所述存储器部分2的故障是否存在；冗余电路4，根据自诊断电路3的决定结果，通过保险丝等的控制来执行所述存储器部分2的缺陷部分的替换；比较器5，用于比较由逻辑电路1指定的存储器的地址与从冗余电路4输出的确定结果(指示缺陷部分的地址)；以及选择器6，根据比较器5的结果，当存储器有故障时有选择性地允许逻辑电路1访问冗余消除电路4。
将电源(1)提供给逻辑电路1、存储器部分2、自诊断电路3和选择器，而将电源(2)提供给冗余电路4和比较器5。电源控制电路10根据自诊断电路3的结果来控制电源(1)和电源(2)的提供。在半导体芯片外部或内部提供电源控制电路。
图2示出了根据本发明的第一实施例的存储器故障消除器件的操作流程图。在存储器故障消除器件的操作流程中，当接通电源时，自诊断电路3进行操作以执行存储器的自诊断(S10)，并且确定自诊断的结果(S11)。当输出存储器没有故障的结果时，电源控制电路10控制将要关闭的电源(2)的电源源(S12)。当输出存储器有故障的结果时，自诊断的结果被存储在冗余电路4中(S13)，并且下一个电源控制电路10控制将要接通的电源(2)的电源源(S14)。由于当电源接通时保存了自诊断的结果，如果接通电源时操作自诊断电路3，则在这之后不能控制电源(2)。
根据第一实施例，在分离系统中提供半导体集成电路和冗余消除电路的电源。因此，当在半导体集成电路检查时存储器没有损坏时，不向冗余消除电路提供电源会变得可能。因此，可以减小在未使用的冗余电路中产生的泄漏电流。
(第二实施例)
图3示出了根据本发明第二实施例的存储器故障消除电路的结构的方框图。将描述参考标记与图1中相同的部分。在图3中，存储器故障消除电路包括：逻辑电路1；存储器部分2；冗余电路4；闪存9，用于保存半导体集成电路的检查结果；比较器5，用于将由逻辑电路1指定的地址与在闪存9中存储的决定结果进行比较；选择器6，用于当比较器5的比较结果指示存储器部分2具有缺陷存储单元时，使逻辑电路1能够访问冗余电路4。
将电源(1)提供给具有逻辑电路1的半导体集成电路、存储器部分2和选择器6。将电源(2)提供给具有冗余电路4的冗余消除电路和比较器5。电源控制电路10根据在闪存9中保存的、用于估计存储器的结果来控制电源(1)和(2)的提供。
图4示出了根据本发明的第二实施例的存储器故障消除器件的操作流程图。
存储器故障消除器件的操作流程可被大概划分成半导体检查步骤和实际使用。在半导体的检查步骤中，执行存储器部分2的测试(S20)，并且将所检查的有关存储器的缺陷或损坏以及存储器的缺陷部分的存在或不存在的结果保存在半导体中的闪存9中(S21)。在实际使用中，通过使用闪存9中存储的存储器的缺陷或损坏的存在或不存在来确定所检查的结果(S22)。当存在存储器的缺陷或损坏时，电源控制电路10执行接通电源(2)的控制(S23)。当不存在存储器的缺陷或损坏时，电源控制电路10执行关闭电源(2)的控制(S24)。
根据第二实施例，在分离系统中提供半导体集成电路和冗余消除电路的电源。将作为在检查时获得的结果的存储器部分的缺陷或损坏的存在或不存存储在闪存中。因此，在实际使用中，执行控制，以便根据存储器部分的缺陷或损坏的存在或不存在，不向冗余电路提供电源。因此，防止产生在未使用的冗余电路中泄漏电流的产生。
第一和第二实施例已经描述了这样的示例，即控制向冗余消除电路提供的电源，以致如果存储器损坏则接通电源(2)，如果存储器未损坏则关闭电源(2)。然而，可以按以下来制造结构。如果存储器未损坏，则通过配平(trimming)来切断用于向电源(2)供电的电源线，从而不将电源提供给冗余消除电路。
根据本发明的半导体集成电路的存储器故障消除电路能够根据存储器的损坏的存在或不存在来控制电源。当不存在存储器的损坏时，在未使用的冗余消除电路部分中可以减小不必要的泄漏电流，并且在安装了存储器的半导体集成电路中可以有效地减小消耗的电流。尤其是，存储器故障消除电路对需要低消耗电流的便携式终端设备有用。

Claims (9)

1.一种存储器故障消除电路，用于消除具有存储器的半导体集成电路的存储器的损坏，所述存储器故障消除电路包括：
自诊断电路，用于诊断所述存储器，并且向外部电源控制电路输出诊断结果；以及
冗余消除电路，其具有冗余电路，通过该冗余电路，根据所述诊断结果来替换存储器的缺陷部分，
其中，由根据诊断结果进行操作的电源控制电路，独立于向半导体集成电路提供的电源，来控制提供到冗余消除电路的电源，并且
其中仅当根据存储器的诊断结果用所述冗余电路替换存储器的缺陷部分时，向所述冗余消除电路提供电源。
2.一种存储器故障消除电路，用于消除具有存储器的半导体集成电路的存储器的损坏，所述存储器故障消除电路包括：
保存单元，在检查所述半导体集成电路时，预先保存存储器的诊断结果；以及
冗余消除电路，其具有冗余电路，通过该冗余电路，根据所诊断的结果来替换存储器的缺陷部分，
其中，由根据所诊断的结果进行操作的电源控制电路，独立于提供到半导体集成电路的电源，来控制在半导体集成电路的实际使用时提供到冗余消除电路的电源，并且
其中仅当根据存储器的诊断结果用所述冗余电路替换存储器的缺陷部分时，向所述冗余消除电路提供电源。
3.根据权利要求1或2所述的存储器故障消除电路，其中向所述冗余消除电路提供的电源来自于与所述半导体集成电路的电源不同的电源。
4.根据权利要求1或2所述的存储器故障消除电路，其中所述自诊断电路向电源控制电路输出每次接通电源时获得的存储器的诊断结果。
5.根据权利要求1或2所述的存储器故障消除电路，其中在保险丝的控制下执行存储器的缺陷部分的替换。
6.根据权利要求1或2所述的存储器故障消除电路，其中在所述半导体集成电路的外部提供所述电源控制电路。
7.根据权利要求1或2所述的存储器故障消除电路，其中在所述半导体集成电路的内部提供所述电源控制电路。
8.一种用于消除具有存储器的半导体集成电路的存储器的损坏的电源控制方法，包括：
诊断所述存储器，并且向外部电源控制电路输出诊断结果；以及
根据诊断结果，用冗余消除电路的冗余电路来替换存储器的缺陷部分，
其中，由根据诊断结果进行操作的电源控制电路，独立于向半导体集成电路提供的电源，来控制提供到冗余消除电路的电源，并且
其中仅当根据存储器的诊断结果用所述冗余电路替换存储器的缺陷部分时，向所述冗余消除电路提供电源。
9.一种用于消除具有存储器的半导体集成电路的存储器的损坏的电源控制方法，包括：
诊断所述存储器，并且向外部电源控制电路输出诊断结果；以及
根据诊断结果，用冗余消除电路的冗余电路来替换存储器的缺陷部分，
其中，由根据诊断结果进行操作的电源控制电路，独立于向半导体集成电路提供的电源，来控制提供到冗余消除电路的电源，并且
其中当存储器的缺陷部分根据存储器的诊断结果未被所述冗余电路替换时，通过配平来切断冗余消除电路的电源线。
CNB2003101180802A 2002-11-20 2003-11-20 存储器故障消除电路及其电源控制方法 Expired - Fee Related CN100474442C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2002336566 2002-11-20
JP336566/2002 2002-11-20
JP336566/02 2002-11-20
JP2003372027A JP4286634B2 (ja) 2002-11-20 2003-10-31 メモリ故障救済回路
JP372027/03 2003-10-31
JP372027/2003 2003-10-31

Publications (2)

Publication Number Publication Date
CN1512510A CN1512510A (zh) 2004-07-14
CN100474442C true CN100474442C (zh) 2009-04-01

Family

ID=32774639

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101180802A Expired - Fee Related CN100474442C (zh) 2002-11-20 2003-11-20 存储器故障消除电路及其电源控制方法

Country Status (3)

Country Link
US (1) US6967879B2 (zh)
JP (1) JP4286634B2 (zh)
CN (1) CN100474442C (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006079418A (ja) * 2004-09-10 2006-03-23 Fujitsu Ltd 記憶制御装置、制御方法及びプログラム
JP4917767B2 (ja) * 2005-07-01 2012-04-18 パナソニック株式会社 半導体記憶装置
US7411844B2 (en) * 2005-11-30 2008-08-12 Infineon Technologies Flash Gmbh & Co. Kg Semiconductor memory device having a redundancy information memory directly connected to a redundancy control circuit
DE102005061719B3 (de) 2005-12-22 2007-05-16 Infineon Technologies Ag Speichervorrichtung mit Fuse-Speicherelementen
JP4865360B2 (ja) * 2006-03-01 2012-02-01 パナソニック株式会社 半導体記憶装置
JP5322346B2 (ja) * 2007-06-07 2013-10-23 株式会社半導体エネルギー研究所 半導体装置
JP5104123B2 (ja) * 2007-08-17 2012-12-19 富士通セミコンダクター株式会社 半導体メモリ
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US8644049B2 (en) 2010-08-20 2014-02-04 Shine C. Chung Circuit and system of using polysilicon diode as program selector for one-time programmable devices
US9496033B2 (en) 2010-08-20 2016-11-15 Attopsemi Technology Co., Ltd Method and system of programmable resistive devices with read capability using a low supply voltage
US9236141B2 (en) 2010-08-20 2016-01-12 Shine C. Chung Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US8830720B2 (en) 2010-08-20 2014-09-09 Shine C. Chung Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices
US9019742B2 (en) 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US9460807B2 (en) 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US8488359B2 (en) 2010-08-20 2013-07-16 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
US9042153B2 (en) 2010-08-20 2015-05-26 Shine C. Chung Programmable resistive memory unit with multiple cells to improve yield and reliability
US9824768B2 (en) 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US9025357B2 (en) 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
US9431127B2 (en) 2010-08-20 2016-08-30 Shine C. Chung Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US8913449B2 (en) * 2012-03-11 2014-12-16 Shine C. Chung System and method of in-system repairs or configurations for memories
US8988965B2 (en) 2010-11-03 2015-03-24 Shine C. Chung Low-pin-count non-volatile memory interface
US9019791B2 (en) 2010-11-03 2015-04-28 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
US9076513B2 (en) 2010-11-03 2015-07-07 Shine C. Chung Low-pin-count non-volatile memory interface with soft programming capability
TWI478168B (zh) 2010-12-08 2015-03-21 Chien Shine Chung 反熔絲記憶體及電子系統
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US9324849B2 (en) 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
US9136261B2 (en) 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
US8912576B2 (en) 2011-11-15 2014-12-16 Shine C. Chung Structures and techniques for using semiconductor body to construct bipolar junction transistors
US8917533B2 (en) 2012-02-06 2014-12-23 Shine C. Chung Circuit and system for testing a one-time programmable (OTP) memory
US8861249B2 (en) 2012-02-06 2014-10-14 Shine C. Chung Circuit and system of a low density one-time programmable memory
US9007804B2 (en) 2012-02-06 2015-04-14 Shine C. Chung Circuit and system of protective mechanisms for programmable resistive memories
US9076526B2 (en) 2012-09-10 2015-07-07 Shine C. Chung OTP memories functioning as an MTP memory
US9183897B2 (en) 2012-09-30 2015-11-10 Shine C. Chung Circuits and methods of a self-timed high speed SRAM
US9324447B2 (en) 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices
US9412473B2 (en) 2014-06-16 2016-08-09 Shine C. Chung System and method of a novel redundancy scheme for OTP
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10289597A (ja) * 1997-04-14 1998-10-27 Advantest Corp メモリ試験装置
KR100265765B1 (ko) 1998-02-06 2000-10-02 윤종용 빌트인 셀프 테스트 회로를 구비한 결함구제회로 및 이를 사용한 결함구제방법
JPH11238395A (ja) * 1998-02-20 1999-08-31 Advantest Corp メモリ試験装置
JP2001035192A (ja) * 1999-07-19 2001-02-09 Nec Corp メモリ搭載集積回路およびそのテスト方法
JP4230061B2 (ja) * 1999-07-21 2009-02-25 株式会社アドバンテスト 不良救済解析器を搭載したメモリ試験装置
JP2001266589A (ja) * 2000-03-21 2001-09-28 Toshiba Corp 半導体記憶装置およびそのテスト方法
JP2002150789A (ja) * 2000-11-09 2002-05-24 Hitachi Ltd 不揮発性半導体記憶装置
JP2003068071A (ja) * 2001-08-30 2003-03-07 Hitachi Ltd 半導体メモリ

Also Published As

Publication number Publication date
JP4286634B2 (ja) 2009-07-01
US6967879B2 (en) 2005-11-22
US20040151022A1 (en) 2004-08-05
JP2004185795A (ja) 2004-07-02
CN1512510A (zh) 2004-07-14

Similar Documents

Publication Publication Date Title
CN100474442C (zh) 存储器故障消除电路及其电源控制方法
KR100320829B1 (ko) 대규모 메모리용 ｂｉｓｔ 회로
US7275196B2 (en) Runtime reconfiguration of reconfigurable circuits
CN110809755B (zh) 电子控制系统
WO2019184612A1 (zh) 一种终端及电子设备
KR101471574B1 (ko) 반도체 칩과 반도체 장치
JP3165320B2 (ja) 自己修復回路
CN1318964C (zh) 通信设备复位信息保存方法
CN110990201B (zh) 一种自愈管理控制器、SoC及自愈方法
CN113361289A (zh) 拨码开关编码识别处理方法、装置和读码电路
JP2005529405A (ja) マイクロコントローラユニットの動作を監視するための方法およびベースチップ
US6947863B2 (en) Process and circuit arrangement to monitor physical parameters
US20230288975A1 (en) Electronic Control Device and Method for Diagnosing Wake-up Circuit
JP2000035923A (ja) 異常検出方法および異常検出装置
KR100520838B1 (ko) 잉여 메모리 셀에 대한 액세스 가능성을 갖는 메모리장치의 데이타 저장 방법
JP7332204B1 (ja) 情報処理システム、情報処理システムが実行する処理方法、およびプログラム
JP2003098223A (ja) スキャンテスト回路および方法
JP2005301565A (ja) ディスクアレイ装置およびディスクアレイ装置の診断制御方法
JP2013030056A (ja) 半導体集積回路装置
JP2008090656A (ja) プログラマブルコントローラ
JP4676967B2 (ja) 半導体集積回路装置
US20050034040A1 (en) System and method for self-adaptive redundancy choice logic
JPH0651864A (ja) 計算機
Göhner et al. Reliability considerations for mechatronic systems on the basis of a state model
KR100358355B1 (ko) 통신시스템에서 시스템정보 저장용 비휘발성 메모리배치방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090401

Termination date: 20111120