JP3165320B2 - 自己修復回路 - Google Patents
自己修復回路Info
- Publication number
- JP3165320B2 JP3165320B2 JP06303294A JP6303294A JP3165320B2 JP 3165320 B2 JP3165320 B2 JP 3165320B2 JP 06303294 A JP06303294 A JP 06303294A JP 6303294 A JP6303294 A JP 6303294A JP 3165320 B2 JP3165320 B2 JP 3165320B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- self
- test signal
- programmable logic
- healing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Hardware Redundancy (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、通信装置等におい
て、故障が発生した場合に、故障箇所を特定し、その故
障箇所を自己修復する自己修復回路に関するものであ
る。
て、故障が発生した場合に、故障箇所を特定し、その故
障箇所を自己修復する自己修復回路に関するものであ
る。
【０００２】
【従来の技術】図６は、従来の自己修復回路を示す回路
ブロック図であり、図において、１・２は信号選択回
路、３はある回路（Ａ）、６・７ は試験信号を挿入す
るためのＡＮＤ回路、１１は試験信号発生回路、１３は
試験信号検出回路、１４は制御回路である。
ブロック図であり、図において、１・２は信号選択回
路、３はある回路（Ａ）、６・７ は試験信号を挿入す
るためのＡＮＤ回路、１１は試験信号発生回路、１３は
試験信号検出回路、１４は制御回路である。
【０００３】次に動作について説明する。図６の回路に
おいて、入力信号１０１は、ＡＮＤ回路６により試験信
号１０５を挿入されスイッチ回路１を介して回路（Ａ）
３に入力され出力信号１２０として出力される。出力信
号１２０は、スイッチ回路２を介して出力信号２０１と
して外部に出力される。回路（Ａ）が正常に動作してい
ることを確認するために、試験信号発生回路１１は定期
的に試験信号を入力信号の中に挿入し、試験信号検出回
路１３は出力信号２０１から試験信号に対応した出力信
号を検出し、回路（Ａ）３の正常性を確認する。回路
（Ａ）３が異常であると判定された場合、制御回路１４
はスイッチ回路１・２を制御し、回路（Ａ）３を予備回
路６５に切り替える。
おいて、入力信号１０１は、ＡＮＤ回路６により試験信
号１０５を挿入されスイッチ回路１を介して回路（Ａ）
３に入力され出力信号１２０として出力される。出力信
号１２０は、スイッチ回路２を介して出力信号２０１と
して外部に出力される。回路（Ａ）が正常に動作してい
ることを確認するために、試験信号発生回路１１は定期
的に試験信号を入力信号の中に挿入し、試験信号検出回
路１３は出力信号２０１から試験信号に対応した出力信
号を検出し、回路（Ａ）３の正常性を確認する。回路
（Ａ）３が異常であると判定された場合、制御回路１４
はスイッチ回路１・２を制御し、回路（Ａ）３を予備回
路６５に切り替える。
【０００４】
【発明が解決しようとする課題】従来の自己修復回路は
以上の様に構成されているので、全回路に対して修復を
行うためには構成される回路毎に予備回路を設けなけれ
ばならず、回路規模が増大するという問題点があった。
以上の様に構成されているので、全回路に対して修復を
行うためには構成される回路毎に予備回路を設けなけれ
ばならず、回路規模が増大するという問題点があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、回路規模が大きく増大すること
なしに信頼性の高い自己修復回路を得ることを目的とす
る。
ためになされたもので、回路規模が大きく増大すること
なしに信頼性の高い自己修復回路を得ることを目的とす
る。
【０００６】
【課題を解決するための手段】請求項１の自己修復回路
は、試験信号発生回路／検出回路と、これらを制御する
制御回路と、を有し、故障が発生した場合に故障箇所を
特定しその故障箇所を自己修復する通信装置等の自己修
復回路において、修復用予備回路にプログラマブルロジ
ックを使用し、前記制御回路が複数の回路と同等の動作
を行う回路構成に前記プログラマブルロジックをプログ
ラムすることにより、複数回路の修復を一つのプログラ
マブルロジックで実現することが可能なものである。
は、試験信号発生回路／検出回路と、これらを制御する
制御回路と、を有し、故障が発生した場合に故障箇所を
特定しその故障箇所を自己修復する通信装置等の自己修
復回路において、修復用予備回路にプログラマブルロジ
ックを使用し、前記制御回路が複数の回路と同等の動作
を行う回路構成に前記プログラマブルロジックをプログ
ラムすることにより、複数回路の修復を一つのプログラ
マブルロジックで実現することが可能なものである。
【０００７】
【０００８】請求項２の自己修復回路は、請求項１記載
のものにおいて、制御回路は、外部からの異常検出信号
を受信し、内部回路の動作確認を行うことを特徴とす
る。
のものにおいて、制御回路は、外部からの異常検出信号
を受信し、内部回路の動作確認を行うことを特徴とす
る。
【０００９】請求項３の自己修復回路は、請求項１記載
のものにおいて、試験信号発生回路／検出回路をプログ
ラマブルロジックで構成したことを特徴とする。
のものにおいて、試験信号発生回路／検出回路をプログ
ラマブルロジックで構成したことを特徴とする。
【００１０】請求項４の自己修復回路は、請求項３記載
のものにおいて、通常動作回路をプログラマブルロジッ
クで構成したことを特徴とする。
のものにおいて、通常動作回路をプログラマブルロジッ
クで構成したことを特徴とする。
【００１１】
【作用】請求項１の自己修復回路は、一つの回路で様々
な回路の予備回路として使用することができるので、従
来より小さな回路規模で従来と同等の高い信頼性を実現
できる。
な回路の予備回路として使用することができるので、従
来より小さな回路規模で従来と同等の高い信頼性を実現
できる。
【００１２】
【００１３】請求項２の自己修復回路は、内部の試験回
路では回路の異常を検出できない場合でも、外部からの
異常検出信号により故障箇所を特定できる。
路では回路の異常を検出できない場合でも、外部からの
異常検出信号により故障箇所を特定できる。
【００１４】請求項３の自己修復回路は、試験信号発生
回路／検出回路をプログラマブルロジックで構成したの
で、様々な広範囲な試験パターンによる異常検出ができ
る。
回路／検出回路をプログラマブルロジックで構成したの
で、様々な広範囲な試験パターンによる異常検出ができ
る。
【００１５】請求項４の自己修復回路は、回路の置き換
えにより故障箇所の自己修復を行った場合、あらかじめ
準備されていた予備のプログラマブルロジックの残量よ
り回路の寿命を推定することができる。
えにより故障箇所の自己修復を行った場合、あらかじめ
準備されていた予備のプログラマブルロジックの残量よ
り回路の寿命を推定することができる。
【００１６】
実施例１．以下、この発明の実施例１を図について説明
する。図１において、１・２は信号選択回路、３〜５は
ある回路Ａ〜Ｃ、６〜８は試験信号を挿入するためのＡ
ＮＤ回路、１１は試験信号発生回路、１２は自己修復に
用いられるプログラマブルロジック回路、１３は試験信
号検出回路、１４は制御回路である。
する。図１において、１・２は信号選択回路、３〜５は
ある回路Ａ〜Ｃ、６〜８は試験信号を挿入するためのＡ
ＮＤ回路、１１は試験信号発生回路、１２は自己修復に
用いられるプログラマブルロジック回路、１３は試験信
号検出回路、１４は制御回路である。
【００１７】次に動作について、図１の回路及び図２の
フローチャート図により説明する。図１の回路におい
て、入力信号１０１は、ＡＮＤ回路６により試験信号１
０５を挿入されスイッチ回路１を介して回路（Ａ）３に
入力され出力信号１２０として出力される。出力信号１
２０は、スイッチ回路２を介して出力信号２０１として
外部に出力される。回路（Ａ）３が正常に動作している
ことを確認するために、試験信号発生回路１１は定期的
に試験信号を入力信号の中に挿入し、試験信号検出回路
１３は出力信号２０１から試験信号１０５に対応した出
力信号を検出し、回路（Ａ）３の正常性を確認する（ス
テップ４０２）。試験信号検出回路により回路（Ａ）３
が異常であると判定された場合、制御回路１４は制御信
号３０３によりプログラマブルロジック１２を回路
（Ａ）３と同等の動作を行う回路構成にプログラムした
後（ステップ４０３）、スイッチ回路１・２を制御し、
回路（Ａ）３をプログラマブルロジック回路１２に切り
替える（ステップ４０４）。
フローチャート図により説明する。図１の回路におい
て、入力信号１０１は、ＡＮＤ回路６により試験信号１
０５を挿入されスイッチ回路１を介して回路（Ａ）３に
入力され出力信号１２０として出力される。出力信号１
２０は、スイッチ回路２を介して出力信号２０１として
外部に出力される。回路（Ａ）３が正常に動作している
ことを確認するために、試験信号発生回路１１は定期的
に試験信号を入力信号の中に挿入し、試験信号検出回路
１３は出力信号２０１から試験信号１０５に対応した出
力信号を検出し、回路（Ａ）３の正常性を確認する（ス
テップ４０２）。試験信号検出回路により回路（Ａ）３
が異常であると判定された場合、制御回路１４は制御信
号３０３によりプログラマブルロジック１２を回路
（Ａ）３と同等の動作を行う回路構成にプログラムした
後（ステップ４０３）、スイッチ回路１・２を制御し、
回路（Ａ）３をプログラマブルロジック回路１２に切り
替える（ステップ４０４）。
【００１８】入力信号１０２・１０３についても同様の
修復動作が可能となり、入力信号１０２・１０３は、Ａ
ＮＤ回路７・８により試験信号１０６・１０７を挿入さ
れスイッチ回路１を介して回路（Ｂ）４・回路（Ｃ）５
に入力され出力信号１２１・１２２として出力される。
出力信号１２１・１２２は、スイッチ回路２を介して出
力信号２０２・２０３として外部に出力される。回路
（Ｂ）４・回路（Ｃ）５が正常に動作していることを確
認するために、試験信号発生回路１１は定期的に試験信
号を入力信号の中に挿入し、試験信号検出回路１３は出
力信号２０２・２０３から試験信号１０６・１０７に対
応した出力信号を検出し、回路（Ｂ）４・回路（Ｃ）５
の正常性を確認する。試験信号検出回路により回路
（Ｂ）４または回路（Ｃ）５が異常であると判定された
場合、制御回路１４は制御信号３０３によりプログラマ
ブルロジック１２を回路（Ｂ）４または回路（Ｃ）５と
同等の動作を行う回路構成にプログラムした後、スイッ
チ回路１・２を制御し、回路（Ｂ）４または回路（Ｃ）
５をプログラマブルロジック回路１２に切り替える。
修復動作が可能となり、入力信号１０２・１０３は、Ａ
ＮＤ回路７・８により試験信号１０６・１０７を挿入さ
れスイッチ回路１を介して回路（Ｂ）４・回路（Ｃ）５
に入力され出力信号１２１・１２２として出力される。
出力信号１２１・１２２は、スイッチ回路２を介して出
力信号２０２・２０３として外部に出力される。回路
（Ｂ）４・回路（Ｃ）５が正常に動作していることを確
認するために、試験信号発生回路１１は定期的に試験信
号を入力信号の中に挿入し、試験信号検出回路１３は出
力信号２０２・２０３から試験信号１０６・１０７に対
応した出力信号を検出し、回路（Ｂ）４・回路（Ｃ）５
の正常性を確認する。試験信号検出回路により回路
（Ｂ）４または回路（Ｃ）５が異常であると判定された
場合、制御回路１４は制御信号３０３によりプログラマ
ブルロジック１２を回路（Ｂ）４または回路（Ｃ）５と
同等の動作を行う回路構成にプログラムした後、スイッ
チ回路１・２を制御し、回路（Ｂ）４または回路（Ｃ）
５をプログラマブルロジック回路１２に切り替える。
【００１９】このように、修復用予備回路にプログラマ
ブルロジックを使用し、制御回路が複数の回路と同等の
動作を行う回路構成にプログラマブルロジックをプログ
ラムすることにより、複数回路の修復を一つのプログラ
マブルロジックで実現することが可能となる。
ブルロジックを使用し、制御回路が複数の回路と同等の
動作を行う回路構成にプログラマブルロジックをプログ
ラムすることにより、複数回路の修復を一つのプログラ
マブルロジックで実現することが可能となる。
【００２０】実施例２．なお、上記実施例１では内部の
試験信号発生回路と試験信号検出回路により、回路の異
常検出を行ったが、この試験信号検出回路では回路の異
常を検出できない場合がある。そこで図３に示すよう
に、外部からの異常検出信号３０６を受信し、内部回路
の動作確認を行う。本回路からの出力信号２０１・２０
２・２０３に対して、外部回路が異常と判定し、異常検
出信号３０６を受信した場合に、制御回路１４は制御信
号３０３によりプログラマブルロジック１２を回路Ａ、
ＢまたはＣと同等の動作を行う回路構成にプログラムし
た後、スイッチ回路１・２を制御し、回路Ａ、Ｂまたは
Ｃをプログラマブルロジック回路１２に切り替える。こ
の回路の置き換えにより、故障箇所の特定を行うことが
可能になる。
試験信号発生回路と試験信号検出回路により、回路の異
常検出を行ったが、この試験信号検出回路では回路の異
常を検出できない場合がある。そこで図３に示すよう
に、外部からの異常検出信号３０６を受信し、内部回路
の動作確認を行う。本回路からの出力信号２０１・２０
２・２０３に対して、外部回路が異常と判定し、異常検
出信号３０６を受信した場合に、制御回路１４は制御信
号３０３によりプログラマブルロジック１２を回路Ａ、
ＢまたはＣと同等の動作を行う回路構成にプログラムし
た後、スイッチ回路１・２を制御し、回路Ａ、Ｂまたは
Ｃをプログラマブルロジック回路１２に切り替える。こ
の回路の置き換えにより、故障箇所の特定を行うことが
可能になる。
【００２１】この実施例２によれば、内部の試験信号検
出回路では回路の異常を検出できない場合でも、外部か
ら異常検出信号を受信して故障箇所の特定を行うことが
できる。
出回路では回路の異常を検出できない場合でも、外部か
ら異常検出信号を受信して故障箇所の特定を行うことが
できる。
【００２２】実施例３．なお、実施例１では内部の試験
信号発生回路と試験信号検出回路により、回路の異常検
出を行ったが、さらに様々な故障状況を検出するため
に、試験信号発生回路と試験信号検出回路をプログラマ
ブルロジックで構成し様々な試験パターンによる異常検
出を行うことも可能である。図４において、試験信号発
生回路と試験信号検出回路をプログラマブルロジック４
１・４３で構成し、制御回路１４は制御信号３０１・３
０５によりプログラマブルロジック４１・４２を様々な
試験信号発生回路と試験信号検出回路にプログラムし、
通常動作時の試験信号の挿入から、全ての入力信号を試
験信号に割当てての試験までの広範囲な試験を行い異常
箇所の特定を行う。
信号発生回路と試験信号検出回路により、回路の異常検
出を行ったが、さらに様々な故障状況を検出するため
に、試験信号発生回路と試験信号検出回路をプログラマ
ブルロジックで構成し様々な試験パターンによる異常検
出を行うことも可能である。図４において、試験信号発
生回路と試験信号検出回路をプログラマブルロジック４
１・４３で構成し、制御回路１４は制御信号３０１・３
０５によりプログラマブルロジック４１・４２を様々な
試験信号発生回路と試験信号検出回路にプログラムし、
通常動作時の試験信号の挿入から、全ての入力信号を試
験信号に割当てての試験までの広範囲な試験を行い異常
箇所の特定を行う。
【００２３】この実施例３によれば、試験信号発生回路
と試験信号検出回路をプログラマブルロジックで構成し
たので、様々な広範囲な試験パターンによる異常検出が
可能となる。
と試験信号検出回路をプログラマブルロジックで構成し
たので、様々な広範囲な試験パターンによる異常検出が
可能となる。
【００２４】実施例４．なお、実施例１〜３では修復用
回路、試験信号発生回路、試験信号検出回路にプログラ
マブルロジックを適用し、回路異常の確実な検出と少な
い回路での自己修復を行ったが、大部分の回路をプログ
ラマブルロジックで構成し、一部の未使用回路を修復用
回路、試験信号発生回路、試験信号検出回路に使用する
ことにより異常箇所の特定と自己修復が可能となる。図
５において、通常使用回路をプログラマブルロジック５
３・５４・５５で、修復用回路をプログラマブルロジッ
ク１２で、試験信号発生回路と試験信号検出回路をプロ
グラマブルロジック４１・４３で構成し、制御回路１４
は制御信号３０１・３０３・３０５・５０１・５０２・
５０３によりプログラマブルロジック１２・４１・４３
・５３・５４・５５をプログラムし、通常動作回路と試
験信号発生・検出回路と修復回路として使用する。プロ
グラマブルロジック１２・４１・４３・５３・５４・５
５はそれぞれ独立したデバイスである必要はなく、一つ
のデバイスの中で部分的に機能割当てすることでも同様
の機能が実現可能である。
回路、試験信号発生回路、試験信号検出回路にプログラ
マブルロジックを適用し、回路異常の確実な検出と少な
い回路での自己修復を行ったが、大部分の回路をプログ
ラマブルロジックで構成し、一部の未使用回路を修復用
回路、試験信号発生回路、試験信号検出回路に使用する
ことにより異常箇所の特定と自己修復が可能となる。図
５において、通常使用回路をプログラマブルロジック５
３・５４・５５で、修復用回路をプログラマブルロジッ
ク１２で、試験信号発生回路と試験信号検出回路をプロ
グラマブルロジック４１・４３で構成し、制御回路１４
は制御信号３０１・３０３・３０５・５０１・５０２・
５０３によりプログラマブルロジック１２・４１・４３
・５３・５４・５５をプログラムし、通常動作回路と試
験信号発生・検出回路と修復回路として使用する。プロ
グラマブルロジック１２・４１・４３・５３・５４・５
５はそれぞれ独立したデバイスである必要はなく、一つ
のデバイスの中で部分的に機能割当てすることでも同様
の機能が実現可能である。
【００２５】上記の回路構成で、故障している箇所をプ
ログラマブルロジックで構成し、回路の置き換えにより
故障箇所の自己修復を行った場合、あらかじめ準備され
ていた予備のプログラマブルロジックの残量より回路の
寿命を推定することが可能である。
ログラマブルロジックで構成し、回路の置き換えにより
故障箇所の自己修復を行った場合、あらかじめ準備され
ていた予備のプログラマブルロジックの残量より回路の
寿命を推定することが可能である。
【００２６】
【発明の効果】請求項１の自己修復回路は、修復用予備
回路にプログラマブルロジックを使用し、前記制御回路
が複数の回路と同等の動作を行う回路構成に前記プログ
ラマブルロジックをプログラムすることにより、複数回
路の修復を一つのプログラマブルロジックで実現するこ
とができるので、従来より小さな回路規模で従来と同等
の高い信頼性を実現できる。
回路にプログラマブルロジックを使用し、前記制御回路
が複数の回路と同等の動作を行う回路構成に前記プログ
ラマブルロジックをプログラムすることにより、複数回
路の修復を一つのプログラマブルロジックで実現するこ
とができるので、従来より小さな回路規模で従来と同等
の高い信頼性を実現できる。
【００２７】
【００２８】請求項２の自己修復回路は、請求項１記載
のものにおいて、制御回路は、外部からの異常検出信号
を受信し、内部回路の動作確認を行う構成にしたので、
内部の試験回路では回路の異常を検出できない場合で
も、外部からの異常検出信号により故障箇所を特定でき
る。
のものにおいて、制御回路は、外部からの異常検出信号
を受信し、内部回路の動作確認を行う構成にしたので、
内部の試験回路では回路の異常を検出できない場合で
も、外部からの異常検出信号により故障箇所を特定でき
る。
【００２９】請求項３の自己修復回路は、請求項１記載
のものにおいて、試験信号発生回路／検出回路をプログ
ラマブルロジックで構成したので、様々な広範囲な試験
パターンによる異常検出ができる。
のものにおいて、試験信号発生回路／検出回路をプログ
ラマブルロジックで構成したので、様々な広範囲な試験
パターンによる異常検出ができる。
【００３０】請求項４の自己修復回路は、請求項３記載
のものにおいて、通常動作回路をプログラマブルロジッ
クで構成したので、回路の置き換えにより故障箇所の自
己修復を行った場合、あらかじめ準備されていた予備の
プログラマブルロジックの残量より回路の寿命を推定す
ることができる。
のものにおいて、通常動作回路をプログラマブルロジッ
クで構成したので、回路の置き換えにより故障箇所の自
己修復を行った場合、あらかじめ準備されていた予備の
プログラマブルロジックの残量より回路の寿命を推定す
ることができる。
【図１】この発明の実施例１によるプログラマブルロジ
ックを使用した自己修復回路を示すブロック図である。
ックを使用した自己修復回路を示すブロック図である。
【図２】この発明の実施例１によるプログラマブルロジ
ックを使用した自己修復回路の制御回路の動作を示すフ
ローチャート図である。
ックを使用した自己修復回路の制御回路の動作を示すフ
ローチャート図である。
【図３】この発明の実施例２を示すブロック図である。
【図４】この発明の実施例３を示すブロック図である。
【図５】この発明の実施例４を示すブロック図である。
【図６】従来の自己修復回路を示す回路ブロック図であ
る。
る。
１・２ 信号選択回路 ３・６４・６５ 回路Ａ ４ 回路Ｂ ５ 回路Ｃ ６・７・８ ＡＮＤ回路 １１ 試験信号発生回路 １２・４１・４３・５３・５４・５５ プログラマブル
ロジック １３ 試験信号検出回路 １４ 制御回路
ロジック １３ 試験信号検出回路 １４ 制御回路
Claims (4)
- 【請求項１】 試験信号発生回路／検出回路と、これら
を制御する制御回路と、を有し、故障が発生した場合に
故障箇所を特定しその故障箇所を自己修復する通信装置
等の自己修復回路において、修復用予備回路にプログラマブルロジックを使用し、前
記制御回路が複数の回路と同等の動作を行う回路構成に
前記プログラマブルロジックをプログラムすることによ
り、複数回路の修復を一つのプログラマブルロジックで
実現することが可能な ことを特徴とする自己修復回路。 - 【請求項２】 制御回路は、外部からの異常検出信号を
受信し、内部回路の動作確認を行うことを特徴とする請
求項１記載の自己修復回路。 - 【請求項３】 試験信号発生回路／検出回路をプログラ
マブルロジックで構成したことを特徴とする請求項１記
載の自己修復回路。 - 【請求項４】 通常動作回路をプログラマブルロジック
で構成したことを特徴とする請求項３記載の自己修復回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06303294A JP3165320B2 (ja) | 1994-03-31 | 1994-03-31 | 自己修復回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06303294A JP3165320B2 (ja) | 1994-03-31 | 1994-03-31 | 自己修復回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07273837A JPH07273837A (ja) | 1995-10-20 |
| JP3165320B2 true JP3165320B2 (ja) | 2001-05-14 |
Family
ID=13217589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06303294A Expired - Lifetime JP3165320B2 (ja) | 1994-03-31 | 1994-03-31 | 自己修復回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3165320B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11314606B2 (en) | 2017-01-10 | 2022-04-26 | Mitsubishi Electric Corporation | Substitution device, information processing system, and substitution method |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4456552B2 (ja) | 2005-03-31 | 2010-04-28 | 富士通株式会社 | 動的代替機能を持つ論理集積回路、これを用いた情報処理装置及び論理集積回路の動的代替方法 |
| JP4821198B2 (ja) * | 2005-07-12 | 2011-11-24 | ソニー株式会社 | 半導体集積回路とその製造方法 |
| JP4826167B2 (ja) * | 2005-08-10 | 2011-11-30 | ソニー株式会社 | 半導体集積回路 |
| JP4857716B2 (ja) * | 2005-11-07 | 2012-01-18 | ソニー株式会社 | 回路装置とその製造方法 |
| JP6111680B2 (ja) * | 2013-01-18 | 2017-04-12 | 住友電気工業株式会社 | 信号処理装置およびプログラマブルロジックデバイスの構成方法 |
-
1994
- 1994-03-31 JP JP06303294A patent/JP3165320B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11314606B2 (en) | 2017-01-10 | 2022-04-26 | Mitsubishi Electric Corporation | Substitution device, information processing system, and substitution method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07273837A (ja) | 1995-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100474442C (zh) | 存储器故障消除电路及其电源控制方法 | |
| US6343366B1 (en) | BIST circuit for LSI memory | |
| US7647537B2 (en) | Programmable logic device, information processing device and programmable logic device control method | |
| JP2004511022A (ja) | マトリックス表示パネルにおける自己診断及び補修 | |
| US20040078101A1 (en) | Plant protective instrumentation equipment | |
| GB2278697A (en) | A majority circuit, a controller and a majority LSI | |
| JP3165320B2 (ja) | 自己修復回路 | |
| KR100448709B1 (ko) | 데이터 버스 시스템 및 그 제어방법 | |
| JP3294741B2 (ja) | 自己修復装置 | |
| JP4074735B2 (ja) | メンテナンスフリーテストシステム | |
| EP0642080A2 (en) | Clock selection control device | |
| KR100942949B1 (ko) | 반도체 메모리장치 | |
| US7155636B2 (en) | Method for detecting faults between storage devices and storage devices using the same | |
| US5586249A (en) | Control information backup system | |
| CN114121120A (zh) | 一种存储器的检测系统、方法及芯片 | |
| US6947863B2 (en) | Process and circuit arrangement to monitor physical parameters | |
| US6718483B1 (en) | Fault tolerant circuit and autonomous recovering method | |
| US6581171B1 (en) | Circuit configuration for the burn-in test of a semiconductor module | |
| JP2872113B2 (ja) | 情報処理装置のマイクロ診断方式 | |
| US7257748B2 (en) | Method for programming and/or testing for correct functioning of an electronic circuit | |
| JP2521996B2 (ja) | 通信システムの診断方式 | |
| CN1625782A (zh) | 具有存储器器件的集成电路及用于测试该集成电路的方法 | |
| JPH07118831B2 (ja) | 制御方式 | |
| KR0176619B1 (ko) | 멀티플렉서의 릴레이 검사 방법 | |
| JPH0651864A (ja) | 計算機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010213 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040520 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080302 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |