JP3165320B2 - 自己修復回路 - Google Patents
自己修復回路Info
- Publication number
- JP3165320B2 JP3165320B2 JP06303294A JP6303294A JP3165320B2 JP 3165320 B2 JP3165320 B2 JP 3165320B2 JP 06303294 A JP06303294 A JP 06303294A JP 6303294 A JP6303294 A JP 6303294A JP 3165320 B2 JP3165320 B2 JP 3165320B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- self
- test signal
- programmable logic
- healing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Hardware Redundancy (AREA)
- Logic Circuits (AREA)
Description
て、故障が発生した場合に、故障箇所を特定し、その故
障箇所を自己修復する自己修復回路に関するものであ
る。
ブロック図であり、図において、1・2は信号選択回
路、3はある回路(A)、6・7 は試験信号を挿入す
るためのAND回路、11は試験信号発生回路、13は
試験信号検出回路、14は制御回路である。
おいて、入力信号101は、AND回路6により試験信
号105を挿入されスイッチ回路1を介して回路(A)
3に入力され出力信号120として出力される。出力信
号120は、スイッチ回路2を介して出力信号201と
して外部に出力される。回路(A)が正常に動作してい
ることを確認するために、試験信号発生回路11は定期
的に試験信号を入力信号の中に挿入し、試験信号検出回
路13は出力信号201から試験信号に対応した出力信
号を検出し、回路(A)3の正常性を確認する。回路
(A)3が異常であると判定された場合、制御回路14
はスイッチ回路1・2を制御し、回路(A)3を予備回
路65に切り替える。
以上の様に構成されているので、全回路に対して修復を
行うためには構成される回路毎に予備回路を設けなけれ
ばならず、回路規模が増大するという問題点があった。
ためになされたもので、回路規模が大きく増大すること
なしに信頼性の高い自己修復回路を得ることを目的とす
る。
は、試験信号発生回路/検出回路と、これらを制御する
制御回路と、を有し、故障が発生した場合に故障箇所を
特定しその故障箇所を自己修復する通信装置等の自己修
復回路において、修復用予備回路にプログラマブルロジ
ックを使用し、前記制御回路が複数の回路と同等の動作
を行う回路構成に前記プログラマブルロジックをプログ
ラムすることにより、複数回路の修復を一つのプログラ
マブルロジックで実現することが可能なものである。
のものにおいて、制御回路は、外部からの異常検出信号
を受信し、内部回路の動作確認を行うことを特徴とす
る。
のものにおいて、試験信号発生回路/検出回路をプログ
ラマブルロジックで構成したことを特徴とする。
のものにおいて、通常動作回路をプログラマブルロジッ
クで構成したことを特徴とする。
な回路の予備回路として使用することができるので、従
来より小さな回路規模で従来と同等の高い信頼性を実現
できる。
路では回路の異常を検出できない場合でも、外部からの
異常検出信号により故障箇所を特定できる。
回路/検出回路をプログラマブルロジックで構成したの
で、様々な広範囲な試験パターンによる異常検出ができ
る。
えにより故障箇所の自己修復を行った場合、あらかじめ
準備されていた予備のプログラマブルロジックの残量よ
り回路の寿命を推定することができる。
する。図1において、1・2は信号選択回路、3〜5は
ある回路A〜C、6〜8は試験信号を挿入するためのA
ND回路、11は試験信号発生回路、12は自己修復に
用いられるプログラマブルロジック回路、13は試験信
号検出回路、14は制御回路である。
フローチャート図により説明する。図1の回路におい
て、入力信号101は、AND回路6により試験信号1
05を挿入されスイッチ回路1を介して回路(A)3に
入力され出力信号120として出力される。出力信号1
20は、スイッチ回路2を介して出力信号201として
外部に出力される。回路(A)3が正常に動作している
ことを確認するために、試験信号発生回路11は定期的
に試験信号を入力信号の中に挿入し、試験信号検出回路
13は出力信号201から試験信号105に対応した出
力信号を検出し、回路(A)3の正常性を確認する(ス
テップ402)。試験信号検出回路により回路(A)3
が異常であると判定された場合、制御回路14は制御信
号303によりプログラマブルロジック12を回路
(A)3と同等の動作を行う回路構成にプログラムした
後(ステップ403)、スイッチ回路1・2を制御し、
回路(A)3をプログラマブルロジック回路12に切り
替える(ステップ404)。
修復動作が可能となり、入力信号102・103は、A
ND回路7・8により試験信号106・107を挿入さ
れスイッチ回路1を介して回路(B)4・回路(C)5
に入力され出力信号121・122として出力される。
出力信号121・122は、スイッチ回路2を介して出
力信号202・203として外部に出力される。回路
(B)4・回路(C)5が正常に動作していることを確
認するために、試験信号発生回路11は定期的に試験信
号を入力信号の中に挿入し、試験信号検出回路13は出
力信号202・203から試験信号106・107に対
応した出力信号を検出し、回路(B)4・回路(C)5
の正常性を確認する。試験信号検出回路により回路
(B)4または回路(C)5が異常であると判定された
場合、制御回路14は制御信号303によりプログラマ
ブルロジック12を回路(B)4または回路(C)5と
同等の動作を行う回路構成にプログラムした後、スイッ
チ回路1・2を制御し、回路(B)4または回路(C)
5をプログラマブルロジック回路12に切り替える。
ブルロジックを使用し、制御回路が複数の回路と同等の
動作を行う回路構成にプログラマブルロジックをプログ
ラムすることにより、複数回路の修復を一つのプログラ
マブルロジックで実現することが可能となる。
試験信号発生回路と試験信号検出回路により、回路の異
常検出を行ったが、この試験信号検出回路では回路の異
常を検出できない場合がある。そこで図3に示すよう
に、外部からの異常検出信号306を受信し、内部回路
の動作確認を行う。本回路からの出力信号201・20
2・203に対して、外部回路が異常と判定し、異常検
出信号306を受信した場合に、制御回路14は制御信
号303によりプログラマブルロジック12を回路A、
BまたはCと同等の動作を行う回路構成にプログラムし
た後、スイッチ回路1・2を制御し、回路A、Bまたは
Cをプログラマブルロジック回路12に切り替える。こ
の回路の置き換えにより、故障箇所の特定を行うことが
可能になる。
出回路では回路の異常を検出できない場合でも、外部か
ら異常検出信号を受信して故障箇所の特定を行うことが
できる。
信号発生回路と試験信号検出回路により、回路の異常検
出を行ったが、さらに様々な故障状況を検出するため
に、試験信号発生回路と試験信号検出回路をプログラマ
ブルロジックで構成し様々な試験パターンによる異常検
出を行うことも可能である。図4において、試験信号発
生回路と試験信号検出回路をプログラマブルロジック4
1・43で構成し、制御回路14は制御信号301・3
05によりプログラマブルロジック41・42を様々な
試験信号発生回路と試験信号検出回路にプログラムし、
通常動作時の試験信号の挿入から、全ての入力信号を試
験信号に割当てての試験までの広範囲な試験を行い異常
箇所の特定を行う。
と試験信号検出回路をプログラマブルロジックで構成し
たので、様々な広範囲な試験パターンによる異常検出が
可能となる。
回路、試験信号発生回路、試験信号検出回路にプログラ
マブルロジックを適用し、回路異常の確実な検出と少な
い回路での自己修復を行ったが、大部分の回路をプログ
ラマブルロジックで構成し、一部の未使用回路を修復用
回路、試験信号発生回路、試験信号検出回路に使用する
ことにより異常箇所の特定と自己修復が可能となる。図
5において、通常使用回路をプログラマブルロジック5
3・54・55で、修復用回路をプログラマブルロジッ
ク12で、試験信号発生回路と試験信号検出回路をプロ
グラマブルロジック41・43で構成し、制御回路14
は制御信号301・303・305・501・502・
503によりプログラマブルロジック12・41・43
・53・54・55をプログラムし、通常動作回路と試
験信号発生・検出回路と修復回路として使用する。プロ
グラマブルロジック12・41・43・53・54・5
5はそれぞれ独立したデバイスである必要はなく、一つ
のデバイスの中で部分的に機能割当てすることでも同様
の機能が実現可能である。
ログラマブルロジックで構成し、回路の置き換えにより
故障箇所の自己修復を行った場合、あらかじめ準備され
ていた予備のプログラマブルロジックの残量より回路の
寿命を推定することが可能である。
回路にプログラマブルロジックを使用し、前記制御回路
が複数の回路と同等の動作を行う回路構成に前記プログ
ラマブルロジックをプログラムすることにより、複数回
路の修復を一つのプログラマブルロジックで実現するこ
とができるので、従来より小さな回路規模で従来と同等
の高い信頼性を実現できる。
のものにおいて、制御回路は、外部からの異常検出信号
を受信し、内部回路の動作確認を行う構成にしたので、
内部の試験回路では回路の異常を検出できない場合で
も、外部からの異常検出信号により故障箇所を特定でき
る。
のものにおいて、試験信号発生回路/検出回路をプログ
ラマブルロジックで構成したので、様々な広範囲な試験
パターンによる異常検出ができる。
のものにおいて、通常動作回路をプログラマブルロジッ
クで構成したので、回路の置き換えにより故障箇所の自
己修復を行った場合、あらかじめ準備されていた予備の
プログラマブルロジックの残量より回路の寿命を推定す
ることができる。
ックを使用した自己修復回路を示すブロック図である。
ックを使用した自己修復回路の制御回路の動作を示すフ
ローチャート図である。
る。
ロジック 13 試験信号検出回路 14 制御回路
Claims (4)
- 【請求項1】 試験信号発生回路/検出回路と、これら
を制御する制御回路と、を有し、故障が発生した場合に
故障箇所を特定しその故障箇所を自己修復する通信装置
等の自己修復回路において、修復用予備回路にプログラマブルロジックを使用し、前
記制御回路が複数の回路と同等の動作を行う回路構成に
前記プログラマブルロジックをプログラムすることによ
り、複数回路の修復を一つのプログラマブルロジックで
実現することが可能な ことを特徴とする自己修復回路。 - 【請求項2】 制御回路は、外部からの異常検出信号を
受信し、内部回路の動作確認を行うことを特徴とする請
求項1記載の自己修復回路。 - 【請求項3】 試験信号発生回路/検出回路をプログラ
マブルロジックで構成したことを特徴とする請求項1記
載の自己修復回路。 - 【請求項4】 通常動作回路をプログラマブルロジック
で構成したことを特徴とする請求項3記載の自己修復回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06303294A JP3165320B2 (ja) | 1994-03-31 | 1994-03-31 | 自己修復回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06303294A JP3165320B2 (ja) | 1994-03-31 | 1994-03-31 | 自己修復回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07273837A JPH07273837A (ja) | 1995-10-20 |
JP3165320B2 true JP3165320B2 (ja) | 2001-05-14 |
Family
ID=13217589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06303294A Expired - Lifetime JP3165320B2 (ja) | 1994-03-31 | 1994-03-31 | 自己修復回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3165320B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11314606B2 (en) | 2017-01-10 | 2022-04-26 | Mitsubishi Electric Corporation | Substitution device, information processing system, and substitution method |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4456552B2 (ja) * | 2005-03-31 | 2010-04-28 | 富士通株式会社 | 動的代替機能を持つ論理集積回路、これを用いた情報処理装置及び論理集積回路の動的代替方法 |
JP4821198B2 (ja) * | 2005-07-12 | 2011-11-24 | ソニー株式会社 | 半導体集積回路とその製造方法 |
JP4826167B2 (ja) * | 2005-08-10 | 2011-11-30 | ソニー株式会社 | 半導体集積回路 |
JP4857716B2 (ja) * | 2005-11-07 | 2012-01-18 | ソニー株式会社 | 回路装置とその製造方法 |
JP6111680B2 (ja) * | 2013-01-18 | 2017-04-12 | 住友電気工業株式会社 | 信号処理装置およびプログラマブルロジックデバイスの構成方法 |
-
1994
- 1994-03-31 JP JP06303294A patent/JP3165320B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11314606B2 (en) | 2017-01-10 | 2022-04-26 | Mitsubishi Electric Corporation | Substitution device, information processing system, and substitution method |
Also Published As
Publication number | Publication date |
---|---|
JPH07273837A (ja) | 1995-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100474442C (zh) | 存储器故障消除电路及其电源控制方法 | |
US7647537B2 (en) | Programmable logic device, information processing device and programmable logic device control method | |
KR100320829B1 (ko) | 대규모 메모리용 bist 회로 | |
EP1296154B1 (en) | Semiconductor integrated circuit | |
JP2004511022A (ja) | マトリックス表示パネルにおける自己診断及び補修 | |
US20040078101A1 (en) | Plant protective instrumentation equipment | |
GB2278697A (en) | A majority circuit, a controller and a majority LSI | |
JP3165320B2 (ja) | 自己修復回路 | |
KR100448709B1 (ko) | 데이터 버스 시스템 및 그 제어방법 | |
US5357491A (en) | Clock selection control device | |
JP3294741B2 (ja) | 自己修復装置 | |
JP4074735B2 (ja) | メンテナンスフリーテストシステム | |
US5586249A (en) | Control information backup system | |
CN114121120A (zh) | 一种存储器的检测系统、方法及芯片 | |
US6947863B2 (en) | Process and circuit arrangement to monitor physical parameters | |
US6718483B1 (en) | Fault tolerant circuit and autonomous recovering method | |
US6581171B1 (en) | Circuit configuration for the burn-in test of a semiconductor module | |
US20040177289A1 (en) | Method and arrangement for detecting and correcting line defects | |
JP2872113B2 (ja) | 情報処理装置のマイクロ診断方式 | |
US7257748B2 (en) | Method for programming and/or testing for correct functioning of an electronic circuit | |
JP5261874B2 (ja) | 電子回路および接続診断回路 | |
JPH07118831B2 (ja) | 制御方式 | |
KR0176619B1 (ko) | 멀티플렉서의 릴레이 검사 방법 | |
JPH06139089A (ja) | 情報処理装置の障害処理装置 | |
JPS61226852A (ja) | 半導体メモリにおける誤り検出訂正機能不良点検回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010213 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040520 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080302 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |