JP4074735B2 - メンテナンスフリーテストシステム - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は半導体集積回路等を試験するための半導体試験装置（テストシステム）に関し、特にその半導体試験装置に不良等の不具合があっても、それを使用するユーザーがその不良等の対処（メンテナンス）やその結果を認識することを要しないようにしたメンテナンスフリーテストシステムに関する。
【０００２】
【従来の技術】
近年の半導体集積回路の複雑高度化に伴い、それらを評価するための半導体試験装置も大型化複雑化している。例えば近年の被試験半導体集積回路（以下必要に応じて「被試験デバイス」という）は、そのピン数が１０００以上にもおよぶことがあり、そのデバイスを試験するための半導体試験装置（以下必要に応じて「テストシステム」という）も１０００以上の試験チャンネル（以下必要に応じて「テスタピン」という）を備える必要がある。これらの各テスタピンごとに、パターン発生器、タイミング発生器や試験波形整形回路、さらにはドライバやコンパレータを有することにより、任意の試験パターンを独立に発生して被試験デバイスの各ピンを試験することができる。
【０００３】
第１図はテストシステムの１例を示す簡略ブロック図である。この図では上述した試験チャンネル（テスタピン）の個々については示してなく、大きな機能ブロックの組み合わせとしてテストシステムをあらわしている。第１図の例では、テストシステムはワークステーション１２と、テスタコントローラ１４と、試験ユニット１５と、テストヘッド１６により構成され、被試験デバイス１８を試験する。ワークステーション１２はテストシステムのユーザインターフェイスとして機能するものであり、例えばユニックス（ＵＮＩＸ）のようなオペレーティングシステムを用いている。ワークステーション１２はネットワーク１１に接続されて複数のテストシステムのネットワークを構成することもある。
【０００４】
テスタコントローラ１４はテストシステム内部に設けられた専用プロセッサであり、テストシステムの各種動作を制御する。試験ユニット１５は被試験デバイスに与える試験パターンを発生させるための、パターン発生器、タイミング発生器、さらに試験波形整形回路等により構成されている。テストヘッド１６は被試験デバイス１８に試験パターンを所定の振幅やスルーレイトで与えるためのドライバと、被試験デバイスからの出力信号のレベルを検出し、それを期待値と比較するためのコンパレータ等により構成されている。上記の構成において、試験ユニット１５とテストヘッド１６は、被試験デバイスの最大ピン数と同じまたはそれ以上の数が、テスタピン（試験チャンネル）に対応して設けられている。
【０００５】
このようにテスタピンごとに多くの複雑な回路構成を有するので、近年のテストシステムは、全体として極めて大規模で多くの部品点数を有するシステムとなっている。このためテストシステムは、故障等の発生を完全に避けることはできず、何らかの不具合が生じることを前提とする必要がある。例えば、テストシステムを使用中において、あるいはテストシステムの自己診断により、１のテスタピンに故障があることが発見された場合、その対策（メンテナンス）として、故障のあるテスタピンを、予備に設けられた交換用テスタピン（補助ピン）に置き換える方法が考えられる。
【０００６】
このような交換にともない、テストシステムのユーザがテストプロラムの変更を余儀なくされたり、あるいはその変更に伴う新たなテストプログラムを用意したり、さらにはその交換によるテストシステム内部のハードウエア構成変更等のデータ管理をユーザが行うことは、ユーザの負担が大であり好ましくない。したがって、ユーザがメンテナンスの結果に全く関与することなく、以前と同じように使用できるテストシステムが求められている。
【０００７】
【発明が解決しようとする課題】
したがって、本発明の目的は、ユーザがテストシステムのメンテナンスの結果としての内部ハードウエアの構成変更を意識することを要しないメンテナンスフリーなテストシステムを提供することにある。
【０００８】
本発明の他の目的は、ユーザがテストシステムのメンテナンスの結果としてテストプログラムを変更しあるいは別のテストプログラムを使用することを要しないメンテナンスフリーなテストシステムを提供することにある。
【０００９】
本発明のさらに他の目的は、テストシステムのメンテナンス経歴やそれによる内部ハードウエア等の変更のデータをシステムモニタを経由してネットワーク等を介して別に設けられたＣＰＵシステムにより集中管理できるようにしたメンテナンスフリーテストシステムを提供することにある。
【００１０】
本発明のさらに他の目的は、テストシステムのあるテスタピンに不良が生じた場合、その不良テスタピンを補助ピンに交換するとともに、そのピン番号の変更をピンアサインコンバータにおけるテーブルデータの変更により行うことにより、テストプログラムに何らの変更を要しないようにしたテストシステムを提供することにある。
【００１１】
本発明のさらに他の目的は、論理ピン番号と物理ピン番号間の変更をするためのテーブルデータと、物理ピン番号と不良交換によりした実際に使用するピン番号間の変更をするためのテーブルデータとを共に格納するピンアサインコンバータを設けたテストシステムを提供することにある。
【００１２】
【課題を解決するための手段】
本発明では、多数の端子ピンを有する半導体デバイスを試験するためにその端子ピン数に対応する試験チャンネル（テスタピン）を有するテストシステムは、テストシステムの内部に設けられ、被試験半導体デバイスに与えるテストパターンやそのタイミングおよび波形を含む、そのテストシステムの各種動作を制御するテスタコントローラと、
そのテスタコントローラからの制御信号に基づいて、テストパターンや期待値パターンを所定のタイミングと波形で発生する試験ユニットと、
テスタコントローラと試験ユニットとの間に設けられ、上記試験ユニットの物理的テスタピン番号と補助テスタピン番号（不良テスタピンと置き換えた）の変換関係をあらわす変換データを、その試験ユニットに与えるピンアサインコンバータと、
被試験半導体デバイスに試験ユニットよりのテストパターンを所定の振幅値で与えるためのドライバと、被試験半導体デバイスからの出力信号のレベルを検出し、それを期待値と比較するためのコンパレータとを有するテストヘッドと、
そのテストヘッドと被試験半導体デバイス間に設けられ、上記ピンアサインコンバータからの変換データに基づいて、上記不良テスタピンを上記補助テスタピンに切り替えるスイッチ回路と、
そのテストシステム内部のテスタピンの変更を含む各種のメンテナンスに伴う変更をモニタしそれらのデータを管理するシステムモニタと、により構成されることを特徴とする。
【００１３】
本発明による上記テストシステムはさらに、ユーザとのインターフェイスとして機能するワークステーションをさらに有し、ユーザがそのワークステーション上でテストプログラムに各種の試験条件を与えて上記半導体デバイスの試験を実施するように構成される。
【００１４】
ユーザが上記ワークステーションを経由して各種の試験条件をテストプログラム上に設定する場合、上記ピンアサインコンバータはユーザがそのワークステーション上で指定するソフトウエア上の論理テスタピン番号を上記物理テスタピン番号に置き換える変換データを合わせて出力することができる。
【００１５】
本発明のテストシステムでは、ユーザはテストシステムのメンテナンスの結果としての内部ハードウエアの構成変更を意識することを要しない。またユーザはテストシステムのメンテナンスによりその内部構成に変更が生じても、テストプログラムを変更しあるいは別のテストプログラムを使用することを要しない。さらに本発明のテストシステムでは、メンテナンス経歴や内部ハードウエア等の変更データをシステムモニタを経由して例えば専用回線により別のＣＰＵシステムで集中管理できる。本発明のテストシステムでは、論理ピン番号と物理ピン番号間の変更をするためのテーブルデータと、物理ピン番号と不良交換によりした実際に使用するピン番号間の変更をするためのテーブルデータとを共に格納するピンアサインコンバータを設け、テストプログラムの変更を要することなく、これらのピン番号の変換をした状態でのデバイス試験を実施できる。
【００１６】
【発明の実施の形態】
本発明の実施例を図面を参照して説明する。第２図は本発明のテストシステムの概略構成を示すブロック図である。本発明のテストシステムでは、ユーザがメンテナンスに関与することを要せず且つメンテナンスの結果変更されたピン割り当て等を意識することを要しない。第２図において、本発明のメンテナンスフリーテストシステムは、ワークステーション１２と、システムモニタ（メンテナンスプロセッサ）２６と、テスタコントローラ１４と、ピン割り当て変換回路（ピンアサインコンバータ）２２と、試験ユニット１５と、テストヘッド１６と、そのテストヘッドに設けられたバックアップ用スイッチ回路２４により構成され、被試験デバイス１８を試験する。上記のテストシステムの構成において、被試験デバイスの最大ピン数以上の試験チャンネル（テスタピン）が設けられ、各テスタピンには試験ユニット１５やテストヘッド１６がそれぞれ個別に備えられている。
【００１７】
第１図の従来技術例と同様に、ワークステーション１２はテストシステムのユーザインターフェイスとして機能するものであり、例えばユニックス（ＵＮＩＸ）のようなオペレーティングシステムを用いている。ワークステーション１２は汎用ネットワーク１１に接続されて複数のテストシステムのネットワークを構成することもある。システムモニタ２６はメンテナンスプロセッサとして機能するものであり、専用ネットワーク３１を介して別のＣＰＵシステム、例えばメンテナンス全般をサポートするサービスセンター、とのインターフェイスとしても機能する。システムモニタ２６は、該当するテストシステムのメンテナンスの経歴やその結果変更されたハードウエア（テスタピンの割り当て変更等）やソフトウエアに関するデータ等をモニタするとともに、それらをサービスセンターに送出する。システムモニタ２６からネットワークへの接続は、汎用ネットワーク１１により行うことも技術的には可能であるが、ユーザの機密保持の観点からは、専用ネットワークとすることが好ましい。
【００１８】
テスタコントローラ１４はテストシステム内部に設けられた専用プロセッサであり、テストシステムの各種動作を制御する。ピン割り当て変換回路（ピンアサインコンバータ）２２は、テストプログラム上のピン番号を実際のテストシステムのハードウエアにおけるピン番号に変換する。後で詳述するように、本発明のピンアサインコンバータ２２においては、ユーザがワークステーションで起動するテストプログラム上でのピン番号（論理ピン番号）を被試験デバイスの実際のピン番号（物理ピン番号）に変換する機能と、物理ピン番号をメンテナンスの結果として置き換えた使用ピン番号（補助ピン番号）に変換する機能とを有する。
【００１９】
試験ユニット１５は、被試験デバイスに与える試験パターンを発生させるためのパターン発生器、タイミング発生器、さらに試験波形整形回路等により構成されている。テストヘッド１６は、被試験デバイス１８に試験パターンを所定の振幅やスルーレイトで与えるためのドライバと、被試験デバイスからの出力信号のレベルを検出し、それを期待値と比較するためのコンパレータ等により構成されている。バックアップ用スイッチ回路２４は、テストヘッド１６と一体的に設けられ、あるテスタピンが不良のときは、このスイッチ回路により補助ピンに切り替える。
【００２０】
本発明のテストシステムにおけるピン割り当て変換動作を、第３図の回路構成例と第４図のピン割り当て概念図を用いて説明する。上述のように、故障等の問題を生じたテスタピンをバックアップ用のテスタピンに置き換えることにより、テストシステムのメンテナンスを容易に行うことができる。このようなテスタピンの交換があったとき、テストプログラムに変更や別のテストプログラムを要するならば、テストシステムのユーザに過度の負担を強いることとなる。
【００２１】
したがって、本発明のテストシステムにおいては、ピンアサインコンバータ２２を用いることにより、物理ピン番号をメンテナンスの結果として置き換えたピン番号に変換することにより、テスタプログラムに変更を加えることを不要としている。また上述のように本発明のピンアサインコンバータ２２は、ユーザがワークステーションで起動するテストプログラム上での論理ピン番号を被試験デバイスの物理ピン番号に変換する機能も有している。
【００２２】
物理ピン番号をメンテナンス用補助ピン番号に変換する必要性は、上記の説明からあきらかであろう。よって次に論理ピン番号から物理ピン番号への変換動作の必要性を簡単に説明する。より詳細な内容は、本発明の同一の譲受人による日本特許出願番号１０ー１９２０５０に開示されている。一般に、半導体チップは様々な種類のパッケージに収納される。パッケージの種類によって内部の配線が異なるので、同一の半導体チップが異なるパッケージに収納された半導体デバイスにおいて、半導体チップの特定ピンに対応する完成品としての半導体デバイスのピンは、それぞれ異なっている。
【００２３】
ユーザは、ワークステーション１２でテストプログラムに各種の試験条件を設定するとき、試験ユニット１５とテストヘッド１６のソフトウエア上の仮想的なピン番号である論理ピン番号を用いる。しかし上述のように、被試験半導体デバイス１８は、内部の半導体チップが同一であっても、パッケージが異なれば、内部配線、したがってそのピン配列も異なる。このため、実際に半導体デバイスを試験するときには、テストプログラムにおいて用いられた論理ピン番号を、被試験デバイス毎に、試験ユニット１５やテストヘッド１６のハードウエア上のピン番号である物理ピン番号に変換する必要がある。したがって本発明のピンアサインコンバータ２２は、物理ピン番号を故障により置き換えた補助（使用）ピン番号に変換するのみならず、論理ピン番号を物理ピン番号に変換する機能も合わせ持っている。
【００２４】
第３図の構成例では、本発明のピンアサインコンバータ２２は、ピンアサインメモリ４０および４２、デコーダ４４、マルチプレクサ５２、５４および５６により構成されている。説明を簡単にするために、この構成例ではマルチプレクサ５２、５４および５６は、それぞれ１個しか示されていないが、実際にはテスタピン数に応じて多数存在する。この構成で、例えばメモり４０には、論理ピン番号を物理ピン番号に変換するテーブルデータが記憶され、メモリ４２には、物理ピン番号を実際の使用ピン（補助ピン）番号に変換するテーブルデータが記憶される。
【００２５】
これらのテーブルデータは、例えばテストシステムのメーカがテストシステムをユーザに供給する前に、テスタコントローラ１４を通してメモリ４０およびメモリ４２に格納することができる。またテストシステムがユーザに納品された後に故障等が起こった場合は、例えばテストシステムのメンテナンスを担当したエンジニアは、物理ピン番号を使用ピン番号に変換するデータを、テスタコントローラ１４を介してメモリ４２に格納する。
【００２６】
この結果ユーザは、テストシステム中の物理ピン番号や故障のために交換して使用している補助ピン番号を意識することなく、論理ピン番号のみを意識して各種試験条件をテストプログラムに設定することができる。このときユーザは、被試験デバイスのパッケージタイプを指定することにより、それに対応するアドレスデータがピンアサインコンバータ２２に送られ、ピンアサインメモリ４０の変換テーブルデータが特定される。またピンアサインメモリ４２の変換テーブルデータは、ユーザが何ら指定することを要しない。
【００２７】
テストシステムにより被試験デバイス１８を試験する場合には、第３図のピンアサインコンバータ２２に、テスタコントローラ１４からデータ３４とアドレス３６が与えられる。アドレス信号３６のうちの例えば１４ビットが、ピンアサインメモリ４０のアドレスを指定する。ピンアサインメモリ４０には、第４図（Ａ）に示すようなデータテーブルが構成されている。この例において左側のデータ列は、ユーザがテストプログラム上で試験条件を設定するときの論理ピン番号であり、例えばメモり４０のアドレスと一致している。また右側のデータ列は、論理ピン番号に対応するテストシステムハードウエアの物理ピン番号であり、被試験デバイスのパッケージタイプ等に応じて、あらかじめ設定されている。したがって、１４ビットのアドレス信号により指定されたデータ列に対応した、物理ピン番号に変換されたデータがメモリ４０から出力される。
【００２８】
メモリ４０から出力されたデータは、第３図の例では、ピンアサインメモリ４２にアドレスデータとして与えられる。第４図（Ｂ）に示すように、メモリ４２に格納されるテーブルデータは、通常は物理ピン番号と使用ピン番号は同一である。しかしテストシステムに故障があり、その故障ピンを補助ピンに交換するメンテナンスがなされた場合、サービスマン等は、メモリ４２の内容を第４図（Ｃ）のように書き換える。この例では、物理ピン番号４０が不良であったので、それ以後の物理ピン番号を次の番号に順次シフトした場合を示している。
【００２９】
第３図のピンアサインコンバータの構成例では、アドレス信号３６の一部である識別ビットがデコーダ４４に送られ、ピン番号の変換が必要か否かが識別される。ピン番号の変換が必要であることが識別ビットに示されている場合は、デコーダ４４はその出力信号（選択信号）４６をアクティブにする。選択信号４６はマルチプレクサ５２、５４および５６の制御入力に与えられ、アドレスにより指定されたピンアサインメモリ４０および４２のデータが、それらのマルチプレクサを通して、試験ユニット１５およびテストヘッド１６に供給される。これらのデータにより指定されたテスタピンが、実際の半導体デバイスの試験の際に使用される。
【００３０】
ピンアサインコンバータに格納されたデータは、システムモニタ２６によって適宜モニタされ、例えば専用ネットワーク３１を経由して、例えばテストシステムメーカが管理するサービス用ＣＰＵシステム（サービスセンタ）に送られる。したがってサービスセンタでは、メンテナンスの結果変更されたハードウエアの内容やメンテナンスの経歴等のデータを、随時に収集することができる。
【００３１】
第５図と第６図は、テストヘッド１６の後段部とそれに接続されるバックアップ用スイッチ回路２４の回路例を示す。上述のようにテストシステムの不良ピンは、補助ピンに置き換えることにより、故障に対するメンテナンスが行われる。バックアップ用スイッチ回路２４は、その補助ピンに切り替えるためのスイッチ群を収納している。これについて簡単に説明する。より詳細な内容は、本発明の同一の譲受人による日本特許出願番号７ー３４１０９８に開示されている。
【００３２】
第５図では、テストヘッド１６はテスタピンに対応してドライバ・コンパレータ６２Ａ−６２Ｚを有しており、スイッチ回路２４はスイッチ６５Ａー６５Ｎおよびスイッチ６７Ａー６７Ｎによりドライバ・コンパレータを切り替えできるように構成されている。被試験デバイス６４は、例えばパーフォーマンスボード６３に装着されて、その各入出力ピンは、スイッチ回路２４を経由してテストヘッド１６と接続される。この例において、ドライバ・コンパレータ６２Ｚは、バックアップ用に設けれた補助回路である。ここでは簡略のために補助回路は１個のみしか記載されていないが、実際にテストシステムを構成する場合は、複数個設けられるであろう。
【００３３】
この構成において、不良ピンが有った場合は、第４図（Ｃ）のデータ列に示す例のように、その不良ピン以後のピン番号を１つずらして切り替える。例えば、ドライバ・コンパレータ６２Ｂを含むテスタピンが不良の場合は、そのピンのテストヘッド部をドライバ・コンパレータ６２Ｃに切り替える。そのためには、スイッチ６５Ｂをオフ、スイッチ６７Ｂをオン、スイッチ６５Ｃをオフ、スイッチ６７Ｃをオン．．のように順次設定する。これにより被試験デバイス６３には何らの影響を与えることなく、テストシステムの不良ピンを正常ピンに交換することができる。
【００３４】
第６図の構成では、ドライバ・コンパレータ７２Ａ−７２Ｚのそれぞれには、スイッチがドライバ入力切り替えと、コンパレータ出力切り替えのためにそれぞれ設けられている。この例において、ドライバ・コンパレータ７２Ｚは、バックアップ用に設けれた補助回路であり、上記のドライバ入力切り替えスイッチとコンパレータ出力切り替えスイッチの全てが、共通に接続されている。この例では、不良のあったテスタピンに対応するドライバ・コンパレータのみを、補助回路に切り替える。例えばドライバ・コンパレータ７２Ｂが含まれるテスタピンが不良の場合は、スイッチ７５Ｂをオフ、スイッチ７７Ｂをオンにすることにより、補助回路であるドライバ・コンパレータ７２Ｚに切り替わる。
【００３５】
【発明の効果】
以上のように、本発明のテストシステムでは、ユーザはテストシステムのメンテナンスの結果としての内部ハードウエアの構成変更を意識することを要しない。またユーザはテストシステムのメンテナンスによりその内部構成に変更が生じても、テストプログラムを変更しあるいは別のテストプログラムを使用することを要しない。さらに本発明のテストシステムでは、メンテナンス経歴や内部ハードウエア等の変更データをシステムモニタを経由して汎用あるいは専用回線によりサービスセンタで集中管理できる。本発明のテストシステムでは、論理ピン番号と物理ピン番号間の変更をするためのテーブルデータと、物理ピン番号と不良交換によりした実際に使用するピン番号間の変更をするためのテーブルデータとを共に格納するピンアサインコンバータを設け、テストプログラムの変更を要することなく、これらのピン番号の変換をした状態でのデバイス試験を実施できる。
【図面の簡単な説明】
【図１】従来の半導体試験装置（テストシステム）の概略構成例を示すブロック図である。
【図２】本発明によるメンテナンスフリーなテストシステムの概略構成例を示すブロック図である。
【図３】本発明のテストシステムに用いるピン割り当て変換（ピンアサインコンバータ）の回路構成例を示すブロック図である。
【図４】（Ａ）と（Ｂ）及び（Ｃ）は、本発明のテストシステムに用いる第３図に示したピンアサインコンバータ内に格納するピン割り当てデータを示す概略図である。
【図５】本発明のテストシステムのテストヘッド部において、故障ピンを補助ピンに切り替えるためのバックアップ用スイッチ回路の１例を示すブロック図である。
【図６】本発明のテストシステムのテストヘッド部において、故障ピンを補助ピンに切り替えるためのバックアップ用スイッチ回路の他の例を示すブロック図である。
【符号の説明】
１２ ワークステーション
１４ テスタコントローラ
１５ 試験ユニット
１６ テストヘッド
１８ 被試験デバイス
２２ ピン割り当て変換回路
２４ スイッチ回路
２６ システムモニタ

Claims (7)

1. 多数の端子ピンを有する半導体デバイスを試験するためにその端子ピン数に対応する試験チャンネル（テスタピン）を有するテストシステムにおいて、
   テストシステムの内部に設けられ、被試験半導体デバイスに与えるテストパターンやそのタイミングおよび波形を含む、そのテストシステムの各種動作を制御するテスタコントローラと、
   そのテスタコントローラからの制御信号に基づいて、テストパターンや期待値パターンを所定のタイミングと波形で発生する試験ユニットと、
   テスタコントローラと試験ユニットとの間に設けられ、上記試験ユニットの物理的テスタピン番号と補助テスタピン番号（不良テスタピンと置き換えた）の変換関係をあらわす変換データを、その試験ユニットに与えるピンアサインコンバータと、
   被試験半導体デバイスに試験ユニットよりのテストパターンを所定の振幅値で与えるためのドライバと、被試験半導体デバイスからの出力信号のレベルを検出し、それを期待値と比較するためのコンパレータとを有するテストヘッドと、
   そのテストヘッドと被試験半導体デバイス間に設けられ、上記ピンアサインコンバータからの変換データに基づいて、上記不良テスタピンを上記補助テスタピンに切り替えるスイッチ回路と、
   そのテストシステム内部のテスタピンの変更や各種のメンテナンスに伴う変更をモニタしそのデータを管理するとともに、そのデータを通信手段を介して当該テストシステムと異なるサービスセンタに送信するシステムモニタと、により構成されることを特徴とするテストシステム。
2. 上記テストシステムとそのユーザとのインターフェイスとして機能するワークステーションをさらに有し、ユーザがそのワークステーション上でテストプログラムに各種の試験条件を与えて上記半導体デバイスの試験を実施するように構成された、請求項１に記載のテストシステム。
3. 上記テストシステムとそのユーザとのインターフェイスとして機能するワークステーションをさらに有し、ユーザがそのワークステーション上でテストプログラムに各種の試験条件を与えて上記半導体デバイスの試験を実施するように構成され、上記ピンアサインコンバータはユーザがそのワークステーション上で指定するソフトウエア上の論理テスタピン番号を上記物理テスタピン番号に置き換える変換データを合わせて出力する、請求項１に記載のテストシステム。
4. 上記システムモニタは専用回線を通して、そのテストシステムのメンテナンスの経歴および内部ハードウエアの変更に関する情報を上記サービスセンタに送出する、請求項１に記載のテストシステム。
5. 上記ワークステーションは汎用回線を通して、他のテストシステムのインターフェイスとしても用いられる、請求項２に記載のテストシステム。
6. 上記ピンアサインコンバータは、上記論理テスタピン番号を上記物理テスタピン番号に変換するためのデータを格納する第１のメモリと、上記物理テスタピン番号を補助テスタピン番号に変換するデータを格納する第２のメモリと、それらの第１および第２のメモリからのデータを選択的に送出するマルチプレクサとを有する、請求項３に記載のテストシステム。
7. 多数の端子ピンを有する半導体デバイスを試験するためにその端子ピン数に対応する試験チャンネル（テスタピン）を有するテストシステムにおいて、
   そのテストシステムとテストシステムのユーザ間のインターフェイスとして機能するワークステーションと、
   テストシステムの内部に設けられ、被試験半導体デバイスに与えるテストパターンやそのタイミングおよび波形を含む、そのテストシステムの各種動作を制御するテスタコントローラと、
   そのテスタコントローラからの制御信号に基づいて、テストパターンや期待値パターンを所定のタイミングと波形で発生する試験ユニットと、
   テスタコントローラと試験ユニットとの間に設けられ、上記試験ユニットの論理テスタピン番号と物理テスタピン番号の変換関係をあらわす第１の変換データと、その物理テスタピン番号と補助テスタピン番号（不良テスタピンと置き換えた）の変換関係をあらわす第２の変換データを、その試験ユニットに与えるピンアサインコンバータと、
   被試験半導体デバイスに試験ユニットよりのテストパターンを所定の振幅値で与えるためのドライバと、被試験半導体デバイスからの出力信号のレベルを検出し、それを期待値と比較するためのコンパレータとを有するテストヘッドと、
   そのテストヘッドと被試験半導体デバイス間に設けられ、上記ピンアサインコンバータからの上記変換データに基づいて、上記不良テスタピンを上記補助テスタピンに切り替えるスイッチ回路と、
   そのテストシステム内部のテスタピンの変更や各種のメンテナンスに伴う変更をモニタしそのデータを管理するとともに、そのデータを通信手段を介して当該テストシステムと異なるサービスセンタに送信するシステムモニタと、により構成されることを特徴とするテストシステム。

Images