JP2003098223A - スキャンテスト回路および方法 - Google Patents
スキャンテスト回路および方法Info
- Publication number
- JP2003098223A JP2003098223A JP2001291451A JP2001291451A JP2003098223A JP 2003098223 A JP2003098223 A JP 2003098223A JP 2001291451 A JP2001291451 A JP 2001291451A JP 2001291451 A JP2001291451 A JP 2001291451A JP 2003098223 A JP2003098223 A JP 2003098223A
- Authority
- JP
- Japan
- Prior art keywords
- power
- signal
- circuit block
- block
- scan test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】電源遮断対象の機能ブロックの入出力部に存在
する回路のテスタビリティを確保し、電源遮断時の制御
状態の検証を容易にする。 【解決手段】電源遮断対象の機能ブロックＢの入力信号
の前段および出力信号の後段に観測用フリップフロップ
９、１０を挿入し、電源遮断移行信号１６により電源遮
断対象回路ブロックＢの入力信号の前段に位置する観測
用フリップフロップ９をリセットし、これを用いて電源
遮断時の機能ブロックの入力信号レベルを固定し、かつ
電源遮断時の機能ブロックの出力信号レベルを固定し、
観測用フリップフロップ９、１０を連ねて１本のスキャ
ンチェーンを構成し、電源遮断移行信号を解除後、スキ
ャンシフト動作をさせて電源遮断時の制御が正常である
か否かの確認を行う。
する回路のテスタビリティを確保し、電源遮断時の制御
状態の検証を容易にする。 【解決手段】電源遮断対象の機能ブロックＢの入力信号
の前段および出力信号の後段に観測用フリップフロップ
９、１０を挿入し、電源遮断移行信号１６により電源遮
断対象回路ブロックＢの入力信号の前段に位置する観測
用フリップフロップ９をリセットし、これを用いて電源
遮断時の機能ブロックの入力信号レベルを固定し、かつ
電源遮断時の機能ブロックの出力信号レベルを固定し、
観測用フリップフロップ９、１０を連ねて１本のスキャ
ンチェーンを構成し、電源遮断移行信号を解除後、スキ
ャンシフト動作をさせて電源遮断時の制御が正常である
か否かの確認を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、機能回路ブロック
の電源遮断機能を有する半導体集積回路におけるスキャ
ンテストに関し、特に、電源遮断対象回路ブロックにお
いて、通常はスキャンテストの対象外となるテスト回路
等を含む入出力部の検査を行うためのスキャンテスト回
路および方法に関する。
の電源遮断機能を有する半導体集積回路におけるスキャ
ンテストに関し、特に、電源遮断対象回路ブロックにお
いて、通常はスキャンテストの対象外となるテスト回路
等を含む入出力部の検査を行うためのスキャンテスト回
路および方法に関する。
【０００２】
【従来の技術】図３は、機能回路ブロックの電源遮断機
能を有する半導体集積回路における従来のスキャンテス
ト回路の構成を示すブロック図である。図３において、
システムＬＳＩ（１）は、常時電源が供給される機能ブ
ロックＡ（２）および機能ブロックＣ（４）と、回路の
使用状況に応じて電源が遮断される機能ブロックＢ
（３）から構成されている。また、電源遮断制御を行う
電源ＶＤＤ１（５）と常時電源が供給される電源ＶＤＤ
２（６）とを有する。
能を有する半導体集積回路における従来のスキャンテス
ト回路の構成を示すブロック図である。図３において、
システムＬＳＩ（１）は、常時電源が供給される機能ブ
ロックＡ（２）および機能ブロックＣ（４）と、回路の
使用状況に応じて電源が遮断される機能ブロックＢ
（３）から構成されている。また、電源遮断制御を行う
電源ＶＤＤ１（５）と常時電源が供給される電源ＶＤＤ
２（６）とを有する。
【０００３】機能ブロックＢ（３）は、目的とする機能
を構成する機能モジュール（１１）と、テスト回路等の
通常はスキャンテストの対象外となるモジュール（１
２、１３）を含む。この機能ブロックのスキャンテスト
による故障検出は、機能ブロック単位で張られたスキャ
ンチェーン、すなわち、スキャンイン（７）から機能モ
ジュール（１１）の内部のスキャンチェーンを経てスキ
ャンアウト（８）に至るスキャンチェーンを用いて行わ
れる。
を構成する機能モジュール（１１）と、テスト回路等の
通常はスキャンテストの対象外となるモジュール（１
２、１３）を含む。この機能ブロックのスキャンテスト
による故障検出は、機能ブロック単位で張られたスキャ
ンチェーン、すなわち、スキャンイン（７）から機能モ
ジュール（１１）の内部のスキャンチェーンを経てスキ
ャンアウト（８）に至るスキャンチェーンを用いて行わ
れる。
【０００４】このシステムＬＳＩ（１）において、電源
遮断移行信号（１６）がアクティブになると、常時電源
供給回路ブロックである機能ブロックＡ（２）から電源
遮断対象回路ブロックである機能ブロックＢ（３）に伝
達される信号（２２）は、信頼性劣化を防止するためノ
ア素子群（２４）により信号レベル”Ｌ”に固定され
る。また、電源遮断対象回路ブロックである機能ブロッ
クＢ（３）から常時電源供給回路ブロックである機能ブ
ロックＣ（４）に伝達される信号（２３）は、機能ブロ
ックＢ（３）の電源遮断時にも機能ブロックＣ（４）を
正常動作させるために、オア素子（２０）やアンド素子
（２１）により回路特性に応じた信号レベル（”Ｈ”ま
たは”Ｌ”）に固定される。
遮断移行信号（１６）がアクティブになると、常時電源
供給回路ブロックである機能ブロックＡ（２）から電源
遮断対象回路ブロックである機能ブロックＢ（３）に伝
達される信号（２２）は、信頼性劣化を防止するためノ
ア素子群（２４）により信号レベル”Ｌ”に固定され
る。また、電源遮断対象回路ブロックである機能ブロッ
クＢ（３）から常時電源供給回路ブロックである機能ブ
ロックＣ（４）に伝達される信号（２３）は、機能ブロ
ックＢ（３）の電源遮断時にも機能ブロックＣ（４）を
正常動作させるために、オア素子（２０）やアンド素子
（２１）により回路特性に応じた信号レベル（”Ｈ”ま
たは”Ｌ”）に固定される。
【０００５】
【発明が解決しようとする課題】近年、半導体プロセス
の微細化の進展により、システムＬＳＩはより多くの機
能を搭載するようになっている。それに伴い、すべての
機能を漏れなく検査するためのテスト回路は一層複雑化
し、機能回路以外の回路がＬＳＩ全体に占める割合が増
大してきている。
の微細化の進展により、システムＬＳＩはより多くの機
能を搭載するようになっている。それに伴い、すべての
機能を漏れなく検査するためのテスト回路は一層複雑化
し、機能回路以外の回路がＬＳＩ全体に占める割合が増
大してきている。
【０００６】また０．１８μｍプロセス以降の微細プロ
セスにおいては、プロセス自身のリーク電流の値も無視
できないものとなってきており、複数の電源系を用いた
電源遮断制御は必須の技術となってきている。電源遮断
機能を実行するためには、ＬＳＩの信頼性劣化を防止
し、回路全体を正常動作させる制御回路が必要となる。
セスにおいては、プロセス自身のリーク電流の値も無視
できないものとなってきており、複数の電源系を用いた
電源遮断制御は必須の技術となってきている。電源遮断
機能を実行するためには、ＬＳＩの信頼性劣化を防止
し、回路全体を正常動作させる制御回路が必要となる。
【０００７】しかしながら、従来の装置構成においては
２つの問題点がある。第一に、機能ブロックの入出力部
に配置されるテスト回路や電源遮断制御回路の故障につ
いては、従来のスキャンテストによる検出が困難になっ
ている。またこれらの回路は、プロセス微細化に伴い回
路規模が増してきている。
２つの問題点がある。第一に、機能ブロックの入出力部
に配置されるテスト回路や電源遮断制御回路の故障につ
いては、従来のスキャンテストによる検出が困難になっ
ている。またこれらの回路は、プロセス微細化に伴い回
路規模が増してきている。
【０００８】第二に、電源遮断対象回路ブロックの電源
遮断時に、電源遮断対象回路ブロックから常時電源供給
回路ブロックへ伝達される信号は、常時電源供給回路ブ
ロックの内部信号となるため、検証が困難である。
遮断時に、電源遮断対象回路ブロックから常時電源供給
回路ブロックへ伝達される信号は、常時電源供給回路ブ
ロックの内部信号となるため、検証が困難である。
【０００９】本発明はかかる点に鑑みてなされたもので
あり、電源遮断対象回路ブロックの入出力部に存在する
回路のテスタビリティを確保し、電源遮断時の制御状態
の検証を容易にするスキャンテスト回路および方法を提
供することを目的とする。
あり、電源遮断対象回路ブロックの入出力部に存在する
回路のテスタビリティを確保し、電源遮断時の制御状態
の検証を容易にするスキャンテスト回路および方法を提
供することを目的とする。
【００１０】
【課題を解決するための手段】本発明の請求項１に係る
スキャンテスト回路は、スキャンテスト機能を備え、個
別に電源遮断が可能な電源遮断対象回路ブロック（機能
ブロックＢ）と常時電源供給回路ブロック（機能ブロッ
クＡ、Ｃ）を有するスキャンテスト回路において、前記
電源遮断対象回路ブロックの入出力部の故障検出を行う
入出力部故障検出手段（観測用フリップフロップ群９、
１０）と、前記電源遮断対象回路ブロックの電源遮断時
に前記常時電源供給回路ブロックから前記電源遮断対象
回路ブロックへ入力する信号レベルを固定するＯＮブロ
ック信号固定手段（観測用フリップフロップ群９のフリ
ップフロップ）と、前記電源遮断対象回路ブロックの電
源遮断時に前記電源遮断対象回路ブロックから前記常時
電源供給回路ブロックへ出力する信号レベルを固定する
ＯＦＦブロック信号固定手段（オア素子２０、アンド素
子２１）と、前記ＯＮブロック信号固定手段および前記
ＯＦＦブロック信号固定手段の機能確認を行う状態固定
信号確認手段（スキャンアウト２）と、を具備するもの
である。
スキャンテスト回路は、スキャンテスト機能を備え、個
別に電源遮断が可能な電源遮断対象回路ブロック（機能
ブロックＢ）と常時電源供給回路ブロック（機能ブロッ
クＡ、Ｃ）を有するスキャンテスト回路において、前記
電源遮断対象回路ブロックの入出力部の故障検出を行う
入出力部故障検出手段（観測用フリップフロップ群９、
１０）と、前記電源遮断対象回路ブロックの電源遮断時
に前記常時電源供給回路ブロックから前記電源遮断対象
回路ブロックへ入力する信号レベルを固定するＯＮブロ
ック信号固定手段（観測用フリップフロップ群９のフリ
ップフロップ）と、前記電源遮断対象回路ブロックの電
源遮断時に前記電源遮断対象回路ブロックから前記常時
電源供給回路ブロックへ出力する信号レベルを固定する
ＯＦＦブロック信号固定手段（オア素子２０、アンド素
子２１）と、前記ＯＮブロック信号固定手段および前記
ＯＦＦブロック信号固定手段の機能確認を行う状態固定
信号確認手段（スキャンアウト２）と、を具備するもの
である。
【００１１】請求項１記載のスキャンテスト回路によれ
ば、電源遮断対象回路ブロックの入出力部の故障検出を
行う手段を備え、電源遮断対象回路ブロックの電源遮断
時に電源遮断対象回路ブロックの入出力信号レベルを固
定し、その状態固定信号を確認することにより、電源遮
断時に電源遮断対象回路ブロックの入出力信号の半導体
特性の劣化を防ぐことができ、通常のスキャンテストの
対象となる機能モジュール以外の、スキャンテストにお
いて故障検出が困難な回路の故障検出を確実に行うこと
ができる。
ば、電源遮断対象回路ブロックの入出力部の故障検出を
行う手段を備え、電源遮断対象回路ブロックの電源遮断
時に電源遮断対象回路ブロックの入出力信号レベルを固
定し、その状態固定信号を確認することにより、電源遮
断時に電源遮断対象回路ブロックの入出力信号の半導体
特性の劣化を防ぐことができ、通常のスキャンテストの
対象となる機能モジュール以外の、スキャンテストにお
いて故障検出が困難な回路の故障検出を確実に行うこと
ができる。
【００１２】本発明の請求項２に係るスキャンテスト回
路は、請求項１記載のスキャンテスト回路において、前
記入出力部故障検出手段が、電源遮断対象回路ブロック
のすべての入力信号の前段およびすべての出力信号の後
段のそれぞれの信号に対して、常時電源が供給される観
測用フリップフロップを配置するものである。
路は、請求項１記載のスキャンテスト回路において、前
記入出力部故障検出手段が、電源遮断対象回路ブロック
のすべての入力信号の前段およびすべての出力信号の後
段のそれぞれの信号に対して、常時電源が供給される観
測用フリップフロップを配置するものである。
【００１３】請求項２記載のスキャンテスト回路によれ
ば、電源遮断対象回路ブロックである機能ブロックの入
出力部の外側に観測用フリップフロップを挿入するた
め、入出力部に含まれるテスト回路、電源遮断制御回路
等の故障検出をスキャンテストにより確実に行うことが
できる。
ば、電源遮断対象回路ブロックである機能ブロックの入
出力部の外側に観測用フリップフロップを挿入するた
め、入出力部に含まれるテスト回路、電源遮断制御回路
等の故障検出をスキャンテストにより確実に行うことが
できる。
【００１４】本発明の請求項３に係るスキャンテスト回
路は、請求項２記載のスキャンテスト回路において、前
記ＯＮブロック信号固定手段が、電源遮断対象回路ブロ
ックの電源遮断移行信号を用いて、前記電源遮断対象回
路ブロックの入力信号の前段に位置する観測用フリップ
フロップをリセットし、前記観測用フリップフロップの
出力を用いて常時電源供給回路ブロックから電源遮断対
象回路ブロックへ入力する信号レベルを固定するもので
ある。
路は、請求項２記載のスキャンテスト回路において、前
記ＯＮブロック信号固定手段が、電源遮断対象回路ブロ
ックの電源遮断移行信号を用いて、前記電源遮断対象回
路ブロックの入力信号の前段に位置する観測用フリップ
フロップをリセットし、前記観測用フリップフロップの
出力を用いて常時電源供給回路ブロックから電源遮断対
象回路ブロックへ入力する信号レベルを固定するもので
ある。
【００１５】請求項３記載のスキャンテスト回路によれ
ば、電源遮断移行信号によりリセットされる観測用フリ
ップフロップを用いて電源遮断対象回路ブロックへ入力
する信号レベルを固定するため、電源遮断時に電源遮断
対象回路ブロックの入力信号の半導体特性の劣化を防ぐ
ことができると同時に、電源遮断時に常時電源供給回路
ブロックから受け取る信号の検証を容易に行うことがで
きる。
ば、電源遮断移行信号によりリセットされる観測用フリ
ップフロップを用いて電源遮断対象回路ブロックへ入力
する信号レベルを固定するため、電源遮断時に電源遮断
対象回路ブロックの入力信号の半導体特性の劣化を防ぐ
ことができると同時に、電源遮断時に常時電源供給回路
ブロックから受け取る信号の検証を容易に行うことがで
きる。
【００１６】本発明の請求項４に係るスキャンテスト回
路は、請求項３記載のスキャンテスト回路において、前
記状態固定信号確認手段が、前記観測用フリップフロッ
プをスキャンチェーンに構成して、前記ＯＮブロック信
号固定手段および前記ＯＦＦブロック信号固定手段のス
キャンテストを行うものである。
路は、請求項３記載のスキャンテスト回路において、前
記状態固定信号確認手段が、前記観測用フリップフロッ
プをスキャンチェーンに構成して、前記ＯＮブロック信
号固定手段および前記ＯＦＦブロック信号固定手段のス
キャンテストを行うものである。
【００１７】請求項４記載のスキャンテスト回路によれ
ば、電源遮断移行信号をアクティブにすることにより観
測用フリップフロップに状態固定信号が保持されるた
め、電源遮断移行信号を解除後、スキャンシフト動作を
させることで電源遮断時の制御が正常であるかの確認を
容易に行うことができる。
ば、電源遮断移行信号をアクティブにすることにより観
測用フリップフロップに状態固定信号が保持されるた
め、電源遮断移行信号を解除後、スキャンシフト動作を
させることで電源遮断時の制御が正常であるかの確認を
容易に行うことができる。
【００１８】本発明の請求項５に係るスキャンテスト方
法は、前記電源遮断移行信号をアクティブにする工程
と、前記観測用フリップフロップを用いて常時電源供給
回路ブロックから電源遮断対象回路ブロックへの信号を
固定する工程と、電源遮断対象回路ブロックから常時電
源供給回路ブロックへの信号を固定する工程と、前記電
源遮断移行信号を解除する工程と、スキャンシフト動作
により電源遮断時の状態固定信号をモニタする工程と、
を含むものである。
法は、前記電源遮断移行信号をアクティブにする工程
と、前記観測用フリップフロップを用いて常時電源供給
回路ブロックから電源遮断対象回路ブロックへの信号を
固定する工程と、電源遮断対象回路ブロックから常時電
源供給回路ブロックへの信号を固定する工程と、前記電
源遮断移行信号を解除する工程と、スキャンシフト動作
により電源遮断時の状態固定信号をモニタする工程と、
を含むものである。
【００１９】請求項５記載のスキャンテスト方法によれ
ば、電源遮断移行信号をアクティブにし、観測用フリッ
プフロップを用いて電源遮断対象回路ブロックの入出力
信号を固定して観測用フリップフロップに状態固定信号
を保持し、電源遮断移行信号を解除後、観測用フリップ
フロップをスキャンシフト動作をさせることにより、電
源遮断時の制御が正常であるかの確認が容易に行うこと
ができる。
ば、電源遮断移行信号をアクティブにし、観測用フリッ
プフロップを用いて電源遮断対象回路ブロックの入出力
信号を固定して観測用フリップフロップに状態固定信号
を保持し、電源遮断移行信号を解除後、観測用フリップ
フロップをスキャンシフト動作をさせることにより、電
源遮断時の制御が正常であるかの確認が容易に行うこと
ができる。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の一実施の形
態に係るスキャンテスト回路の構成を示すブロック図で
ある。
て図面を参照して説明する。図１は本発明の一実施の形
態に係るスキャンテスト回路の構成を示すブロック図で
ある。
【００２１】図１において、図３と同一の機能回路ブロ
ックあるいはモジュールについては、図３と同一の符号
で示す。すなわち、システムＬＳＩ（１）は、常時電源
が供給される機能ブロックＡ（２）および機能ブロック
Ｃ（４）、回路の使用状況に応じて電源が遮断される機
能ブロックＢ（３）、さらに、機能ブロックＢ（３）の
入力側のモジュール（１２）の故障検出を行うための常
時電源が供給される観測用フリップフロップ群（９）、
機能ブロックＢ（３）の出力側のモジュール（１３）の
故障検出を行うための常時電源が供給される観測用フリ
ップフロップ群（１０）から構成されている。また、電
源遮断制御を行う電源ＶＤＤ１（５）と常時電源が供給
される電源ＶＤＤ２（６）とを有する。
ックあるいはモジュールについては、図３と同一の符号
で示す。すなわち、システムＬＳＩ（１）は、常時電源
が供給される機能ブロックＡ（２）および機能ブロック
Ｃ（４）、回路の使用状況に応じて電源が遮断される機
能ブロックＢ（３）、さらに、機能ブロックＢ（３）の
入力側のモジュール（１２）の故障検出を行うための常
時電源が供給される観測用フリップフロップ群（９）、
機能ブロックＢ（３）の出力側のモジュール（１３）の
故障検出を行うための常時電源が供給される観測用フリ
ップフロップ群（１０）から構成されている。また、電
源遮断制御を行う電源ＶＤＤ１（５）と常時電源が供給
される電源ＶＤＤ２（６）とを有する。
【００２２】機能ブロックＢ（３）は、目的とする機能
を構成する機能モジュール（１１）と、テスト回路等の
通常はスキャンテストの対象外となるモジュール（１
２、１３）を含む。この機能ブロックのスキャンテスト
による故障検出は、機能ブロック単位で張られたスキャ
ンチェーン、すなわち、スキャンイン１（７）から機能
モジュール（１１）の内部のスキャンチェーンを経てス
キャンアウト１（８）に至るスキャンチェーンを用いて
行われる。
を構成する機能モジュール（１１）と、テスト回路等の
通常はスキャンテストの対象外となるモジュール（１
２、１３）を含む。この機能ブロックのスキャンテスト
による故障検出は、機能ブロック単位で張られたスキャ
ンチェーン、すなわち、スキャンイン１（７）から機能
モジュール（１１）の内部のスキャンチェーンを経てス
キャンアウト１（８）に至るスキャンチェーンを用いて
行われる。
【００２３】通常はスキャンテストの対象外となるモジ
ュール（１２、１３）の故障検出を行うための観測用フ
リップフロップ群（９）および観測用フリップフロップ
群（１０）は、上記スキャンチェーンとは独立に、これ
らの観測用フリップフロップ群を連ねる１本のスキャン
チェーン、すなわち、スキャンイン２（１４）から観測
用フリップフロップ群（９）と観測用フリップフロップ
群（１０）を連ね、スキャンアウト２（１５）に至るス
キャンチェーンで接続されている。
ュール（１２、１３）の故障検出を行うための観測用フ
リップフロップ群（９）および観測用フリップフロップ
群（１０）は、上記スキャンチェーンとは独立に、これ
らの観測用フリップフロップ群を連ねる１本のスキャン
チェーン、すなわち、スキャンイン２（１４）から観測
用フリップフロップ群（９）と観測用フリップフロップ
群（１０）を連ね、スキャンアウト２（１５）に至るス
キャンチェーンで接続されている。
【００２４】機能ブロックＢ（３）の入力側のモジュー
ル（１２）の故障検出を行うための観測用フリップフロ
ップ群（９）は、電源遮断移行信号（１６）がアクティ
ブになるとリセットがかかり、フリップフロップのＱ出
力は信号レベル”Ｌ”に固定される。また、スキャンテ
ストモード時にはスキャンリセット信号（１９）により
リセットがかかる。また、電源遮断移行信号（１６）が
アクティブになると、機能ブロックＡ（２）から機能ブ
ロックＢ（３）へ伝達される信号（２２）は、通常の信
号に代わって信号レベル”Ｌ”に固定された観測用フリ
ップフロップ群（９）のＱ出力が選択される。
ル（１２）の故障検出を行うための観測用フリップフロ
ップ群（９）は、電源遮断移行信号（１６）がアクティ
ブになるとリセットがかかり、フリップフロップのＱ出
力は信号レベル”Ｌ”に固定される。また、スキャンテ
ストモード時にはスキャンリセット信号（１９）により
リセットがかかる。また、電源遮断移行信号（１６）が
アクティブになると、機能ブロックＡ（２）から機能ブ
ロックＢ（３）へ伝達される信号（２２）は、通常の信
号に代わって信号レベル”Ｌ”に固定された観測用フリ
ップフロップ群（９）のＱ出力が選択される。
【００２５】機能ブロックＢ（３）の電源遮断時に機能
ブロックＢ（３）から機能ブロックＣ（４）へ伝達され
る信号（２３）はハイインピーダンスに移行する。その
ため、オア素子（２０）やアンド素子（２１）を用いて
電源遮断移行信号（１６）により、回路特性に応じて信
号レベル”Ｈ”または”Ｌ”に固定する。機能ブロック
Ｂ（３）の出力側のモジュール（１３）の故障検出を行
うための観測用フリップフロップ群（１０）は、スキャ
ンテスト時にこの電源遮断の制御回路についても故障検
出を行う。
ブロックＢ（３）から機能ブロックＣ（４）へ伝達され
る信号（２３）はハイインピーダンスに移行する。その
ため、オア素子（２０）やアンド素子（２１）を用いて
電源遮断移行信号（１６）により、回路特性に応じて信
号レベル”Ｈ”または”Ｌ”に固定する。機能ブロック
Ｂ（３）の出力側のモジュール（１３）の故障検出を行
うための観測用フリップフロップ群（１０）は、スキャ
ンテスト時にこの電源遮断の制御回路についても故障検
出を行う。
【００２６】電源遮断移行信号（１６）をアクティブに
すると、電源遮断時の状態固定信号が観測用フリップフ
ロップ群（９、１０）に状態固定信号として保持され
る。電源遮断移行信号（１６）の解除後にスキャンシフ
ト動作をさせることにより、スキャンアウト２（１５）
の端子から電源遮断時の状態固定信号をモニタすること
ができる。
すると、電源遮断時の状態固定信号が観測用フリップフ
ロップ群（９、１０）に状態固定信号として保持され
る。電源遮断移行信号（１６）の解除後にスキャンシフ
ト動作をさせることにより、スキャンアウト２（１５）
の端子から電源遮断時の状態固定信号をモニタすること
ができる。
【００２７】次に、上記構成を有するスキャン回路の動
作について、図２に示す機能モジュールの電源遮断時に
おけるスキャンテスト回路の動作フローチャートを用い
て説明する。
作について、図２に示す機能モジュールの電源遮断時に
おけるスキャンテスト回路の動作フローチャートを用い
て説明する。
【００２８】まず、工程２５において、電源遮断移行信
号をアクティブにする。すると工程２６において、機能
ブロックの入力側のモジュールの故障検出を行うための
観測用フリップフロップ群にリセットがかかり、フリッ
プフロップのＱ出力は信号レベル”Ｌ”に固定される。
この固定された信号レベルが、工程２７において、電源
遮断対象回路ブロックへ伝達される。
号をアクティブにする。すると工程２６において、機能
ブロックの入力側のモジュールの故障検出を行うための
観測用フリップフロップ群にリセットがかかり、フリッ
プフロップのＱ出力は信号レベル”Ｌ”に固定される。
この固定された信号レベルが、工程２７において、電源
遮断対象回路ブロックへ伝達される。
【００２９】また、工程２６と同時に実施される工程２
８においては、電源遮断対象回路ブロックから伝達され
るハイインピーダンス信号を、電源遮断移行信号とオア
素子やアンド素子を用いて、回路特性に応じて信号レベ
ル”Ｈ”または”Ｌ”に固定する。この信号レベルが、
工程２９において、機能ブロックＢ（３）の出力側のモ
ジュール（１３）の故障検出を行うための観測用フリッ
プフロップ群（１０）に取り込まれる。
８においては、電源遮断対象回路ブロックから伝達され
るハイインピーダンス信号を、電源遮断移行信号とオア
素子やアンド素子を用いて、回路特性に応じて信号レベ
ル”Ｈ”または”Ｌ”に固定する。この信号レベルが、
工程２９において、機能ブロックＢ（３）の出力側のモ
ジュール（１３）の故障検出を行うための観測用フリッ
プフロップ群（１０）に取り込まれる。
【００３０】工程３０において電源遮断移行信号を解除
し、工程３１においてスキャンシフト動作を行い、工程
３２においてスキャンアウト端子から電源遮断時の状態
固定信号の検証を行う。
し、工程３１においてスキャンシフト動作を行い、工程
３２においてスキャンアウト端子から電源遮断時の状態
固定信号の検証を行う。
【００３１】
【発明の効果】以上説明したように、本発明によれば、
機能ブロックの入出力部の回路の故障検出を行うための
観測用フリップフロップを用いて、機能ブロックの電源
遮断時の電源遮断対象ブロックへの信号制御と状態固定
信号の検証を行うことができるため、機能ブロックの入
出力部において、通常はスキャンテストの対象外となる
回路の検証に寄与することができ、電源遮断時の制御状
態の検証が可能になるという優れた効果を得ることがで
きる。
機能ブロックの入出力部の回路の故障検出を行うための
観測用フリップフロップを用いて、機能ブロックの電源
遮断時の電源遮断対象ブロックへの信号制御と状態固定
信号の検証を行うことができるため、機能ブロックの入
出力部において、通常はスキャンテストの対象外となる
回路の検証に寄与することができ、電源遮断時の制御状
態の検証が可能になるという優れた効果を得ることがで
きる。
【図１】本発明の一実施の形態に係るスキャンテスト回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図２】本発明の一実施の形態に係るスキャンテスト回
路の動作フローチャートである。
路の動作フローチャートである。
【図３】従来のスキャンテスト回路の構成を示すブロッ
ク図である。
ク図である。
１ システムＬＳＩ
２ 機能ブロックＡ
３ 機能ブロックＢ
４ 機能ブロックＣ
５ ＶＤＤ１
６ ＶＤＤ２
７ スキャンイン１
８ スキャンアウト１
９ 機能ブロックＢの入力側に対する観測用フリップフ
ロップ群 １０ 機能ブロックＢの出力側に対する観測用フリップ
フロップ群 １１ 機能ブロックＢの機能モジュール １２ 機能ブロックＢの入力側モジュール １３ 機能ブロックＢの出力側モジュール １４ スキャンイン２ １５ スキャンアウト２ １６ 電源遮断移行信号 １７ スキャンテストモード信号 １８ スキャンクロック １９ スキャンリセット ２０ オア素子 ２１ アンド素子 ２２ 機能ブロックＡから機能ブロックＢへ伝達される
信号 ２３ 機能ブロックＢから機能ブロックＣへ伝達される
信号 ２４ ノア素子群
ロップ群 １０ 機能ブロックＢの出力側に対する観測用フリップ
フロップ群 １１ 機能ブロックＢの機能モジュール １２ 機能ブロックＢの入力側モジュール １３ 機能ブロックＢの出力側モジュール １４ スキャンイン２ １５ スキャンアウト２ １６ 電源遮断移行信号 １７ スキャンテストモード信号 １８ スキャンクロック １９ スキャンリセット ２０ オア素子 ２１ アンド素子 ２２ 機能ブロックＡから機能ブロックＢへ伝達される
信号 ２３ 機能ブロックＢから機能ブロックＣへ伝達される
信号 ２４ ノア素子群
Claims (5)
- 【請求項１】 スキャンテスト機能を備え、個別に電源
遮断が可能な電源遮断対象回路ブロックと常時電源供給
回路ブロックを有するスキャンテスト回路において、 前記電源遮断対象回路ブロックの入出力部の故障検出を
行う入出力部故障検出手段と、 前記電源遮断対象回路ブロックの電源遮断時に前記常時
電源供給回路ブロックから前記電源遮断対象回路ブロッ
クへ入力する信号レベルを固定するＯＮブロック信号固
定手段と、 前記電源遮断対象回路ブロックの電源遮断時に前記電源
遮断対象回路ブロックから前記常時電源供給回路ブロッ
クへ出力する信号レベルを固定するＯＦＦブロック信号
固定手段と、 前記ＯＮブロック信号固定手段および前記ＯＦＦブロッ
ク信号固定手段の機能確認を行う状態固定信号確認手段
と、を具備することを特徴とするスキャンテスト回路。 - 【請求項２】 前記入出力部故障検出手段が、前記電源
遮断対象回路ブロックのすべての入力信号の前段および
すべての出力信号の後段のそれぞれの信号に対して、常
時電源が供給される観測用フリップフロップを配置する
ことを特徴とする請求項１記載のスキャンテスト回路。 - 【請求項３】 前記ＯＮブロック信号固定手段が、前記
電源遮断対象回路ブロックの電源遮断移行信号を用い
て、前記電源遮断対象回路ブロックの入力信号の前段に
位置する観測用フリップフロップをリセットし、前記観
測用フリップフロップの出力を用いて前記常時電源供給
回路ブロックから前記電源遮断対象回路ブロックへ入力
する信号レベルを固定することを特徴とする請求項２記
載のスキャンテスト回路。 - 【請求項４】 前記状態固定信号確認手段が、前記観測
用フリップフロップをスキャンチェーンに構成してスキ
ャンテストを行うことを特徴とする請求項３記載のスキ
ャンテスト回路。 - 【請求項５】 前記電源遮断移行信号をアクティブにす
る工程と、 前記観測用フリップフロップを用いて前記常時電源供給
回路ブロックから前記電源遮断対象回路ブロックへの信
号を固定する工程と、 前記電源遮断対象回路ブロックから前記常時電源供給回
路ブロックへの信号を固定する工程と、前記電源遮断移
行信号を解除する工程と、 スキャンシフト動作により電源遮断時の状態固定信号を
モニタする工程と、を含むことを特徴とするスキャンテ
スト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001291451A JP2003098223A (ja) | 2001-09-25 | 2001-09-25 | スキャンテスト回路および方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001291451A JP2003098223A (ja) | 2001-09-25 | 2001-09-25 | スキャンテスト回路および方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003098223A true JP2003098223A (ja) | 2003-04-03 |
Family
ID=19113590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001291451A Pending JP2003098223A (ja) | 2001-09-25 | 2001-09-25 | スキャンテスト回路および方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003098223A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008077597A (ja) * | 2006-09-25 | 2008-04-03 | Mitsubishi Electric Corp | 遮断回路検証装置および検証信号保持装置 |
| JP2008216220A (ja) * | 2007-03-08 | 2008-09-18 | Sanyo Electric Co Ltd | 半導体集積回路及びスキャンテスト方法 |
| US7590908B2 (en) | 2005-01-31 | 2009-09-15 | Panasonic Corporation | Semiconductor integrated circuit and method for testing the same |
| US8004302B2 (en) | 2007-08-20 | 2011-08-23 | Fujitsu Limited | Semiconductor device including switch for coupling power line |
| US11402425B2 (en) | 2020-02-26 | 2022-08-02 | Kabushiki Kaisha Toshiba | Failure detector circuit, failure detection system, and method |
-
2001
- 2001-09-25 JP JP2001291451A patent/JP2003098223A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7590908B2 (en) | 2005-01-31 | 2009-09-15 | Panasonic Corporation | Semiconductor integrated circuit and method for testing the same |
| US7610533B2 (en) | 2005-01-31 | 2009-10-27 | Panasonic Corporation | Semiconductor integrated circuit and method for testing the same |
| JP2008077597A (ja) * | 2006-09-25 | 2008-04-03 | Mitsubishi Electric Corp | 遮断回路検証装置および検証信号保持装置 |
| JP2008216220A (ja) * | 2007-03-08 | 2008-09-18 | Sanyo Electric Co Ltd | 半導体集積回路及びスキャンテスト方法 |
| US8004302B2 (en) | 2007-08-20 | 2011-08-23 | Fujitsu Limited | Semiconductor device including switch for coupling power line |
| US8786304B2 (en) | 2007-08-20 | 2014-07-22 | Fujitsu Limited | Semiconductor device including switch for coupling power line |
| US11402425B2 (en) | 2020-02-26 | 2022-08-02 | Kabushiki Kaisha Toshiba | Failure detector circuit, failure detection system, and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100248258B1 (ko) | 제이택을이용한응용주문형집적회로에서의메가셀테스트방법및장치 | |
| US5929650A (en) | Method and apparatus for performing operative testing on an integrated circuit | |
| US7322000B2 (en) | Methods and apparatus for extending semiconductor chip testing with boundary scan registers | |
| JP4366319B2 (ja) | 半導体集積回路及びそのテスト方法 | |
| US8035411B2 (en) | Semiconductor integrated circuit including a power controllable region | |
| JP2010004072A (ja) | 半導体集積回路装置およびその検査方法、半導体ウエハ、およびバーンイン検査装置 | |
| JP2007287770A (ja) | 半導体集積回路 | |
| EP3919923A1 (en) | Isolation enable test coverage for multiple power domains | |
| JP2003098223A (ja) | スキャンテスト回路および方法 | |
| US8140923B2 (en) | Test circuit and method for testing of infant mortality related defects | |
| JP2007500356A (ja) | シグナルインテグリティ自己テストアーキテクチャ | |
| KR100694315B1 (ko) | 다중 시스템 클럭 및 이종 코어를 포함하는 시스템 온 칩용연결선 지연 고장 테스트 제어기 | |
| JP4167217B2 (ja) | Ｌｓｉ、ｌｓｉ検査方法およびマルチチップモジュール | |
| US6865703B2 (en) | Scan test system for semiconductor device | |
| JP4610919B2 (ja) | 半導体集積回路装置 | |
| JPH07159483A (ja) | 集積回路装置およびそのテスト方法 | |
| JP4296055B2 (ja) | 半導体集積回路、半導体回路装置及びメモリマクロセル | |
| WO2001053845A1 (en) | A printed circuit assembly with configurable boundary scan paths | |
| JPH112664A (ja) | バウンダリスキャンレジスタ | |
| JP3293386B2 (ja) | 集積回路 | |
| JP2003513287A (ja) | スキャンテストポイント監視システムおよび方法 | |
| JP2003172767A (ja) | 半導体装置 | |
| JP2007183188A (ja) | 半導体試験システム、テストパターン生成方法及びテストパターン生成プログラム | |
| JP2005276882A (ja) | 半導体装置 | |
| JP2005257290A (ja) | 半導体集積回路のテスト方法およびテスト回路 |