CN103943050A - 具有内建自我测试功能的驱动电路 - Google Patents
具有内建自我测试功能的驱动电路 Download PDFInfo
- Publication number
- CN103943050A CN103943050A CN201310296827.7A CN201310296827A CN103943050A CN 103943050 A CN103943050 A CN 103943050A CN 201310296827 A CN201310296827 A CN 201310296827A CN 103943050 A CN103943050 A CN 103943050A
- Authority
- CN
- China
- Prior art keywords
- voltage
- buffer module
- module
- offset
- driving circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title abstract description 31
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 19
- 238000006243 chemical reaction Methods 0.000 description 15
- 230000007246 mechanism Effects 0.000 description 15
- 230000009466 transformation Effects 0.000 description 10
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 241001269238 Data Species 0.000 description 4
- 238000009434 installation Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Tests Of Electronic Circuits (AREA)
- General Engineering & Computer Science (AREA)
Abstract
本发明提供一种驱动电路，包含至少一参考电压源、至少一偏移单元以及至少一缓冲模块。至少一参考电压源产生参考电压。至少一偏移单元产生偏移电压，其中偏移电压与参考电压形成判断电压范围。至少一缓冲模块具有第一输入端、第二输入端及输出端，其中第一输入端接收模拟电压，至少一参考电压源连接第二输入端，且至少一缓冲模块根据模拟电压是否落入判断电压范围决定于输出端输出合格逻辑信号或失效逻辑信号。具体而论，本发明的缓冲模块为一种具内建自我测试功能的缓冲模块，能够大幅提升测试效率并可有效增加电压准确性。
Description
技术领域
本发明是关于一种具内建自我测试功能的驱动电路；具体而言，本发明是关于一种具有判断机制并能够提高驱动效率的源极驱动电路。
背景技术
一般而言，显示模块的源极驱动电路是使用额外的测试模块测试输出电压的准确性。举例而论，测试模块包含许多测试接脚(test pins)，且测试模块具有高精确度的电压数值以判断驱动电路的输出电压合格(pass)或失效(fail)。
在实际情况中，为了求得精确的电压值，驱动电路于每个画素周期中需要足够时间稳定(settle)，且稳定时间取决于电路输出端的负载程度。此外，驱动电路执行完稳定作业后，测试模块需要足够时间执行运算(computing)。换句话说，驱动电路需要足够的稳定时间(settling time)及运算时间(computing time)依序执行稳定与运算，但却也因而降低了测试电路的测试效率。
需说明的是，测试模块的测试端接脚数量高达(或至少为)1000个，且电压的精确值需小于1mV。然而，接脚数量越多，驱动电路的材料成本就越高，且输出电压的高精确值取决于测试电路的效能，上述无形中增加测试电路的硬体成本及测试时间的负担。
综合上述诸多因素，如何设计能够减少测试时间并且同时提升电压准确度的显示器驱动电路，为现今一大课题。
发明内容
有鉴于上述现有技术所遭遇到的问题，本发明提出一种具判断机制并能够提升测试效率的驱动电路。
于一方面，本发明提供一种能够内建自我测试(Built-In-Self-Test,BIST)的驱动电路，以判断电压的准确度。
于另一方面，本发明提供一种具有数字判断机制的驱动电路，以节省测试时间。
于另一方面，本发明提供一种使用磁滞比较器的驱动电路，其中磁滞比较器为可调整偏差电压的磁滞比较器，以控制偏移电压。
根据本发明的一具体实施例为一种驱动电路。于此实施例中，驱动电路连接于显示模块。驱动电路包含至少一参考电压源、至少一偏移单元以及至少一缓冲模块。至少一参考电压源产生参考电压，且至少一偏移单元产生偏移电压，其中偏移电压与参考电压形成判断电压范围。至少一缓冲模块具有第一输入端、第二输入端及输出端，其中第一输入端接收模拟电压，至少一参考电压源连接第二输入端，且至少一缓冲模块根据模拟电压是否落入判断电压范围决定于输出端输出合格逻辑信号或失效逻辑信号。
需说明的是，缓冲模块包含数字判断单元，其中数字判断单元接收模拟电压及判断电压范围并根据模拟电压是否落入判断电压范围选择性输出复数个数字信号，其中该等数字信号包含合格逻辑信号及失效逻辑信号。
相对于现有技术，根据本发明的驱动电路是使用缓冲模块判断模拟电压的准确度，且根据模拟电压是否落于判断电压范围内以进行数字逻辑化测试。进一步而论，缓冲模块为数字判断缓冲模块，其是通过数字逻辑机制判断电压的准确度，故能够大幅减少测试时间。此外，本发明的驱动电路为一种内建自我测试的电路，能够直接在原本的模块中进行测试，不需使用额外的测试装置，故可达到减少硬体成本的功效。
关于本发明的优点与精神可以通过以下的发明详述及所附图式得到进一步的了解。
附图说明
图1为本发明的驱动电路的实施例示意图。
图2为本发明的缓冲模块的实施例示意图。
图3A为已知判断机制的示意图。
图3B为本发明的数字判断机制的实施例示意图。
图3C为本发明的数字判断机制的另一实施例示意图。
图4为本发明的缓冲模块的另一实施例示意图。
图5A为本发明的缓冲模块的另一实施例示意图。
图5B为电压对应电压序码的曲线图。
图6为本发明的驱动电路的另一实施例示意图。
图7A为本发明的驱动电路的另一实施例示意图。
图7B为本发明的驱动电路的另一实施例示意图。
【符号说明】
1、1Ａ、1Ｂ 驱动电路
10Ａ、10Ｂ 第一级闩锁模块
20Ａ、20Ｂ 第二级闩锁模块
30 交换模块
40Ａ、40Ｂ 电压转换模块
50Ａ、50Ｂ 数字/模拟转换模块
50Ｅ、50Ｆ、50Ｇ、50Ｈ 数字/模拟转换模块
60Ａ、60Ｂ 缓冲模块
60Ｅ、60Ｆ、60Ｇ、60Ｈ 缓冲模块
60Ａ1、60Ａ2 缓冲模块
60Ｃ 第一缓冲模块
60Ｄ 第二缓冲模块
70 高压交换模块
80、80Ｋ 偏移单元
90 数字判断单元
100、100Ｋ、100Ｌ 参考电压源
101 多工器
200Ａ、200Ｂ 耦接点
200Ｅ、200Ｆ、200Ｇ、200Ｈ 耦接点
600Ａ、600Ｂ 切换模块
600Ｅ、600Ｆ、600Ｇ、600Ｈ 切换模块
601Ａ、601Ｂ 切换器
601Ｅ、601Ｆ、601Ｇ、601Ｈ 切换器
610Ａ、610Ｂ 第一输入端
610Ｅ、610Ｆ、610Ｇ、610Ｈ 第一输入端
620Ａ、620Ｂ 第二输入端
620Ｅ、620Ｆ、620Ｇ、620Ｈ 第二输入端
630Ａ、630Ｂ 输出端
630Ｅ、630Ｆ、630Ｇ、630Ｈ 输出端
800 偏移电流源
ＣＨ1 第一通道
ＣＨ2 第二通道
ＣＨ3 第三通道
ＣＨ4 第四通道
ＧＮＤ 零电位电压
ＶＤＤ 工作电压
ＶＢＯＴ、ＶＴＯＰ 工作分压
Ｖ100 模拟电压值
Ｒ1、Ｒ2、Ｒ3 电阻
Ｎ－1 前电压序码
Ｎ 电压序码
Ｎ＋1 后电压序码
Ｖ－Ｖ1、Ｖ、Ｖ＋Ｖ1 输出电压值
具体实施方式
根据本发明的一具体实施例为一种具有数字逻辑测试功能的驱动电路。于此实施例中，驱动电路连接于显示模块，可以是应用于液晶显示器中的驱动电路，但不以此为限。
请参照图1，图1为本发明的驱动电路的实施例示意图。如图1所示，驱动电路1包含至少一第一级闩锁模块10A/10B、至少一第二级闩锁模块20A/20B、至少一交换模块30、至少一电压转换模块40A/40B、至少一数字/模拟转换模块50A/50B、至少一缓冲模块60A/60B及至少一高压交换模块70。在此实施例中，第二级闩锁模块20A/20B耦接于第一闩锁模块10A/10B与交换模块30之间；电压转换模块40A/40B耦接于交换模块30与数字/模拟转换模块50A/50B之间；缓冲模块60A/60B耦接于数字/模拟转换模块50A/50B与高压交换模块70之间。
在此实施例中，驱动电路1是用于驱动显示器的复数笔显示数据。具体而论，驱动电路1为源极驱动电路，能够产生并输出电信号至复数条源极信号线，进而显示该等模拟数据。
需说明的是，第一级闩锁模块10A、第二级闩锁模块20A、交换模块30、电压转换模块40A、数字/模拟转换模块50A、缓冲模块60A以及高压交换模块70为同一组电路模块；而第一级闩锁模块10B、第二级闩锁模块20B、交换模块30、电压转换模块40B、数字/模拟转换模块50B、缓冲模块60B以及高压交换模块70为另一组电路模块。在实际应用中，移位暂存模块(图未示)是依照同步控制信号分别输出复数笔正数字信号及负数字信号至第一级闩锁模块10A/10B，其中正数字信号与负数字信号为极性相反的电信号。换言之，相邻的电路模块处理不同极性的电信号，但不以此为限。
在此实施例中，第一级闩锁模块10A/10B分别接收该等正数字信号及负数字信号。需说明的是，在第一级闩锁模块10A/10B尚未接收完该复数笔数字数据之前，第一级闩锁模块10A/10B并不会传送数据至其他模块。此外，第一级闩锁模块10A/10B接收完该等数字数据后，第一级闩锁模块10A/10B将该等数字数据传送至第二级闩锁模块20A/20B。值得注意的是，第二级闩锁模块20A/20B与第一级闩锁模块10A/10B具有相同的功能，能够暂时锁存该等数据。换句话说，第一级闩锁模块10A/10B及第二级闩锁模块20A/20B可以是任何形式的缓冲器或闩锁器(锁存器)，并无特定的限制。在其他实施例中，可视实际需求，将第一级闩锁模块10A/10B及第二级闩锁模块20A/20B合并为一个闩锁模块，并不以此例为限。
如图1所示，第二级闩锁模块20A/20B分别将该等数字数据传送至交换模块30。在实际情况中，交换模块30可将第二级闩锁模块20A的数字数据切换至电压转换模块40B，并将第二级闩锁模块20B的数字数据切换至电压转换模块40A；或是交换模块30可将第二级闩锁模块20A的数字数据传送至电压转换模块40A，并将第二级闩锁模块20B的数字数据切换至电压转换模块40B。换句话说，交换模块30可交叉切换具有不同极性的数字数据至通道中，避免通道被极化。
此外，电压转换模块40A/40B再将上述数字数据转换为后端电路可接收的电压格式，并将转换后的数据传送至数字/模拟转换模块50A/50B。之后，数字/模拟转换模块50A/50B再将该等数字数据转换为模拟数据并输出成复数个模拟电压。在此实施例中，缓冲模块60A及缓冲模块60B接收该些模拟电压，并传送电压至高压交换模块70。在实施情况中，高压交换模块70可将缓冲模块60A输出的电压转换至相邻通道，并将缓冲模块60B输出的电压转换至相邻通道。换句话说，高压交换模块70可交叉切换具有不同极性的模拟数据至通道中，避免通道被极化。
除此之外，请参照图2，图2为本发明的缓冲模块的实施例示意图。如图1及图2所示，缓冲模块60A与缓冲模块60B具有相同的结构，分别设置在不同通道。此外，驱动电路1包含偏移单元80及切换模块600A/600B，其中偏移单元80分别设置于缓冲模块60A及缓冲模块60B中。以缓冲模块60A为例，缓冲模块60A具有第一输入端610A、第二输入端620A及输出端630A，其中第一输入端610A接收模拟电压，且参考电压源100连接第二输入端620A。具体而论，切换模块600A连接于第二输入端620A与输出端630A之间，且切换模块600A耦接于参考电压源100与第二输入端620A之间。在实际情况中，切换模块600A决定参考电压源100是否电性连接于第二输入端620。举例而论，切换模块600A可决定第二输入端620A电性连接于输出端630A，使得参考电压源100无法电性连接于第二输入端620A；或者切换模块600A可决定第二输入端620A电性连接于参考电压源100，使得输出端630A无法电性连接于第二输入端620A。
在此实施例中，参考电压源100产生参考电压，偏移单元80产生偏移电压，其中偏移电压与参考电压形成判断电压范围。如图2所示，偏移单元80设置于缓冲模块60A并与缓冲模块60A形成磁滞比较器，且偏移电压为磁滞偏移电压。需说明的是，磁滞偏移电压为可调性电压，其中磁滞偏移电压可以是10～100mV，但不以此为限。换言之，驱动电路1调整磁滞偏移电压以控制判断电压范围，进而微小调整磁滞比较器的精准度。
值得注意的是，缓冲模块60A包含数字判断单元90，其中数字判断单元90接收模拟电压及判断电压范围并根据模拟电压是否落入判断电压范围选择性输出复数个数字信号，其中该等数字信号包含合格逻辑信号及失效逻辑信号。在实际情况中，切换模块600A决定参考电压源100电性连接于第二输入端620A，使得参考电压源100传送参考电压至第二输入端620A，且数字判断单元90通过偏移电压与参考电压所形成的判断电压范围以判断模拟电压是否落入于判断电压范围。
在实际情况中，参考电压与偏移电压的和值为判断电压范围上限，参考电压与偏移电压的差值为判断电压范围下限，且判断电压范围上限与判断电压范围下限形成判断电压范围。需说明的是，缓冲模块60A根据模拟电压是否落入判断电压范围决定于输出端630A输出合格逻辑信号或失效逻辑信号。进一步而论，当模拟电压落于判断电压范围内时，缓冲模块60A于输出端630输出合格逻辑信号；当模拟电压超出判断电压范围外时，缓冲模块60A于输出端630输出失效逻辑信号。
请参照图3A、图3B及图3C，其中图3A为已知判断机制的示意图；图3B为本发明的数字判断机制的实施例示意图；图3C为本发明的数字判断机制的另一实施例示意图。如图3A所示，已知判断机制是使用参考电压、上限及下限产生模拟判断结果。然而，在实际情况中，已知判断机制需要确认每个模拟电压值V100是否介于上限与下限之间，费时且效率低。
相对而言，本发明的缓冲模块60A中的数字判断单元90是使用数字判断机制产生数字信号。举例而言，如图3B所示，缓冲模块60A具有工作电压VDD及零电位电压GND，其中合格逻辑信号为工作电压，且失效逻辑信号为零电位电压。换句话说，数字判断单元90分别通过缓冲模块60A的工作电压VDD及零电位电压GND产生合格逻辑信号及失效逻辑信号，故能够有效判断各模拟电压值V100的准确性。在另一实施例中，如图3C所示，合格逻辑信号为零电位电压，且失效逻辑信号为工作电压，故缓冲模块60A可依实际情况选择性地决定零电位电压及工作电压对应的数字信号。相对于图3A的模拟判断结果，图3B及图3C中的合格逻辑信号及失效逻辑信号为数字逻辑信号，具有高度的准确性并能够提高判断效率。
此外，本发明更提供其他实施例进一步说明驱动电路的变化实施例。
请参照图4，图4为本发明的缓冲模块的另一实施例示意图。如图4所示，偏移单元80K是设置参考电压源100K，而非设置于缓冲模块60A1。在此实施例中，参考电压源100K包含多工器101、复数个电阻R1、R2、R3、..以及偏移单元80K，其中多工器101耦接于该等电阻及偏移单元80K，且参考电压源100K通过该等电阻R1、R2、R3、…产生分压，使得参考电压源100K能够产生不同振幅大小的参考电压。举例而言，多工器10耦接于该等电阻之间的耦接点，其中多工器101耦接于电阻R1及R2之间，并耦接于电阻R2及R3之间，其余以此类推。此外，偏移单元80K耦接于该等电阻并具有偏移电流源800，且偏移电流源800产生偏移电压。在实际情况中，参考电压可以是9V、10V、11V或其他电压值，且偏移电压可以是10～100mV，但不以此为限。换言之，偏移单元80K设置于参考电压源100K并与参考电压源100K形成偏移电源，且偏移电源输出判断电压范围。进一步而论，参考电压源100K为整合式电压源，整合参考电压及偏移电压以形成判断电压范围，并将判断电压范围传送至缓冲模块60A1。
举例而论，当参考电压为10V，偏移电压为10mV时，判断电压范围上限为10.01V，判断电压范围下限为9.99V，且判断电压范围为9.99V～10.01V之间。在实际应用中，当模拟电压为10V并落于判断电压范围内时，缓冲模块60A1于输出端630A输出合格逻辑信号。此外，当模拟电压为10.02V并超出判断电压范围外时，缓冲模块60A1于输出端630A输出失效逻辑信号。具体而论，缓冲模块60A1是使用数字判断单元90接收模拟电压及判断电压范围，且数字判断范围根据模拟电压是否落于判断电压范围以输出合格逻辑信号或失效逻辑信号。
请参照图5A及图5B；图5A为本发明的缓冲模块的另一实施例示意图；图5B为电压对应电压序码的曲线图。如图5所示，缓冲模块60A2的第二输入端620A通过切换模块600A连接参考电压源100L，其中偏移单元(图未示)设置于参考电压源100L以形成偏移电源，且偏移电源具有复数个电压序码N。在实际情况中，模拟电压对应该等电压序码N。此外，如第5B图所示，各电压序码N于序列中具有前电压序码N-1及后电压序码N+1并对应输出电压值，其中前电压序码N-1的输出电压值为V-V1，电压序码N的输出电压值为V，后电压序码N+1的输出电压值为V+V1。需说明的是，前电压序码N-1及后电压序码N+1的输出电压值V-V1、V+V1形成判断电压范围。
在此实施例中，V1为10mV，但不以此为限。在实际情况中，若电压序码N的输出电压值为10V，则前电压序码N-1的输出电压值为9.99V，后电压序码N+1的输出电压值为10.01V，使得判断电压范围为9.99V～10.01V之间。值得注意的是，模拟电压对应电压序码N；若模拟电压落于判断电压范围内，则数字判断单元输出合格逻辑信号；若模拟电压超出判断电压范围外，则数字判断单元输出失效逻辑信号。
上述图1至图5的驱动电路均是通过缓冲模块的数字判断单元判断缓冲模块所接收的模拟电压是否合格或失效，但无法判断缓冲模块输出的电压是否合格或失效，故本发明通过图6及图7的实施例进一步说明本发明具有判断机制的功效。
请参照图6，图6为本发明的驱动电路的另一实施例示意图。在此实施例中，至少一缓冲模块包含第一缓冲模块60C及第二缓冲模块60D，其中第一缓冲模块60C及第二缓冲模块60D设置于不同极性的通道中。换句话说，第一缓冲模块60C与第二缓冲模块60D是设置于相邻通道中。需说明的是，第一缓冲模块60C及第二缓冲模块60D是与图2的缓冲模块60A相同，但不以此为限。在其他实施例中，本发明可将缓冲模块60A1、60A2套用于图6的实施例，并无特定的限制。
此外，切换器601A耦接于第一缓冲模块60C的第一输入端610A与数字/模拟转换模块50A之间，且耦接于第一缓冲模块60C的第一输入端610A与耦接点200B之间。切换器601B耦接于第二缓冲模块60D的第一输入端610B与数字/模拟转换模块50B之间，且耦接于第二缓冲模块60D的第一输入端610B与耦接点200A之间。
如图6所示，第一缓冲模块60C自其输出端630A传送模拟电压至第二缓冲模块60D的第一输入端610B，使得第二缓冲模块60D判断第一缓冲模块60C所输出的模拟电压是否落于判断电压范围。具体而论，第一缓冲模块60C是通过耦接点200A传送模拟电压至切换器601B，且切换器601B决定耦接点200A电性连接于第一输入端610B，使得第二缓冲模块60D接收第一缓冲模块60C所输出的模拟电压。进一步而论，第二缓冲模块60D可使用数字判断单元90判断第一缓冲模块60C所输出的模拟电压，确认该模拟电压是否落入于判断电压范围，进而产生合格逻辑信号或失效逻辑信号。同理，第二缓冲模块60D可通过耦接点200B传送模拟电压至切换器601A，使得第一缓冲模块60C接收第二缓冲模块60D所输出的模拟电压。进一步而论，第一缓冲模块60C可使用数字判断单元90判断第二缓冲模块60D所输出的模拟电压，确认该模拟电压是否落入于判断电压范围，进而产生合格逻辑信号或失效逻辑信号。
换言之，第一缓冲模块60C与第二缓冲模块60D可交叉判断第二缓冲模块60D与第一缓冲模块60C所输出的模拟电压的准确性，进而输出合格逻辑信号或失效逻辑信号。相对于图1～图5的实施例，图6的实施例更具有高度的准确性。
请参照图7A及图7B，图7A及图7B分别为本发明的驱动电路的另一实施例示意图。图7A及图7B的实施例为驱动电路1B，其中驱动电路1B具有第一通道CH1、第二通道CH2、第三通道CH3及第四通道CH4。与图6的实施例相似的是，缓冲模块60E、60F、60G及60H分别通过切换器601E、601F、601G及601H连接于数字/模拟转换模块50E、50F、50G、50H与耦接点200G、200H、200E、200F之间。
值得注意的是，缓冲模块60E、60F、60G及60H是与图2的缓冲模块60A相同，但不以此为限。在其他实施例中，本发明可将缓冲模块60A1、60A2套用于图7A及图7B的实施例，并无特定的限制。此外，第一通道CH1与第三通道CH3具有相同极性的电压数据；第二通道CH2与第四通道CH4具有相同极性的电压数据。换言之，缓冲模块60E及缓冲模块60G设置于相同极性的通道中；缓冲模块60F及缓冲模块60H设置于相同极性的通道中。
需说明的是，图7A与图7B的差异在于耦接点200E、200F、200G及200H与切换器601E、601F、601G及601H的连接线为实线或虚线，其中实线表示其连接的模块正处于驱动状态，虚线表示并未处于驱动状态。
在实际情况中，如图7A所示，缓冲模块60E可通过耦接点200E传送模拟电压至切换器601G，使得缓冲模块60G接收缓冲模块60E所输出的模拟电压。进一步而论，缓冲模块60G可使用数字判断单元90判断缓冲模块60E所输出的模拟电压，确认该模拟电压是否落入于判断电压范围，进而产生合格逻辑信号或失效逻辑信号。此外，缓冲模块60H可通过耦接点200H传送模拟电压至切换器601F，使得缓冲模块60F接收缓冲模块60H所输出的模拟电压。进一步而论，缓冲模块60F可使用数字判断单元90判断缓冲模块60H所输出的模拟电压，确认该模拟电压是否落入于判断电压范围，进而产生合格逻辑信号或失效逻辑信号。
如图7A所示，缓冲模块60F可通过耦接点200F传送模拟电压至切换器601H，使得缓冲模块60H接收缓冲模块60F所输出的模拟电压。进一步而论，缓冲模块60H可使用数字判断单元90判断缓冲模块60F所输出的模拟电压，确认该模拟电压是否落入于判断电压范围，进而产生合格逻辑信号或失效逻辑信号。同理，缓冲模块60G可通过耦接点200G传送模拟电压至切换器601E，使得缓冲模块60E接收缓冲模块60G所输出的模拟电压。进一步而论，缓冲模块60E可使用数字判断单元90判断缓冲模块60G所输出的模拟电压，确认该模拟电压是否落入于判断电压范围，进而产生合格逻辑信号或失效逻辑信号。
需说明的是，图7A及图7B的驱动电路是将模拟电压传送至相同极性的通道，能够有效节省功率，达到提高判断效率及省电的功效。举例而论，若图6的第一缓冲模块60C通过数字判断单元90执行判断需消耗10V的电压，则缓冲模块60E执行判断仅消耗5V的电压，约为10V的一半，但不以此为限。在实际情况中，电压的消耗量是根据工作电压与工作分压的压差值或工作分压与零电位电压的压差值而定。如图7A及图7B所示，缓冲模块60E、60G具有工作电压VDD及工作分压VBOT(bottom voltage)，缓冲模块60F、60H具有零电位电压GND及工作分压(top voltage)。需说明的是，工作分压VBOT及工作分压VTOP为工作电压VDD的分压值。换言之，工作分压VBOT、VTOP的电压值是介于工作电压VDD与零电位电压GND之间。在此实施例中，工作分压VBOT、VTOP的电压值约为工作电压VDD的一半，但不以此为限。换言之，缓冲模块60E、60F、60G及60H能分别使用工作电压VDD与工作分压VBOT的压差值、工作分压VTOP与零电位电压GND的压差值、工作电压VDD与工作分压VBOT的压差值及工作分压VTOP与零电位电压GND的压差值驱动数字判断单元90，即可执行数字判断单元90的判断作业。在实际情况中，驱动电路1B具有数字判断及节省功率的功效。
相对于现有技术，根据本发明的驱动电路是使用缓冲模块判断模拟电压的准确度，且根据模拟电压是否落于判断电压范围内以进行数字逻辑化测试。进一步而论，缓冲模块为数字判断缓冲模块，其是通过数字逻辑机制判断电压的准确度，故能够大幅减少测试时间。此外，本发明的驱动电路为一种内建自我测试的电路，能够直接在原本的模块中进行测试，不需使用额外的测试装置，故可达到减少硬体成本的功效。
通过以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所公开的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。
Claims (15)
1.一种驱动电路，连接于一显示模块，其特征在于，该驱动电路包含：
至少一参考电压源，产生一参考电压；
至少一偏移单元，产生一偏移电压，其中该偏移电压与该参考电压形成一判断电压范围；以及
至少一缓冲模块，具有一第一输入端、一第二输入端及一输出端，其中该第一输入端接收一模拟电压，该至少一参考电压源连接该第二输入端，且该至少一缓冲模块根据该模拟电压是否落入该判断电压范围决定于该输出端输出一合格逻辑信号或一失效逻辑信号。
2.如权利要求1所述的驱动电路，其特征在于，该至少一缓冲模块包含：
一数字判断单元，接收该模拟电压及该判断电压范围并根据该模拟电压是否落入该判断电压范围选择性输出复数个数字信号，其中该等数字信号包含该合格逻辑信号及该失效逻辑信号。
3.如权利要求1所述的驱动电路，其特征在于，该偏移单元设置于该至少一缓冲模块并与该至少一缓冲模块形成至少一磁滞比较器，该偏移电压为一磁滞偏移电压，且该磁滞偏移电压为可调性电压。
4.如权利要求1所述的驱动电路，其特征在于，该参考电压与该偏移电压的和值为一判断电压范围上限，该参考电压与该偏移电压的差值为一判断电压范围下限，且该判断电压范围上限与该判断电压范围下限形成该判断电压范围。
5.如权利要求1所述的驱动电路，其特征在于，该偏移单元设置于该至少一参考电压源并具有一偏移电流源，且该偏移电流源产生该偏移电压。
6.如权利要求1所述的驱动电路，其特征在于，该偏移单元设置于该至少一参考电压源并与该至少一参考电压源形成一偏移电源，且该偏移电源输出该判断电压范围。
7.如权利要求1所述的驱动电路，其特征在于，该至少一偏移单元设置于该至少一参考电压源以形成一偏移电源，该偏移电源具有复数个电压序码，该模拟电压对应该等电压序码；各电压序码于一序列中具有一前电压序码及一后电压序码并对应一输出电压值；该前电压序码及该后电压序码的该输出电压值形成该判断电压范围。
8.如权利要求1所述的驱动电路，其特征在于，进一步包含：一切换模块，连接于该第二输入端与该输出端之间，其中该切换模块决定该参考电压源是否电性连接于该第二输入端。
9.如权利要求1所述的驱动电路，其特征在于，当该模拟电压落于该判断电压范围内时，该至少一缓冲模块于该输出端输出该合格逻辑信号。
10.如权利要求1所述的驱动电路，其特征在于，当该模拟电压超出该判断电压范围外时，该至少一缓冲模块于该输出端输出该失效逻辑信号。
11.如权利要求1所述的驱动电路，其特征在于，该至少一缓冲模块包含一第一缓冲模块及一第二缓冲模块，且该第一缓冲模块自其该输出端传送该模拟电压至该第二缓冲模块的该第一输入端，使得该第二缓冲模块判断该第一缓冲模块所输出的该模拟电压是否落于该判断电压范围。
12.如权利要求11所述的驱动电路，其特征在于，该第一缓冲模块及该第二缓冲模块设置于相同极性的通道中，该至少一缓冲模块具有一工作电压、一工作分压及一零电位电压，且该至少一缓冲模块使用该工作电压与该工作分压的压差值或该工作分压与该零电位电压的压差值驱动该数字判断单元。
13.如权利要求11所述的驱动电路，其特征在于，该第一缓冲模块及该第二缓冲模块设置于不同极性的通道中。
14.如权利要求1所述的驱动电路，其特征在于，该至少一缓冲模块具有一工作电压及一零电位电压，该合格逻辑信号为该工作电压，且该失效逻辑信号为该零电位电压。
15.如权利要求1所述的驱动电路，其特征在于，该至少一缓冲模块具有一工作电压及一零电位电压，该合格逻辑信号为该零电位电压，且该失效逻辑信号为该工作电压。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102101772A TWI475539B (zh) | 2013-01-17 | 2013-01-17 | 具有內建自我測試功能之驅動電路 |
| TW102101772 | 2013-01-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103943050A true CN103943050A (zh) | 2014-07-23 |
| CN103943050B CN103943050B (zh) | 2016-05-25 |
Family
ID=51164685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310296827.7A Expired - Fee Related CN103943050B (zh) | 2013-01-17 | 2013-07-16 | 具有内建自我测试功能的驱动电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9530338B2 (zh) |
| CN (1) | CN103943050B (zh) |
| TW (1) | TWI475539B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105225697A (zh) * | 2015-10-22 | 2016-01-06 | 上海华虹宏力半导体制造有限公司 | 基于存储器测试仪的模拟电压测量和调节的方法 |
| CN105448221A (zh) * | 2015-12-29 | 2016-03-30 | 上海中航光电子有限公司 | 显示装置及其测试方法 |
| CN105738791A (zh) * | 2014-12-26 | 2016-07-06 | 辛纳普蒂克斯显像装置合同会社 | 半导体设备 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10818208B2 (en) * | 2018-09-14 | 2020-10-27 | Novatek Microelectronics Corp. | Source driver |
| TWI832662B (zh) * | 2023-01-06 | 2024-02-11 | 大陸商集創北方（珠海）科技有限公司 | 顯示驅動電壓偏移補償方法、驅動晶片及顯示器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030222672A1 (en) * | 2002-05-31 | 2003-12-04 | Paul Winer | Testing optical displays |
| CN1619625A (zh) * | 2003-11-19 | 2005-05-25 | 义隆电子股份有限公司 | 液晶显示器比较电压的微调装置及方法 |
| CN1750101A (zh) * | 2004-09-13 | 2006-03-22 | 凌阳科技股份有限公司 | 内建测试电路的源极驱动器及其测试方法 |
| US20070022343A1 (en) * | 2005-07-06 | 2007-01-25 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit, method for testing semiconductor integrated circuit, and computer readable medium for the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005157321A (ja) * | 2003-11-07 | 2005-06-16 | Renesas Technology Corp | 半導体装置および半導体装置の試験方法 |
| TWI285358B (en) * | 2004-07-30 | 2007-08-11 | Sunplus Technology Co Ltd | TFT LCD source driver with built in test circuit and method for testing the same |
| JP4953948B2 (ja) * | 2007-07-09 | 2012-06-13 | ルネサスエレクトロニクス株式会社 | 表示装置のデータドライバ、そのテスト方法及びプローブカード |
| JP4364297B1 (ja) * | 2008-12-24 | 2009-11-11 | 株式会社東芝 | Ａｓｋ復調回路、通信モジュール、通信装置およびａｓｋ復調方法 |
| JP2010171627A (ja) * | 2009-01-21 | 2010-08-05 | Sony Corp | 半導体集積回路、液晶駆動回路及び液晶表示装置 |
| TWI375397B (en) * | 2009-09-29 | 2012-10-21 | Anpec Electronics Corp | Offset voltage calibration method and apparatus thereof |
| US8810268B2 (en) * | 2010-04-21 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Built-in self-test circuit for liquid crystal display source driver |
| US9083232B1 (en) * | 2014-01-23 | 2015-07-14 | Texas Instruments Incorporated | Input offset control |
-
2013
- 2013-01-17 TW TW102101772A patent/TWI475539B/zh not_active IP Right Cessation
- 2013-07-16 CN CN201310296827.7A patent/CN103943050B/zh not_active Expired - Fee Related
-
2014
- 2014-01-16 US US14/157,165 patent/US9530338B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030222672A1 (en) * | 2002-05-31 | 2003-12-04 | Paul Winer | Testing optical displays |
| CN1619625A (zh) * | 2003-11-19 | 2005-05-25 | 义隆电子股份有限公司 | 液晶显示器比较电压的微调装置及方法 |
| CN1750101A (zh) * | 2004-09-13 | 2006-03-22 | 凌阳科技股份有限公司 | 内建测试电路的源极驱动器及其测试方法 |
| US20070022343A1 (en) * | 2005-07-06 | 2007-01-25 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit, method for testing semiconductor integrated circuit, and computer readable medium for the same |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105738791A (zh) * | 2014-12-26 | 2016-07-06 | 辛纳普蒂克斯显像装置合同会社 | 半导体设备 |
| CN105225697A (zh) * | 2015-10-22 | 2016-01-06 | 上海华虹宏力半导体制造有限公司 | 基于存储器测试仪的模拟电压测量和调节的方法 |
| CN105225697B (zh) * | 2015-10-22 | 2018-12-11 | 上海华虹宏力半导体制造有限公司 | 基于存储器测试仪的模拟电压测量和调节的方法 |
| CN105448221A (zh) * | 2015-12-29 | 2016-03-30 | 上海中航光电子有限公司 | 显示装置及其测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9530338B2 (en) | 2016-12-27 |
| TWI475539B (zh) | 2015-03-01 |
| TW201430794A (zh) | 2014-08-01 |
| US20140197868A1 (en) | 2014-07-17 |
| CN103943050B (zh) | 2016-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104459400B (zh) | 用于自容式触摸屏的检测电路和检测方法 | |
| CN103943050A (zh) | 具有内建自我测试功能的驱动电路 | |
| CN103698654B (zh) | 芯片管脚的开路短路测试装置及测试方法 | |
| US8587262B2 (en) | Assembled battery monitoring apparatus, method for detecting wiring disconnection of assembled battery, and assembled battery system | |
| CN101442312B (zh) | 模拟数字转换器 | |
| CN101750580B (zh) | 集成电路中功能模块芯片的测试方法 | |
| CN102928727A (zh) | 开路检测装置、电路以及方法 | |
| CN107733436B (zh) | N位混合结构模数转换器及包含其的集成电路芯片 | |
| CN101140366B (zh) | 感测一对象触碰的像素单元、方法及其显示装置 | |
| CN204101671U (zh) | 一种新型多芯电缆测试仪 | |
| CN104111416A (zh) | 用于智能功率模块的测试电路及测试方法 | |
| CN201199264Y (zh) | 一种过程校验多用表 | |
| CN101430849B (zh) | 显示器驱动电路的测试装置 | |
| CN103308850B (zh) | 触控ic模拟前端自测的内建架构及测试方法 | |
| CN107422255A (zh) | 一种数字芯片故障检测系统及其检测方法 | |
| CN202886554U (zh) | 用于混合信号集成电路的可测性电路 | |
| CN114740339A (zh) | 基于独立仪器仪表的集成电路的快速集成测试方法 | |
| US7719322B2 (en) | Semiconductor device having differential signal detection circuit for entry into mode other than normal operation | |
| CN202533564U (zh) | 电量指示装置 | |
| CN100359556C (zh) | 内建测试电路的源极驱动器及其测试方法 | |
| CN106228923B (zh) | 一种驱动电路、驱动方法及显示面板 | |
| CN102073021A (zh) | 电源供应器测试装置 | |
| CN113514673A (zh) | 触控通道切换电路、装置及检测系统 | |
| CN117112330A (zh) | 一种内存条检测电路、系统和方法 | |
| CN217385736U (zh) | 一种mcu的ate设备及其系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160525 Termination date: 20190716 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |