CN103036568B - 一种逐次逼近型模数转换器 - Google Patents

Abstract

本发明公开了一种改进的逐次逼近型模数转换器，该模数转换器包括电容数模转换网络、比较器和逐次逼近逻辑电路，电容数模转换网络由多个开关电容单元组成，每个开关电容单元包括四个电容和六个开关。第一与第二电容的第一端连接到该正输出端，第三与第四电容的第一端连接到负输出端。第一电容的第二端通过第一开关连接到第一电位，第二电容的第二端通过第二开关连接到第二电位。第三电容的第二端通过第三开关连接到第一电位，第四电容的第二端通过第四开关连接到第二电位。第一电容的第二端与第四电容的第二端通过第五开关相连，第二电容的第二端与第三电容的第二端通过第六开关相连。本发明的模数转换器具有转换速率高的优点。

Description

一种逐次逼近型模数转换器

技术领域

本发明属于集成电路技术领域，具体涉及一种模数转换器，特别是逐次逼近型模数转换器。

背景技术

图1显示了一个传统的逐次逼近型模数转换器，它包括电容数模转换网络101、比较器102以及逐次逼近逻辑电路103。电容数模转换网络101为差分结构，其具有两侧，每一侧包括若干电容。为了简化，图1中的电容数模转换网络101的每一侧仅显示5个电容，例如上侧为C_1n～C_5n。它们从大到小排列，C_jn＝2C_(j+1)n，j＝1，2，3，C_4n＝C_5n；下侧为C_1p～C_5p，C_jp＝2C_(j+1)p，j＝1，2，3，C_4p＝C_5p。每一侧的五个电容的上极板相连，并通过开关S_0n、S_0p连接到共模电压V_cm。各电容的下极板分别连接到各自的单刀三掷开关S_1n～S_5n。下侧类似。在采样阶段，输入模拟信号V_ip、V_in存放在电容的下极板，而上极板短接到V_cm。然后，电容C_1n的上极板从V_cm断开，电容C_1n的下极板由V_in切换到V_ref，而其它电容的下极板由V_in切换到地电平Gnd，电容数模转换网络101输出转换模拟信号V_p、V_n。然后比较器102开始第一次比较。如果V_p比V_n高，逐次逼近逻辑电路103的输出B₁为1，否则为0。如果B₁等于0，那电容C_1pC_1n重新切换到地。然后比较器102开始第二次比较。这个过程一直重复4次(图中步骤1至步骤4)，直到输出B₄。转换模拟信号V_p、V_n的波形如图2所示。

这种传统的逐次逼近型模数转换器虽然简单，但是每次转换不但需要两次开关的切换，而且电容的充放电电流105、106经过一个电容和两个开关的串联，需要较长的建立时间来使输出信号达到稳定，因而限制了模数转换器的最高采样速率。为了克服该技术瓶颈，需要在传统架构的基础上进行改进，设计一个高响应速度的数模转换电路。

发明内容

(一)要解决的技术问题

本发明所要解决的技术问题是传统逐次逼近型模数转换器转换速度慢的问题，通过新型的电容数模转换网络来提高逐次逼近型模数转换器的转换速度。

(二)技术方案

为解决上述技术问题，本发明提出一种逐次逼近型模数转换器，包含一个电容数模转换网络、一个比较器、一个逐次逼近逻辑电路；所述电容数模转换网络包括若干开关电容单元、第一与第二公共端；所述逐次逼近型模数转换器的工作分为采样阶段与转换阶段；在所述采样阶段，所述电容数模转换网络采样和保持一个模拟信号；所述转换阶段分为若干转换步骤；在所述若干转换步骤之一，所述比较器比较所述电容数模转换网络的第一与第二公共端，所述逐次逼近逻辑电路根据所述比较器的比较结果选择所述若干开关电容单元之一，使其执行转换开关动作，改变所述电容数模转换网络的第一与第二公共端上的信号；所述电容数模转换网络还包括第一与第二电位，第一与第二采样开关；所述输入模拟信号具有正端和负端；所述输入模拟信号的正端通过所述第一采样开关耦合到所述电容数模转换网络的第一公共端；所述输入模拟信号的负端通过所述第二采样开关耦合到所述电容数模转换网络的第二公共端；所述开关电容单元包括第一与第二公共端，第一、第二、第三、第四电容，第一、第二、第三、第四、第五、第六开关；所述开关电容单元的第一公共端耦合到所述电容数模转换网络的第一公共端；所述开关电容单元的第二公共端耦合到所述电容数模转换网络的第二公共端；所述开关电容单元的第一、第二、第三、第四电容具有第一与第二端；所述开关电容单元的第一、第二电容的第一端耦合到所述开关电容单元的第一公共端；所述开关电容单元的第三、第四电容的第一端耦合到所述开关电容单元的第二公共端；所述开关电容单元的第一电容的第二端通过所述第一开关耦合到所述第一电位；所述开关电容单元的第二电容的第二端通过所述第二开关耦合到所述第二电位；所述开关电容单元的第三电容的第二端通过所述第三开关耦合到所述第一电位；

所述开关电容单元的第四电容的第二端通过所述第四开关耦合到所述第二电位；所述开关电容单元的第一电容的第二端通过所述第五开关耦合到所述开关电容单元的第四电容的第二端；所述开关电容单元的第二电容的第二端通过所述第六开关耦合到所述开关电容单元的第三电容的第二端；在所述采样阶段，所有所述若干开关电容单元的第一、第二、第三、第四开关闭合，第五、第六开关断开，所述第一第二采样开关闭合，完成所述采样和保持；在所述转换阶段，所述第一第二采样开关断开；所述开关电容单元的所述转换动作为：其第一、第四开关断开，其第五开关闭合或者其第二、第三开关断开，其第六开关闭合。

或者说，本发明提出这样一种逐次逼近型模数转换器，包括电容数模转换网络、比较器和逐次逼近逻辑电路，其中，所述比较器用于比较所述转换模拟信号产生比较结果，所述电容数模转换网络包括输入端、输出端、采样开关和多个开关电容单元，其中，所述输入端包括正输入端和负输入端，用于接收需要转换的输入模拟信号；所述输出端包括正输出端和负输出端，用于连接所述比较器，用于向比较器输出电容数模转换网络的输出模拟信号；所述采样开关包括第一采样开关和第二采样开关，其分别用于连接正输入端和正输出端，以及负输入端和负输出端；所述多个开关电容单元具有相同的结构，且每个开关电容单元包括第一～第四电容，以及第一～第六开关，且每个电容的大小相等，均具有第一端和第二端，并且所间第一电容、第二电容的第一端均连接到所述正输出端，所述第三电容与第四电容的第一端均连接到所述负输出端；所述第一电容的第二端通过第一开关连接到第一电位，所述第二电容的第二端通过第二开关连接到第二电位；所述第三电容的第二端通过第三开关连接到第一电位，所述第四电容的第二端通过第四开关连接到第二电位；所述第一电容的第二端与第四电容的第二端通过第五开关相连，所述第二电容的第二端与第三电容的第二端通过第六开关相连。

(三)有益效果

本发明的逐次逼近模数转换器采用一种新型的电容数模转换网络，能够大大减少数模转换的时间。

附图说明

图1是一种传统的逐次逼近型模数转换器的结构示意图；

图2是图1所示的传统逐次逼近型模数转换器的工作波形图；

图3是本发明的一个实施例的电容数模转换网络的结构示意图；

图4是本发明的一个实施例的电容数模转换网络的工作波形图；

图5是本发明的一个实施例的电容数模转换网络在开关切换时的放电电流示意图；

图6是本发明的一个实施例的逐次逼近逻辑电路的结构示意图。

具体实施方式

本发明提出的逐次逼近型模数转换器同样包括电容数模转换网络、比较器和逐次逼近逻辑电路，其连接方法也与传统转换器相同。所不同的是，本发明采用一种新型的电容数模转换网络来替换传统的逐次逼近型模数转换器中的电容数模转换网络。

本发明的电容数模转换网络包括输入端、输出端、采样开关和多个开关电容单元。输入端包括正输入端和负输入端，用于接收需要转换的输入模拟信号；输出端包括正输出端和负输出端，用于连接比较器，用于向比较器输出电容数模转换网络的输出模拟信号；采样开关包括第一采样开关和第二采样开关，其分别用于连接正输入端和正输出端，以及负输入端和负输出端。

所述正输出端也称为电容数模网络的第一公共端，所述负输出端也称电容数模网络的第二公共端。

本发明的电容数模转换网络的多个开关电容单元具有相同的结构，每个开关电容单元包括四个电容和六个开关，在此分别称为第一～第四电容，以及第一～第六开关。每个电容的大小相等，且均具有第一端和第二端。各电容与各开关的连接关系如下：

第一电容、第二电容的第一端均连接到电容数模转换网络的正输出端(第一公共端)，第三电容与第四电容的第一端均连接到电容数模转换网络的负输出端(第二公共端)；

第一电容的第二端通过第一开关连接到第一电位，第二电容的第二端通过第二开关连接到第二电位；第三电容的第二端通过第三开关连接到第一电位，第四电容的第二端通过第四开关连接到第二电位；

第一电容的第二端与第四电容的第二端通过第五开关相连，第二电容的第二端与第三电容的第二端通过第六开关相连。

图3是本发明的电容数模转换网络的一个实施例的结构示意图，如图所示，电容数模转换网络301的输入端包括正输入端V_ip和负输入端V_in，输出端包括正输出端V_p和负输出端V_n，采样开关包括第一采样开关S_sp和第二采样开关S_sn。并且，所述正输入端V_ip和负输入端V_in分别通过第一采样开关S_sp和第二采样开关S_sn与正输出端V_p和负输出端V_n相连。

并且，该实施例的电容数模转换网络301还包括多个开关电容单元，每个开关电容单元代表数模转换的一位。图3中的虚线框内是第一个开关电容单元304，它包括电容C_pn1(第一电容)、C_pp1(第二电容)、C_nn1(第三电容)、C_np1(第四电容)。该实施例的每个电容均具有上极板和下极板(即第一端和第二端)，且其中第一电容C_pn1与第二电容C_pp1的上极板均连接到电容数模转换网络301的正输出端V_p(第一公共端)，第三电容C_nn1与第四电容C_np1的上极板均连接到电容数模转换网络301的负输出端V_n(第二公共端)。第一电容C_pn1的下极板通过第一开关R_pn1连接到地(第一电位)，第二电容C_pp1的下极板通过第二开关R_pp1连接到参考电压V_ref(第二电位)，第三电容C_nn1的下极板通过第三开关R_nn1连接到地(第一电位)，第四电容C_np1的下极板通过第四开关R_np1连接到参考电压V_ref(第二电位)。另外，第一电容C_pn1的下极板与第四电容C_np1的下极板通过第五开关S_p1相连，第二电容C_pp1的下极板与第三电容C_nn1的下极板通过第六开关S_n1相连。

其他的每个开关电容单元的构造与第一开关电容单元304类似，如图所示，在此不再赘述。

此外，第一采样开关S_sp连接模拟信号的正输入端V_ip与该电容数模转换网络301的正输出端V_p(第一公共端)，第二采样开关S_sn连接模拟信号的负输入端V_in与该电容数模转换网络301的负输出端V_n(第二公共端)。

在具体实施方式中，第一、第二、第三、第四、第五、第六开关均由晶体管开关实现。通常情况下，第一、第三开关由NMOS开关实现，第二、第四开关由PMOS开关实现，第五、第六开关由互补MOS开关实现。

下面来描述本发明的逼近型模数转换器的工作流程。整个工作流程分为采样阶段和转换阶段。

在该逐次逼近型模数转换器的采样阶段，第一采样开关S_sp和第二采样开关S_sn闭合，电容数模转换网络301的正输出端V_p和负输出端V_n分别跟随输入模拟信号V_ip、V_in。在采样阶段结束后，断开第一采样开关S_sp和第二采样开关S_sp，进行转换阶段。

在该逐次逼近型模数转换器的转换阶段，第一采样开关S_sp和第二采样开关S_sn断开，在转换阶段依次进行如下步骤：

首先，比较器(图中未示出)比较正输出端V_p与负输出端V_n的大小，第一开关电容单元304进行操作：如果V_p大于V_n，第一开关R_pp1和第三开关R_nn1断开，第六开关S_n1闭合，拉低V_p，拉高V_n。反之，则第二开关R_pn1和第四开关R_np1断开，第五开关S_p1闭合，拉高V_p，拉低V_n。

然后，比较器开始第二次比较，第二开关电容单元304进行与第一开关电容类似的操作。

如上所述的过程一直进行，直到最后一个开关电容单元完成动作。

图4是本发明的上述实施例的电容数模转换网络的工作波形图，其中显示了电容数模转换网络的正输出端V_p和负输出端V_n的波形。

图5是本发明的上述实施例的电容数模转换网络在开关切换时的放电电流示意图。相比传统的逐次逼近模数转换器，在每次转换步骤，本发明的电容数模转换网络301的开关切换次数由两次减少为一次。而且，在第五开关S_p1或第六开关S_n1闭合的时刻，放电电流经过虚线指示的回路305，这个回路305仅包含一个开关与两个电容串联(其它电容并联，可以当成交流地)，时间常数近似为0.5R_on·C，R_on是开关的导通电阻，C为电容值。相比起来，传统的电容数模转换网络101在开关切换时的放电电流经过两个开关的串联与一个电容，时间常数近似为2R_on·C。由此可见，本发明的电容数模转换网络大大减少了每次转换步骤的时间。

图6是本发明的一个实施例的逐次逼近逻辑电路的结构示意图。如图6所示所述逐次逼近逻辑电路包括一个时钟寄存器，第一与第二数据寄存器，一个系统时钟源，一个子时钟源。

所述时钟寄存器具有一个时钟输入端，一个复位输入端，若干输出端；

所述第一与第二数据寄存器包括若干D触发器；

所述第一与第二数据寄存器的若干D触发器有一个数据输入端，一个数据输出端，一个时钟输入端，一个复位输入端，当其时钟输入端的信号由逻辑0改变为逻辑1时，其数据输入端的信号，传递到其数据输出端；

所述系统时钟源的输出耦合到所述时钟寄存器的复位输入端，使得在所述采样阶段，所述时钟寄存器的若干输出端设置为逻辑0；

所述系统时钟源的输出还耦合到所述第一与第二数据寄存器的若干D触发器的复位输入端，使得在所述采样阶段，所述第一与第二数据寄存器的若干D触发器的数据输出端设置为逻辑0；

所述时钟寄存器的若干输出端的每一个都耦合到所述第一数据寄存器的若干D触发器的一个的时钟输入端；

所述时钟寄存器的若干输出端的每一个都耦合到所述第二数据寄存器的若干D触发器的一个的时钟输入端；

所述子时钟源的输出耦合到所述时钟寄存器的时钟输入端，在所述转换阶段的若干转换步骤的任何一个，所述时钟寄存器的若干输出端的一个，由逻辑0改变为逻辑1；

所述比较器具有第一输出和第二输出，其第一输出耦合到所述第一数据寄存器的若干D触发器的数据输入，其第二输出耦合到所述第二数据寄存器的若干D触发器的数据输入；

所述第一与第二数据寄存器的若干D触发器的输出的一个，耦合到所述开关电容单元中的第一、第二、第三、第四、第五、第六开关中的一个。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种逐次逼近型模数转换器，包含一个电容数模转换网络、一个比较器、一个逐次逼近逻辑电路；

所述电容数模转换网络包括若干开关电容单元、第一与第二公共端；

所述逐次逼近型模数转换器的工作分为采样阶段与转换阶段；

在所述采样阶段，所述电容数模转换网络采样和保持一个输入模拟信号；

所述转换阶段分为若干转换步骤；

在所述若干转换步骤之一，所述比较器比较所述电容数模转换网络的第一与第二公共端，所述逐次逼近逻辑电路根据所述比较器的比较结果选择所述若干开关电容单元之一，使其执行转换开关动作，改变所述电容数模转换网络的第一与第二公共端上的信号；

其特征在于：

所述电容数模转换网络还包括第一与第二电位，第一与第二采样开关；

所述输入模拟信号具有正端和负端；

所述输入模拟信号的正端通过所述第一采样开关耦合到所述电容数模转换网络的第一公共端；

所述输入模拟信号的负端通过所述第二采样开关耦合到所述电容数模转换网络的第二公共端；

所述开关电容单元包括第一与第二公共端，第一、第二、第三、第四电容，第一、第二、第三、第四、第五、第六开关；

所述开关电容单元的第一公共端耦合到所述电容数模转换网络的第一公共端；

所述开关电容单元的第二公共端耦合到所述电容数模转换网络的第二公共端；

所述开关电容单元的第一、第二、第三、第四电容具有第一与第二端；

所述开关电容单元的第一、第二电容的第一端耦合到所述开关电容单元的第一公共端；

所述开关电容单元的第三、第四电容的第一端耦合到所述开关电容单元的第二公共端；

所述开关电容单元的第一电容的第二端通过所述第一开关耦合到所述第一电位；

所述开关电容单元的第二电容的第二端通过所述第二开关耦合到所述第二电位；

所述开关电容单元的第三电容的第二端通过所述第三开关耦合到所述第一电位；

所述开关电容单元的第四电容的第二端通过所述第四开关耦合到所述第二电位；

所述开关电容单元的第一电容的第二端通过所述第五开关耦合到所述开关电容单元的第四电容的第二端；

所述开关电容单元的第二电容的第二端通过所述第六开关耦合到所述开关电容单元的第三电容的第二端；

在所述采样阶段，所有所述若干开关电容单元的第一、第二、第三、第四开关闭合，第五、第六开关断开，所述第一第二采样开关闭合，完成所述采样和保持；

在所述转换阶段，所述第一第二采样开关断开；

所述开关电容单元的所述转换动作为：其第一、第四开关断开，其第五开关闭合或者其第二、第三开关断开，其第六开关闭合。

2.根据权利要求1所述的逐次逼近型模数转换器，其特征在于，所述开关电容单元中的第一、第二、第三、第四电容大小相等。

3.根据权利要求1所述的逐次逼近型模数转换器，其特征是：所述开关电容单元中的第一、第二、第三、第四、第五、第六开关是晶体管开关。

4.根据权利要求3所述的逐次逼近型模数转换器，其特征在于，所述第一、第三开关是NMOS开关，所述第二、第四开关是PMOS开关，所述第五、第六开关是互补MOS开关。

5.根据权利要求1所述的逐次逼近型模数转换器，其特征在于，所述逐次逼近逻辑电路包括一个时钟寄存器，第一与第二数据寄存器，一个系统时钟源，一个子时钟源；

所述时钟寄存器具有一个时钟输入端，一个复位输入端，若干输出端；

所述第一与第二数据寄存器包括若干D触发器；

所述第一与第二数据寄存器的若干D触发器有一个数据输入端，一个数据输出端，一个时钟输入端，一个复位输入端，当其时钟输入端的信号由逻辑0改变为逻辑1时，其数据输入端的信号，传递到其数据输出端；

所述系统时钟源的输出耦合到所述时钟寄存器的复位输入端，使得在所述采样阶段，所述时钟寄存器的若干输出端设置为逻辑0；

所述系统时钟源的输出还耦合到所述第一与第二数据寄存器的若干D触发器的复位输入端，使得在所述采样阶段，所述第一与第二数据寄存器的若干D触发器的数据输出端设置为逻辑0；

所述时钟寄存器的若干输出端的每一个都耦合到所述第一数据寄存器的若干D触发器的一个的时钟输入端；

所述时钟寄存器的若干输出端的每一个都耦合到所述第二数据寄存器的若干D触发器的一个的时钟输入端；

所述子时钟源的输出耦合到所述时钟寄存器的时钟输入端，在所述转换阶段的若干转换步骤的任何一个，所述时钟寄存器的若干输出端的一个，由逻辑0改变为逻辑1；

所述比较器具有第一输出和第二输出，其第一输出耦合到所述第一数据寄存器的若干D触发器的数据输入，其第二输出耦合到所述第二数据寄存器的若干D触发器的数据输入；

所述第一与第二数据寄存器的若干D触发器的数据输出端的一个，耦合到所述开关电容单元中的第一、第二、第三、第四、第五、第六开关中的一个。

6.一种逐次逼近型模数转换器，包括电容数模转换网络、比较器和逐次逼近逻辑电路，其中，其特征在于：

所述电容数模转换网络包括输入端、输出端、采样开关和多个开关电容单元，其中，

所述输入端包括正输入端和负输入端，用于接收需要转换的输入模拟信号；

所述输出端包括正输出端和负输出端，用于连接所述比较器，用于向比较器输出电容数模转换网络的输出模拟信号；

所述比较器用于比较正输出端和负输出端的大小产生比较结果；

所述采样开关包括第一采样开关和第二采样开关，其分别用于连接正输入端和正输出端，以及负输入端和负输出端；

所述多个开关电容单元具有相同的结构，且每个开关电容单元包括第一电容、第二电容、第三电容、第四电容，以及第一开关、第二开关、第三开关、第四开关、第五开关、第六开关，且每个电容的大小相等，均具有第一端和第二端，并且

所述第一电容、第二电容的第一端均连接到所述正输出端，所述第三电容与第四电容的第一端均连接到所述负输出端；

所述第一电容的第二端通过第一开关连接到第一电位，所述第二电容的第二端通过第二开关连接到第二电位；所述第三电容的第二端通过第三开关连接到第一电位，所述第四电容的第二端通过第四开关连接到第二电位；

所述第一电容的第二端与第四电容的第二端通过第五开关相连，所述第二电容的第二端与第三电容的第二端通过第六开关相连。

7.根据权利要求6所述的逐次逼近型模数转换器，其特征在于，所述第一电位为地电平，第二电位为一参考电平。

8.根据权利要求6所述的逐次逼近型模数转换器，其特征在于，所述第一开关、第二开关、第三开关、第四开关、第五开关、第六开关是晶体管开关。

9.根据权利要求8所述的逐次逼近型模数转换器，其特征在于，所述第一、第三开关是NMOS开关，所述第二、第四开关是PMOS开关，所述第五、第六开关是互补MOS开关。