CN102969027A

CN102969027A - 基于存储器内建自测试的片上存储器调试方法及装置

Info

Publication number: CN102969027A
Application number: CN2012104938638A
Authority: CN
Inventors: 王永文; 孙彩霞; 高军; 倪晓强; 张承义; 隋兵才; 陈微; 窦强; 赵天磊; 王蕾; 黄立波
Original assignee: National University of Defense Technology
Current assignee: National University of Defense Technology
Priority date: 2012-11-28
Filing date: 2012-11-28
Publication date: 2013-03-13

Abstract

本发明公开了一种基于存储器内建自测试的片上存储器调试方法及装置，方法步骤如下：1）输入调试控制指令启动存储器调试；2）将调试控制指令译码，根据译码信号选中目标片上存储器；3）在存储器内建自测试控制器的控制下，根据调试控制指令的待调试读取区域访问选中的目标片上存储器；4）将目标片上存储器的读取数据缓存到调试数据寄存器中，将调试数据寄存器的数据作为调试控制指令的调试结果数据输出；装置包括存储器内建自测试控制器、调试控制寄存器、译码器、输入选择器、输出选择器、调试数据寄存器。本发明能够在存储器内建自测试的基础上实现对存储器调试数据访问，具有硬件开销小、面积开销小、性价比高的优点。

Description

基于存储器内建自测试的片上存储器调试方法及装置

技术领域

本发明涉及集成电路芯片中片上存储器的调试方法，具体涉及一种基于存储器内建自测试（MBIST）的片上存储器调试方法及装置。

背景技术

随着超大规模集成电路工艺技术的不断提升和设计方法的进步，集成电路芯片的规模变得越来越大，芯片流片后出现故障的可能性越来越高。为使芯片成功量产，必须在芯片流片后进行充分的调试，并在发现故障时尽可能获取芯片内部状态信息，分析故障原因和位置，以修正故障。芯片内部状态信息主要保存在寄存器或存储器，寄存器的内容可以通过扫描的方式很方便地进行调试访问，但存储器的内容的不容易直接读出。比如处理器的寄存器文件、TLB、cache等，这些存储器通常对应用人员是透明的，不会映射到处理器的地址空间；调试人员也不能通过指令对片上存储器进行直接读写访问。所以需要设计一种专门的方法对片上存储器进行调试访问。因此，片上存储器的可调试设计的优劣直接影响芯片的调试时间、再次流片的成功率、上市时间等多方面的指标，是一款量产芯片不可或缺的重要方面。

为了对存储器进行调试访问，调试人员需要对存储器的读写使能和地址信号进行控制，并捕捉存储器的读出数据。常见的做法是为需要调试的片上存储器增加一组寄存器，寄存器与存储器的外部端口一一对应，用来保存片上存储器的读写控制和地址等输入信号以及存储器的读出数据等输出信号。增加的寄存器可以串接在扫描链上，通过扫描链扫入指定的控制信号启动调试访问，并将存储器读出的数据保存在输出寄存器中，再通过扫描链读出，这样就完成了一次调试读。这种调试访问方式需要为每个存储器增加一组额外的寄存器，硬件开销非常大。

存储器内建自测试（MBIST）是为了测试片上存储器是否存在生产缺陷而设计的。由于芯片上集成存储器的数量和种类越来越多，据统计片上存储器在芯片面积中所占的比例到2014年将超过90%，测试的难度也日益增大。为有效检测片上存储器中的生产缺陷，改善芯片整体成品率并节省测试和制造成本，当前集成电路芯片普遍采用存储器内建自测试技术来测试芯片上存储器的生产缺陷。存储器内建自测试由测试向量产生器、MBIST控制器、响应分析器三部分组成。测试向量产生器生成对片上存储器进行测试的写入数据；MBIST控制器对存储器进行访问地址、读写操作的控制；响应分析器用于接收存储器的读出结果，比较读出数据与最近写入数据是否相同，从而判断存储器是否存在缺陷。传统的存储器内建自测试电路只能检测存储器是否存在生产缺陷，不能给调试人员提供指定存储器指定地址的内容。所以传统的存储器内建自测试不能直接用于调试访问。

如图1所示，现有技术的存储器内建自测试控制器接收外部的mbist_start控制信号，按照算法所实现的顺序开始对各个片上存储器阵列（存储器阵列0～存储器阵列n）进行读写测试，发送读写全能控制、读写地址和写数据信号，并收集各个片上存储器阵列测试失败（fail）状态。如果所有的测试都没有失败，则存储器内建自测试控制器返回成功信号（done）；否则，只要有一个片上存储器阵列的一次测试失败，存储器内建自测试控制器就返回失败（fail）。由此可见，现有技术的存储器内建自测试控制器中已经包含了对片上存储器阵列的读写控制的所有信号，只是不能够收集片上存储器阵列的读出数据。

发明内容

本发明要解决的技术问题是提供一种能够在存储器内建自测试的基础上实现对存储器调试数据访问，硬件开销小、面积开销小、性价比高的基于存储器内建自测试的片上存储器调试方法及装置。

为了解决上述技术问题，本发明采用的技术方案为：

一种基于存储器内建自测试的片上存储器调试方法，实施步骤如下：

1）输入调试控制指令启动存储器调试，所述调试控制指令包括待调试目标片上存储器的编号和待调试读取区域；

2）将调试控制指令的编号进行译码，根据译码信号选中目标片上存储器；

3）在存储器内建自测试控制器的控制下，根据所述调试控制指令的待调试读取区域访问选中的目标片上存储器；

4）将目标片上存储器的读取数据缓存到调试数据寄存器中，将调试数据寄存器的数据作为调试控制指令的调试结果数据输出。

作为上述技术方案的进一步改进：

所述待调试读取区域包括目标片上存储器的调试访问地址和位段编号，所述位段编号具体是指将目标片上存储器按照预设的位宽进行分段得到的段编号。

所述步骤4）的详细执行步骤如下：

4.1）首先将读取数据的位宽和调试数据寄存器的位宽进行比较，如果读取数据的位宽较小，则跳转执行步骤4.2），否则跳转执行步骤4.3）；

4.2）将读取数据的高位补0后写入调试数据寄存器中，将调试数据寄存器的数据并作为目标片上存储器调试结果输出并退出。

4.3）将读取数据根据调试数据寄存器的位宽进行分段，逐段将读取数据写入调试数据寄存器中并将调试数据寄存器的数据并作为目标片上存储器调试结果输出，并在所有读取数据被输出后退出。

本发明还提供一种基于存储器内建自测试的片上存储器调试装置，包括用于对片上存储器进行存储器内建自测试的存储器内建自测试控制器，所述片上存储器调试装置还包括调试控制寄存器、译码器、输入选择器、输出选择器、调试数据寄存器，所述调试控制寄存器接收外部的调试控制指令，所述调试控制指令包括待调试目标片上存储器的编号和待调试读取区域；所述译码器将调试控制指令的编号进行译码并选通调试控制指令的编号对应的输入选择器，所述输入选择器在存储器内建自测试控制器的控制下根据所述调试控制指令的待调试读取区域访问选中目标片上存储器，同时在调试控制寄存器的控制下输出选择器将目标片上存储器的读取数据缓存到调试数据寄存器中，并由调试数据寄存器将缓存的数据作为调试控制指令的调试结果数据输出。

本发明基于存储器内建自测试的片上存储器调试方法具有下述优点：

1、本发明利用存储器内建自测试控制器对片上存储器的读写控制功能，在存储器内建自测试控制器的控制下根据调试控制指令的待调试读取区域访问选中的目标片上存储器，并将目标片上存储器的读取数据缓存到调试数据寄存器中，将调试数据寄存器的数据作为调试控制指令的调试结果数据输出，能够实现对任意片上存储器任意地址的调试访问，只要通过调试控制指令配置希望调试访问的存储器和地址，就可以读出该地址的内容，能够减少片上存储器芯片的调试时间、增加微处理器再次流片的成功率、加快微处理器上市时间。

2、本发明利用存储器内建自测试控制器对片上存储器的读写控制功能，仅仅在现有技术的存储器内建自测试控制器的基础上进行电路扩展即可实现片上存储器的调试功能，简化了调试访问的设计，充分利用存储器内建自测试电路既有的地址读写控制逻辑，简化了调试访问的设计，只需要在存储器内建自测试控制器中增加一组控制和数据寄存器，而不需要为每个存储器阵列提供一组地址和数据寄存器，增加寄存器开销由2N下降为2，其中N为存储阵列个数，调试访问逻辑简单高效，有利于片上存储器的设计、测试和验证，显著节省了面积开销，提高了性价比，具有硬件开销小、面积开销小、性价比高的优点。

本发明基于存储器内建自测试的片上存储器调试装置为对应本发明基于存储器内建自测试的片上存储器调试方法的装置，具有与本发明基于存储器内建自测试的片上存储器调试方法相同的技术效果。而且，本发明基于存储器内建自测试的片上存储器调试装置不仅具有存储器内建自测试的功能、能够实现对目标片上存储器的存储器内建自测试，而且还具有片上存储器的调试功能，能够对目标片上存储器中的内容进行调试，具有通用性好、适用范围广的优点。

附图说明

图1为现有技术的MBIST控制器的结构示意图。

图2为本发明实施例方法的基本实施流程示意图。

图3为本发明实施例装置的结构示意图。

图4为本发明实施例装置中调试控制寄存器的结构示意图。

图5为本发明实施例装置的工作流程示意图。

具体实施方式

如图2所示，本实施例基于存储器内建自测试的片上存储器调试方法的实施步骤如下：

1）输入调试控制指令启动存储器调试，调试控制指令包括待调试目标片上存储器的编号和待调试读取区域；

3）在存储器内建自测试控制器的控制下，根据调试控制指令的待调试读取区域访问选中的目标片上存储器；

存储器内建自测试电路已经具备了对所有片上存储器进行读写的控制功能，存储器内建自测试电路已经成为集成电路芯片的必备设计，本实施例只要基于传统存储器内建自测试电路进行少量改进，不需要增加复杂的寄存器和控制电路，就可以实现存储器调试的功能。本实施例利用存储器内建自测试控制器对片上存储器的读写控制功能，在存储器内建自测试控制器的控制下根据调试控制指令的待调试读取区域访问选中的目标片上存储器，并将目标片上存储器的读取数据缓存到调试数据寄存器中，将调试数据寄存器的数据作为调试控制指令的调试结果数据输出，能够实现对任意目标片上存储器任意地址的调试访问，只要通过调试控制指令配置希望调试访问的存储器和地址，就可以读出该地址的内容，能够减少片上存储器芯片的调试时间、增加微处理器再次流片的成功率、加快微处理器上市时间。

本实施例中，待调试读取区域包括目标片上存储器的调试访问地址和位段编号，位段编号具体是指将目标片上存储器按照预设的位宽进行分段得到的段编号，本实施例通过将片上存储器按照预设的位宽进行分段，能够按位分段进行调试，调试粒度更小，从而调试地址更加灵活，有利于提高片上存储器的调试效率。

本实施例中，步骤4）的详细执行步骤如下：

4.2）将读取数据的高位补0后写入调试数据寄存器中，将调试数据寄存器的数据并作为目标片上存储器调试结果输出并退出；

4.3）将读取数据根据调试数据寄存器的位宽进行分段，逐段将读取数据写入调试数据寄存器中，并将调试数据寄存器的数据作为目标片上存储器调试结果输出，并在所有读取数据被输出后退出。

本实施例通过上述4.1）～4.3），能够有效解决调试数据寄存器与目标片上存储器的内存阵列之间的位宽不匹配的问题，因此调试数据寄存器的位宽可以根据实际需要进行调整，通用性强、实施方式灵活多变。

如图3所示，本实施例基于存储器内建自测试的片上存储器调试装置包括用于对片上存储器进行存储器内建自测试的存储器内建自测试控制器1，片上存储器调试装置还包括调试控制寄存器2、译码器3、输入选择器4、输出选择器5、调试数据寄存器6，调试控制寄存器2接收外部的调试控制指令，调试控制指令包括待调试目标片上存储器的编号和待调试读取区域；译码器3将调试控制指令的编号进行译码并选通调试控制指令的编号对应的输入选择器4，输入选择器4在存储器内建自测试控制器1的控制下根据调试控制指令的待调试读取区域访问选中目标片上存储器，同时在调试控制寄存器2的控制下输出选择器5将目标片上存储器的读取数据缓存到调试数据寄存器6中，并由调试数据寄存器6将缓存的数据作为调试控制指令的调试结果数据输出。

如图4所示，调试控制指令包括待调试目标片上存储器的编号和待调试读取区域，待调试读取区域包括目标片上存储器的调试访问地址和位段编号。调试控制寄存器2包含3个字段array_id、cmp_sel和addr，其中array_id为目标片上存储器的编号，用于决定访问目标片上存储器的哪一个内存阵列；cmp_sel和addr则构成目标片上存储器的待调试读取区域，其中addr字段为调试访问地址，用于决定访问目标片上存储器的哪一个地址；cmp_sel为位段编号，本实施例中将片上存储器按照预设的位宽（64位）为一组分成多段，由cmp_sel决定本次访问读取地址的哪一段。

本实施例借用存储器内建自测试电路已有的地址读写控制逻辑和数据输出逻辑，在存储器内建自测试控制器1的基础上增加一个调试控制寄存器2、一个调试数据寄存器6、一个译码器3和若干多路选择器（输入选择器4和输出选择器5）。存储器内建自测试控制器1是对存储器进行读写测试操作的控制逻辑。针对每个片上存储器，存储器内建自测试控制器1要为其输出读写使能、读写地址和写测试数据信号；还要收集其测试成功还是失败的状态信号。为敏化出希望测试的存储器故障类型，存储器内建自测试控制器1的存储器内建自测试控制通常要采用算法实现，比如March C+算法等；存储器内建自测试控制器1的逻辑描述可以由DFT工具（可测试性设计工具）在自动实现，也可由硬件设计师手工实现，由于存储器内建自测试控制器1与现有技术存储器内建自测试电路中相同，因此其具体结构在本实施例中不再赘述。

本发明的新增加寄存器为调试控制寄存器2和调试数据寄存器6，本实施例不需要为每个片上存储器都增加一组输入和输出寄存器，从而有效降低调试访问电路的硬件开销，调试人员只需要对调试控制寄存器2和调试数据寄存器6这两个寄存器进行控制和访问即可实现对任意目标片上存储器的任意地址的调试访问。调试控制寄存器2用于存放调试用户的配置信息（调试控制指令），包括即需要进行调试目标片上存储器编号、调试访问地址和位段编号等。调试数据寄存器6用于保存调试控制寄存器2指定的片上存储器的指定地址中读出数据。新增的译码器3用于对存储器编号进行译码，生成目标片上存储器的选择信号。新增的输入选择器4用于从存储器内建自测试读写信号和调试访问读写信号两者中进行选择，输出给片上存储器。

本实施例基于存储器内建自测试的片上存储器调试装置的调试访问需要两步操作：第一步写调试控制寄存器2，配置要调试访问的待调试读取区域，然后通过存储器内建自测试控制器1启动对指定片上存储器的指定地址的读，片上存储器的读出数据会保存在调试数据寄存器6中；第二步是读调试数据寄存器6，返回所需要的数据。如图5所示，本实施例基于存储器内建自测试的片上存储器调试装置的详细工作步骤如下：

A1）调试人员首先将要读取的目标片上存储器的编号、调试访问地址和位段编号写入调试控制寄存器2对应的字段中，对调试控制寄存器2的写入就表示调试启动。

A2）译码器3对目标片上存储器的编号进行译码，生成要调试访问的目标存储器的读使能信号。

A3）输入选择器4将调试访问的地址和控制信号（调试访问地址和位段编号）选择输出给目标片上存储器。

A4）目标片上存储器在接收到调试访问请求后将指定地址的数据输出，再经一个输出选择器5将指定读取字段的内容缓存在调试数据寄存器6中。

A5）调试人员在读取调试数据寄存器6就可以读到本次调试访问的数据；重复这个过程，就可以读取其它地址或字段的数据，直到满足调试要求，最终完成片上存储器的调试。

以上所述仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims

1.一种基于存储器内建自测试的片上存储器调试方法，其特征在于实施步骤如下：

2.根据权利要求1所述的基于存储器内建自测试的片上存储器调试方法，其特征在于：所述待调试读取区域包括目标片上存储器的调试访问地址和位段编号，所述位段编号具体是指将目标片上存储器按照预设的位宽进行分段得到的段编号。

3.根据权利要求2所述的基于存储器内建自测试的片上存储器调试方法，其特征在于，所述步骤4）的详细执行步骤如下：

4.一种基于存储器内建自测试的片上存储器调试装置，包括用于对片上存储器进行存储器内建自测试的存储器内建自测试控制器（1），其特征在于：所述片上存储器调试装置还包括调试控制寄存器（2）、译码器（3）、输入选择器（4）、输出选择器（5）、调试数据寄存器（6），所述调试控制寄存器（2）接收外部的调试控制指令，所述调试控制指令包括待调试目标片上存储器的编号和待调试读取区域；所述译码器（3）将调试控制指令的编号进行译码并选通调试控制指令的编号对应的输入选择器（4），所述输入选择器（4）在存储器内建自测试控制器（1）的控制下根据所述调试控制指令的待调试读取区域访问选中目标片上存储器，同时在调试控制寄存器（2）的控制下输出选择器（5）将目标片上存储器的读取数据缓存到调试数据寄存器（6）中，并由调试数据寄存器（6）将缓存的数据作为调试控制指令的调试结果数据输出。