JP4644156B2 - メモリ性液晶のリセット方法及び液晶表示装置 - Google Patents

Description

本発明は、コレステリック液晶等のメモリ性液晶のリセット方法及び液晶表示装置に関する。

電子ペーパにはメモリ性を有するコレステリック液晶等が使用されている。コレステリック液晶は、プレーナ状態（反射モード）とフォーカルコニック状態（透過モード）とを印加する電圧により切り換えることができる。液晶の表示データを書き換えるときには、通常駆動時より高い電圧を印加してコレステリック液晶をホメオトロピック状態にした後、プレーナ状態にして液晶をリセットしている。

コレステリック液晶のリセット方法として部分リセット方法が知られている。部分リセット法とは、コモンドライバから複数ラインを選択する電圧を出力して複数ラインのリセットを行うと共に、同時に別のラインの選択電圧を出力して表示データの書き込みを行うものである。

最初に、図５を参照して部分リセットを行う液晶表示装置３１の回路を説明する。液晶表示装置３１は、コレステリック液晶３２とコモンドライバ３３とセグメントドライバ３４と表示制御部３５とからなる。コモンドライバ３３とセグメントドライバ３４は、コレステリック液晶３２を駆動する駆動回路を構成している。

表示制御部３５からコモンドライバ３３とセグメントドライバ３４に、ラッチパルスＬＰ、データイネーブル信号ＤＩＯ、交流化信号ＦＲ、強制表示オフ信号ＤＳＰＯＦ、が出力される。また、表示制御部３５からセグメントドライバ３４に４ビットの表示データＤａｔａ［３：０］とシフトクロック信号ＸＳＣＬが出力される。コモンドライバ３３のデータ入力端子Ｄａｔａ［３：０］は電圧Ｖｃｃに接続されている。

図６は、部分リセット方法の説明図である。図６（Ａ）、（Ｂ）に示すようにコモンドライバ３３から複数ライン分（ここでは３ライン分）のリセット電圧を出力し、リセット電圧を出力するラインを順次シフトさせることで画面全体のリセットを行う。このとき、１ライン分のブランクを設けた後セグメントドライバ３４から画像データ（表示データ）を出力して液晶のリセットと画像データの書き込みを同時に行う。これにより１画面分の画像データの書き換え時間とリセット時間の合計時間を短縮することができる。

図７は、部分リセット時の駆動回路のタイミングチャートである。なお、図７は、コモンドライバ３３の出力ライン数が１６０本、セグメントドライバ３４の出力ライン数が２４０本の場合の動作波形を示している。

３ライン分のリセット電圧を生成するために、時刻ｔ１から一定期間ＤＩＯ信号（ファーストマーカ信号）をハイレベルにする。ＤＩＯ信号がハイレベルになると、コモンドライバ３３の０番目の内部レジスタＱ０が選択され、ラッチパルスＬＰの立ち下がりのタイミングで内部レジスタＱ０の値がハイレベルになる。このとき他の内部レジスタＱ１〜Ｑ１５９の値はローレベルになる。内部レジスタＱ０がハイレベルとなると、コモンドライバ３３の０番目の出力端子Ｏ０から選択電圧が出力される。

従って、コモンドライバ３３の出力端子Ｏ０からは、交流化信号ＦＲの前半の期間に電圧Ｖ５が出力され、後半の期間に最大電圧Ｖ０（Ｖ０＞Ｖ５）が出力される。このときコモンドライバ３３の他の出力端子Ｏ１〜Ｏ１５９からは、交流化信号ＦＲの前半の期間に非選択電圧である電圧Ｖ２１が出力され、後半の期間に電圧Ｖ３４が出力される。電圧Ｖ２１と電圧Ｖ３４は、Ｖ２１＞Ｖ３４の関係を有する。

このときセグメントドライバ３４には４ビットの入力データ「１１１１」が入力し、そのデータが内部レジスタに保持され、シフトクロックＸＳＣＬにより順次シフトされる。内部レジスタの値が「１」になると対応する出力端子から選択電圧が出力される。

これによりセグメントドライバ３４の出力端子Ｏ０〜Ｏ２３９からは、交流化信号ＦＲの前半の期間電圧Ｖ０が出力され、後半の期間電圧Ｖ５が出力される。
従って、時刻ｔ１’から時刻ｔ２’の期間は、コレステリック液晶３１の１ライン目のコモン電極と２４０本のセグメント電極の交差する点に電圧Ｖ０と電圧Ｖ５の差電圧が印加され、コレステリック液晶３１の１ライン目がホメオトロピック状態になる。

次に、時刻ｔ２にＤＩＯ信号がハイレベルになると、時刻ｔ２’のラッチパルスＬＰの立ち下がりのタイミングにコモンドライバ３３の１番目の内部レジスタＱ１の値が再度ハイレベルになり、そのときの内部レジスタＱ１の値がハイレベルであるので２番目の内部レジスタＱ２の値もハイレベルになる。その結果、コモンドライバ３３の出力端子Ｖ０とＶ１から、交流化信号ＦＲの前半の１／２周期の期間に電圧Ｖ５が出力され、後半の１／２周期の期間に最大電圧Ｖ０が出力される。

従って、時刻ｔ２’から時刻ｔ３’の期間、コレステリック液晶３１の１ライン目と２ライン目のコモン電極と２４０本のセグメント電極が交差する点に電圧Ｖ０とＶ５の差電圧が印加され、コレステリック液晶３１のコモン電極の１ライン目と２ライン目がリセットされる。

同様に時刻ｔ３’のラッチパルスＬＰの立ち下がりのタイミングでコモンドライバ３３の１〜３番目の内部レジスタＱ０、Ｑ１、Ｑ２の値がハイレベルになる。その結果、コモンドライバ３３の出力端子Ｏ０とＯ１とＯ２から、交流化信号の前半の期間に最小電圧Ｖ５が出力され、後半の期間に最大電圧Ｖ０が出力される。

これによりコレステリック液晶３１の１ライン目と２ライン目と３ライン目のコモン電極と２４０本のセグメント電極が交差する点に、電圧Ｖ０と電圧Ｖ５の差電圧が印加され、コレステリック液晶３１のコモン電極の１ライン目と２ライン目と３ライン目がリセットされる。

１ライン分のブランク期間を経た後データの書き込みが行われ、図６（Ｂ）に示すように３ライン分の部分リセットラインが順に右方向にシフトして、コレステリック液晶３３の３ラインの部分リセットと画像データの書き込みが並行して行われる。

上記の部分リセット方法は、コモン電極の３ライン目をリセットするまでは（ブランクの１ラインを含めると４ライン目）、部分リセットを行う３ライン分のコモン電極とセグメント電極が交差する点には、電圧Ｖ０とＶ５の差電圧である大きなリセット電圧が印加される。

しかしながら、データの書き込みを行うためにセグメントドライバ３４から非選択電圧（電圧Ｖ２１またはＶ３４）が出力された場合、部分リセットを行う３ライン分のコモン電極と非選択電圧が出力されたセグメント電極が交差する点に印加される電圧は、電圧Ｖ０と電圧Ｖ２１の差電圧、電圧Ｖ０と電圧Ｖ３４の差電圧、電圧Ｖ２１と電圧Ｖ５の差電圧、または電圧Ｖ３４と電圧Ｖ５の差電圧となり、コレステリック液晶３２をホメオトロピック状態にリセットする電圧より低い電圧になる。その結果コレステリック液晶のリセットが十分に行えなくなるという問題点があった。

特許文献１には、書き換え速度を速くして、かつ表示ムラが生じないようにするために、書き換え後に全画素を非選択状態に維持する全面一括非選択維持期間を設けることが記載されている。

特許文献２には、コモン電極用ドライバの出力を２値以下に、セグメント電極用ドライバの出力を２値以下にすることで汎用ドライバを使用してＤＤＳ駆動を可能にする方法にについて記載されている。

特許文献１及び２の発明は、コレステリック液晶の表示品質を改善するためのものでありリセット方法について記載されたものではない。
特開２００５−２５７９９９号公報 特開２００５−７７８０５号公報

本発明の課題は、メモリ性液晶のリセットを一括、かつ十分に行うことである。

本発明は、コモンモードとセグメントモードを切り換え可能なコモンドライバと、セグメントドライバと、メモリ性液晶とを有する液晶表示装置において、リセット時に、前記コモンドライバをセグメントモードで動作させる信号を前記コモンドライバに供給するモード切り換え信号出力回路と、リセット時に、前記セグメントドライバに供給する交流化信号の反転信号を前記コモンドライバに供給する交流化信号反転回路とを有し、前記コモンドライバは、複数の出力端子から前記交流化信号の反転信号と同じ極性のリセット電圧を同時に出力して前記メモリ性液晶をリセットする。

この発明によればコモンドライバの複数の出力端子からリセット電圧を同時に出力してメモリ性液晶全体をリセットすることができるので、メモリ性液晶のリセットを一括かつ十分に行うことができる。

上記の発明の液晶表示装置において、前記メモリ性液晶はコレステリック液晶であり、前記コモンドライバは前記コレステリック液晶をホメオトロピック状態にするリセット電圧を前記コレステリック液晶の複数のコモン電極に同時に出力する。

このように構成することでコレステリック液晶の複数のコモン電極に同時にリセット電圧を出力してコレステリック液晶全体をリセットすることができる。
上記の発明の液晶表示装置において、リセット時に前記コモンドライバに入力するデータイネーブル信号を無効にし、リセット時以外はデータイネーブル信号を有効にする回路を備える。

このように構成することで、リセット時にコモンドライバをセグメントモードで動作させ、データイネーブル信号を無効にすることで複数の出力端子から同時にリセット電圧を出力することができる。

本発明によれば、メモリ性液晶のリセットを一括かつ十分に行うことができる。

以下、本発明の好適な実施の形態を図面を参照して説明する。図１は、実施の形態の液晶表示装置１１の回路図である。
液晶表示装置１１は、コレステリック液晶（メモリ性液晶）１２と、コモンドライバ１３と、セグメントドライバ１４と、表示制御部１５と、セレクタ１６〜１８と，インバータＩＮＶ１からなる。コモンドライバ１３とセグメントドライバ１４はコレステリック液晶１２の駆動回路を構成している。

セレクタ１６は、リセット信号ＤＰ＿ＲＳＴに基づいて、表示制御部１５から出力されるデータイネーブル信号ＤＩＯと接地レベルの一方を選択してコモンドライバ１３のＤＩＯ端子に出力する。セレクタ１６は、リセット信号ＤＰ＿ＲＥＴがローレベルとなるリセット時には、接地電位を選択してコモンドライバ１３に出力するデータイネーブル信号ＤＩＯを無効にする。また、リセット信号ＤＰ＿ＲＳＴがハイレベルとなる通常動作時には、表示制御部１５から出力されるＤＩＯ信号をコモンドライバ１３のＤＩＯ端子に供給する。通常の動作時には、表示制御部１５から出力されるデータイネーブル信号ＤＩＯがファーストマーカ信号としてコモンドライバ１３に供給され、０番目の内部レジスタＱ０の値が１にセットされる。

セレクタ１７は、リセット信号ＤＰ＿ＲＳＴに基づいて、表示制御部１５から出力される交流化信号ＦＲとその反転信号の一方を選択してコモンドライバ１３のＦＲ端子に出力する。セレクタ１７は、リセット信号ＤＰ＿ＲＳＴがローレベルとなるリセット時には、交流化信号ＦＲの反転信号を選択してコモンドライバ１３のＦＲ端子に出力する。また、リセット信号ＤＰ＿ＲＳＴがハイレベルとなる通常動作時には、表示制御部１５から出力される交流化信号ＦＲを選択してコモンドライバ１３のＦＲ端子に出力する。

セレクタ１８は、リセット信号ＤＰ＿ＲＳＴに基づいて、シフトクロック信号ＸＳＣＬと接地電位の一方を選択してコモンドライバ１３のシフトクロック（ＸＳＣＬ）端子に出力する。セレクタ１８は、リセット信号ＤＰ＿ＲＳＴがローレベルとなるリセット時には、表示制御部１５から出力されるシフトクロック信号ＸＳＣＬを選択してコモンドライバ１３のシフトクロック（ＸＳＣＬ）端子に出力する。これにより、リセット時には複数の内部レジスタの値を順にシフトさせて内部レジスタの値を全て「１」にすることができる。リセット信号ＤＰ＿ＲＳＴがハイレベルとなる通常動作時には、接地電位を選択してコモンドライバ１３のシフトクロック（ＸＳＣＬ）端子に出力する。

インバータＩＮＶ１は、リセット信号ＤＰ＿ＲＳＴを反転した信号をコモンドライバ１３のＳ／Ｃ端子に出力する。Ｓ／Ｃ端子は、コモンドモードとセグメントモードを切り換えるための信号が入力する端子であり、Ｓ／Ｃ端子に入力する信号がハイレベルのとき、コモンドライバ１３はセグメントモードで動作し、Ｓ／Ｃ端子に入力する信号がローレベルのとき、コモンドライバ１３はコモンドモードで動作する。

ここで、図２を参照してリセット時と通常動作時のコモンドライバ１３の入力信号について説明する。
図２に示すように、リセット信号ＤＰ＿ＲＳＴがローレベルとなるリセット時には、コモンドライバ１３のＤＩＯ端子は接地電位に固定され、シフトクロック端子ＸＳＣＬは有効となり表示制御部１５から出力されるシフトクロック信号ＸＳＣＬが入力される。また、リセット時には、Ｓ／Ｃ端子の入力信号はハイレベルとなり、コモンドライバ１３はセグメントモードで動作する。また、コモンドライバ１３のＦＲ端子には、セグメントドライバ１４に供給される交流化信号を反転させた負論理の信号が入力する。これは、交流化信号ＦＲをそのままコモンドライバ１３に入力すると、コモンドライバ１３をセグメントモードで動作させたときに、コモンドライバ１３の出力電圧とセグメントドライバ１４の出力電圧が同位相となり、コレステリック液晶１２のコモン電極とセグメント電極との間に高いリセット電圧を印加することができないからである。本実施の形態では、セグメントドライバ１４に供給される交流化信号ＦＲを反転させた信号（負論理の信号）をコモンドライバ１３に供給することで、セグメントモードで動作させたときのコモンドライバ１３の出力電圧の位相がセグメントドライバ１４の出力電圧の位相と逆位相になるようにしている。

リセット信号ＤＰ＿ＲＳＴがハイレベルとなる通常動作時は、ＤＩＯは有効となり、表示制御部１５から出力されるＤＩＯ信号がコモンドライバ１３のＤＩＯ端子に入力される。このときコモンドライバ１３のシフトクロック（ＸＳＣＬ）端子は接地電位に固定される。また、リセット信号ＤＰ＿ＲＳＴがハイレベルのときには、Ｓ／Ｃ端子の入力はローレベルなり、コモンドライバ１３はコモンドモードで動作し、ＦＲ端子に入力する交流化信号はセグメントドライバ１４に供給される交流化信号ＦＲと同じ正論理の信号となる。

ここで実施の形態の表示装置１１の動作を図３のタイミングチャートを参照して説明する。
図３には示していないがリセット信号ＤＰ＿ＲＳＴは、一括リセット期間とそれに続く一定のブランク期間とを合わせた期間（この期間をリセット期間と呼ぶ）ローレベルとなり、それ以外の期間ハイレベルとなる信号である。リセット信号ＤＰ＿ＲＳＴを反転した信号が、コモンドライバ１３のＳ／Ｃ端子に入力する信号である。

時刻ｔ１に、表示制御部１５からローレベルのリセット信号ＤＰ＿ＲＳＴが出力されると、コモンドライバ１３のＳ／Ｃ端子の入力信号がハイレベルとなり、コモンドライバ１３はセグメントモードで動作する。

リセット信号ＤＰ＿ＲＳＴがローレベルのとき、セレクタ１６は接地電位を選択してコモンドライバ１３のＤＩＯ端子に出力する。従って、コモンドライバ１３のＤＩＯ端子の入力信号はリセット信号ＤＰ＿ＲＳＴがローレベルの期間はローレベルとなる。

リセット信号ＤＰ＿ＲＳＴがローレベルのとき、セレクタ１７は交流化信号ＦＲを反転した信号をコモンドライバ１３のＦＲ端子に出力する。従って、リセット期間にコモンドライバ１３のＦＲ端子に入力する交流化信号は、セグメントドライバ１４に入力する交流化信号ＦＲの逆位相の信号となる。

リセット信号ＤＰ＿ＲＳＴがローレベルとき、セレクタ１８は、表示制御部１５から出力されるシフトクロック信号ＸＳＣＬを選択してコモンドライバ１３に出力する。このとき、コモンドライバ１３のデータ端子Ｄ［３：０］はＶｃｃに固定されているので、４ビットの入力データは「１１１１」となり、その４ビットのデータがシフトクロック信号ＸＳＣＬに同期して順にシフトされ内部のレジスタＱ０〜Ｑ１５９に保持される。１６０ライン分のデータのシフトが完了した後、時刻ｔ２のラッチパルスＬＰの立ち下がりのタイミングで、内部レジスタＱ０〜Ｑ１５９の値に応じた駆動電圧が出力端子Ｏ０〜Ｏ１５９から出力される。一括リセットの時刻ｔ２から時刻ｔ３までの期間、コモンドライバ１３の１６０個の出力端子Ｏ０〜Ｏ１５９から、交流化信号ＦＲ’（表示制御部１５から出力される交流間信号ＦＲの反転信号）と同じ極性の電圧が出力される。すなわち、交流化信号ＦＲ’の前半の期間は（例えば、１／２周期の期間）電圧Ｖ０が出力され、後半の期間は電圧Ｖ５（Ｖ０＞Ｖ５）が出力される。

セグメントドライバ１４については、一括リセット期間に２４０ビットの内部のレジスタの値を全て「１」に設定することで、ラッチパルスＬＰの立ち下がりのタイミングで、セグメントドライバ１４の２４０個の出力端子Ｏ０〜Ｏ２３９から、交流化信号ＦＲの前半の期間に電圧Ｖ５が出力され、後半の期間に電圧Ｖ０が出力される。

従って、時刻ｔ２から時刻ｔ３の期間は、コレステリック液晶１２の１６０本のコモン電極と２４０本のセグメント電極が交差する点に、コモンドライバ１３の出力電圧Ｖ０とセグメントドライバ１４の出力電圧Ｖ５の差電圧であるＶ０−Ｖ５が印加される。これによりコレステリック液晶１２の各表示素子に同時に高いリセット電圧が印加されるのでコレステリック液晶１２がホメオトロピック状態に変化する。

時刻ｔ３から時刻ｔ４のブランク期間には、コモンドライバ１３の１６０個の出力端子Ｏ０〜Ｏ１５９から電圧Ｖ５が出力され、セグメントドライバ１４の２４０個の出力端子Ｏ０〜Ｏ２３９から電圧Ｖ５が出力される。その結果、コレステリック液晶１２の１６０本のコモン電極と２４０本のセグメント電極が交差する点に印加される電圧は０Ｖとなり、コレステリック液晶１２は前の状態を保持する。

リセット信号ＤＰ＿ＲＳＴがハイレベルとなると、Ｓ／Ｃ端子の入力信号がローレベルに変化し、コモンドライバ１３はコモンモードに切り替わる。また、表示制御部１５からハイレベルのＤＩＯ信号（ファーストマーカ信号）が出力され、コモンモードドライバ１３の０番目の内部レジスタＱ０が選択される。このとき、ＦＲ端子には、セグメントドライバ１４に供給される交流化信号ＦＲと同じ位相の交流化信号が供給される。そして、時刻ｔ５のラッチパルスＬＰの立ち下がりタイミングで、コモンドライバ１３の出力端子Ｏ０から交流化信号ＦＲの前半の期間に選択電圧Ｖ５が出力され、後半の期間に電圧Ｖ０が出力される。このとき他の出力端子Ｏ１〜Ｏ１５９から非選択電圧Ｖ２１、Ｖ３４が出力される。電圧Ｖ０、Ｖ２１、Ｖ３４、Ｖ５は、Ｖ０＞Ｖ２１＞Ｖ３４＞Ｖ５の関係を有する。なお、コモンドライバ１３の選択電圧Ｖ０、Ｖ５とセグメントドライバ１４の選択電圧Ｖ０、Ｖ５は同じ電圧であるが、コモンドライバ１３の非選択電圧Ｖ２１，Ｖ３４とセグメントドライバ１４の非選択電圧Ｖ２１、Ｖ３４は異なる電圧である。

図４は、上述した実施の形態のリセット方法の説明図である。
リセット期間には、ローレベルのリセット信号ＤＰ＿ＲＳＴを反転させた信号をコモンドライバ１３のＳ／Ｃ端子に供給して、図４に示すようにコモンドライバ１３をセグメントモードで動作させる。また、極性を反転させた交流化信号ＦＲを供給して、コモンドライバ１３の１６０本の出力端子Ｏ０〜Ｏ１５９から反転させた交流化信号と同じ極性で電圧Ｖ０とＶ５を交互に出力せる。このとき、セグメントドライバ１４の２４０個の出力端子Ｏ０〜Ｏ２３９から本来の交流化信号ＦＲと同じ極性で電圧Ｖ５と電圧Ｖ０が交互に出力される。

従って、コレステリック液晶１２の１６０本のコモン電極と２４０本のセグメント電極が交差する点には、電位差がＶ０−Ｖ５の高い電圧が印加されるのでコレステリック液晶１２はホメオトロピック状態（透過状態）になる。コレステリック液晶１２が透過状態になると下面の光吸収体（図示せず）で透過光が吸収されて、図４に示すように黒い状態が表示される。その後、コモンドライバ１３の出力端子Ｏ０〜Ｏ１５９の電圧をＶ５に変化させ、セグメントドライバ１４の出力端子Ｏ０〜Ｏ２３９の電圧をＶ５に変化させることで、図４に示すようにコレステリック液晶１２をプレーナ状態に保持することができる。これによりコレステリック液晶１２の全ての液晶素子を同時にリセットすることができる。

次に、リセット信号ＤＰ＿ＲＳＴをハイレベルに変化させ、その反転信号であるＳ／Ｃ信号をローレベルに変化させることでコモンドライバ１３をコモンモードで動作させる。通常の書き込み時には、コモンドライバ１３から１ラインずつ選択電圧を出力し、セグメントドライバ１４から画像データに応じた駆動電圧を出力することで、図４に示すようにコレステリック液晶１２に画像データを書き込むことができる。

上述した実施の形態によれば、コモンドライバ１３をセグメントモードで動作させ、交流化信号ＦＲの反転信号と同じ極性のリセット電圧をコモンドライバ１３の複数の出力端子から同時に出力することで、コレステリック液晶１２全体を一括してリセットすることができる。これによりコレステリック液晶１２のリセット時間を大幅に短縮することができる。また、リセット信号ＤＰ＿ＲＳＴのローレベルの期間は表示制御部１５側で任意に設定できるので、コレステリック液晶１２をリセットする期間を十分確保することができる。

本発明は上述した実施の形態に限らず、例えば、以下のように構成しても良い。
（１）実施の形態は、表示制御部１５の外部にセレクタ１６〜１８を設けたが、セレクタ又はセレクタと同じ機能を持つ回路を表示制御部１５の内部に設けても良い。あるいはセレクタの機能を実現するソフトウェアを表示制御部１５の内部または外部のＣＰＵで実行するようにしても良い。

実施の形態の液晶表示装置の回路図である。 リセット時と通常動作時のコモンドライバの入力信号を示す図である。 実施の形態の駆動回路のタイミングチャートである。 実施の形態のリセット方法の説明図である。 従来の液晶表示装置の回路図である。 従来のリセット方法の説明図である。 従来の駆動回路のタイミングチャートである。

符号の説明

１１，３１ 液晶表示装置
１２，３２ コレステリック液晶
１３，３３ コモンドライバ
１４，３４ セグメントドライバ
１５，３５ 表示制御部
１６〜１８ セレクタ

Claims (5)

1. コモンモードとセグメントモードを切り換え可能なコモンドライバと、セグメントドライバにより駆動されるメモリ性液晶のリセット方法であって、
   リセット時に、前記コモンドライバをセグメントモードで動作させる信号を供給し、
   リセット時に、前記セグメントドライバに供給する交流化信号の反転信号を前記コモンドライバに供給し、
   前記コモンドライバの複数の出力端子から前記交流化信号の反転信号と同じ極性のリセット電圧を同時に出力して前記メモリ性液晶をリセットするメモリ性液晶のリセット方法。
2. 前記メモリ性液晶はコレステリック液晶であり、前記コモンドライバは前記コレステリック液晶をホメオトロピック状態にするリセット電圧を前記コレステリック液晶の複数のコモン電極に同時に出力する請求項１記載のメモリ性液晶のリセット方法。
3. コモンモードとセグメントモードを切り換え可能なコモンドライバと、セグメントドライバと、メモリ性液晶とを有する液晶表示装置において、
   リセット時に、前記コモンドライバをセグメントモードで動作させる信号を前記コモンドライバに供給するモード切り換え信号出力回路と、
   リセット時に、前記セグメントドライバに供給する交流化信号の反転信号を前記コモンドライバに供給する交流化信号反転回路とを有し、
   前記コモンドライバは、複数の出力端子から前記交流化信号の反転信号と同じ極性のリセット電圧を同時に出力して前記メモリ性液晶をリセットする液晶表示装置。
4. 前記メモリ性液晶はコレステリック液晶であり、前記コモンドライバは前記コレステリック液晶をホメオトロピック状態にするリセット電圧を前記コレステリック液晶の複数のコモン電極に同時に出力する請求項３記載のメモリ性液晶のリセット方法。
5. リセット時に前記コモンドライバに入力するデータイネーブル信号を無効にし、リセット時以外はデータイネーブル信号を有効にする回路を備える請求項３記載の液晶表示装置。