JP5577930B2 - 集積回路装置及び電子機器 - Google Patents

Description

本発明は、ＥＰＤ（electrophoretic display）パネル（電気泳動表示パネル）等の電気光学パネルを駆動する集積回路装置、及び、そのような集積回路装置を搭載した電子機器等に関する。

例えば、ＥＰＤパネルは、トッププレーン電極と複数のセグメント電極との間に設けられた電気泳動層を含んでおり、セグメント電極とトッププレーン電極との間に駆動電圧を印加することによって、そのセグメント電極に対応する画素の色が変化する。そのような電気光学パネルを駆動するために、表示ドライバーと呼ばれる集積回路装置が用いられている。

また、大きさの異なる電気光学パネルに対応するために、複数の表示ドライバーを組み合わせて使用することも考えられる。例えば、小さいサイズの電気光学パネル（例えば、６４セグメント）を駆動するためには、１つの表示ドライバーのみを用い、大きいサイズの電気光学パネル（例えば、３２０セグメント）を駆動するためには、複数の表示ドライバーを組み合わせて用いることが考えられる。

ところで、電気光学パネルを駆動するための駆動電圧は、表示ドライバー内の昇圧回路が電源電圧を昇圧することによって生成する昇圧電源電圧を用いて生成される。従って、複数の表示ドライバーを組み合わせて１つの電気光学パネルを駆動する場合に、それらの表示ドライバーにおいて個別に昇圧電源電圧を生成すると、複数の表示ドライバーから出力される駆動電圧の間に差が生じて、複数の表示ドライバーによってそれぞれ駆動される複数の表示領域の間に輝度差が発生してしまう。

関連する技術として、特許文献１には、液晶表示装置において、複数の駆動回路を連携させて１つの液晶表示パネルを駆動する場合に、表示品質の低下を防ぐことが可能な技術が開示されている。この液晶表示装置は、複数の画素がマトリクス状に配置された表示パネルと、表示パネルに接続されたプリント配線板と、表示パネル又はプリント配線板に搭載された第１の駆動回路部品及び第２の駆動回路部品とを有し、複数の画素が、第１の電極及び第２の電極を有し、第１の駆動回路部品及び第２の駆動回路部品が、階調基準電圧に基づいて画素の第１の電極に加える階調電圧を生成する階調電圧生成回路と、階調基準電圧を生成する基準階調電圧回路とを有し、第２の駆動回路部品の階調電圧生成回路が、第１の駆動回路部品の基準階調電圧回路に接続されており、第１の駆動回路部品の階調電圧生成回路及び第２の駆動回路部品の階調電圧生成回路が、第１の駆動回路部品の基準階調電圧回路で生成した階調基準電圧に基づいて階調電圧をそれぞれ生成する。

特許文献１によれば、複数の駆動回路を連携させて１つの液晶表示パネルを駆動する場合に、それらの駆動回路が同一の階調基準電圧に基づいて階調電圧を生成するので、複数の駆動回路によってそれぞれ駆動される複数の表示領域の間で輝度を揃えることができる。しかしながら、特許文献１には、複数の集積回路装置が昇圧電源電圧を用いて駆動信号を生成する場合に、それらの集積回路装置間において昇圧電源電圧をどのようにして揃えるかについては開示されていない。

特開２０１０−２６１３８号公報（第５頁、図１３（ａ））

複数の集積回路装置を組み合わせて１つの電気光学パネルを駆動する場合に、複数の集積回路装置によってそれぞれ駆動される複数の表示領域の間に輝度差を発生させないために、特定の集積回路装置の昇圧回路によって生成される昇圧電源電圧を複数の集積回路装置において共通に用いることも考えられる。しかし、その場合には、駆動できる電気光学パネルの大きさが特定の集積回路装置の昇圧回路の能力によって制限されてしまい、また、他の集積回路装置の昇圧回路において無駄な消費電力が発生するという問題がある。

本発明の１つの観点に係る集積回路装置は、電気光学パネルを駆動する表示ドライバーの機能を有すると共に、インターフェースを介して接続された他の少なくとも１つの表示ドライバーと組み合わせて使用可能な集積回路装置であって、直列に接続されてチャージポンプ動作を行う複数のＰチャネルトランジスター、及び、複数のＰチャネルトランジスターにそれぞれのゲート電圧を供給する複数のレベルシフターを含み、第１の電源電位及び第２の電源電位が供給され、第１の電源電位を昇圧して昇圧電源電位を生成する昇圧回路と、昇圧回路によって生成された昇圧電源電位を出力し、又は、他の少なくとも１つの表示ドライバーの昇圧動作によって生成された昇圧電源電位を入力する昇圧電源端子と、昇圧回路によって生成された昇圧電源電位、及び／又は、昇圧電源端子に入力された昇圧電源電位が供給されて動作し、電気光学パネルに供給される複数の駆動信号を出力する駆動信号出力部と、複数のレベルシフターにそれぞれのクロック信号を入力して昇圧回路の昇圧動作をオンし、又は、複数のレベルシフターに第１の電源電位を入力して昇圧回路の昇圧動作をオフする昇圧制御回路と、昇圧回路の昇圧動作をオンすると共に他の少なくとも１つの表示ドライバーの昇圧動作をオンする第１の状態と、昇圧回路の昇圧動作をオンすると共に他の少なくとも１つの表示ドライバーの昇圧動作をオフする第２の状態と、昇圧回路の昇圧動作をオフすると共に他の少なくとも１つの表示ドライバーの昇圧動作をオンする第３の状態との内の１つに、昇圧制御回路及び他の少なくとも１つの表示ドライバーを制御する制御部とを具備する。

本発明の１つの観点によれば、上記集積回路装置の複数の昇圧電源端子と他の表示ドライバーの複数の昇圧電源端子とをそれぞれ接続し、上記集積回路装置の昇圧動作と他の表示ドライバーの昇圧動作との内の一方又は両方を選択することにより、電子光学パネルの負荷等に適した昇圧電力を得ることができるので、昇圧回路における無駄な消費電力が低減される。また、上記集積回路装置の駆動信号出力部に供給される昇圧電源電位と他の表示ドライバーの駆動信号出力部に供給される昇圧電源電位とを等しくすることができるので、上記集積回路装置と他の表示ドライバーとを組み合わせて１つの電気光学パネルを駆動する場合の輝度差が解消される。

ここで、制御部が、昇圧回路の昇圧動作をオフするように昇圧制御回路を制御すると共に、他の少なくとも１つの表示ドライバーの昇圧動作をオンするように制御したときに、昇圧回路の複数のレベルシフターが、他の少なくとも１つの表示ドライバーから昇圧電源端子に入力された昇圧電源電位を供給されて動作するようにしても良い。これにより、昇圧回路において、複数のレベルシフターが、複数のＰチャネルトランジスターをカットオフ状態に保つことができる。

以上において、昇圧回路が、第１の電源電位を昇圧して第１の昇圧電源電位を生成すると共に、第１の昇圧電源電位をさらに昇圧して第２の昇圧電源電位を生成し、駆動信号出力部が、複数の駆動信号のハイレベルの電位を、第１の電源電位によって規定される値から第１の昇圧電源電位によって規定される値にそれぞれシフトする第１群のレベルシフターと、第１群のレベルシフターから出力される複数の駆動信号のハイレベルの電位を、第１の昇圧電源電位によって規定される値から第２の昇圧電源電位によって規定される値にそれぞれシフトする第２群のレベルシフターとを含むようにしても良い。その場合には、第１群及び第２群のレベルシフターにおいてそれぞれ用いられる第１及び第２の昇圧電源電位を、上記集積回路装置と他の表示ドライバーとの間で共通にすることができる。

さらに、本発明の１つの観点に係る電子機器は、複数のセグメント電極を有する電気光学パネルと、電気光学パネルの第１群のセグメント電極に複数の駆動信号をそれぞれ供給する本発明のいずれかの観点に係る集積回路装置と、電気光学パネルの第２群のセグメント電極に複数の駆動信号をそれぞれ供給する少なくとも１つの表示ドライバーとを具備する。

本発明の一実施形態に係る電子機器の構成例を示すブロック図。 図１に示すホストドライバーの構成の一部を詳細に示す図。 図２に示す昇圧回路の構成例を示す図。 図３に示す１次昇圧回路又は２次昇圧回路の構成例を示す図。 図４に示す昇圧回路における各部の電圧波形を示す波形図。 図２に示すホストドライバーにおける駆動波形の例を示す波形図。 図２に示す駆動波形生成部におけるレジスター値の設定例を示す図。 図２に示すホストドライバーにおける駆動波形の他の例を示す波形図。 図８に示す駆動波形に対応するレジスター値の設定例を示す図。

以下、本発明の実施形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
図１は、本発明の一実施形態に係る電子機器の構成例を示すブロック図である。本発明の一実施形態によれば、電子カード（クレジットカード、ポイントカード等）、電子ペーパー、リモコン、時計、携帯電話機、携帯情報端末、電卓等の様々な電子機器を実現することができる。

図１に示すように、この電子機器は、ＥＰＤ（electrophoretic display）パネル（電気泳動表示パネル）等の電気光学パネル１０と、ＣＰＵ（中央演算装置）を内蔵すると共に電気光学パネル１０を駆動する表示ドライバーの機能を有するＭＣＵ（マイクロコントローラーユニット）としての集積回路装置（以下、「ホストドライバー」ともいう）２０と、ホストドライバー２０と組み合わされて電気光学パネル１０を駆動する拡張用の表示ドライバー（以下、「セグメントドライバー」ともいう）３０と、ユーザーが各種の情報を入力するために用いる操作部４０と、各種の情報を格納する格納部５０と、外部機器との通信を行う通信部６０と、電子機器の各部に電源電圧を供給する電源部７０とを含んでいる。

ここで、ホストドライバー２０〜電源部７０は、バスラインによって互いに接続されている。なお、図１においては１つのセグメントドライバーが示されているが、複数のセグメントドライバーを用いるようにしても良い。また、上記の構成要素の一部を省略したり、他の構成要素を追加して、様々な変形が可能である。

ＥＰＤパネルは、例えば、透明なトッププレーン電極が形成された透明シートと、複数のセグメント電極が形成されたモジュール基板と、透明シートとモジュール基板との間に設けられた電気泳動層（電気泳動シート）とを含んでいる。電気泳動層は、電気泳動物質を有する多数のマイクロカプセルを含んでいる。各々のマイクロカプセルは、例えば、正に帯電した黒色の正帯電粒子（電気泳動粒子）と、負に帯電した白色の負帯電粒子（電気泳動粒子）とを分散液中に分散させ、この分散液を微小なカプセルに封入することによって作製される。

トッププレーン電極は、全ての画素に共通に形成され、複数のセグメント電極は、個々の画素に対応して形成される。セグメント電極とトッププレーン電極との間に電圧を印加すると、マイクロカプセルに封入された黒色の正帯電粒子及び白色の負帯電粒子に、その帯電の正負に応じた方向に静電気力が作用する。例えば、セグメント電極がトッププレーン電極よりも高電位である場合には、トッププレーン電極側に黒色の正帯電粒子が移動するので、その画素は黒表示となる。一方、セグメント電極がトッププレーン電極よりも低電位である場合には、トッププレーン電極側に白色の負帯電粒子が移動するので、その画素は白表示となる。

ＥＰＤパネルにおいては、トッププレーン電極の電位を固定してセグメント電極の電位を変化させても良いし、セグメント電極の電位とトッププレーン電極の電位との両方を変化させても良いが、以下においては、後者の場合について説明する。なお、モジュール基板において、セグメント電極が形成されていない領域（背景領域）に、バックプレーン電極を形成するようにしても良い。バックプレーン電極をセグメント電極と同様に駆動することにより、背景領域の色を変化させることができる。

電気光学パネル１０としては、ＥＰＤパネルの他に、ＥＣＤ（electrochromic display）パネル（電界により変色する素子を用いた表示パネル）を用いても良い。ＥＣＤパネルは、セグメント電極とトッププレーン電極との間に電圧を印加すると、酸化還元反応によって物質に色がついたり、光透過率が変化したりする現象を利用して表示を行うパネルである。

ホストドライバー２０及びセグメントドライバー３０は、電源部７０から第１の電源電位Ｖ_ＤＤ（例えば、１．８Ｖ〜５．５Ｖ）及び第２の電源電位Ｖ_ＳＳ（本実施形態においては、接地電位とする）が供給されて動作する。

ホストドライバー２０は、クロック信号生成回路２１と、表示コントローラー２２と、駆動信号出力部２３と、昇圧回路２４と、複数の昇圧電源端子（パッド）Ｐ１及びＰ２と、昇圧制御回路２５と、ＣＰＵ２６と、シリアルインターフェース（Ｉ／Ｆ）２７とを含んでいる。

クロック信号生成回路２１は、発振回路及び分周回路を有し、各種のクロック信号を生成する。表示コントローラー２２は、ＣＰＵ２６から順次供給される表示データを格納すると共に、クロック信号生成回路２１から供給されるクロック信号に同期して、表示状態が変化する際に電気光学パネル１０の第１群のセグメント電極及びトッププレーン電極にそれぞれ供給される複数の駆動波形をそれぞれ表す複数の駆動波形信号を生成する。

駆動信号出力部２３は、複数チャンネルの回路を有しており、表示コントローラー２２から供給される表示データ及び複数の駆動波形信号に基づいて、電気光学パネル１０の第１群のセグメント電極及びトッププレーン電極にそれぞれ供給される複数の駆動信号を生成して出力する。ただし、駆動信号出力部２３の回路のチャンネル数と電気光学パネル１０のサイズとの関係により、駆動信号出力部２３における全てのチャンネルの回路が電気光学パネル１０を駆動するために使用されるとは限らない。また、セグメントドライバー３０がトッププレーン電極に駆動信号を供給する場合には、ホストドライバー２０はトッププレーン電極に駆動信号を供給しなくても良い。なお、図１には、駆動信号出力部２３における１チャンネル分の回路（模式図）のみが示されている。

昇圧回路２４は、少なくとも１つの外付けのコンデンサーＣ１を用いて昇圧動作を行うことにより、外部から供給される電源電位Ｖ_ＤＤを昇圧して、駆動信号出力部２３において使用される複数の昇圧電源電位Ｖ１及びＶ２を生成する。複数の昇圧電源端子Ｐ１及びＰ２は、昇圧回路２４によって生成された複数の昇圧電源電位Ｖ１及びＶ２をそれぞれ出力し、又は、少なくとも１つのセグメントドライバー３０の昇圧動作によって生成された複数の昇圧電源電位Ｖ３及びＶ４をそれぞれ入力する。

昇圧制御回路２５は、昇圧回路２４の昇圧動作をオン／オフする。ＣＰＵ２６は、電子機器の各部を制御する制御部であり、昇圧回路２４の昇圧動作をオン／オフするように昇圧制御回路２５を制御すると共に、シリアルインターフェース２７を介して接続された少なくとも１つのセグメントドライバー３０の昇圧動作をオン／オフ制御することができる。シリアルインターフェース２７は、ＣＰＵ２６から出力される各種の制御信号や設定値等を、シリアル信号としてセグメントドライバー３０に伝送する。

セグメントドライバー３０は、表示コントローラー３２と、駆動信号出力部３３と、昇圧回路３４と、複数の昇圧電源端子（パッド）Ｐ３及びＰ４と、昇圧制御回路３５と、デコーダーインターフェース（Ｉ／Ｆ）３７とを含んでいる。

表示コントローラー３２は、ＣＰＵ２６からシリアルインターフェース２７及びデコーダーインターフェース３７を介して順次供給される表示データを格納すると共に、クロック信号生成回路２１から供給されるクロック信号に同期して、表示状態が変化する際に電気光学パネル１０の第２群のセグメント電極及びトッププレーン電極にそれぞれ供給される複数の駆動波形をそれぞれ表す複数の駆動波形信号を生成する。

駆動信号出力部３３は、複数チャンネルの回路を有しており、表示コントローラー３２から供給される表示データ及び複数の駆動波形信号に基づいて、電気光学パネル１０の第２群のセグメント電極及びトッププレーン電極にそれぞれ供給される複数の駆動信号を生成する。ただし、駆動信号出力部３３の回路のチャンネル数と電気光学パネル１０のサイズとの関係により、駆動信号出力部３３における全てのチャンネルの回路が電気光学パネル１０を駆動するために使用されるとは限らない。また、ホストドライバー２０がトッププレーン電極に駆動信号を供給する場合には、セグメントドライバー３０がトッププレーン電極に駆動信号を供給しなくても良い。なお、図１には、駆動信号出力部３３における１チャンネル分の回路（模式図）のみが示されている。

昇圧回路３４は、少なくとも１つの外付けのコンデンサーＣ２を用いて昇圧動作を行うことにより、外部から供給される電源電位Ｖ_ＤＤを昇圧して、駆動信号出力部３３において使用される複数の昇圧電源電位Ｖ３及びＶ４を生成する。なお、セグメントドライバー３０は表示専用の集積回路装置であるので、昇圧回路３４の電力容量が、ホストドライバー２０の昇圧回路２４の電力容量よりも大きく設定されている。複数の昇圧電源端子Ｐ３及びＰ４は、昇圧回路３４によって生成された複数の昇圧電源電位Ｖ３及びＶ４をそれぞれ出力し、又は、ホストドライバー２０の昇圧動作によって生成された複数の昇圧電源電位Ｖ１及びＶ２をそれぞれ入力する。

昇圧制御回路３５は、昇圧回路３４の昇圧動作をオン／オフする。デコーダーインターフェース（Ｉ／Ｆ）３７は、ホストドライバー２０のシリアルインターフェース（Ｉ／Ｆ）２７から伝送されたシリアル信号をデコードして得られた各種の制御信号や設定値等を、セグメントドライバー３０の各部に供給する。

大きさの異なる電気光学パネル１０に対応するために、ホストドライバー２０は、単独で、又は、少なくとも１つのセグメントドライバー３０と組み合わせて使用することが可能である。セグメントドライバー３０も、単独で、又は、ホストドライバー２０と組み合わせて使用することが可能である。ただし、セグメントドライバー３０は表示専用の集積回路装置であるので、セグメントドライバー３０を単独で使用する場合には、汎用のＭＣＵが別途必要になる。

例えば、ホストドライバー２０が６４個のセグメント電極に駆動信号を供給するための回路を有している場合には、６４セグメント以下のサイズの電気光学パネルを駆動するためには、ホストドライバー２０のみが用いられ、それよりも大きいサイズの電気光学パネルを駆動するためには、ホストドライバー２０とセグメントドライバー３０とが組み合わされて用いられる。

ホストドライバー２０とセグメントドライバー３０とを組み合わせて用いる場合には、ホストドライバー２０が、表示開始タイミングやパネル駆動用の昇圧電源電位等を生成して、それらをセグメントドライバー３０に受け渡すことが考えられる。特に、パネル駆動用の昇圧電源電位については、ホストドライバー２０とセグメントドライバー３０とにおいて個別に昇圧電源電位を生成すると、それらの昇圧電源電位の間に差が生じた場合に、ホストドライバー２０によって駆動される表示領域とセグメントドライバー３０によって駆動される表示領域との間に輝度差が発生してしまう。

しかしながら、一般に、ＭＣＵに搭載される昇圧回路は電力容量が小さいので、ホストドライバー２０がセグメントドライバー３０にパネル駆動用の昇圧電源電位を供給すると、駆動できる電気光学パネル１０の大きさがホストドライバー２０の昇圧回路の能力によって制限されてしまう。そこで、本実施形態においては、電気光学パネル１０の負荷（消費電力）や電子機器の使用状態等に応じて、パネル駆動用の昇圧電源電位を生成する昇圧回路を選択可能としている。

例えば、比較的小さいサイズの電気光学パネル（例えば、１２８セグメント）を駆動する場合には、ホストドライバー２０の昇圧回路２４のみが用いられる。その場合には、セグメントドライバー３０の昇圧回路３４に外付けされるコンデンサーＣ２は不要となる。一方、比較的大きいサイズの電気光学パネル（例えば、２５６セグメント）を駆動する場合には、セグメントドライバー３０の昇圧回路３４のみが用いられる。その場合には、ホストドライバー２０の昇圧回路２４に外付けされるコンデンサーＣ１は不要となる。

また、さらに大きいサイズの電気光学パネル（例えば、３２０セグメント）を駆動する場合には、ホストドライバー２０の昇圧回路２４とセグメントドライバー３０の昇圧回路３４との両方が用いられる。このように、使用される昇圧回路が予め決定されている場合には、集積回路装置の１つの端子をハイレベルに接続するかローレベルに接続するかによって、その集積回路装置の昇圧回路を使用するか否かを設定するようにしても良い。あるいは、外付けコンデンサーの有無を検出して検出信号を生成する検出回路を集積回路装置に設け、検出回路から出力される検出信号に基づいて、その集積回路装置の昇圧回路を使用するか否かを決定するようにしても良い。

以下においては、ホストドライバー２０のＣＰＵ２６が、格納部５０等に格納されている設定情報（ＩＣコマンド設定）や、電子機器の使用状態（スリープモード／通常動作モード）等に基づいて、使用する昇圧回路を選択する場合について説明する。

ホストドライバー２０の昇圧回路２４のみが用いられる場合には、ＣＰＵ２６は、昇圧回路２４の昇圧動作をオンするように昇圧制御回路２５を制御すると共に、昇圧回路３４の昇圧動作をオフするようにセグメントドライバー３の昇圧制御回路３５を制御する。その場合には、ホストドライバー２０の昇圧電源端子Ｐ１及びＰ２からセグメントドライバー３０の昇圧電源端子Ｐ３及びＰ４にそれぞれ入力された昇圧電源電位Ｖ１及びＶ２が、駆動信号出力部３３に供給される。

一方、セグメントドライバー３０の昇圧回路３４のみが用いられる場合には、ＣＰＵ２６は、昇圧回路２４の昇圧動作をオフするように昇圧制御回路２５を制御すると共に、昇圧回路３４の昇圧動作をオンするようにセグメントドライバー３の昇圧制御回路３５を制御する。その場合には、セグメントドライバー３０の昇圧電源端子Ｐ３及びＰ４からホストドライバー２０の昇圧電源端子Ｐ１及びＰ２にそれぞれ入力された昇圧電源電位Ｖ３及びＶ４が、駆動信号出力部２３に供給される。

また、ホストドライバー２０の昇圧回路２４とセグメントドライバー３０の昇圧回路３４との両方が用いられる場合には、ＣＰＵ２６は、昇圧回路２４の昇圧動作をオンするように昇圧制御回路２５を制御すると共に、昇圧回路３４の昇圧動作をオンするようにセグメントドライバー３０の昇圧制御回路３５を制御する。その場合には、昇圧回路２４から供給される電力と昇圧回路３４から供給される電力との両方が、電気光学パネル１０を駆動するために用いられる。

図２は、図１に示すホストドライバーの構成の一部を詳細に示す図である。以下においては、ホストドライバーの構成要素について詳しく説明するが、それらの説明は、セグメントドライバーの対応する構成要素にも適用される。図２に示すように、表示コントローラー２２は、表示データ格納部２２１と、駆動波形生成部２２２と、タイミング制御部２２３とを含んでいる。

表示データ格納部２２１は、例えば、複数のフリップフロップ等を含むレジスター、又は、ＳＲＡＭ等のメモリーによって構成される。表示データ格納部２２１は、ＣＰＵ２６から供給される第１の表示データ（前回表示データ）ＤＬを格納する前回表示データ格納部２２１ａと、ＣＰＵ２６から第１の表示データの次に供給される第２の表示データ（今回表示データ）ＤＰを格納する今回表示データ格納部２２１ｂとを含んでおり、ＣＰＵ２６から供給される一連の表示データを順次格納することにより、第１及び第２の表示データＤＬ及びＤＰを更新する。

例えば、ホストドライバー２０が６４個のセグメント電極に６４個の駆動信号を出力する場合には、６４個のセグメントデータを含む表示データが今回表示データ格納部２２１ｂに入力されて保持（ラッチ）される。今回表示データ格納部２２１ｂに格納された６４個のセグメントデータは、クロック信号生成回路２１から供給されるクロック信号ＣＫ１に同期して、駆動信号出力部２３におけるそれぞれのチャンネルの回路にパラレルに供給される。その表示データに基づく表示が終了すると、今回表示データ格納部２２１ｂに保持されていた６４個のセグメントデータを含む表示データは、前回表示データ格納部２２１ａに転送されて保持（ラッチ）される。

駆動波形生成部２２２は、ＣＰＵ２６から供給される波形情報に基づいて、駆動波形信号ＳＷＶ（１、１）〜ＳＷＶ（Ｎ、Ｎ）及びＴＰを出力する。ここで、Ｎは、表示データの階調数を表しており、２以上の整数である。以下においては、例として、Ｎ＝２の場合について説明する。

電気光学パネルにおいては、１つのセグメント電極における表示状態（階調）が、第１の表示データ（セグメントデータ）ＤＬに対応する第１の表示状態から第２の表示データ（セグメントデータ）ＤＰに対応する第２の表示状態に変化する際に、全てのセグメント電極とトッププレーン電極との間に印加される電圧を所定の規則に従って変化させることにより、表示状態を安定化させることが行われている。駆動波形信号は、そのための駆動波形を表している。

例えば、表示データの階調数が２である場合には、第１の表示タイミングにおける第１の表示状態として黒表示と白表示という２つの状態があり、第１の表示タイミングの次の第２の表示タイミングにおける第２の表示状態として黒表示と白表示という２つの状態がある。

そこで、駆動波形信号ＳＷＶ（１、１）は、第１及び第２の表示状態が共に黒表示である場合に、セグメント電極に供給される駆動波形を表している。駆動波形信号ＳＷＶ（１、２）は、第１の表示状態が黒表示であり、第２の表示状態が白表示である場合に、セグメント電極に供給される駆動波形を表している。駆動波形信号ＳＷＶ（２、１）は、第１の表示状態が白表示であり、第２の表示状態が黒表示である場合に、セグメント電極に供給される駆動波形を表している。駆動波形信号ＳＷＶ（２、２）は、第１及び第２の表示状態が共に白表示である場合に、セグメント電極に供給される駆動波形を表している。また、駆動波形信号ＴＰは、第１の表示状態と第２の表示状態との間に、トッププレーン電極に供給される駆動波形を表している。

駆動波形生成部２２２は、複数のレジスターＲＴ１〜ＲＴＭと（Ｍは、２以上の整数）、レジスター選択回路ＲＳＥＬとを含んでいる。レジスターＲＴ１〜ＲＴＭは、期間Ｔ１〜ＴＭのそれぞれにおける駆動波形信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）及びＴＰの信号レベルを特定するレジスター値を格納する。例えば、レジスターＲＴ１は、期間Ｔ１における駆動波形信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）及びＴＰの信号レベルを特定する１組のレジスター値を格納し、レジスターＲＴ２は、期間Ｔ２における駆動波形信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）及びＴＰの信号レベルを特定する１組のレジスター値を格納する。レジスターＲＴ３〜ＲＴＭも同様である。これらのレジスター値は、ＣＰＵ２６から供給される。

レジスター選択回路ＲＳＥＬは、タイミング制御部２２３が生成する選択信号ＳＲＳＥＬに従って、レジスターＲＴ１〜ＲＴＭに格納されている複数組のレジスター値の内から１組のレジスター値を選択する。例えば、タイミング制御部２２３は、クロック信号生成回路２１から供給されるクロック信号ＣＫ２に含まれているパルスの数をカウントしてカウント値を生成し、カウント値が所定の値と等しくなったときに選択信号ＳＲＳＥＬの値を１つずつインクリメントして、カウント値をゼロにリセットする。レジスター選択回路ＲＳＥＬは、期間Ｔ１においてレジスターＲＴ１の１組のレジスター値を選択し、期間Ｔ２においてレジスターＲＴ２の１組のレジスター値を選択する。期間Ｔ３〜ＴＭにおいても同様である。

これにより、駆動波形生成部２２２は、期間Ｔ１〜ＴＭにおいてレジスターＲＴ１〜ＲＴＭのレジスター値をそれぞれ出力する。なお、レジスターＲＴ１〜ＲＴＭには、駆動信号出力部２３の出力端子をハイインピーダンス状態に設定するためのレジスター値を、駆動波形信号の一部として格納しても良い。例えば、第ｋ番目の期間Ｔｋ（１≦ｋ≦Ｍ）において駆動信号出力部２３の出力端子をハイインピーダンス状態に設定する場合には、第ｋ番目のレジスターＲＴｋにおけるハイインピーダンス状態設定ビットを「１」に設定する。これにより、期間Ｔｋにおいて、ハイインピーダンス状態設定信号ＳＨＺがアクティブになる。

また、レジスターＲＴ１〜ＲＴＭには、駆動波形信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）及びＴＰの信号レベルを特定するレジスター値以外にも、期間Ｔ１〜ＴＭの長さを設定するための期間長レジスター値を格納しても良い。例えば、レジスターＲＴｋは、期間Ｔｋにおける駆動波形信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）及びＴＰの信号レベルを特定する１組のレジスター値の他に、期間Ｔｋの長さを設定するための期間長レジスター値ＳＴｋを格納する。その場合に、タイミング制御部２２３は、レジスターＲＴｋから読み出された期間長レジスター値ＳＴｋに基づいて、期間Ｔｋの長さを設定する。

駆動信号出力部２３は、表示データ格納部２２１から供給される第１及び第２の表示データＤＬ及びＤＰ、及び、駆動波形生成部２２２から供給される駆動波形信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）及びＴＰ等に基づいて、電気光学パネルの第１群のセグメント電極に供給される複数の駆動信号ＶＤｍ、及び、トッププレーン電極に供給される駆動信号ＶＤＴを生成して出力する。

駆動信号出力部２３は、１つのセグメント電極を駆動するための１チャンネル分の回路において、第１のセレクター２３１と、第２のセレクター２３２と、バッファー２３３と、第１のレベルシフター２３４と、第２のレベルシフター２３５と、トライステートバッファー２３６とを含んでいる。一方、トッププレーン電極を駆動するための１チャンネル分の回路においては、第１のセレクター２３１が不要となる。以下においては、１つのセグメント電極を駆動するための１チャンネル分の回路について説明する。

セレクター２３１は、表示データ格納部２２１から供給される第１及び第２の表示データＤＬ及びＤＰに基づいて、駆動波形生成部２２２から供給される駆動波形信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）の内から１つの駆動波形信号ＳＷＱを選択し、選択された駆動波形信号ＳＷＱをセレクター２３２に出力する。

セレクター２３２は、ＣＰＵ２６から供給されるダイレクトモード選択信号ＳＤＩＲに従って、シーケンシャルモードとダイレクトモードとの切換を行う。セレクター２３２は、シーケンシャルモードにおいて、駆動波形生成部２２２によって生成され、セレクター２３１によって選択された駆動波形信号ＳＷＱを駆動信号として選択し、ダイレクトモードにおいて、今回表示データ格納部２２１ｂに格納されている表示データを駆動信号として選択する。従って、ダイレクトモードにおいては、ＣＰＵ２６が、駆動波形信号を生成して今回表示データ格納部２２１ｂに格納する必要がある。

セレクター２３２から出力される駆動信号は、バッファー２３３を介して、レベルシフター２３４及び２３５に順次入力される。レベルシフター２３４は、駆動信号のハイレベルの電位を、外部から供給される電源電位Ｖ_ＤＤによって規定される値から第１の昇圧電源電位Ｖ１によって規定される値にシフトする。さらに、レベルシフター２３５は、駆動信号のハイレベルの電位を、昇圧電源電位Ｖ１によって規定される値から第２の昇圧電源電位Ｖ２によって規定される値にシフトする。ここでは、２段のレベルシフターを用いる場合について説明したが、レベルシフターの段数は３段以上でも良い。

レベルシフター２３５から出力された駆動信号は、トライステートバッファー２３６に供給される。トライステートバッファー２３６は、昇圧電源電位Ｖ２及び電源電位Ｖ_ＳＳが供給されて動作し、ハイインピーダンス状態設定信号ＳＨＺがノンアクティブであるときに、レベルシフター２３５から入力される駆動信号を反転して、出力端子から駆動信号ＶＤｍを出力し、ハイインピーダンス状態設定信号ＳＨＺがアクティブであるときに、出力端子をハイインピーダンス状態とする。これにより、複数のセグメント電極及びトッププレート電極の駆動のオン／オフ制御が可能となる。このような駆動のオン／オフ制御機能を持たせているのは、電気光学パネルの種類によっては、駆動シーケンスの過程において、特定の信号レベルのみならずハイインピーダンス状態が必要になる場合もあるからである。

図３は、図２に示す昇圧回路の構成例を示す図である。昇圧回路２４は、第１の電圧レギュレーター２４１と、１次昇圧回路２４２と、第２の電圧レギュレーター２４３と、２次昇圧回路２４４とを含んでおり、外部から供給される電源電圧（Ｖ_ＤＤ−Ｖ_ＳＳ）に基づいて、電気光学パネルの駆動に必要な電源電圧を生成する。

例えば、電気光学パネルに対して０Ｖ／１５Ｖの２値駆動を行う場合には、電源電位Ｖ_ＤＤ（例えば、１．８Ｖ〜５．５Ｖ）及び電源電位Ｖ_ＳＳ（０Ｖ）が供給される第１の電圧レギュレーター２４１が、基準電位Ｖ_ＲＥＦ１に基づいて安定化電源電位Ｖ_ＤＣ１を生成し、１次昇圧回路２４２が、安定化電源電位Ｖ_ＤＣ１を電源電位Ｖ_ＳＳに対して昇圧して昇圧電源電位Ｖ１（例えば、５Ｖ〜６Ｖ）を生成する。

さらに、昇圧電源電位Ｖ１及び電源電位Ｖ_ＳＳが供給される第２の電圧レギュレーター２４３が、基準電位Ｖ_ＲＥＦ２に基づいて安定化電源電位Ｖ_ＤＣ２を生成し、２次昇圧回路２４４が、安定化電源電位Ｖ_ＤＣ２を電源電位Ｖ_ＳＳに対して昇圧して昇圧電源電位Ｖ２（１５Ｖ）を生成する。

図２に示す駆動信号出力部２３は、電源電位Ｖ_ＳＳ（０Ｖ）と、昇圧電源電位Ｖ１（例えば、５Ｖ〜６Ｖ）と、昇圧電源電位Ｖ２（１５Ｖ）とを用いて、駆動信号ＶＤｍを生成する。駆動信号出力部２３におけるレベルシフターの段数が３段以上である場合には、昇圧回路２４において、レベルシフターの段数に応じた数の電圧レギュレーター及び昇圧段が設けられ、図１に示すホストドライバー２０及びセグメントドライバー３０の各々には、レベルシフターの段数に応じた数の昇圧電源端子が設けられる。

図４は、図３に示す１次昇圧回路又は２次昇圧回路の構成例を昇圧制御回路と共に示す図である。図４に示す昇圧回路は、３倍の昇圧率を実現することが可能であり、図３に示す１次昇圧回路２４２としても、２次昇圧回路２４４としても用いることができる。

図４に示すように、この昇圧回路は、第１のインバーターを構成するＰチャネルＭＯＳトランジスターＱＰ１１及びＮチャネルＭＯＳトランジスターＱＮ１１と、第２のインバーターを構成するＰチャネルＭＯＳトランジスターＱＰ１２及びＮチャネルＭＯＳトランジスターＱＮ１２と、チャージポンプ動作を行うＰチャネルＭＯＳトランジスターＱＰ２１〜ＱＰ２３と、これらのトランジスターに接続された外付けのコンデンサーＣ１１及びＣ１２と、トランジスターＱＰ２１〜ＱＰ２３にゲート電圧Ｇ１〜Ｇ３をそれぞれ供給するためのレベルシフター１〜３とを含んでいる。

この昇圧回路は、クロック信号生成回路２１（図１）からクロック信号ＣＬ１及びＣＬ２が供給されてチャージポンプ動作を行うことにより、電源電位Ｖ_ＤＣを昇圧して昇圧電源電位Ｖ_ＯＵＴを生成する。ここでは、説明を簡単にするために、電源電位Ｖ_ＤＣがＶボルトであり、昇圧電源電位Ｖ_ＯＵＴが３×Ｖボルトになるものとする。

第１及び第２のインバーターの反転動作と、トランジスターＱＰ２１〜ＱＰ２３のスイッチング動作とによって、コンデンサーＣ１１及びＣ１２の充放電が繰り返され、それに伴って電荷が移動してチャージポンプ動作が行われる。その結果、昇圧電源端子ＰＸにおける昇圧電源電位Ｖ_ＯＵＴが次第に立ち上がり、定常状態において電源電位Ｖ_ＤＣ（Ｖボルト）の約３倍（３×Ｖボルト）に達する。

図５は、図４に示す昇圧回路における各部の電圧波形を示す波形図である。図５においては、定常状態に達した後の電圧波形が示されている。クロック信号ＣＬ１及びＣＬ２は、互いに逆相の信号であり、０ボルトとＶボルトとの間で変移する。レベルシフター１〜３によって、クロック信号ＣＬ１及びＣＬ２のハイレベルをシフトすることにより、０ボルトと３×Ｖボルトとの間で偏移するゲート電圧Ｇ１〜Ｇ３が得られる。これらのゲート電圧Ｇ１〜Ｇ３が、トランジスターＱＰ２１〜ＱＰ２３のゲートにそれぞれ印加されて、トランジスターＱＰ２１〜ＱＰ２３がスイッチング動作を行う。これにより、コンデンサーＣ１１の両端電位Ｐ１及びＭ１と、コンデンサーＣ１２の両端電位Ｐ２及びＭ２とが、図５に示すように変化する。

再び図４を参照すると、セレクター回路ＳＬ１及びＳＬ２は、昇圧制御回路２５（図１）の一部を構成している。セレクター回路ＳＬ１は、ＣＰＵ２６（図１）から供給される制御信号ＣＯに従って、クロック信号ＣＬ１と電源電位Ｖ_ＤＣとの内の一方を選択してレベルシフター２に入力する。また、セレクター回路ＳＬ２は、制御信号ＣＯに従って、クロック信号ＣＬ２と電源電位Ｖ_ＤＣとの内の一方を選択してレベルシフター１及び３に入力する。

図１に示すＣＰＵ２６は、ホストドライバー２０の昇圧回路２４を動作させるときに、セレクター回路ＳＬ１及びＳＬ２がクロック信号ＣＬ１及びＣＬ２をそれぞれ選択するように、制御信号ＣＯをアクティブにする。一方、ＣＰＵ２６は、ホストドライバー２０の昇圧回路２４を停止させてセグメントドライバー３０の昇圧回路３４を動作させるときに、セレクター回路ＳＬ１及びＳＬ２が電源電位Ｖ_ＤＣを選択するように、制御信号ＣＯをインアクティブにする。これにより、トランジスターＱＰ２１〜ＱＰ２３がカットオフして、昇圧回路２４が昇圧動作を停止する。その際に、セグメントドライバー３０の昇圧回路３４から昇圧電源端子ＰＸに昇圧電源電位が印加されるが、トランジスターＱＰ２１はカットオフ状態を保つので、図４に示す昇圧回路において無駄な電力が消費されることがない。

また、ＣＰＵ２６は、ホストドライバー２０の昇圧回路２４とセグメントドライバー３０の昇圧回路３４との両方を動作させるときにも、セレクター回路ＳＬ１及びＳＬ２がクロック信号ＣＬ１及びＣＬ２をそれぞれ選択するように、制御信号ＣＯをアクティブにする。その際に、ホストドライバー２０の昇圧電源端子ＰＸと、セグメントドライバー３０の昇圧電源端子ＰＸとが配線により接続されているので、両者の昇圧電源電圧を等しくすることができる。

次に、図６〜図９を参照しながら、図２に示すホストドライバーにおける駆動波形の生成手法の具体例について説明する。電気光学パネルにおいては、セグメント電極とトッププレーン電極との間に印加される駆動バイアスの極性により、黒表示又は白表示が行われる。なお、カラーフィルターを挿入して、白表示に特定の色を持たせることも可能であり、その場合には、白表示の白は、カラーフィルターの色に置き換えることができる。

電気光学パネルの表示品質を高品位に維持するためには、単に黒表示又は白表示に必要な駆動極性のバイアスを電気光学パネルに印加するだけでは十分でない。例えば、電気光学パネルの表示状態を変化させる際に、表示状態が変化するセグメントに対して、黒表示から白表示、又は、白表示から黒表示となるために必要なバイアスを印加するだけでなく、表示状態が変化しないセグメントを含む全セグメントに対して、正極性バイアスと負極性バイアスとを混在させたシーケンシャルな駆動バイアスパターン（駆動波形）を印加することが望ましい。

図６は、図２に示すホストドライバーにおいて用いられる駆動波形の例を示す波形図である。図６において、「ＴＰ」は、全セグメントに共通なトッププレーン電極に印加される駆動波形を表している。また、「ＢＢ」、「ＢＷ」、「ＷＢ」、「ＷＷ」は、セグメント電極に印加される駆動波形を表しており、それぞれ、黒表示から黒表示に移行する場合の駆動波形信号ＳＷＶ（１、１）、黒表示から白表示に移行する場合の駆動波形信号ＳＷＶ（１、２）、白表示から黒表示に移行する場合の駆動波形信号ＳＷＶ（２、１）、白表示から白表示に移行する場合の駆動波形信号ＳＷＶ（２、２）に対応している。なお、「０」は０Ｖの信号レベルを表しており、「１」は１５Ｖの信号レベルを表している。

図６を参照しながら、駆動波形ＢＢについて説明する。第１の表示データに従う表示が行われた後、第１の表示状態に対応するアイドル状態Ａ０においては、トッププレーン電極及びセグメント電極がハイインピーダンス状態に設定されている。次に、電荷抜き期間Ａ１においては、ＴＰ＝０、ＢＢ＝０であるので、トッププレーン電極及びセグメント電極がノンバイアス状態となって電荷抜きが行われ、黒表示が維持される（Hold）。全白表示期間Ａ２においては、ＴＰ＝１、ＢＢ＝０であるので、セグメント電極に対してトッププレーン電極が正極性バイアス状態となり、黒表示から白表示に変化する（Write）。全黒表示期間Ａ３においては、ＴＰ＝０、ＢＢ＝１であるので、セグメント電極に対してトッププレーン電極が負極性バイアス状態となり、白表示から黒表示に変化する（Write）。

全白表示期間Ａ４においては、ＴＰ＝１、ＢＢ＝０であるので、セグメント電極に対してトッププレーン電極が正極性バイアス状態となり、黒表示から白表示に変化する（Write）。メモリー内容表示期間Ａ５においては、ＴＰ＝０、ＢＢ＝１であるので、セグメント電極に対してトッププレーン電極が負極性バイアス状態となり、白表示から黒表示に変化する（Write）。これにより、第２の表示データに従う表示が行われる。電荷抜き期間Ａ６において、ＴＰ＝０、ＢＢ＝０となって電荷抜きが行われ（Hold）、その後、第２の表示状態に対応するアイドル状態Ａ７に移行する。

同様に、駆動波形ＢＷについても、アイドル状態Ｂ０、電荷抜き期間Ｂ１、全白表示期間Ｂ２、全黒表示期間Ｂ３、全白表示期間Ｂ４が設定され、メモリー内容表示期間Ｂ５において、ＴＰ＝０、ＢＷ＝０であるので、トッププレーン電極及びセグメント電極がノンバイアス状態となって電荷抜きが行われ、白表示が維持される（Hold）。これにより、第２の表示データに従う表示が行われる。電荷抜き期間Ｂ６において、ＴＰ＝０、ＢＷ＝０が維持され（Hold）、その後、第２の表示状態に対応するアイドル状態Ｂ７に移行する。

また、図２に示すレジスターＲＴ１〜ＲＴＭから読み出された期間長レジスター値に基づいて各期間の長さを設定する場合には、図６に示すように、期間長レジスター値ＳＫ１〜ＳＫ６に基づいて期間Ｔ１〜Ｔ６の長さが設定される（タイミングセット）。この場合には、信号レベルを変化させるタイミングが、レジスターから読み出された期間長レジスター値に基づいて設定される。

図６に示すように、メモリー内容の表示を行う前に、所定の長さに設定された複数の期間において黒表示や白表示を繰り返し行うことによって、電気光学パネルの高品位な表示品質を実現することができる。即ち、液晶表示パネルとは異なり、電気光学パネルにおいては、第１の表示データに対応する第１の表示状態から第２の表示データに対応する第２の表示状態に移行する際に、複数の期間に亘って信号レベルをシーケンシャルに変化させることによって、表示品質を向上させることが可能である。

図７は、図２に示す駆動波形生成部における駆動波形生成用のレジスター値の設定例を示す図である。図７の（Ａ）は、駆動波形を設定するためにレジスターＲＴ１〜ＲＴＭに格納されるレジスター値の例を示しており、図７の（Ｂ）は、駆動期間の長さ（ウエイト時間）を設定するための期間長レジスター値と実際の時間との関係を示している。

図７の（Ａ）において、アドレスの欄には、図２に示す駆動波形生成部２２２のレジスターにおけるアドレスが表示されており、期間の欄には、期間Ｔ１〜Ｔ１２及び対応するレジスターＲＴ１〜ＲＴ１２が表示されている。各レジスターには、１６ビット幅のレジスター値が格納される。レジスター値の第１２〜８ビットは、それぞれの期間における駆動波形ＴＰ、ＢＢ、ＢＷ、ＷＢ、ＷＷの信号レベルを表しており、レジスター値の第７〜０ビットは、それぞれの期間の長さを表している。レジスター値の第１５ビットは、ＥＯＷビットであり、駆動波形の終了を表している。図７の（Ａ）においては、期間Ｔ６に対応するレジスターＲＴ６に格納されているレジスター値のＥＯＷビットが、駆動波形の終了を表す「１」に設定されている。従って、この例によれば、期間Ｔ６で駆動波形が終了する。

図７の（Ａ）において、期間Ｔ１に対応するレジスターＲＴ１に格納されているレジスター値の第１２〜８ビットは、全て「０」に設定されている。従って、図６に示すように、期間Ｔ１において、ＴＰ＝ＢＢ＝ＢＷ＝ＷＢ＝ＷＷ＝０となり、電荷抜きが行われる。また、期間Ｔ１の長さ（ウエイト時間）を表すレジスターＲＴ１の第７〜０ビットは、「０００００１０１」に設定されている。従って、図７の（Ｂ）に示すように、期間Ｔ１の長さが４．８８ｍｓに設定される。

また、期間Ｔ２に対応するレジスターＲＴ２に格納されているレジスター値の第１２〜８ビットは、「１００１１」に設定されている。従って、図６に示すように、期間Ｔ２において、ＴＰ＝１、ＢＢ＝０、ＢＷ＝０、ＷＢ＝１、ＷＷ＝１となり、全白表示が行われる。また、期間Ｔ２の長さ（ウエイト時間）を表すレジスターＲＴ２の第７〜０ビットは、「１０００００１１」に設定されている。従って、図７の（Ｂ）に示すように、期間Ｔ２の長さが１２７．９３ｍｓに設定される。

以上説明した駆動波形は一例であり、電子光学パネル１０の種類や動作環境に応じ、レジスターに格納されるレジスター値やクロック信号の周波数を選択することによって、駆動波形を任意に変更することができる。図８に、図２に示すホストドライバーにおいて用いられる駆動波形の他の例を示し、図９に、図８に示す駆動波形に対応するレジスター値の設定例を示す。

本実施形態によれば、図１に示すＣＰＵ２６が、格納部５０等に格納されている設定情報や電子機器の使用状態等に基づいて、ホストドライバー２０の昇圧回路２４とセグメントドライバー３０の昇圧回路３４との内の一方又は両方を選択することにより、電子光学パネル１０の負荷に適した昇圧電力を得ることができるので、昇圧回路における無駄な消費電力が低減される。また、ホストドライバー２０の駆動信号出力部２３に供給される昇圧電源電位とセグメントドライバー３０の駆動信号出力部３３に供給される昇圧電源電位とを等しくすることができるので、ホストドライバー２０とセグメントドライバー３０とを組み合わせて１つの電気光学パネル１０を駆動する場合の輝度差が解消される。

また、図２に示すように、第１及び第２の表示データＤＬ及びＤＰに基づいて、複数の駆動波形信号ＳＷＶ（１、１）〜ＳＷＶ（２、２）の内から駆動波形信号ＳＷＱが選択され、選択された駆動波形信号ＳＷＱに基づいて、電子光学パネル１０に供給される複数の駆動信号ＶＤｍが生成される。従って、第１の表示データＤＬに対応する第１の表示状態から第２の表示データＤＰに対応する第２の表示状態に移行する際に、シーケンシャルに変化する複数の駆動信号ＶＤｍによって電子光学パネル１０の複数のセグメント電極を駆動することができる。その結果、高品質な表示特性を実現すると共に、ＣＰＵ２６の処理負荷を軽減することが可能である。

１０ 電気光学パネル、 ２０ ホストドライバー、 ２１ クロック信号生成回路、 ２２ 表示コントローラー、 ２３ 駆動信号出力部、 ２４ 昇圧回路、 ２５ 昇圧制御回路、 ２６ ＣＰＵ、 ２７ シリアルインターフェース（Ｉ／Ｆ）、 ３０ セグメントドライバー、 ３２ 表示コントローラー、 ３３ 駆動信号出力部、 ３４ 昇圧回路、 ３５ 昇圧制御回路、 ３７ デコーダーインターフェース（Ｉ／Ｆ）、 ４０ 操作部、 ５０ 格納部、 ６０ 通信部、 ７０ 電源部、 ２２１ 表示データ格納部、 ２２１ａ 前回表示データ格納部、 ２２１ｂ 今回表示データ格納部、 ２２２ 駆動波形生成部、 ２２３ タイミング制御部、 ２３１、２３２ セレクター、 ２３３ バッファー、 ２３４、２３５、１〜３ レベルシフター、 ２３６ トライステートバッファー、 ２４１、２４３ 電圧レギュレーター、 ２４２、２４４ 昇圧回路、 Ｐ１〜Ｐ４、ＰＸ 昇圧電源端子（パッド）、 Ｃ１、Ｃ２、Ｃ１１、Ｃ１２ コンデンサー、 ＱＰ１〜ＱＰ２３ ＰチャネルＭＯＳトランジスター、 ＱＮ１〜ＱＮ１２ ＮチャネルＭＯＳトランジスター、 ＳＬ１、ＳＬ２ セレクター回路

Claims (4)

1. 電気光学パネルを駆動する表示ドライバーの機能を有すると共に、インターフェースを介して接続された他の少なくとも１つの表示ドライバーと組み合わせて使用可能な集積回路装置であって、
   直列に接続されてチャージポンプ動作を行う複数のＰチャネルトランジスター、及び、前記複数のＰチャネルトランジスターにそれぞれのゲート電圧を供給する複数のレベルシフターを含み、第１の電源電位及び第２の電源電位が供給され、前記第１の電源電位を昇圧して昇圧電源電位を生成する昇圧回路と、
   前記昇圧回路によって生成された昇圧電源電位を出力し、又は、他の少なくとも１つの表示ドライバーの昇圧動作によって生成された昇圧電源電位を入力する昇圧電源端子と、
   前記昇圧回路によって生成された昇圧電源電位、及び／又は、前記昇圧電源端子に入力された昇圧電源電位が供給されて動作し、前記電気光学パネルに供給される複数の駆動信号を出力する駆動信号出力部と、
   前記複数のレベルシフターにそれぞれのクロック信号を入力して前記昇圧回路の昇圧動作をオンし、又は、前記複数のレベルシフターに第１の電源電位を入力して前記昇圧回路の昇圧動作をオフする昇圧制御回路と、
   前記昇圧回路の昇圧動作をオンすると共に他の少なくとも１つの表示ドライバーの昇圧動作をオンする第１の状態と、前記昇圧回路の昇圧動作をオンすると共に他の少なくとも１つの表示ドライバーの昇圧動作をオフする第２の状態と、前記昇圧回路の昇圧動作をオフすると共に他の少なくとも１つの表示ドライバーの昇圧動作をオンする第３の状態との内の１つに、前記昇圧制御回路及び他の少なくとも１つの表示ドライバーを制御する制御部と、
   を具備する集積回路装置。
2. 前記制御部が、前記昇圧回路の昇圧動作をオフするように前記昇圧制御回路を制御すると共に、他の少なくとも１つの表示ドライバーの昇圧動作をオンするように制御したときに、前記昇圧回路の前記複数のレベルシフターが、前記他の少なくとも１つの表示ドライバーから前記昇圧電源端子に入力された昇圧電源電位を供給されて動作する、請求項１記載の集積回路装置。
3. 前記昇圧回路が、前記第１の電源電位を昇圧して第１の昇圧電源電位を生成すると共に、前記第１の昇圧電源電位をさらに昇圧して第２の昇圧電源電位を生成し、
   前記駆動信号出力部が、複数の駆動信号のハイレベルの電位を、前記第１の電源電位によって規定される値から前記第１の昇圧電源電位によって規定される値にそれぞれシフトする第１群のレベルシフターと、前記第１群のレベルシフターから出力される複数の駆動信号のハイレベルの電位を、前記第１の昇圧電源電位によって規定される値から前記第２の昇圧電源電位によって規定される値にそれぞれシフトする第２群のレベルシフターとを含む、
   請求項１又は２記載の集積回路装置。
4. 複数のセグメント電極を有する電気光学パネルと、
   前記電気光学パネルの第１群のセグメント電極に複数の駆動信号をそれぞれ供給する請求項１〜３のいずれか１項記載の集積回路装置と、
   前記電気光学パネルの第２群のセグメント電極に複数の駆動信号をそれぞれ供給する少なくとも１つの表示ドライバーと、
   を具備する電子機器。