JP2006023705A - アレイ基板とこれを有する表示装置と、その駆動装置及び方法 - Google Patents

Abstract

【課題】 消費電力を低減するための表示パネルのアレイ基板と、これを有する表示装置と、その駆動装置及び方法が開示される。
【解決手段】 アレイ基板は、データラインとスキャンラインにより定義される領域に形成された画素部と、複数のステージが接続され、各ステージの出力信号をスキャンラインに出力するシフトレジスタを含む。４Ｋ−３番目ステージの出力端は４Ｋ−３番目スキャンラインに接続され（ここで、Ｋは自然数）、４Ｋ−２番目ステージの出力端は４Ｋ−１番目スキャンラインに接続され、４Ｋ−１番目ステージの出力端は４Ｋ−２番目ステージに接続され、４Ｋ番目ステージの出力端は４Ｋ番目スキャンラインに接続される。従って、４Ｈのパルス周期を有する共通電圧を用いた１ライン反転方式を適用することで、表示装置の消費電力の消耗を節減できる。
【選択図】 図１

Description

本発明は表示装置に関し、より詳細には消費電力を低減するための表示パネルのアレイ基板とこれを有する表示装置と、その駆動装置及び方法に関する。

一般的な液晶表示装置は、液晶表示パネルと、液晶表示パネルを駆動する駆動部とを有する。液晶表示パネルは、アレイ基板、上部基板、及びアレイ基板と上部基板との間に介在する液晶層を有する。

アレイ基板は、互いに交差する多数のデータライン及びスキャンラインを有し、データライン及びスキャンラインにより定義される多数個の画素を有する。

画素は、スイッチング素子、液晶キャパシタ、及びストレージキャパシタを有し、スイッチング素子のゲート電極はスキャンラインと接続され、ソース電極はデータラインに接続され、ドレイン電極は液晶キャパシタの第１電極である画素電極と接続される。

ストレージキャパシタは、ゲート電極と画素電極により定義される。上部基板は、画素に対応して色相を有するカラーフィルターを有し、液晶キャパシタの第２電極である共通電極を有する。

一方、液晶表示装置に採用される液晶層に持続的に一方向の電圧を印加すると、液晶層は劣化するという特性を有する。このような劣化を防止するために、液晶表示装置は一定周期、例えば１つのフレーム単位で極性を反転する反転方式を採用している。中小型液晶表示装置では、隣接する水平ライン間には互いに異なる極性の共通電圧を供給する１ライン反転方式を採用している。

１ライン反転方式は、共通電圧のレベルを１Ｈ毎に反転させ、ラインデータ信号のレベルを共通電圧のレベルに対して反転させる方式である。

ここで、１Ｈ時間は１つの水平ライン（または、スキャンライン）をアクティブにするのに所要される時間であって、下記の数式１により定義される。

［数式１］
１Ｈｔｉｍｅ＝（１／ｆ）（１／スキャンラインの数）
例えば、駆動周波数が６０Ｈｚで、解像度がＸＧＡ（１０２４×７６８）であれば、１Ｈの時間は１／６０×１／７６８＝２１.７μｓである。

前述した１ライン反転方式を行う場合、最近開発された高い解像度の液晶表示装置では、解像度の増加により共通電圧の反転周波数も増加することになる。

共通電圧の反転周波数が大きくなるにつれて、液晶表示装置の消費電力が増加する問題点がある。

本発明の技術的課題は、このような従来の問題点を解決するためのものであって、本発明の目的は、低消費電力で駆動が可能なアレイ基板を提供することにある。

また、本発明の他の目的は、前述したアレイ基板を有して低消費電力の駆動が可能な表示装置を提供することにある。

また、本発明の他の目的は、前述した表示装置の駆動装置を提供することにある。

また、本発明の更に他の目的は、前述した表示装置の駆動方法を提供することにある。

前述した本発明の目的を実現するために、本発明の実施例によるアレイ基板は、第１方向に形成された複数のデータライン、第２方向に形成された複数のスキャンライン、データラインとスキャンラインにより定義される領域に形成された画素部、複数のステージが接続され、スキャン開始信号の入力により各ステージの出力信号を複数のスキャンラインに出力するシフトレジスタを含み、４Ｋ−３番目ステージの出力端は４Ｋ−３番目スキャンラインに接続され（ここで、Ｋは自然数）、４Ｋ−２番目ステージの出力端は４Ｋ−１番目スキャンラインに接続され、４Ｋ−１番目ステージの出力端は４Ｋ−２番目ステージに接続され、４Ｋ番目ステージの出力端は４Ｋ番目スキャンラインに接続されることを特徴とする。

前述した本発明の他の目的を実現するための実施例による表示装置は、表示部、電圧発生部、第１駆動部、及び第２駆動部を含む。表示部は、複数のデータラインと、複数のスキャンラインと、データラインとスキャンラインとに接続されたスイッチング素子と、一端はスイッチング素子に接続され他端は共通電圧の供給を受ける液晶キャパシタとを含む。

電圧発生部は、他端に第１レベルの共通電圧を第１区間の間に出力し、第１レベルに対して反転された第２レベルの共通電圧を第２区間の間に出力する。

第１駆動部は、第１区間の間に第２レベルを基準レベルとして４Ｋ−３番目及び４Ｋ−１番目スキャンラインに対応するデータ信号をデータラインに順に出力し、第２区間の間に第１レベルを基準レベルとして４Ｋ−２番目及び４Ｋ番目スキャンラインに対応するデータ信号をデータラインに順に出力する。

第２駆動部は、第１区間の間に４Ｋ−３番目及び４Ｋ−１番目スキャンラインを順にアクティブにするスキャン信号を出力し、第２区間の間に４Ｋ−２番目及び４Ｋ番目スキャンラインを順にアクティブにするスキャン信号を出力する。

前述した本発明の他の目的を達成するための実施例による複数のデータラインと、複数のスキャンラインと、データラインとスキャンラインとに接続されたスイッチング素子と、一端はスイッチング素子に接続され他端は共通電圧の供給を受ける液晶キャパシタとを含む表示装置の駆動装置は、電圧発生部、第１駆動部、及び第２駆動部を含む。

電圧発生部は、他端に第１レベルの共通電圧を第１区間の間に出力し、第１レベルに対して反転された第２レベルの共通電圧を第２区間の間に出力する。

第１駆動部は、第１区間の間に第２レベルを基準レベルとして４Ｋ−３番目及び４Ｋ−１番目スキャンラインに対応するデータ信号をデータラインに順に出力し、第２区間の間に第１レベルを基準として４Ｋ−２番目及び４Ｋ番目スキャンラインに対応するデータ信号をデータラインに順に出力する。

第２駆動部は、第１区間の間に４Ｋ−３番目及び４Ｋ−１番目スキャンラインを順にアクティブにするスキャン信号を出力し、第２区間の間に４Ｋ−２番目及び４Ｋ番目スキャンラインを順にアクティブにするスキャン信号を出力する。

前述した本発明の更に他の目的を達成するために、複数のデータラインと、複数のスキャンラインと、データラインとスキャンラインとに接続されたスイッチング素子と、一端がスイッチング素子に接続された液晶キャパシタとを含む表示装置の駆動方法は、（ａ）液晶キャパシタの他端に第１レベルを有する共通電圧が印加される第１区間の間に、データラインに第１レベルに対して反転された第２レベルを基準レベルとするデータ信号を印加しながら、４Ｋ−３番目及び４Ｋ−１番目スキャンラインを順に駆動する段階（ここで、Ｋは自然数）と、（ｂ）他端に第２レベルを有する共通電圧が印加される第２区間の間に、データラインには第１レベルを基準レベルとするデータ信号を印加しながら、４Ｋ−２番目及び４Ｋ番目スキャンラインンを順に駆動する段階とを含む。

前述した本発明の更に他の目的を達成するために、複数のデータラインと、複数のスキャンラインと、データラインとスキャンラインとに接続されたスイッチング素子と、一端がスイッチング素子に接続された液晶キャパシタとを含む表示装置の駆動方法は、（ａ）液晶キャパシタの他端には４Ｈの周期を有する共通電圧が供給される段階と、（ｂ）共通電圧の第１レベルが印加される初期２Ｈ区間の間、第１レベルに対して反転された第２レベルを基準レベルとするデータ信号をデータラインに供給する段階と、（ｃ）初期２Ｈ区間の間、４Ｋ−３番目スキャンラインと４Ｋ−１番目スキャンラインを順にアクティブにする段階（ここで、Ｋは自然数）と、（ｄ）共通電圧の第２レベルが印加される残りの２Ｈ区間の間、第１レベルを基準レベルとするデータ信号をデータラインに供給する段階と、（ｅ）残りの２Ｈ区間の間、４Ｋ−２番目スキャンラインと４Ｋ番目スキャンラインを順にアクティブにする段階とを含む。

このようなアレイ基板とこれを有する表示装置と、その駆動装置及び方法によると、４Ｈの周期を有する共通電圧を用いて１ライン反転を行うことにより、表示装置の消費電力を節減できる。

以下、添付図面を参照して、本発明をより詳細に説明する。

図１は、本発明の第１実施例による液晶表示装置を説明するための概略図であって、この液晶表示装置は周期が４Ｈである共通電圧を用いて１ライン反転を行う。

図１に示すように、液晶表示装置は、駆動部１１０、表示部１３０、及びスキャン駆動部１５０を有する。

駆動部１１０は、液晶表示装置の外部に設けられた外部装置から入力される第１画像信号及び第１制御信号に基づいて液晶表示装置の全般的な駆動を制御する。

駆動部１１０は、表示部１３０にデータ信号及び共通電圧を出力し、スキャン駆動部１５０に制御信号を出力する。

即ち、駆動部１１０は、第１レベルの共通電圧が印加される初期２Ｈ区間の間には第１レベルに対して反転された第２レベルを基準レベルとするデータ信号をデータラインに出力し、第２レベルの共通電圧が印加される残りの２Ｈ区間の間、第１レベルを基準レベルとするデータ信号をデータラインに出力する。第１レベルは正極性または負極性レベルであり得る。または、第２レベルは第１レベルに反転された負極性または正極性レベルであり得る。

駆動部１１０は、初期２Ｈ区間の間には、４Ｋ−３番目スキャンラインと４Ｋ−１番目スキャンラインが順にアクティブになり、残りの２Ｈ区間の間には、４Ｋ−２番目スキャンラインと４Ｋ番目スキャンラインが順にアクティブになるようにスキャン駆動部１５０を制御する。

表示部１３０は、多数のデータライン（ＤＬ１、ＤＬ２、．．．、ＤＬｍ）とデータラインと交差するように配線された多数のスキャンライン（ＳＬ１、ＳＬ２、．．．、ＳＬｎ）を有し、データライン及びスキャンラインにより定義されるｍ×ｎ個の画素を有する。画素には、スイッチング素子ＴＦＴ、液晶キャパシタＣＬＣ、及びストレージキャパシタＣＳが形成される。

スイッチング素子ＴＦＴのゲート電極はスキャンラインと接続され、ソース電極はデータラインに接続され、ドレイン電極は液晶キャパシタＣＬＣの第１電極である画素電極と接続される。ストレージキャパシタＣＳは、ゲート電極と画素電極により定義される。

これにより、駆動部１１０から出力される周期が４Ｈである共通電圧は、液晶キャパシタＣＬＣの第２電極とストレージキャパシタＣＳの共通電極に印加される。

スキャン駆動部１５０は、駆動部１１０から提供される制御信号に基づいてスキャン信号（Ｓ１、Ｓ２、．．．、Ｓｎ）を順次に発生し、表示部１３０のスキャンライン（ＳＬ１、ＳＬ２、…、ＳＬｎ）に出力する。

この際、スキャン信号は周期が４Ｈである共通電圧を用いて１ライン反転を行うために、４Ｋ−３番目スキャン信号（例えば、Ｓ１）は４Ｋ−３番目スキャンライン（例えば、ＳＬ１）に出力し、４Ｋ−２番目スキャン信号（例えば、Ｓ２）は４Ｋ−１番目スキャンライン（例えば、ＳＬ３）に出力する。

また、４Ｋ−１番目スキャン信号（例えば、Ｓ３）は４Ｋ−２番目スキャンライン（例えば、ＳＬ２）に出力し、４Ｋ番目スキャン信号（例えば、Ｓ４）は４Ｋ番目スキャンライン（例えば、ＳＬ４）に出力する。ここで、Ｋは、１、２、３、．．．である自然数であり、以下で同様に適用される。

図２は、図１に図示された駆動部１１０に対する詳細なブロック図である。

図２に示すように、駆動部１１０は、インターフェース１１１、制御部１１２、メモリ１１３、データ駆動部１４０、レベルシフター１１５、及び共通電圧発生部１１６を含む。

インターフェース１１１は、外部装置から第１画像信号１１１ａ及び第１制御信号１１１ｂを制御部１１２にインターフェーシングする。インターフェース１１１は、ＣＰＵインターフェース、ビデオグラフィックボード（ＶＧＤ）インターフェース、及びメディア−Ｑ（Ｍｅｄｉａ−Ｑ）インターフェース等に対して互換性を有する。

制御部１１２は、インターフェーシングされた第１画像信号１１１ａをデータ駆動部１４０で処理可能な第２画像信号に処理し出力し、第１制御信号１１１ｂに基づいて生成された第２制御信号〜第４制御信号（１１２ａ〜１１２ｃ）を出力する。

第１制御信号１１１ｂは、水平及び垂直同期信号ＨＳＹＮＣ、ＶＳＹＮＣ、メインクロック信号ＭＣＫ、及びデータイネーブル信号ＤＥ等を含む。

第２制御信号１１２ａはデータ駆動部１４０を制御する信号であって、水平開始信号ＳＴＨ、ロード信号ＴＰ、及び反転信号ＲＶＳ等を含む。

第３制御信号１１２ｂはレベルシフター１１５を制御する信号であって、垂直開始信号ＳＴＶ及びクロック信号ＣＫ等を含む。

第４制御信号１１２ｃは共通電圧発生部１１６を制御する信号であって、共通電圧ＶＣＯＭの周期を４Ｈに制御する。

また、制御部１１２は、メモリ１１３に第１画像信号の記録を制御し、メモリ１１３に記録された第１画像信号の読み出しを制御する。制御部１１２は、メモリ１１３に記録された第１画像信号のうち、共通電圧に対して反転される基準レベルを有する第１画像信号を読み出す。

第１レベルの共通電圧が印加される初期２Ｈ区間の間には、第２レベルを基準レベルとするデータ信号が印加される４Ｋ−３番目及び４Ｋ−１番目スキャンラインに対応する第１画像信号を順次に読み出し、第２レベルの共通電圧が印加される残りの２Ｈ区間の間には、第１レベルを基準レベルとするデータ信号が印加される４Ｋ−２番目及び４Ｋ番目スキャンラインに対応する第１画像信号を読み出す。

好ましくメモリ１１３は、第１画像信号をフレーム（ｆｒａｍｅ）単位で保存するか、または１ライン単位で保存し、メモリの大きさは少なくとも２ライン以上のデータを保存することができる空間を有する。

このようにメモリ１１３から読み出された第１画像信号は、制御部１１２で第２画像信号に信号処理されデータ駆動部１４０に出力される。

データ駆動部１４０は、制御部１１２から入力された第２画像信号をアナログ電圧信号であるデータ信号（Ｄ１、Ｄ２、．．．、Ｄｍ）に変換して、表示部１３０のデータライン（ＤＬ１、ＤＬ２、．．．、ＤＬｍ）に出力する。

データ駆動部１４０の出力端子は、データラインと接続される。また、出力されるデータ信号（Ｄ１、Ｄ２、．．．、Ｄｍ）は、第２制御信号である反転信号ＲＶＳにより共通電圧のレベルと反対されるレベルに出力される。

レベルシフター１１５は、制御部１１２から提供される第２制御信号である垂直開始信号ＳＴＶをレベルシフティングして、スキャン開始信号ＳＴＶ、第１クロック信号ＣＫ、第２クロック信号ＣＫＢ、第１電源電圧ＶＯＦＦ、及び第２電源電圧ＶＯＮ等を出力する。

共通電圧発生部１１６は、表示部１３０内の液晶キャパシタ及びストレージキャパシタの共通電極に供給される共通電圧ＶＣＯＭを発生する。この際、共通電圧の周期は、第４制御信号１１２ｃによって４Ｈになる。

図３は、図２に図示されたデータ駆動部１４０に対する詳細なブロック図である。

図３に示すように、データ駆動部１４０は、シフトレジスタ１４１、ドットラッチ１４２、ラインラッチ１４３、ＤＡ（Ｄｉｇｉｔａｌ Ｔｏ Ａｎａｌｏｇ）変換機１４４、及び出力バッファー１４５を有する。

シフトレジスタ１４１は、制御部１１０から提供される第２制御信号に基づいてラッチパルスをラインラッチ１４３に出力する。

ドットラッチ１４２は、制御部１１０から第２制御信号に基づいて順次に入力される第２画像信号、即ち、Ｒ、Ｇ、Ｂデータをラッチし、シフトレジスタ１４１からラッチパルスが入力されると、Ｒ、Ｇ、Ｂデータをラインラッチ１４３に出力する。

ラインラッチ１４３は１ライン単位のＲ、Ｇ、Ｂデータをラッチする。第２制御信号であるロード信号ＴＰが入力されると、ラッチされた１ラインデータを出力する。

ＤＡ変換機１４４は、ラインラッチ１４３から出力される１ラインデータを反転信号ＲＶＳに基づいて極性を反転させ、アナログ形態のデータ信号（Ｄ１、Ｄ２、．．．、Ｄｍ）に変換し出力する。

出力バッファー１４５は、アナログ形態に変換されたデータ信号（Ｄ１、Ｄ２、．．．、Ｄｍ）を増幅して出力する。即ち、データ信号（Ｄ１、Ｄ２、．．．、Ｄｍ）は図１に図示された表示部１３０のデータライン（ＤＬ１、ＤＬ２、．．．、ＤＬｍ）に出力される。

図４は、図１に図示されたスキャン駆動部１５０に対する詳細なブロック図である。

図４に示すように、スキャン駆動部１５０は、複数のステージ（ＳＲＣ１〜ＳＲＣｎ）が縦列接続された１つの第１シフトレジスタ１５１で構成される。即ち、各ステージの出力端子ＯＵＴが次のステージの入力端子ＩＮに接続されることにより、各ステージが従属的に接続される。

第１シフトレジスタ１５１は、スキャンライン（ＳＬ１〜ＳＬｎ）に対応するｎ個のステージ（ＳＲＣ１〜ＳＲＣｎ）と１つのダミーステージＳＲＣＤで構成される。各ステージは、入力端子ＩＮ、出力端子ＯＵＴ、制御端子ＣＴ、クロック信号入力端子ＣＫ、第１電源電圧端子ＶＯＦＦ、及び第２電源電圧端子ＶＯＮを有する。

一番目ステージの入力端子ＩＮには、動作開始信号としてスキャン開始信号ＳＴＶが入力され、残りのステージの入力端子ＩＮには、開始信号として直前のステージの出力信号が入力される。勿論、ステージ毎にキャリー信号を発生するキャリー信号発生部を更に設けて、このキャリー信号を残りのステージの入力端子ＩＮに供給することもできる。

各ステージの出力端子（ＯＵＴ１〜ＯＵＴｎ）は、スキャンライン（ＳＬ１〜ＳＬｎ）に接続される。奇数番目ステージ（ＳＲＣ１、ＳＲＣ３）には第１クロック信号ＣＫが提供され、偶数番目ステージ（ＳＲＣ２、ＳＲＣ４）には第２クロック信号ＣＫＢが提供される。この際、第１クロック信号ＣＫと第２クロック信号ＣＫＢは、互いに逆の位相を有する。

各ステージ（ＳＲＣ１、ＳＲＣ２、ＳＲＣ３）の各制御端子ＣＴには、次のステージ（ＳＲＣ２、ＳＲＣ３、ＳＲＣ３）の出力信号（ＯＵＴ２、ＯＵＴ３、ＯＵＴ４）が制御信号として入力される。即ち、制御端子ＣＴに入力される制御信号は、直前のステージの出力信号をローレベルにダウンさせるリセット機能を行う。

従って、各ステージの出力信号が順にアクティブ区間（ハイ状態）を構成することで、各出力信号のアクティブ区間に対応するゲートラインが順次に選択される。

図５は、図４に図示したシフトレジスタの単位ステージに対する詳細な回路図である。

図５に示すように、単位ステージ１６０は、プルアップ部１６２、プルダウン部１６４、プルアップ駆動部１６６、及びプルダウン駆動部１６８を有する。

プルアップ部１６２はクロック信号入力端子ＣＫにドレインが接続され、第３ノードＮ３にゲートが接続され、出力端子ＯＵＴにソースが接続された第１トランジスタＱ１で構成される。

プルダウン部１６４は出力端子ＯＵＴにドレインが接続され、第４ノードＮ４にゲートが接続され、ソースが第１電源電圧ＶＯＦＦに接続された第２トランジスタＱ２で構成される。

プルアップ駆動部１６６は、キャパシタＣ、第３〜第５トランジスタＱ３〜Ｑ５で構成される。キャパシタＣは、第３ノードＮ３と出力端子ＯＵＴとの間に接続される。第３トランジスタＱ３は、第２電源電圧ＶＯＮにドレインが接続され、入力端子ＩＮ１にゲートが接続され、第３ノードＮ３にソースが接続される。

第４トランジスタＱ４は第３ノードＮ３にドレインが接続され、制御端子ＩＮ２にゲートが接続され、ソースが第１電源電圧ＶＯＦＦに接続される。第５トランジスタＱ５は第３ノードＮ３にドレインが接続され、第４ノードＮ４にゲートが接続され、ソースが第１電源電圧ＶＯＦＦに接続される。この際、第３トランジスタＱ３のサイズは、第５トランジスタＱ５のサイズより約２倍程度大きく形成される。

プルダウン駆動部１６８は、第６及び第７トランジスタＱ６、Ｑ７で構成される。第６トランジスタＱ６は、第２電源電圧ＶＯＮにドレインとゲートが共通で接続され、第４ノードＮ４にソースが接続される。第７トランジスタＱ７は第４ノードＮ４にドレインが接続され、第３ノードＮ３にゲートが接続され、ソースが第１電源電圧ＶＯＦＦに接続される。この際、第６トランジスタＱ６のサイズは、第７トランジスタＱ７のサイズより約１６倍程度大きく形成される。

前述した第１〜第７トランジスタＱ１〜Ｑ７は、有効ディスプレイ領域に形成されＩＴＯのような画素電極と接続されるスイッチング素子と同じ特性を有する。即ち、第１〜第７トランジスタＱ１〜Ｑ７は、下部に形成されたアモルファス−シリコン（ａ−Ｓｉ）層と、上部に形成されたＮ⁺ドーピングされたアモルファス−シリコン（ａ−Ｓｉ）層でチャンネル層を定義するアモルファス−シリコン薄膜トランジスタ（ａ−Ｓｉ ＴＦＴ）で形成される。

図６は、図１の液晶表示装置でスキャン駆動部１５０の出力端と表示部１３０のスキャンラインとの接続関係を説明するための図である。

図６に示すように、スキャン駆動部１５０は複数のステージが縦列接続された構造であって、各ステージの出力端子（ＯＵＴ１、ＯＵＴ２、．．．、ＯＵＴｎ）は、それぞれの次のステージの入力端子ＩＮ１に接続される。また、複数のステージの出力端（ＯＵＴ１、ＯＵＴ２、．．．、ＯＵＴｎ）は、表示部１３０の複数のスキャンライン（ＳＬ１、ＳＬ２、．．．、ＳＬｎ）と接続される。

４Ｋ−３番目ステージの出力端ＯＵＴ１は、４Ｋ−３番目スキャンラインＳＬ１と接続され、４Ｋ−２番目ステージの出力端ＯＵＴ２は４Ｋ−１番目スキャンラインＳＬ３と接続され、４Ｋ−１番目ステージの出力端ＯＵＴ３は４Ｋ−２番目スキャンラインＳＬ２と接続され、４Ｋ番目ステージの出力端ＯＵＴ４は４Ｋ番目スキャンラインＳＬ４と接続される。

即ち、４Ｋ−２番目ステージの出力端ＯＵＴ２と４Ｋ−１番目ステージの出力端ＯＵＴ３は、４Ｋ−１番目スキャンラインＳＬ３と４Ｋ−２番目スキャンラインＳＬ２とに交差して接続する構造を有する。４Ｋ−２番目ステージの出力端ＯＵＴ２と４Ｋ−１番目スキャンラインＳＬ３を接続する第１連結ライン１７１と、４Ｋ−１番目ステージの出力端ＯＵＴ３と４Ｋ−２番目スキャンラインＳＬ２を接続する第２連結ライン１７３は、互いに異なる金属層で構成される。

例えば、第２連結ライン１７３は、４Ｋ−１番目ステージの出力端ＯＵＴ３と４Ｋ−２番目スキャンラインＳＬ２と同じ第１金属層で形成する。反面、第１連結ライン１７１は、４Ｋ−２番目ステージの出力端ＯＵＴ２と４Ｋ−１番目スキャンラインＳＬ３の入力端に第１コンタクトホール１８１及び第２コンタクトホール１８３を形成して、第１金属層の上部に形成される第２金属層で形成する。

これにより、互いに交差する第１連結ライン１７１、及び第２連結ライン１７３間にショット現象を防止することができる。勿論、当業者ならば前述した方法以外の多様な方法で交互する連結ライン間でのショット現象を防止する配線構造で具現することができるのは自明である。

図７は、図６のＩ−Ｉ′に沿って切断した断面図である。

図７に示すように、透明基板１０１上にスキャンラインＳＬ３及びデータラインＤＬ１を形成しながら、薄膜トランジスタＴＦＴ及び以外の配線を形成する。以下では、薄膜トランジスタＴＦＴの形成過程を通じて、第１連結ライン１７１及び第２連結ライン１７３の形成過程を説明する。

透明基板１０１上に薄膜トランジスタＴＦＴのゲート電極１０２を形成するために、第１金属層１０２を形成する。第１金属層１０２を通じてスキャンラインＳＬ３、第２連結ライン１７３、及びステージ出力端ＯＵＴ２を形成する。ステージ出力端ＯＵＴ２は、図６に図示された４Ｋ−２番目ステージの出力端ＯＵＴ２であり、第２連結ライン１７３は出力端ＯＵＴ３と４Ｋ−２番目スキャンラインＳＬ２の入力端を接続する配線である。

ゲート電極１０２上にゲート絶縁膜１０３が形成され、ゲート絶縁膜１０３は、第１金属層により形成されたスキャンラインＳＬ３、第２連結ライン４１３、及びステージ出力端ＯＵＴ２上にも形成される。

ゲート絶縁膜１０３上には、薄膜トランジスタＴＦＴを形成するための活性層１０４及びオーム接触層１０５が形成される。活性層はアモルファス−シリコン層であり、オーム接触層はＮ⁺ドーピングされたアモルファス−シリコン（ａ−Ｓｉ）層である。

ゲート絶縁膜１０３をパターニングして、ステージ出力端ＯＵＴ２及び第１連結ライン１７１を接続するための第１コンタクトホール１８１と、スキャンラインＳＬ３及び第１連結ライン１７１を接続するための第２コンタクトホール１８３を形成する。ここで、第１連結ライン１７１は、図６に図示された４Ｋ−２番目ステージの出力端ＯＵＴ２と４Ｋ−１番目スキャンラインＳＬ３の入力端を接続する配線である。

薄膜トランジスタＴＦＴのソース電極１０６及びドレイン電極１０７を形成するための第２金属層が、オーム接触層１０５をカバーするように形成される。この際、第１連結ライン１７１及びデータラインＤＬ１が形成される。即ち、第１連結ライン１７１は、第１コンタクトホール１８１及び第２コンタクトホール１８３を通じて４Ｋ−２番目ステージの出力端ＯＵＴ２と４Ｋ−１番目スキャンラインＳＬ３の入力端に接続される。

第２金属層で形成されたソース／ドレイン電極１０６、１０７、データラインＤＬ１、及び第１連結ライン１７１を含む基板上には、有機絶縁膜１０８が形成される。

有機絶縁膜１０８をパターニングしてドレイン電極１０７の一定部分に第３コンタクトホール１８５を形成して、画素電極１０９をドレイン電極１０７と接続する。

前述のように第１連結ライン１７１及び第２連結ライン１７３を交差するように形成する。

図８は、図１に図示された液晶表示装置の駆動方法を説明するための入出力信号のタイミング図である。

図８に示すように、制御部１１２は、外部から入力される第１制御信号であるデータイネーブル信号に基づいて第１画像信号をメモリ１１３に記録する。以下では、より詳細な説明のために、メモリ１１３の第１アドレスにデータが記録されるタイミング図は「ＷＲＩＴＥ＿１」で、第２アドレスにデータが記録されるタイミング図は「ＷＲＩＴＥ＿２」である。

制御部１１２は、データイネーブル信号に同期を合わせてメモリ１１３に第１画像信号をライン単位で保存する。即ち、１番目のラインデータ１Ｌ＿ＤＡＴＡを第１アドレスに記録し、２番目のラインデータ２Ｌ＿ＤＡＴＡを第２アドレスに記録する。

２番目のラインデータ２Ｌ＿ＤＡＴＡが第２アドレスに記録されると、制御部１１２はデータイネーブル信号ＤＥに基づいてロード信号ＴＰを発生する。

１番目のロード信号ＴＰが発生する時、制御部１１２は第１アドレスから１番目のラインデータ１Ｌ＿ＤＡＴＡを読み出し、第１アドレスに３番目のラインデータ３Ｌ＿ＤＡＴＡを記録する。

即ち、制御部１１２は４Ｈの周期を有する共通電圧を用いて、１ライン反転方式を行うために、メモリ１３３に記録されたデータのうち、同一のレベルを有する隣接した２つのラインのデータを順次に読み出す。

図示したように、初期２Ｈ区間の間、第１レベルの共通電圧に対応しては第２レベルの基準レベルを有する４Ｋ−３番目及び４Ｋ−１番目ラインのデータを順に読み出し、残りの２Ｈ区間の間、第２レベルの共通電圧に対応しては第１レベルの基準レベルを有する４Ｋ−２番目及び４Ｋ番目ラインのデータを順に読み出す。

一方、メモリ１１３からラインのデータを読み出すと共に、空いているアドレスには次のラインのデータを記録する。

図示されたように、メモリ１３３から読み出されるラインデータは、１番目のラインデータ１Ｌ＿ＤＡＴＡ、３番目のラインデータ３Ｌ＿ＤＡＴＡ、２番目のラインデータ２Ｌ＿ＤＡＴＡ、及び４番目のラインデータ４Ｌ＿ＤＡＴＡの順序で読み出される。

前述のように読み出されたデータは、アナログ形態のデータ信号に信号処理され、１番目のラインデータ１Ｌ＿ＤＡＴＡ、３番目のラインデータ３Ｌ＿ＤＡＴＡ、２番目のラインデータ２Ｌ＿ＤＡＴＡ、及び４番目のラインデータ４Ｌ＿ＤＡＴＡは、データライン（Ｄ１、Ｄ２、．．．、Ｄｍ）に出力される。

スキャン信号は、出力されるラインデータの順序に対応してスキャンラインに出力される。

４Ｋ−３番目スキャン信号Ｓ１は、４Ｋ−３番目スキャンラインＳＬ１に出力され、４Ｋ−２番目スキャン信号Ｓ２は４Ｋ−１番目スキャンラインＳＬ３に出力され、４Ｋ−１番目スキャン信号Ｓ３は４Ｋ−２番目スキャンラインＳＬ２に出力され、４Ｋ番目スキャン信号Ｓ４は４Ｋ番目スキャンラインＳＬ４に出力される。

図９は、本発明の第２実施例による液晶表示装置を説明するための概略的な図である。

図９に示すように、液晶表示装置は、駆動部２１０、表示部２３０、第１スキャン駆動部２５０、及び第２スキャン駆動部２７０を有する。

駆動部２１０は、表示部２３０にデータ信号及び共通電圧を出力し、第１及び第２スキャン駆動部２５０、２７０に制御信号を出力する。

駆動部２１０は、第１レベルの共通電圧が印加される初期２Ｈ区間の間には、第１レベルに対して反転された第２レベルを基準レベルとするデータ信号をデータラインに出力し、第２レベルの共通電圧が印加される残りの２Ｈ区間の間、第１レベルを基準レベルとするデータ信号をデータラインに出力する。

駆動部２１０は、初期２Ｈ区間の間には、４Ｋ−３番目スキャンラインと４Ｋ−１番目スキャンラインが順にアクティブとなり、残りの２Ｈ区間の間には、４Ｋ−２番目スキャンラインと４Ｋ番目スキャンラインが順にアクティブとなるように、第１及び第２スキャン駆動部２５０、２７０を制御する。

表示部２３０は、多数のデータライン（ＤＬ１、ＤＬ２、．．．、ＤＬｍ）とデータラインと交差するように配線された多数のスキャンライン（ＳＬ１、ＳＬ２、．．．、ＳＬ２ｎ）を有し、データライン及びスキャンラインにより定義されるｍ×ｎ個の画素を有する。画素は、スイッチング素子ＴＦＴ、液晶キャパシタＣＬＣ、及びストレージキャパシタＣＳを有する。

スイッチング素子ＴＦＴのゲート電極はスキャンラインと接続され、ソース電極はデータラインに接続され、ドレイン電極は液晶キャパシタＣＬＣの第１電極である画素電極と接続される。ストレージキャパシタＣＳは、ゲート電極と画素電極により定義される。

これにより、駆動部２１０から出力される周期が４Ｈである共通電圧は、液晶キャパシタＣＬＣの第２電極とストレージキャパシタＣＳの共通電極に印加される。

第１スキャン駆動部２５０は、駆動部２１０から提供される制御信号に基づいて、奇数番目スキャン信号（Ｓ１、Ｓ３、．．．、Ｓ２ｎ−１）を順に発生して表示部２３０のスキャンラインに出力する。

奇数番目スキャン信号（Ｓ１、Ｓ３、．．．、Ｓ２ｎ−１）は、パルス周期が４Ｈである共通電圧を用いた１ライン反転方式によって、４Ｋ−３番目スキャン信号（例えば、Ｓ１）を４Ｋ−３番目スキャンライン（例えば、ＳＬ１）に出力し、４Ｋ−１番目スキャン信号（例えば、Ｓ３）を４Ｋ−２番目スキャンライン（例えば、ＳＬ２）に出力する。

第２スキャン駆動部２７０は、駆動部２１０から提供される制御信号に基づいて、偶数番目スキャン信号（Ｓ２、Ｓ４、．．．、Ｓ２ｎ）を順次に発生して、表示部２３０のスキャンラインに出力する。

偶数番目スキャン信号（Ｓ２、Ｓ４、．．．、Ｓ２ｎ）は、パルス周期が４Ｈである共通電圧を用いた１ライン反転方式によって、４Ｋ−２番目スキャン信号（例えば、Ｓ２）を４Ｋ−１番目スキャンライン（例えば、ＳＬ３）に出力し、４Ｋ番目スキャン信号（例えば、Ｓ４）を４Ｋ番目スキャンライン（例えば、ＳＬ４）に出力する。

第１スキャン駆動部２５０及び第２スキャン駆動部２７０は、表示部２３０のアレイ基板上にスイッチング素子ＴＦＴがアレイ基板上に集積される時に同時に集積されるものであって、スイッチング素子ＴＦＴはアモルファス−シリコン薄膜トランジスタ（ａ−Ｓｉ ＴＦＴ）である。

図１０は、図９に図示された駆動部２１０に対する詳細なブロック図である。

図１０に示すように、駆動部２１０は、インターフェース２１１、制御部２１２、メモリ２１３、データ駆動部２１４、レベルシフター２１５、及び共通電圧発生部２１６を含む。

インターフェース２１１は、外部装置から第１画像信号２１１ａ及び第１制御信号２１１ｂを制御部２１２にインターフェーシングする。

制御部２１２は、第１画像信号２１１ａを第２画像信号に処理して出力し、第１制御信号２１１ｂに基づいて第２制御信号〜第４制御信号２１２ａ〜２１２ｃを生成して出力する。

第１制御信号２１１ｂは、水平及び垂直同期信号ＨＳＹＮＣ、ＶＳＹＮＣ、メインクロック信号ＭＣＫ、及びデータイネーブル信号ＤＥ等を含み、第２制御信号２１２ａはデータ駆動部２１４を制御する水平開始信号ＳＴＨ、ロード信号ＴＰ、及び反転信号ＲＶＳ等を含む。

第３制御信号２１２ｂは、レベルシフター１１５を制御する垂直開始信号ＳＴＶ及びクロック信号ＣＫ等を含み、第４制御信号２１２ｃは共通電圧発生部２１６から発生される共通電圧ＶＣＯＭのパルス周期を４Ｈで制御する。

また、メモリ２１３に第１画像信号の記録を制御し、メモリ２１３に記録された第１画像信号の読み出しを制御する。制御部２１２は、メモリ２１３に記録された第１画像信号のうち、共通電圧に対して反転される基準レベルを有する第１画像信号を読み出す。

第１レベルの共通電圧が印加される初期２Ｈ区間の間には、第２レベルを基準レベルとするデータ信号が印加される４Ｋ−３番目及び４Ｋ−１番目スキャンラインに対応する第１画像信号を順次に読み出し、第２レベルの共通電圧が印加される残りの２Ｈ区間の間には、第１レベルを基準レベルとするデータ信号が印加される４Ｋ−２番目及び４Ｋ番目スキャンラインに対応する第１画像信号を読み出す。

メモリ２１３には、フレーム（ｆｒａｍｅ）単位で第１画像信号が保存されるか、または１ライン単位で保存され、メモリの大きさは少なくとも２ライン以上のデータを保存することができる空間を有する。

このように、メモリ２１３から読み出された第１画像信号は、制御部２１２で第２画像信号に信号処理されデータ駆動部２１４に出力される。

データ駆動部２１４は、制御部２１２から入力された第２画像信号をアナログ電圧信号であるデータ信号（Ｄ１、Ｄ２、．．．、Ｄｍ）に変換して、表示部２３０のデータライン（ＤＬ１、ＤＬ２、．．．、ＤＬｍ）に出力する。

即ち、データ駆動部２１４の出力端子は、データラインと接続される。また、出力されるデータ信号（Ｄ１、Ｄ２、．．．、Ｄｍ）は、第２制御信号である反転信号ＲＶＳにより共通電圧のレベルと反対されるレベルに出力される。

レベルシフター２１５は、制御部２１２から提供される第２制御信号である垂直開始信号ＳＴＶをレベルシフティングして、スキャン開始信号ＳＴＶ、第１クロック信号ＣＫ、第２クロック信号ＣＫＢ、第１電源電圧ＶＯＦＦ、及び第２電源電圧ＶＯＮを第１及び第２スキャン駆動部２５０、２７０に出力する。この際、第１スキャン駆動部２５０に第１スキャン制御信号２５０ａが出力され、第２スキャン駆動部２７０には第２スキャン制御信号２７０ａが出力される。

第１スキャン制御信号２５０ａは、スキャン開始信号ＳＴＶ、第１クロック信号ＣＫ、第２クロック信号ＣＫＢ、第１電源電圧ＶＯＦＦ、及び第２電源電圧ＶＯＮを含み、第２スキャン制御信号２７０ａは、第１クロック信号ＣＫ、第２クロック信号ＣＫＢ、第１電源電圧ＶＯＦＦ、及び第２電源電圧ＶＯＮを含む。

共通電圧発生部２１６は、表示部２３０内の液晶キャパシタ及びストレージキャパシタの共通電極に供給される共通電圧ＶＣＯＭを発生する。この際、共通電圧のパルス周期は、第４制御信号２１２ｃによって４Ｈである。

図１１は、図９に図示された第１スキャン駆動部２５０及び第２スキャン駆動部２７０に対する詳細なブロック図である。

図１１に示すように、第１スキャン駆動部２５０は、奇数番目スキャン信号を出力する複数の単位ステージ（ＳＲＣ１、ＳＲＣ３、．．．、ＳＲＣＤ）を有する第１シフトレジスタ２５１を有する。第２スキャン駆動部２７０は、偶数番目スキャン信号を出力する複数の単位ステージ（ＳＲＣ２、ＳＲＣ４、．．．、ＳＲＣ２ｎ）を有する第２シフトレジスタ２７１で構成される。第１及び第２シフトレジスタ２５１、２７１は、表示部２３０のアレイ基板上にアモルファス−シリコン薄膜トランジスタ（ａ−Ｓｉ ＴＦＴ）が集積される時、アレイ基板上に共に集積されて形成される。

ここで、第１シフトレジスタ２５１の最後ステージＳＲＣＤは、第２シフトレジスタ１７１の最後ステージＳＲＣ２ｎに制御信号を入力するためのダミーステージである。

第１シフトレジスタ２５１の４Ｋ−３番目ステージＳＲＣ１の出力信号は、４Ｋ−３番目スキャンラインＳＬ１を通じて第２シフトレジスタ２７１の４Ｋ−２番目ステージＳＲＣ２の入力端子に入力される。

第２シフトレジスタ２７１の４Ｋ−２番目ステージＳＲＣ２の出力信号は、４Ｋ−１番目スキャンラインＳＬ３を通じて第１シフトレジスタ２５１の４Ｋ−１番目ステージＳＲＣ３の入力端子に入力され、同時に４Ｋ−３番目ステージＳＲＣ１の制御端子に制御信号として入力される。

第１シフトレジスタ２５１の４Ｋ−１番目ステージＳＲＣ３の出力信号は、４Ｋ−２番目スキャンラインＳＬ２を通じて第２シフトレジスタ２７１の４Ｋ番目ステージＳＲＣ４の入力端子に入力され、同時に４Ｋ−２番目ステージＳＲＣ２の制御端子に制御信号として入力される。

第２シフトレジスタ２７１の４Ｋ番目ステージＳＲＣ４の出力信号は、４Ｋ番目スキャンラインＳＬ４を通じて第１シフトレジスタ２５１の４Ｋ＋１番目ステージＳＲＣ５の入力端子に入力され、同時に４Ｋ−１番目ステージＳＲＣ３の制御端子に制御信号として入力される。

このような方式で第１及び第２スキャン駆動部２５０、２７０の第１及び第２シフトレジスタ２５１、２７１は動作してスキャン信号（Ｓ１、Ｓ２、．．．、Ｓ２ｎ）を生成し、各ステージの出力端とスキャンラインとの接続関係に対応して、スキャンラインのアクティブ順序を４Ｋ−３、４Ｋ−１、４Ｋ−２、及び４Ｋ番目ライン順でアクティブにする。

図９に図示された本発明の第２実施例による液晶表示装置の駆動方法は、本発明の第１実施例による液晶表示装置の駆動方法と同じなので、詳細な説明は図８を参照して説明した部分として代わる。

図１２は、本発明の第３実施例による液晶表示装置を説明するための図である。

図１２に示すように、液晶表示装置は、タイミング制御部３１０、データ駆動部３３０、駆動電圧発生部３５０、スキャン駆動部３７０、及び液晶表示パネル３９０を有する。

タイミング制御部３１０は、グラフィック機器のような外部装置（図示せず）から入力される第１画像信号ＤＡＴＡ１をデータ駆動部３３０で処理可能な所定のフォーマットを有する第２画像信号ＤＡＴＡ２に信号処理する。また、タイミング制御部３１０は、外部装置から入力される第１制御信号に基づいて第２〜第４制御信号を生成する。

第１制御信号は、メインクロック信号ＭＣＫ、水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣ、及びデータイネーブル信号ＤＥを含む。第２制御信号は、データ駆動部３３０を制御する水平開始信号ＳＴＨ、反転信号ＲＶＳ、ロード信号ＴＰ、及び選択信号ＳＥＬＥＣＴを含む。

第３制御信号は駆動電圧発生部３５０を制御する信号であって、例えば、反転するパルスを有する共通電圧の周期を４Ｈで制御する。第４制御信号は、スキャン駆動部３７０を制御するスキャン開始信号ＳＴＶ、クロック信号ＣＫ、及び出力イネーブル信号ＯＥを含む。

データ駆動部３３０は、第２制御信号に基づいて第２画像信号をアナログ形態のデータ信号（Ｄ１、Ｄ２、．．．、Ｄｍ）に変換して、液晶表示パネル３９０のデータライン（ＤＬ１、ＤＬ２、．．．、ＤＬｍ）に出力する。また、データ駆動部３３０は、２つの水平ラインに該当する第２画像信号を保存することができる保存空間を有する。保存された第２画像信号のうち、選択信号ＳＥＬＥＣＴに基づいて所定ラインの第２画像信号を選択して、アナログ形態のデータ信号に処理され出力される。選択信号ＳＥＬＥＣＴは、保存された第２画像信号のうち、共通電圧に対して反転される基準レベルを有する第２画像信号を選択するための制御信号である。

従って、データ駆動部３３０は、第１レベルの共通電圧が出力される初期２Ｈ区間の間には、第２レベルを基準レベルとする４Ｋ−３番目及び４Ｋ−１番目ラインのデータ信号を順次で出力する。第２レベルの共通電圧が出力される残りの２Ｈ区間の間には、第１レベルを基準レベルとする４Ｋ−２番目及び４Ｋ番目ラインのデータ信号を順次で出力する。

駆動電圧発生部３５０は、第３制御信号に基づいてスキャン電圧ＶＯＮ、ＶＯＦＦ、及び共通電圧ＶＣＯＭを発生する。この際、発生される共通電圧の周期は４Ｈである。

スキャン駆動部３７０は、第４制御信号に基づいてスキャン信号（Ｓ１、Ｓ２、．．．、Ｓｎ）を液晶表示パネル１９０のスキャンライン（ＳＬ１、ＳＬ２、．．．、ＳＬｎ）に出力する。

周期が４Ｈである共通電圧を用いた１ライン反転方式によって、初期２Ｈ区間の間には４Ｋ−３番目及び４Ｋ−１番目スキャンラインを順次にアクティブさせるスキャン信号を出力し、残りの２Ｈ区間の間には４Ｋ−２番目及び４Ｋ番目スキャンラインを順次にアクティブにするスキャン信号を出力する。

液晶表示パネル１９０は、アレイ基板、上部基板、及び基板間に介在された液晶層を有する。

アレイ基板は、多数のデータライン（ＤＬ１、ＤＬ２、．．．、ＤＬｍ）とデータラインと交差するように配線された多数のスキャンライン（ＳＬ１、ＳＬ２、．．．、ＳＬｎ）を有し、データライン及びスキャンラインにより定義されるｍ×ｎ個の画素を有する。

画素は、スイッチング素子ＴＦＴ、液晶キャパシタＣＬＣ、及びストレージキャパシタＣＳを有する。スイッチング素子ＴＦＴのゲート電極はスキャンラインと接続され、ソース電極はデータラインと接続され、ドレイン電極は液晶キャパシタＣＬＣの第１電極である画素電極と接続される。ストレージキャパシタＣＳは、ゲート電極と画素電極により定義される。

上部基板は、画素に対応する位置にカラーを有するカラーフィルターを有し、液晶キャパシタＣＬＣの第２電極である共通電極を有する。

液晶キャパシタの第２電極とストレージキャパシタの共通電極には、駆動電圧発生部３５０から発生されたパルス周期が４Ｈである共通電圧ＶＣＯＭが印加される。

図１３は、図１２に図示された液晶表示装置のデータ駆動部３３０に対する詳細なブロック図である。

図１３に示すように、データ駆動部３３０は、シフトレジスタ３３１、ドットラッチ３３２、ラインラッチ部３３３、ＤＡ（Ｄｉｇｉｔａｌ Ｔｏ Ａｎａｌｏｇ）変換機３３４、及び出力バッファー３３５を有する。

シフトレジスタ３３１は、タイミング制御部３１０から提供される所定の制御信号に基づいて、ラッチパルスをラインデータラッチ３３３に出力する。

ドットラッチ３３２は、タイミング制御部３１０からドットクロックに合わせて順次に入力される第２データ信号、即ち、Ｒ、Ｇ、Ｂデータをラッチし、シフトレジスタ３３１から提供されるラッチ信号に基づいてラインラッチ部３３３に出力する。

ラインラッチ部３３３は、ライン単位のデータをラッチする第１ラインラッチ３３３−１及び第２ラインラッチ３３３−２を有する。第１ラインラッチ３３３−１及び第２ラインラッチ３３３−２には、ドットラッチ３３２から出力されるライン単位のデータをそれぞれラッチする。

ラインラッチ部３３３は、選択信号ＳＥＬＥＣＴに基づいて第１ラインラッチ３３３−１及び第２ラインラッチ３３３−２にラッチされた２つのラインのデータのうち、該当するラインのデータを出力し、同時に、次のラインのデータをデータが出力された空いているラッチにラッチする。

選択信号ＳＥＬＥＣＴは、ラインラッチ部３３３にラッチされたデータのうち、初期２Ｈ区間の間に第１レベルの共通電圧に対応しては第２レベルの基準レベルを有する４Ｋ−３番目及び４Ｋ−１番目ラインのデータを順に選択する。残りの２Ｈ区間の間に第２レベルの共通電圧に対応しては第１レベルの基準レベルを有する４Ｋ−２番目及び４Ｋ番目ラインのデータを順に選択する。

ＤＡ変換機３３４は、ラインラッチ部３３３から出力されるデータ信号をタイミング制御部３１０から提供される反転信号ＲＶＳに基づいて、共通電圧に対して反転された基準レベルを適用し、アナログ形態のデータ信号に変換して出力する。

出力バッファー３３５は、アナログ形態に変換されたデータ信号（Ｄ１、Ｄ２、．．．、Ｄｍ）を増幅して液晶表示パネル３９０のデータライン（ＤＬ１、ＤＬ２、．．．、ＤＬｍ）に出力する。

図１４は、図１２に図示された液晶表示装置の駆動方法を説明するための入出力信号のタイミング図である。

図１４に示すように、タイミング制御部３１０は、外部装置から入力される第１画像信号及び第１制御信号に基づいて、データ駆動部３３０に第２画像信号及び第２制御信号を出力する。

データ駆動部３３０に入力されるドット単位のデータをシフトレジスタ３３１及びドットラッチ３３２を通じて、ライン単位のデータとしてラインラッチ部３３３にラッチする。ラインラッチ部３３３は、第１及び第２ラインラッチ３３３−１、３３３−２に２つのラインのデータをラッチする。

タイミング制御部３１０は、ラインラッチ部３３３にラッチされた２つのラインのデータをロード信号ＴＰ及び選択信号ＳＥＬＥＣＴに基づいて出力する。

例えば、図示されたように、選択信号ＳＥＬＥＣＴが「ロー」であれば、第１ラインラッチ３３３−１にラッチされたラインデータを出力し、「ハイ」であるば、第２ラインラッチ３３３−２にラッチされたラインデータを出力する。

ラインラッチ部３３３は、選択信号ＳＥＬＥＣＴに基づいてラッチされたラインデータのうち、初期２Ｈ区間の間に第１レベル（「ロー」）の共通電圧に対応しては第２レベル（「ハイ」）の基準レベルを有する４Ｋ−３番目及び４Ｋ−１番目ラインのデータを順に出力し、残りの２Ｈ区間の間に第２レベル（「ハイ」）の共通電圧に対応しては第１レベル（「ロー」）の基準レベルを有する４Ｋ−２番目及び４Ｋ番目ラインのデータを順に出力する。

一方、第１及び第２ラインラッチ３３３−１、３３３−２にラッチされたラインデータのうち、１つのラインデータが出力されると、空いているラインラッチには、入力される次のラインのデータがラッチされる。

前述のようにラインラッチ部３３３から出力されたラインデータは、共通電圧のレベルと反転されたレベルの基準レベルが適用され、アナログ形態のデータ信号に信号処理される。

図示されたように、出力バッファー３３５から出力されるデータは、１番目のラインデータ１Ｌ＿ＤＡＴＡ、３番目のラインデータ３Ｌ＿ＤＡＴＡ、２番目のラインデータ２Ｌ＿ＤＡＴＡ、及び４番目のラインデータ４Ｌ＿ＤＡＴＡは、データライン（Ｄ１、Ｄ２、．．．、Ｄｍ）に出力される。

スキャン信号は出力されるラインデータの順序に対応してスキャンラインに出力される。

４Ｋ−３番目スキャン信号Ｓ１は４Ｋ−３番目スキャンラインＳＬ１に出力され、４Ｋ−２番目スキャン信号Ｓ２は４Ｋ−１番目スキャンラインＳＬ３に出力され、４Ｋ−１番目スキャン信号Ｓ３は４Ｋ−２番目スキャンラインＳＬ２に出力され、４Ｋ番目スキャン信号Ｓ４は４Ｋ番目スキャンラインＳＬ４に出力される。

図１５は、本発明の第４実施例による液晶表示装置を説明するための図である。

図１５に示すように、液晶表示装置は、タイミング制御部４１０、データ駆動部４３０、駆動電圧発生部４５０、第１スキャン駆動部４７０、第２スキャン駆動部４８０、及び液晶表示パネル４９０を有する。

タイミング制御部４１０は、外部装置（図示せず）から入力される第１データ信号ＤＡＴＡ１を第２データ信号ＤＡＴＡ２に信号処理してデータ駆動部４３０に出力する。また、外部装置から入力される第１制御信号に基づいて第２〜第４制御信号を生成する。

データ駆動部４３０は、第２制御信号に基づいて第２データ信号ＤＡＴＡ２をアナログ形態の第３データ信号（Ｄ１、Ｄ２、．．．、Ｄｍ）に変換して、液晶表示パネル２９０のデータライン（ＤＬ１、ＤＬ２、．．．、ＤＬｍ）に出力する。

データ駆動部４３０は、２つ以上がラインデータを保存するためのラッチを有する。ラッチの２つのラインデータは、第２制御信号である選択信号ＳＥＬＥＣＴに基づいて所定ラインのデータを選択し、選択されたラインのデータをアナログ形態のデータ信号に変換して出力する。選択信号ＳＥＬＥＣＴは、保存された第２画像信号のうち、共通電圧に対して反転される基準レベルを有する第２画像信号を選択するための制御信号である。

従って、データ駆動部４３０は、第１レベルの共通電圧が出力される初期２Ｈ区間の間には第２レベルを基準レベルとする４Ｋ−３番目及び４Ｋ−１番目ラインのデータ信号を順に出力する。第２レベルの共通電圧が出力される残りの２Ｈ区間の間には、第１レベルを基準レベルとする４Ｋ−２番目及び４Ｋ番目ラインのデータ信号を順に出力する。

データ駆動部４３０の詳細なブロック図は、前述した図１３に図示されたデータ駆動部３３０とその構成及び作用が同じなので、詳細な説明は省略する。

駆動電圧発生部４５０は、第３制御信号に基づいてスキャン電圧ＶＯＮ、ＶＯＦＦ及び共通電圧ＶＣＯＭを発生する。この際、発生される共通電圧の周期は４Ｈである。

第１及び第２スキャン駆動部４７０、４８０は、第４制御信号に基づいてスキャン信号（Ｓ１、Ｓ２、．．．、Ｓ２ｎ）を液晶表示パネル４９０のスキャンライン（ＳＬ１、ＳＬ２、．．．、ＳＬ２ｎ）に出力する。第１スキャン駆動部４７０は、奇数番目スキャン信号（Ｓ１、Ｓ３、．．．、Ｓ２ｎ−１）を出力し、第２スキャン駆動部４８０は偶数番目スキャン信号（Ｓ２、Ｓ４、．．．、Ｓ２ｎ）を出力する。

周期が４Ｈである共通電圧を用いた１ライン反転方式によって、初期２Ｈ区間の間には４Ｋ−３番目及び４Ｋ−１番目スキャンラインを順にアクティブにするスキャン信号を出力し、残りの２Ｈ区間の間には４Ｋ−２番目及び４Ｋ番目スキャンラインを順にアクティブにするスキャン信号を出力する。

液晶表示パネル４９０は、アレイ基板、上部基板、及び基板間に介在された液晶層を有する。

アレイ基板は、多数のデータライン（ＤＬ１、ＤＬ２、．．．、ＤＬｍ）とデータラインと交差するように配線された多数のスキャンライン（ＳＬ１、ＳＬ２、．．．、ＳＬ２ｎ）を有し、ｍ×ｎ個の画素を有する。画素は、スイッチング素子ＴＦＴ、液晶キャパシタＣＬＣ、及びストレージキャパシタＣＳを有する。

上部基板は、画素に対応する位置にカラーを有するカラーフィルターを有し、液晶キャパシタＣＬＣの第２電極である共通電極を有する。液晶キャパシタ及びストレージキャパシタの共通電極に駆動電圧発生部４５０から発生されたパルス周期が４Ｈである共通電圧ＶＣＯＭが印加される。

前述した第４実施例による液晶表示装置の駆動方法は、図１４を参照して説明された第３実施例による液晶表示装置の駆動方法と同じなので、省略する。

図１６は、本発明の第５実施例による液晶表示装置を説明するための図である。

図１６に示すように、液晶表示装置は、タイミング制御部５１０、データ駆動部５３０、駆動電圧発生部５５０、スキャン駆動部５９７が集積化された液晶表示パネル５９０を有する。

タイミング制御部５１０は、外部装置（図示せず）から入力される第１画像信号ＤＡＴＡ１を第２画像信号ＤＡＴＡ２に信号処理してデータ駆動部５３０に出力する。また、外部装置から入力される第１制御信号に基づいて第２〜第４制御信号を生成する。

データ駆動部５３０は、第２制御信号に基づいて第２画像信号ＤＡＴＡ２をアナログ形態のデータ信号（Ｄ１、Ｄ２、．．．、Ｄｍ）に変換して、液晶表示パネル５９０のデータライン（ＤＬ１、ＤＬ２、．．．、ＤＬｍ）に出力する。

データ駆動部５３０は、２つの水平ラインに該当する第２画像信号を保存することができる保存空間を有する。保存された第２画像信号のうち、選択信号ＳＥＬＥＣＴに基づいて所定ラインの第２画像信号を選択して、アナログ形態のデータ信号に処理され出力される。選択信号ＳＥＬＥＣＴは、保存された第２画像信号のうち、共通電圧に対して反転される基準レベルを有する第２画像信号を選択するための制御信号である。

従って、データ駆動部５３０は、第１レベルの共通電圧が出力される初期２Ｈ区間の間には、第２レベルを基準レベルとする４Ｋ−３番目及び４Ｋ−１番目ラインのデータ信号を順に出力する。第２レベルの共通電圧が出力される残りの２Ｈ区間の間には、第１レベルを基準レベルとする４Ｋ−２番目及び４Ｋ番目ラインのデータ信号を順に出力する。

データ駆動部５３０の詳細なブロック図は、前述した図１３に図示されたデータ駆動部３３０とその構成及び作用が同じなので、詳細な説明は省略する。

駆動電圧発生部５５０は、第３制御信号に基づいてスキャン電圧ＶＯＮ、ＶＯＦＦ及び共通電圧ＶＣＯＭを発生する。この際、発生される共通電圧の周期は４Ｈである。

液晶表示パネル５９０は、アレイ基板、上部基板、及び基板間に介在された液晶層を有する。

アレイ基板は、多数のデータライン（ＤＬ１、ＤＬ２、．．．、ＤＬｍ）とデータラインと交差するように配線された多数のスキャンライン（ＳＬ１、ＳＬ２、．．．、ＳＬ２ｎ）を有し、ｍ×ｎ個の画素を有する。画素は、スイッチング素子ＴＦＴ、液晶キャパシタＣＬＣ、及びストレージキャパシタＣＳを有する。スキャンライン（ＳＬ１、ＳＬ２、．．．、ＳＬ２ｎ）と接続され、スキャン信号（Ｓ１、Ｓ２、．．．、Ｓｎ）を生成するスキャン駆動部５９７を有する。

スキャン駆動部５９７は、周期が４Ｈである共通電圧を用いた１ライン反転方式によって、初期２Ｈ区間の間には、４Ｋ−３番目及び４Ｋ−１番目スキャンラインを順にアクティブにするスキャン信号を出力し、残りの２Ｈ区間の間には、４Ｋ−２番目及び４Ｋ番目スキャンラインを順にアクティブにするスキャン信号を出力する。

スキャン駆動部５９７は、前述した図４に図示されたように、複数のステージ（ＳＲＣ１〜ＳＲＣｎ）が縦列接続された１つの第１シフトレジスタ１５１で構成される。各ステージの出力端子ＯＵＴが次のステージの入力端子ＩＮに接続されることにより、各ステージが従属的に接続される構造を有する。

第１シフトレジスタを有するスキャン駆動部５９７に対する構成及び作用は、図４を参照して説明したのと同じなので詳細な説明は省略する。

上部基板は、画素に対応する位置にカラーを有するカラーフィルターを有し、液晶キャパシタＣＬＣの第２電極である共通電極を有する。液晶キャパシタ及びストレージキャパシタの共通電極には、駆動電圧発生部５５０から発生されたパルス周期が４Ｈである共通電圧ＶＣＯＭが印加される。

前述した第５実施例による液晶表示装置の駆動方法は、図１４を参照して説明した第３実施例による液晶表示装置の駆動方法と同じなので省略する。

図１７は、本発明の第６実施例による液晶表示装置を説明するための図である。

図１７に示すように、液晶表示装置は、タイミング制御部６１０、データ駆動部６３０、駆動電圧発生部６５０、及び第１及び第２スキャン駆動部６９７、６９８が集積化された液晶表示パネル６９０を有する。

タイミング制御部６１０は、外部装置（図示せず）から入力される第１画像信号ＤＡＴＡ１を第２画像信号ＤＡＴＡ２に信号処理してデータ駆動部６３０に出力する。また、外部装置から入力される第１制御信号に基づいて第２〜第４制御信号を生成して出力する。

データ駆動部６３０は、第２制御信号に基づいて第２画像信号ＤＡＴＡ２をアナログ形態のデータ信号（Ｄ１、Ｄ２、．．．、Ｄｍ）に変換して、液晶表示パネル６９０のデータライン（ＤＬ１、ＤＬ２、．．．、ＤＬｍ）に出力する。

データ駆動部６３０は、２つ以上の水平ラインに該当する第２画像信号を保存することができる保存空間を有する。保存された第２画像信号のうち、選択信号ＳＥＬＥＣＴに基づいて所定ラインの第２画像信号を選択して、アナログ形態のデータ信号に処理され出力される。選択信号ＳＥＬＥＣＴは、保存された第２画像信号のうち、共通電圧に対して反転される基準レベルを有する第２画像信号を選択するための制御信号である。

従って、データ駆動部６３０は、第１レベルの共通電圧が出力される初期２Ｈ区間の間には、第２レベルを基準レベルとする４Ｋ−３番目及び４Ｋ−１番目ラインのデータ信号を順に出力する。第２レベルの共通電圧が出力される残りの２Ｈ区間の間には、第１レベルを基準レベルとする４Ｋ−２番目及び４Ｋ番目ラインのデータ信号を順に出力する。

データ駆動部６３０の詳細なブロック図は、前述した図１３に図示されたデータ駆動部３３０とその構成及び作用が同じなので、詳細な説明は省略する。

駆動電圧発生部６５０は、第３制御信号に基づいてスキャン電圧ＶＯＮ、ＶＯＦＦ及び共通電圧ＶＣＯＭを発生する。共通電圧ＶＣＯＭの周期は４Ｈである。

液晶表示パネル６９０は、アレイ基板、上部基板、及び基板間に介在された液晶層を有する。

アレイ基板は、多数のデータライン（ＤＬ１、ＤＬ２、．．．、ＤＬｍ）とデータラインと交差するように配線された多数のスキャンライン（ＳＬ１、ＳＬ２、．．．、ＳＬ２ｎ）を有し、ｍ×ｎ個の画素を有する。画素は、スイッチング素子ＴＦＴ、液晶キャパシタＣＬＣ、及びストレージキャパシタＣＳを有する。

スキャンライン（ＳＬ１、ＳＬ２、．．．、ＳＬ２ｎ）と接続され、奇数番目スキャン信号（Ｓ１、Ｓ３、．．．、Ｓ２ｎ−１）を生成する第１スキャン駆動部６９７と、偶数番目スキャン信号（Ｓ２、Ｓ４、．．．、Ｓ２ｎ）を生成する第２スキャン駆動部６９８を有する。

第１及び第２スキャン駆動部６９７、６９８は、周期が４Ｈである共通電圧を用いた１ライン反転方式によって、初期２Ｈ区間の間には、４Ｋ−３番目及び４Ｋ−１番目スキャンラインを順にアクティブにするスキャン信号を出力し、残りの２Ｈ区間の間には、４Ｋ−２番目及び４Ｋ番目スキャンラインを順にアクティブにするスキャン信号を出力する。

第１及び第２スキャン駆動部６９７、６９８は、前述した図１１に図示されたように、奇数番目スキャン信号を出力する複数のステージ（ＳＲＣ１、ＳＲＣ３、．．．、ＳＲＣＤ）を有する第１シフトレジスタ２５１を有し、偶数番目スキャン信号を出力する複数のステージ（ＳＲＣ２、ＳＲＣ４、．．．、ＳＲＣ２ｎ）を有する第２シフトレジスタ２７１でそれぞれ構成される。

第１及び第２シフトレジスタを有する第１及び第２スキャン駆動部６９７、６９８に対する構成及び作用は、図１１を参照して説明したのと同じなので、詳細な説明は省略する。

上部基板は、画素に対応する位置にカラーを有するカラーフィルターを有し、液晶キャパシタＣＬＣの第２電極である共通電極を有する。液晶キャパシタ及びストレージキャパシタの共通電極には、駆動電圧発生部６５０から発生された周期が４Ｈである共通電圧ＶＣＯＭが印加される。

前述した第６実施例による液晶表示装置の駆動方法は、図１４を参照して説明された第３実施例による液晶表示装置の駆動方法と同じなので省略する。

以上で説明したように、本発明によると、４Ｈのパルス周期を有する共通電圧を用いた１ライン反転方式を適用することにより、表示装置の消費電力の消耗を節減できる。

従来の２Ｈのパルス周期を有する共通電圧を用いた１ライン反転方式を適用した表示装置と比較して、周期が１／２で減少されることで、表示装置の消費電力も相対的に節減される。

特に、限定されたバッテリーを用いる中小型では、不必要な電力浪費を減らすことができるの、使用効率をより向上させることができる。

以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。

本発明の第１実施例による液晶表示装置を説明するための図である。 図１の駆動部に対する詳細なブロック図である。 図２のデータ駆動部に対する詳細なブロック図である。 図１のスキャン駆動部に対する詳細なブロック図である。 図４の単位ステージに対する詳細なブロック図である。 図１の液晶表示装置のスキャン駆動部の出力端子と表示部のスキャンラインとの接続関係を説明するための図である。 図６のＩ−Ｉ'に沿って切断した断面図である。 図１の液晶表示装置の入出力信号に対するタイミング図である。 本発明の第２実施例による液晶表示装置を説明するための図である。 図９の駆動部に対する詳細なブロック図である。 図９の第１及び第２スキャン駆動部を説明するための図である。 本発明の第３実施例による液晶表示装置を説明するための図である。 図１２のデータ駆動に対する詳細なブロック図である。 図１２の液晶表示装置の入出力信号に対するタイミング図である。 本発明の第４実施例による液晶表示装置を説明するための図である。 本発明の第５実施例による液晶表示装置を説明するための図である。 本発明の第６実施例による液晶表示装置を説明するための図である。

符号の説明

１１０ 駆動部
１１１ インターフェース
１１２ 制御部
１１３ メモリ
１１４ データ駆動部
１１５ レベルシフター
１１６ 共通電圧発生部
１３０ 表示部
１５０ スキャン駆動部

Claims (33)

1. 第１方向に形成された複数のデータラインと、
   第２方向に形成された複数のスキャンラインと、
   前記データラインと前記スキャンラインにより定義される領域に形成された画素部と、
   複数のステージが接続され、スキャン開始信号の入力により各ステージの出力信号を前記複数のスキャンラインに出力するシフトレジスタと、
   を含み、４Ｋ−３番目ステージの出力端は４Ｋ−３番目スキャンラインに接続され（ここで、Ｋは自然数）、４Ｋ−２番目ステージの出力端は４Ｋ−１番目スキャンラインに接続され、４Ｋ−１番目ステージの出力端は４Ｋ−２番目ステージに接続され、４Ｋ番目ステージの出力端は４Ｋ番目スキャンラインに接続されることを特徴とするアレイ基板。
2. 前記画素部には、第１電流電極が前記データラインに接続され、制御電極が前記スキャンラインに接続されたスイッチング素子が形成され、前記スイッチング素子はアモルファス−シリコン薄膜トランジスタであることを特徴とする請求項１記載のアレイ基板。
3. 前記シフトレジスタは、複数のアモルファス−シリコン薄膜トランジスタを含むことを特徴とする請求項２記載のアレイ基板。
4. 前記シフトレジスタは、
   奇数番目スキャン信号を出力する複数のステージを有する第１シフトレジスタと、偶数番目スキャン信号を出力する複数のステージを有する第２シフトレジスタと、
   を含み、
   前記第１シフトレジスタの４Ｋ−３番目ステージの出力端は４Ｋ−３番目スキャンラインに接続され、４Ｋ−１番目ステージの出力端は４Ｋ−２番目ステージに接続され、
   前記第２シフトレジスタの４Ｋ−２番目ステージの出力端は４Ｋ−１番目スキャンラインに接続され、４Ｋ番目ステージの出力端は４Ｋ番目スキャンラインに接続されることを特徴とする請求項１記載のアレイ基板。
5. 前記第１シフトレジスタは前記スキャンラインの一方に設けられ、前記第２シフトレジスタは前記スキャンラインの他方に設けられることを特徴とする請求項４記載のアレイ基板。
6. 複数のデータラインと、複数のスキャンラインと、前記データラインとスキャンラインとに接続されたスイッチング素子と、一端は前記スイッチング素子に接続され他端は共通電圧の供給を受ける液晶キャパシタとを含む表示部と、
   前記他端に第１レベルの共通電圧を第１区間の間に出力し、前記第１レベルに対して反転された第２レベルの共通電圧を第２区間の間に出力する電圧発生部と、
   前記第１区間の間に前記第２レベルを基準レベルとして４Ｋ−３番目及び４Ｋ−１番目スキャンラインに対応するデータ信号を前記データラインに順に出力し、前記第２区間の間に前記第１レベルを基準レベルとして４Ｋ−２番目及び４Ｋ番目スキャンラインに対応するデータ信号を前記データラインに順に出力する第１駆動部（ここで、Ｋは自然数）と、
   前記第１区間の間に４Ｋ−３番目及び４Ｋ−１番目スキャンラインを順にアクティブにするスキャン信号を出力し、前記第２区間の間に４Ｋ−２番目及び４Ｋ番目スキャンラインを順にアクティブにするスキャン信号を出力する第２駆動部とを含む表示装置。
7. 前記表示部は、一端が前記液晶キャパシタの一端に接続されたストレージキャパシタを更に含み、
   前記共通電圧は、前記ストレージキャパシタの他端に供給されることを特徴とする請求項６記載の表示装置。
8. 前記第１駆動部は、
   外部から入力される第１画像信号を保存する保存部と、
   前記第１画像信号を前記保存部に保存し、保存された前記第１画像信号のうち、前記共通電圧と反転される基準レベルを有する第１画像信号を読み出して第２画像信号に信号処理する制御部と、
   前記第２画像信号をアナログ形態のデータ信号に処理して前記データラインに出力するデータ駆動部と、
   を含むことを特徴とする請求項６記載の表示装置。
9. 前記データ駆動部は、
   ラッチ信号を出力するシフトレジスタと、
   前記第２画像信号をドット単位でラッチし、ラッチされた前記画像信号を前記ラッチ信号が入力されると出力するドットラッチと、
   前記ドットラッチから出力された前記第２画像信号をライン単位でラッチし、ロード信号が入力されると出力するラインラッチと、
   前記第２画像信号を前記基準レベルを適用してアナログ形態のデータ信号として出力するデジタル−アナログ変換機と、
   を含むことを特徴とする請求項８記載の表示装置。
10. 前記第１駆動部は、
    ラッチ信号を出力するシフトレジスタと、
    外部から入力される第１画像信号をドット単位でラッチし、ラッチされた前記第１画像信号を前記ラッチ信号が入力されると出力するドットラッチと、
    前記第１画像信号をラッチし、前記ラッチされた第１画像信号のうち、前記共通電圧と反転される基準レベルを有する第２画像信号を選択して出力するラインラッチと、
    選択された前記第２画像信号を前記基準レベルを適用してアナログ形態のデータ信号として出力するデジタル−アナログ変換機と、
    を含むことを特徴とする請求項６記載の表示装置。
11. 前記第２駆動部は、複数のステージを有する１つのシフトレジスタを備え、前記シフトレジスタは、
    スキャン開始信号または直前のステージから出力される開始信号を入力し、４Ｋ−３番目スキャンラインに出力信号を出力する第１ステージと、
    前記第１ステージの出力信号を入力し、４Ｋ−１番目スキャンラインに出力信号を出力する第２ステージと、
    前記第２ステージの出力信号を入力し、４Ｋ−２番目スキャンラインに出力信号を出力する第３ステージと、
    前記第３ステージの出力信号を入力し、４Ｋ番目スキャンラインに出力信号を出力する第４ステージと、
    を含むことを特徴とする請求項６記載の表示装置。
12. 前記第２駆動部は、
    奇数番目スキャン信号を生成する第１スキャン駆動部と、
    偶数番目スキャン信号を生成する第２スキャン駆動部と、
    を含むことを特徴とする請求項６記載の表示装置。
13. 前記第１及び第２スキャン駆動部は、複数のステージを有する第１及び第２シフトレジスタをそれぞれ備え、
    前記第１シフトレジスタは、
    スキャン開始信号または直前のステージから出力される開始信号を入力し、４Ｋ−３番目スキャンラインに出力信号を出力する第１ステージと、
    第２ステージの出力信号を入力し、４Ｋ−２番目スキャンラインに出力信号を出力する第３ステージと、を含み、
    前記第２スキャン駆動部は、
    前記第１ステージの出力信号を入力し、４Ｋ−１番目スキャンラインに出力信号を出力する第２ステージと、
    前記第３ステージの出力信号を入力し、４Ｋ番目スキャンラインに出力信号を出力する第４ステージと、を含むことを特徴とする請求項１２記載の表示装置。
14. 複数のデータラインと、複数のスキャンラインと、前記データラインとスキャンラインとに接続されたスイッチング素子と、一端は前記スイッチング素子に接続され他端は共通電圧の供給を受ける液晶キャパシタとを含む表示装置の駆動装置において、
    前記他端は第１レベルの共通電圧を第１区間の間に出力し、前記第１レベルに対して反転された第２レベルの共通電圧を第２区間の間に出力する電圧発生部と、
    前記第１区間の間に前記第２レベルを基準レベルとして４Ｋ−３番目及び４Ｋ−１番目スキャンラインに対応するデータ信号を前記データラインに順に出力し、前記第２区間の間に前記第１レベルを基準レベルとして４Ｋ−２番目及び４Ｋ番目スキャンラインに対応するデータ信号を前記データラインに順に出力する第１駆動部（ここで、Ｋは自然数）と、
    前記第１区間の間に４Ｋ−３番目及び４Ｋ−１番目スキャンラインを順にアクティブさせるスキャン信号を出力し、前記第２区間の間に４Ｋ−２番目及び４Ｋ番目スキャンラインを順次にアクティブさせるスキャン信号を出力する第２駆動部と、
    を含む表示装置の駆動装置。
15. 前記表示部は、一端が前記液晶キャパシタの一端に接続されたストレージキャパシタを更に含み、
    前記共通電圧は、前記ストレージキャパシタの他端に供給されることを特徴とする請求項１４記載の表示装置の駆動装置。
16. 前記第１駆動部は、外部から入力される第１画像信号を保存する保存部と、
    前記第１画像信号を前記保存部に保存し、保存された前記第１画像信号のうち、前記共通電圧と反転される基準レベルを有する第１画像信号を読み出して第２画像信号に信号処理する制御部と、
    前記第２画像信号をアナログ形態のデータ信号に処理して前記データラインに出力するデータ駆動部と、
    を含むことを特徴とする請求項１４記載の表示装置の駆動装置。
17. 前記データ駆動部は、
    ラッチ信号を出力するシフトレジスタと、
    前記第２画像信号をドット単位でランチし、ラッチされた前記画像信号を前記ラッチ信号が入力されると出力するドットラッチと、
    前記ドットラッチから出力された前記第２画像信号をライン単位でラッチし、ロード信号が入力されると出力するラインラッチと、
    前記第２画像信号を前記基準レベルを適用してアナログ形態のデータ信号として出力するデジタル−アナログ変換機と、
    を含むことを特徴とする請求項１４記載の表示装置の駆動装置。
18. 前記第１駆動部は、
    ラッチ信号を出力するシフトレジスタと、
    外部から入力される第１画像信号をドット単位でラッチし、ラッチされた前記第１画像信号を前記ラッチ信号が入力されると出力するドットラッチと、
    前記第１画像信号をラッチし、前記ラッチされた第１画像信号のうち、前記共通電圧と反転される基準レベルを有する第２画像信号を選択して出力するラインラッチと、
    選択された前記第２画像信号を前記基準レベルを適用してアナログ形態のデータ信号として出力するデジタル−アナログ変換機と、
    を含むことを特徴とする請求項１４記載の表示装置の駆動装置。
19. 前記第２駆動部は、複数のステージを有する１つのシフトレジスタを備え、前記シフトレジスタは、
    スキャン開始信号または直前のステージから出力される開始信号を入力し、４Ｋ−３番目スキャンラインに出力信号を出力する第１ステージと、
    前記第１ステージの出力信号を入力し、４Ｋ−１番目スキャンラインに出力信号を出力する第２ステージと、
    前記第２ステージの出力信号を入力し、４Ｋ−２番目スキャンラインに出力信号を出力する第３ステージと、
    前記第３ステージの出力信号を入力し、４Ｋ番目スキャンラインに出力信号を出力する第４ステージと、
    を含むことを特徴とする請求項１４記載の表示装置の駆動装置。
20. 前記第２駆動部は、
    奇数番目スキャン信号を生成する第１スキャン駆動部と、
    偶数番目スキャン信号を生成する第２スキャン駆動部と、
    を含むことを特徴とする請求項１４記載の表示装置の駆動装置。
21. 前記第１及び第２スキャン駆動部は、複数のステージを有する第１及び第２シフトレジスタをそれぞれ備え、
    前記第１シフトレジスタは、
    スキャン開始信号または以前ステージから出力される開始信号を入力し、４Ｋ−３番目スキャンラインに出力信号を出力する第１ステージと、
    第２ステージの出力信号を入力し、４Ｋ−２番目スキャンラインに出力信号を出力する第３ステージと、を含み、
    前記第２スキャン駆動部は、
    前記第１ステージの出力信号を入力し、４Ｋ−１番目スキャンラインに出力信号を出力する第２ステージと、
    前記第３ステージの出力信号を入力し、４Ｋ番目スキャンラインに出力信号を出力する第４ステージと、を含むことを特徴とする請求項２０記載の表示装置の駆動装置。
22. 複数のデータラインと、複数のスキャンラインと、前記データラインとスキャンラインとに接続されたスイッチング素子と、一端が前記スイッチング素子に接続された液晶キャパシタと、を含む表示装置の駆動方法において、
    （ａ）前記液晶キャパシタの他端に第１レベルを有する共通電圧が印加される第１区間の間に、前記データラインに前記第１レベルに対して反転された第２レベルを基準レベルとするデータ信号を印加しながら、４Ｋ−３番目及び４Ｋ−１番目スキャンラインを順に駆動する段階（ここで、Ｋは自然数）と、
    （ｂ）前記他端に前記第２レベルを有する共通電圧が印加される第２区間の間に、前記データラインには前記第１レベルを基準レベルとするデータ信号を印加しながら、４Ｋ−２番目及び４Ｋ番目スキャンラインを順次に駆動する段階と、を含む表示装置の駆動方法。
23. 前記４Ｋ−３番目スキャンラインには４Ｋ−３番目スキャン信号が印加され、前記４Ｋ−１番目スキャンラインには４Ｋ−２番目スキャン信号が印加されることを特徴とする請求項２２記載の表示装置の駆動方法。
24. 前記４Ｋ−２番目スキャンラインには４Ｋ−１番目スキャン信号が印加され、前記４Ｋ番目スキャンラインには４Ｋ番目スキャン信号が印加されることを特徴とする請求項２２記載の表示装置の駆動方法。
25. 前記段階（ａ）及び段階（ｂ）は、
    （ａ−１）外部から入力される第１画像信号を保存する段階と、
    （ａ−２）保存された前記第１画像信号のうち、前記共通電圧に対して反転される基準レベルを有する第１画像信号を読み出して第２画像信号に信号処理する段階と、
    （ａ−３）前記第２画像信号をアナログ形態のデータ信号に変換して前記データラインに出力する段階と、
    を含むことを特徴とする請求項２２記載の表示装置の駆動方法。
26. 前記段階（ａ−３）は、
    （ａ−３１）ラッチ信号を出力する段階と、
    （ａ−３２）前記第２画像信号をドット単位でラッチし、ラッチされた前記第２画像信号を前記ラッチパルスが入力されると出力する段階と、
    （ａ−３３）前記第２画像信号をライン単位でラッチし、ロード信号が入力されると出力する段階と、
    （ａ−３４）前記ライン単位の前記第２画像信号をアナログ形態のデータ信号に変換する段階と、
    を含むことを特徴とする請求項２２記載の表示装置の駆動方法。
27. 複数のデータラインと、複数のスキャンラインと、前記データラインとスキャンラインとに接続されたスイッチング素子と、一端が前記スイッチング素子に接続された液晶キャパシタとを含む表示装置の駆動方法において、
    （ａ）前記液晶キャパシタの他端には４Ｈの周期を有する共通電圧が供給される段階と、
    （ｂ）前記共通電圧の第１レベルが印加される初期２Ｈ区間の間、前記第１レベルに対して反転された第２レベルを基準レベルとするデータ信号を前記データラインに供給する段階と、
    （ｃ）前記初期２Ｈ区間の間、４Ｋ−３番目スキャンラインと４Ｋ−１番目スキャンラインを順次にアクティブする段階（ここで、Ｋは自然数）と、
    （ｄ）前記共通電圧の第２レベルが印加される残りの２Ｈ区間の間、前記第１レベルを基準レベルとするデータ信号を前記データラインに供給する段階と、
    （ｅ）前記残りの２Ｈ区間の間、４Ｋ−２番目スキャンラインと４Ｋ番目スキャンラインを順次にアクティブする段階と、
    を含む表示装置の駆動方法。
28. 前記４Ｋ−３番目スキャンラインには４Ｋ−３番目スキャン信号が印加され、前記４Ｋ−１番目スキャンラインには４Ｋ−２番目スキャン信号が印加されることを特徴とする請求項２７記載の表示装置の駆動方法。
29. 前記４Ｋ−２番目スキャンラインには４Ｋ−１番目スキャン信号が印加され、前記４Ｋ番目スキャンラインには４Ｋ番目スキャン信号が印加されることを特徴とする請求項２７記載の表示装置の駆動方法。
30. 前記初期２Ｈ区間の間、前記４Ｋ−３番目スキャンラインと４Ｋ−１番目スキャンラインに対応する液晶キャパシタの一端及び他端には、相対的に正極性のデータ信号及び相対的に負極性の共通電圧がそれぞれ印加されることを特徴とする請求項２７記載の表示装置の駆動方法。
31. 前記残りの２Ｈ区間の間、前記４Ｋ−３番目スキャンラインと４Ｋ−１番目スキャンラインに対応する液晶キャパシタの一端及び他端には、相対的に負極性のデータ信号及び相対的に正極性の共通電圧が印加されることを特徴とする請求項２７記載の表示装置の駆動方法。
32. 前記初期２Ｈ区間の間、前記４Ｋ−２番目スキャンラインと４Ｋ番目スキャンラインに対応する液晶キャパシタの一端及び他端には、相対的に負極性のデータ信号及び相対的に正極性の共通電圧がそれぞれ印加されることを特徴とする請求項２７記載の表示装置の駆動方法。
33. 前記残りの２Ｈ区間の間、前記４Ｋ−２番目スキャンラインと４Ｋ番目スキャンラインに対応する液晶キャパシタの一端及び他端には、相対的に正極性のデータ信号及び相対的に負極性の共通電圧がそれぞれ印加されることを特徴とする請求項２７記載の表示装置の駆動方法。
    
    

Images