CN109166544B - 栅极驱动电路及驱动方法、阵列基板、显示装置 - Google Patents

栅极驱动电路及驱动方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN109166544B
CN109166544B CN201811132950.4A CN201811132950A CN109166544B CN 109166544 B CN109166544 B CN 109166544B CN 201811132950 A CN201811132950 A CN 201811132950A CN 109166544 B CN109166544 B CN 109166544B
Authority
CN
China
Prior art keywords
shift register
output
stage
register unit
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811132950.4A
Other languages
English (en)
Other versions
CN109166544A (zh
Inventor
张洪林
王宝强
唐金波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Fuzhou BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Fuzhou BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Fuzhou BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811132950.4A priority Critical patent/CN109166544B/zh
Publication of CN109166544A publication Critical patent/CN109166544A/zh
Priority to US16/428,019 priority patent/US10923063B2/en
Application granted granted Critical
Publication of CN109166544B publication Critical patent/CN109166544B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

本发明涉及显示器技术领域，提出一种栅极驱动电路及驱动方法，阵列基板、显示装置。该栅极驱动电路包括4m级移位寄存器单元和m级反转单元。每相邻四级移位寄存器单元设置一个反转单元，第n+1级反转单元设于两移位寄存器单元之间，用于在重载画面阶段反相输出两移位寄存器单元输出的栅极驱动信号以及在普通画面阶段正相输出两移位寄存器单元输出的栅极驱动信号；两移位寄存器单元为第4n+1级移位寄存器单元和第4n+2级移位寄存器单元，或者第4n+2级移位寄存器单元和第4n+3级移位寄存器单元，或者第4n+3级移位寄存器单元和第4n+4级移位寄存器单元，或者第4n+1级移位寄存器单元和第4n+4级移位寄存器单元。该栅极驱动电路可以在重载画面阶段降低源极驱动器的功率。

Description

栅极驱动电路及驱动方法、阵列基板、显示装置
技术领域
本公开涉及显示器技术领域，尤其涉及一种栅极驱动电路及驱动方法、阵列基板、显示装置。
背景技术
目前最常用的液晶显示器为薄膜晶体管(Thin Film Transistor，TFT)液晶显示器。TFT液晶显示器采用源极驱动器(Source Driver)向数据线提供与待显示画面对应的驱动电压，以驱动显示面板显示图像。
相关技术中，液晶显示器的显示阶段一般包括重载画面阶段和普通画面阶段。在重载画面阶段液晶显示器的刷新频率较高，因而源极驱动器的负载较大，从而容易造成源极驱动器温度过高。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种栅极驱动电路及驱动方法、阵列基板、显示装置，进而至少在一定程度上克服相关技术中，在重载画面阶段，源极驱动器的负载较大，容易造成源极驱动器温度过高的技术问题。
根据本发明的一个方面，提供一种栅极驱动电路，该栅极驱动电路包括4m级移位寄存器单元和m级反转单元。每相邻四级所述移位寄存器单元设置一个所述反转单元，第n+1级所述反转单元设置于两所述移位寄存器单元之间，用于响应一控制信号在重载画面阶段反相输出两所述移位寄存器单元输出的栅极驱动信号以及在普通画面阶段正相输出两所述移位寄存器单元输出的栅极驱动信号；其中，两所述移位寄存器单元为第4n+1级所述移位寄存器单元和第4n+2级所述移位寄存器单元，或者第4n+2级所述移位寄存器单元和第4n+3级所述移位寄存器单元，或者第4n+3级所述移位寄存器单元和第4n+4级所述移位寄存器单元，或者第4n+1级所述移位寄存器单元和第4n+4级所述移位寄存器单元，n大于等于0，其中，m大于等于n+1。
在本发明的一种示例性实施例中，每相邻四级所述移位寄存器单元设置两个所述反转单元；所述反转单元设置于每两所述移位寄存器单元之间。
在本发明的一种示例性实施例中，所述反转单元设置于每相邻两所述移位寄存器单元之间；第n+1级所述反转单元用于响应一控制信号反相或者正相输出第2n+1级所述移位寄存器单元和第2n+2级所述移位寄存器单元输出的栅极驱动信号。
在本发明的一种示例性实施例中，所述反转单元包括正相输出模块、反相输出模块以及信号输入模块。正相输出模块连接第2n+1级移位寄存器单元的输出端、第2n+2级移位寄存器单元的输出端、第2n+1行像素单元的栅极驱动信号输入端、第2n+2行像素单元的栅极驱动信号输入端，用于响应所述控制信号，将所述第2n+1级移位寄存器单元输出端输出的栅极驱动信号传输到第2n+1行像素单元的栅极驱动信号输入端，以及将所述第2n+2级移位寄存器单元输出端输出的栅极驱动信号传输到第2n+2行像素单元的栅极驱动信号输入端；反相输出模块连接第2n+1级移位寄存器单元的输出端、第2n+2级移位寄存器单元的输出端、第2n+1行像素单元的栅极驱动信号输入端、第2n+2行像素单元的栅极驱动信号输入端，用于响应第一节点的信号，将所述第2n+1级移位寄存器单元输出端输出的栅极驱动信号传输到第2n+2行像素单元的栅极驱动信号输入端，以及将所述第2n+2级移位寄存器单元输出端输出的栅极驱动信号传输到第2n+1行像素单元的栅极驱动信号输入端；信号输入模块连接第一信号端、第二信号端，用于响应所述第一信号端的信号将所述第一信号端的信号传输到所述第一节点，以及响应所述控制信号将第二信号端的信号传输到第一节点。
在本发明的一种示例性实施例中，所述正相输出模块包括第一晶体管和第二晶体管。第一晶体管的第一端与第2n+1级移位寄存器单元的输出端连接，第二端与第2n+1行像素单元的栅极驱动信号输入端连接，控制端接收所述控制信号；第二晶体管的第一端与第2n+2级移位寄存器单元的输出端连接，第二端与第2n+2行像素单元的栅极驱动信号输入端连接，控制端接收所述控制信号。
在本发明的一种示例性实施例中，所述反相输出模块包括第三晶体管和第四晶体管。第三晶体管的第一端与第2n+2级移位寄存器单元的输出端连接，第二端与第2n+1行像素单元的栅极驱动信号输入端连接，控制端接收所述第一节点的信号；第四晶体管的第一端与第2n+1级移位寄存器单元的输出端连接，第二端与第2n+2行像素单元的栅极驱动信号输入端连接，控制端接收所述第一节点的信号。
在本发明的一种示例性实施例中，所述信号输入模块包括第五晶体管和第六晶体管。第五晶体管的第一端与第一信号端连接，控制端与第一信号端连接，第二端形成所述第一节点；第六晶体管的第一端与所述第一节点连接，第二端与所述第二信号端连接，控制端接收所述控制信号。
在本发明的一种示例性实施例中，所述移位寄存器单元输出栅极驱动信号不存在预充电时段时，多个所述反转单元共用同一所述控制信号。
在本发明的一种示例性实施例中，所述栅极驱动电路为2M时钟信号驱动电路，所述移位寄存器单元输出栅极驱动信号存在预充电时段时，第N级反转单元与第N+M级反转单元共用同一所述控制信号，其中，N、M大于等于1。
根据本发明的一个方面，提供一种栅极驱动电路的驱动方法，该方法包括：
在重载画面阶段，反相输出两移位寄存器单元输出的栅极驱动信号；
在普通画面阶段，正相输出所述两移位寄存器单元输出的栅极驱动信号；
其中，所述两移位寄存器单元为第4n+1级所述移位寄存器单元和第4n+2级所述移位寄存器单元，或者第4n+2级所述移位寄存器单元和第4n+3级所述移位寄存器单元，或者第4n+3级所述移位寄存器单元和第4n+4级所述移位寄存器单元，或者第4n+1级所述移位寄存器单元和第4n+4级所述移位寄存器单元，n大于等于0；在普通画面阶段，源极驱动信号一个脉冲作用时间与栅极驱动信号一个脉冲作用时间相等；
在重载画面阶段，源极驱动信号一个脉冲作用时间是在普通画面阶段的二倍。
根据本发明的一个方面，提供一种阵列基板，该阵列基板包括上述的栅极驱动电路。
根据本发明的一个方面，提供一种显示装置，该显示装置包括上述的阵列基板。
本发明提供一种栅极驱动电路及驱动方法、阵列基板、显示装置。该栅极驱动电路中每相邻四级移位寄存器单元之间设置一个反转单元，该反转单元用于在重载画面阶段反相输出两移位寄存器单元输出的栅极驱动信号以及在普通画面阶段正相输出两移位寄存器单元输出的栅极驱动信号。一方面，本发明通过反转单元在重载画面阶段反相输出两移位寄存器单元输出端输出的栅极驱动信号，从而可以通过降低源极驱动信号的极性变化频率降低源极驱动器的负载。另一方面，本发明通过反转单元实现了正相输出和反相输出的切换，从而实现了重载画面与普通画面之间的切换。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中显示方法在普通画面阶段源极驱动信号和移位寄存器单元输出信号的时序图；
图2为相关技术中显示方法在重载画面阶段源极驱动信号和移位寄存器单元输出信号的时序图；
图3为相关技术中显示方法在重载画面阶段源极驱动信号和移位寄存器单元输出信号另一种的时序图；
图4为相关技术中显示方法在重载画面阶段源极驱动信号和移位寄存器单元输出信号另一种的时序图；
图5为相关技术中显示方法在重载画面阶段源极驱动信号和移位寄存器单元输出信号另一种的时序图；
图6为本公开栅极驱动电路一种示例性实施例中反转单元的结构示意图；
图7为本公开栅极驱动电路一种示例性实施例中移位寄存器单元输出信号和控制信号的时序图；
图8为本公开栅极驱动电路另一种示例性实施例中移位寄存器单元输出信号和控制信号的时序图；
图9为本公开栅极驱动电路另一种示例性实施例中移位寄存器单元输出信号和控制信号的时序图；
图10为本公开栅极驱动电路另一种示例性实施例中移位寄存器单元输出信号和控制信号的时序图；
图11为本公开栅极驱动电路另一种示例性实施例中移位寄存器单元输出信号和控制信号的时序图；
图12为本公开栅极驱动电路的驱动方法的流程图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本发明将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
本示例性实施例首先提供一种栅极驱动电路，该栅极驱动电路包括4m级移位寄存器单元和m级反转单元。每相邻四级所述移位寄存器单元设置一个所述反转单元，第n+1级所述反转单元设置于两所述移位寄存器单元之间，用于响应一控制信号在重载画面阶段反相输出两所述移位寄存器单元输出的栅极驱动信号以及在普通画面阶段正相输出两所述移位寄存器单元输出的栅极驱动信号；其中，两所述移位寄存器单元为第4n+1级所述移位寄存器单元和第4n+2级所述移位寄存器单元，或者第4n+2级所述移位寄存器单元和第4n+3级所述移位寄存器单元，或者第4n+3级所述移位寄存器单元和第4n+4级所述移位寄存器单元，或者第4n+1级所述移位寄存器单元和第4n+4级所述移位寄存器单元，n大于等于0，其中，m大于等于n+1。
本示例性实施例提供的栅极驱动电路适用于一种显示方法，该显示方法在重载画面阶段将源极驱动信号的极性变化频率降低为原先的二分之一，同时通过反相输出移位寄存器单元输出的栅极驱动信号，从而保证像素的正常显示。如图1所示，为相关技术中显示方法在普通画面阶段源极驱动信号和移位寄存器单元输出信号的时序图。在普通显示阶段，源极驱动信号Data一个脉冲作用时间与移位寄存器单元输出的信号Output一个脉冲作用时间相等。在t1时间段，栅极驱动电路中第4n+1级移位寄存器单元输出的信号Output1为高电平，源极驱动信号Data向第4n+1行像素单元输入高电平；在t2时间段，栅极驱动电路中第4n+2级移位寄存器单元输出的信号Output2为高电平，Data向第4n+2行像素单元输入低电平；在t3时间段，栅极驱动电路中第4n+3级移位寄存器单元输出的信号Output3为高电平，Data向第4n+3行像素单元输入高电平；在t4时间段，栅极驱动电路中第4n+4级移位寄存器单元输出的信号Output4为高电平，Data向第4n+4行像素单元输入低电平。该显示方法可以在普通画面阶段实现行反转或者点反转的显示方式。如图2所示，为相关技术中显示方法在重载画面阶段源极驱动信号和移位寄存器单元输出信号的时序图。在重载画面阶段，移位寄存器单元输出的信号Output在一个脉冲作用时间不变，源极驱动信号的极性变化频率降低为原先的二分之一，即源极驱动信号Data在一个脉冲作用时间变为原先的二倍；该显示方法同时将第4n+2行和第4n+3行移位寄存器单元输出的信号信息反转，即将第4n+2级移位寄存器单元输出的栅极驱动信号传输到第4n+3行像素单元，同时将第4n+3级移位寄存器单元输出的栅极驱动信号传输到第4n+2行像素单元，从而可以实现上述行反转或者点反转的显示方式。同时，在图2中，通过反相输出第4n+1级移位寄存器单元和第4n+4级移位寄存器单元也可以实现上述行反转或者点反转的显示方式，n大于0。需要说明的是，源极驱动信号Data与第4n+1级移位寄存器输出的栅极驱动信号的时序关系会影响到所需要反相输出的两移位寄存器单元的级数。如图3、4、5所示，图3为相关技术中显示方法在重载画面阶段源极驱动信号和移位寄存器单元输出信号另一种的时序图，图4为相关技术中显示方法在重载画面阶段源极驱动信号和移位寄存器单元输出信号另一种的时序图，图5为相关技术中显示方法在重载画面阶段源极驱动信号和移位寄存器单元输出信号另一种的时序图。图3中，源极驱动信号的上升沿与第4n+1行移位寄存器输出的栅极驱动信号的下降沿对齐；图4中源极驱动信号的下降沿与第4n+1行移位寄存器输出的栅极驱动信号的下降沿对齐；图5中源极驱动信号的下降沿与第4n+1行移位寄存器输出的栅极驱动信号的上升沿对齐。根据图3、4、5可以看出，在图3、4中通过反相输出第4n+1级移位寄存器单元和第4n+2级移位寄存器单元输出的信号，或者反相输出第4n+3级移位寄存器单元和第4n+4级移位寄存器单元输出的信号即可实现上述行反转或者点反转的显示方式。在图5中通过反相输出第4n+1级移位寄存器单元和第4n+4级移位寄存器单元输出的信号，或者反相输出第4n+2级移位寄存器单元和第4n+3级移位寄存器单元输出的信号即可实现上述行反转或者点反转的显示方式。
本示例性实施例提供一种栅极驱动电路。该栅极驱动电路中每相邻四级移位寄存器单元之间设置一个反转单元，该反转单元用于在重载画面阶段反相输出两移位寄存器单元输出的栅极驱动信号以及在普通画面阶段正相输出两移位寄存器单元输出的栅极驱动信号。一方面，本发明通过反转单元在重载画面阶段反相输出两移位寄存器单元输出的栅极驱动信号，实现了可以通过降低源极驱动信号的变化频率降低源极驱动器的负载。另一方面，本发明通过反转单元实现了正相输出和反相输出的切换，从而实现了重载画面与普通画面之间的切换。
本示例性实施例中，每四级移位寄存器单元设置一个反转单元，该反转单元设置于其中两个移位寄存器单元之间，其余两个移位寄存器单元与其对应的像素单元直接连接。该设置会导致有反转单元连接的移位寄存器输出的信号与没有反转单元连接的移位寄存器输出的信号具有不同输出路径，从而可能导致栅极驱动信号的强度改变、时序混乱。本示例性实施例中，所述栅极驱动电路可以包括2m级所述反转单元；每相邻四级所述移位寄存器单元设置两个所述反转单元；所述反转单元设置于每两所述移位寄存器单元之间。其中，每四级相邻移位寄存器单元中，一个反转单元按照上述的连接方式设置于两个移位寄存器单元之间，另一个反转单元设置于另外两个移位寄存器单元之间。该设置可以使得每一级移位寄存器单元输出的栅极驱动信号具有相同的输出路径。
本示例性实施例中，反转单元可以通过构图工艺形成于阵列基板上，反转单元设置于同一组中的第一级移位寄存器单元和第四级移位寄存器单元之间时，会提高构图工艺的难度。本示例性实施例中，优选将所述反转单元设置于每相邻两所述移位寄存器单元之间；第n+1级所述反转单元用于响应一控制信号反相或者正相输出第2n+1级所述移位寄存器单元和第2n+2级所述移位寄存器单元输出的栅极驱动信号，其中，n大于0。即将反转单元设置于第4n+1级移位寄存器和第4n+2级移位寄存器之间，以及第4n+3级移位寄存器和第4n+4级移位寄存器之间。
本示例性实施例中，如图6所示，为本公开栅极驱动电路一种示例性实施例中反转单元的结构示意图。所述反转单元可以包括正相输出模块、反相输出模块以及信号输入模块3。正相输出模块可以包括第一正相输出子模块11和第二正相输出子模块12，第一正相输出子模块11连接第2n+1级移位寄存器单元的输出端output-O、第2n+1行像素单元的栅极驱动信号输入端input-O，用于响应所述控制信号，将所述第2n+1级移位寄存器单元输出端output-O输出的栅极驱动信号传输到第2n+1行像素单元的栅极驱动信号输入端input-O；第二正相输出子模块12可以连接第2n+2级移位寄存器单元的输出端output-E、第2n+2行像素单元的栅极驱动信号输入端input-E，用于响应所述控制信号，将所述第2n+2级移位寄存器单元输出端output-E输出的的栅极驱动信号传输到第2n+2行像素单元的栅极驱动信号输入端input-E。反相输出模块可以包括第一反相输出子模块21和第二反相输出子模块22。第一反相输出子模块21可以连接第2n+1级移位寄存器单元的输出端output-O、第2n+2行像素单元的栅极驱动信号输入端input-E，用于响应第一节点N的信号，将所述第2n+1级移位寄存器单元输出端output-O输出的栅极驱动信号传输到第2n+2行像素单元的栅极驱动信号输入端input-E；第二反相输出子模块22可以连接第2n+2级移位寄存器单元的输出端output-E、第2n+1行像素单元的栅极驱动信号输入端input-O，用于响应第一节点N的信号，将所述第2n+2级移位寄存器单元输出端output-E输出的栅极驱动信号传输到2n+1行像素单元的栅极驱动信号输入端input-O；信号输入模块连接第一信号端VDD、第二信号端VSS，用于响应所述第一信号端VDD的信号将所述第一信号端VDD的信号传输到所述第一节点N，以及响应所述控制信号将第二信号端VSS的信号传输到第一节点N。其中第一信号端VDD为高电平，第二信号端VSS为低电平。
本示例性实施例中，如图6所示，所述第一正相输出子模块11可以包括第一晶体管T1，第二正相输出子模块12可以包括第二晶体管T2。第一晶体管T1的第一端与第2n+1级移位寄存器单元的输出端output-O连接，第二端与第2n+1行像素单元的栅极驱动信号输入端input-O连接，控制端接收所述控制信号；第二晶体管T2的第一端与第2n+2级移位寄存器单元的输出端output-E连接，第二端与第2n+2行像素单元的栅极驱动信号输入端input-E连接，控制端接收所述控制信号。其中，当控制信号为高电平时，第一晶体管T1和第二晶体管T2导通，第2n+1级移位寄存器单元的输出端output-O输出的信号通过第一晶体管T1传输到第2n+1行像素单元的栅极驱动信号输入端input-O；第2n+2级移位寄存器单元的输出端output-E输出的信号通过第二晶体管T2传输到第2n+2行像素单元的栅极驱动信号输入端input-E。
本示例性实施例中，所述第一反相输出子模块21可以包括第四晶体管T4，第二反相输出子模块22可以包括第三晶体管T3。第三晶体管T3的第一端与第2n+2级移位寄存器单元的输出端output-E连接，第二端与第2n+1行像素单元的栅极驱动信号输入端input-O连接，控制端接收所述第一节点N的信号；第四晶体管T4的第一端与第2n+1级移位寄存器单元的输出端output-O连接，第二端与第2n+2行像素单元的栅极驱动信号输入端input-E连接，控制端接收所述第一节点N的信号。其中，当第一节点N的信号为高电平时，第三晶体管T3和第四晶体管T4导通，所述第2n+1级移位寄存器单元输出端output-O输出的栅极驱动信号传输到第2n+2行像素单元的栅极驱动信号输入端input-E，所述第2n+2级移位寄存器单元输出端output-E输出的栅极驱动信号传输到2n+1行像素单元的栅极驱动信号输入端input-O。
本示例性实施例中，所述信号输入模块3可以包括第五晶体管T5和第六晶体管T6。第五晶体管T5的第一端与第一信号端VDD连接，控制端与第一信号端连接，第二端形成所述第一节点；第六晶体管T6的第一端与所述第一节点连接，第二端与所述第二信号端VSS连接，控制端接收所述控制信号。其中，当控制信号为高电平时，第一晶体管T1和第二晶体管T2导通，同时，第六晶体管T6导通，第二信号端的信号VSS传输到第一节点N，第三晶体管T3和第四晶体管T4关断，此时，第一晶体管T1和第二晶体管T2导通，第2n+1级移位寄存器单元的输出端output-O输出的信号通过第一晶体管T1传输到第2n+1行像素单元的栅极驱动信号输入端input-O；第2n+2级移位寄存器单元的输出端output-E输出的信号通过第二晶体管T2传输到第2n+2行像素单元的栅极驱动信号输入端input-E。当控制信号为低电平时，第一晶体管T1、第二晶体管T2以及第六晶体管T6关断，第五晶体管在VDD作用下导通，第一信号端VDD的信号传输到第一节点N，第三晶体管T3和第四晶体管T4导通，第2n+1级移位寄存器单元的输出端output-O输出的信号通过第四晶体管T4传输到第2n+2行像素单元的栅极驱动信号输入端input-E，第2n+2级移位寄存器单元的输出端output-E输出的信号通过第三晶体管T3传输到第2n+1行像素单元的栅极驱动信号输入端input-O。
本示例性实施例中，多个所述反转单元可以共用同一所述控制信号。如图7所示，为本公开栅极驱动电路一种示例性实施例中移位寄存器单元输出信号和控制信号的时序图。在T1时间段控制信号Control为低电平，第2n+1级移位寄存器单元和第2n+2级移位寄存器单元输出信号反相输出，在T2时间段，第2n+3级移位寄存器单元和第2n+4级移位寄存器单元输出信号正相输出。
本示例性实施例中，如图8所示，为本公开栅极驱动电路另一种示例性实施例中移位寄存器单元输出信号和控制信号的时序图。该实施例中所述移位寄存器单元输出栅极驱动信号存在预充电时段T0。显然，如果所有移位寄存器单元依然共用一个控制信号Control，在T1时间段，不仅第2n+1级移位寄存器单元和第2n+2级移位寄存器单元输出信号反相输出，同时第2n+3级移位寄存器单元和第2n+4级移位寄存器单元输出信号在部分时段也会反相输出。因此，如图9所示，为本公开栅极驱动电路另一种示例性实施例中移位寄存器单元输出信号和控制信号的时序图。该实施例以栅极驱动电路为四时钟信号驱动电路为例进行说明。当移位寄存器单元输出栅极驱动信号存在预充电时段时，可以通过两个控制信号对反转单元进行控制。在T1时间段，第一控制信号Control1控制反转单元反相输出第2n+1级移位寄存器单元和第2n+2级移位寄存器单元输出的信号；在T2时间段，第二控制信号Control2控制反转单元正相输出第2n+3级移位寄存器单元和第2n+4级移位寄存器单元输出的信号。本示例性实施例中，第n级反转单元与第n+2级反转单元可以共用同一控制信号。同理，当所述栅极驱动电路为2M时钟信号驱动电路，第N级反转单元与第N+M级反转单元可以共用同一所述控制信号，驱动该栅极驱动电路需要M个控制信号，其中，N、M大于等于1。例如，如图10所示，为本公开栅极驱动电路另一种示例性实施例中移位寄存器单元输出信号和控制信号的时序图。该栅极驱动电路为六时钟信号驱动电路，其需要三个控制信号Control1、Control2和Control3。如图11所示，为本公开栅极驱动电路另一种示例性实施例中移位寄存器单元输出信号和控制信号的时序图。该栅极驱动电路为八时钟信号驱动电路，其需要四个控制信号Control1、Control2、Control3、Control4。
本示例性实施例还提供一种栅极驱动电路的驱动方法，如图12所示，为本公开栅极驱动电路的驱动方法的流程图。该方法包括：
步骤S1：在重载画面阶段，反相输出两移位寄存器单元输出的栅极驱动信号；
步骤S2：在普通画面阶段，正相输出所述两移位寄存器单元输出的栅极驱动信号；
其中，所述两移位寄存器单元为第4n+1级所述移位寄存器单元和第4n+2级所述移位寄存器单元，或者第4n+2级所述移位寄存器单元和第4n+3级所述移位寄存器单元，或者第4n+3级所述移位寄存器单元和第4n+4级所述移位寄存器单元，或者第4n+1级所述移位寄存器单元和第4n+4级所述移位寄存器单元，n大于等于0。
本示例性实施例提供的栅极驱动电路的驱动方法与上述栅极驱动电路具有相同的技术特征和工作原理，此处不再赘述。
本示例性实施例还提供一种阵列基板，该阵列基板包括上所述的栅极驱动电路。
本示例性实施例提供的阵列基板与上述栅极驱动电路具有相同的技术特征和工作原理，此处不再赘述。
本示例性实施例还提供一种显示装置，该显示装置包括上述的阵列基板。
本示例性实施例提供的显示装置与上述阵列基板具有相同的技术特征和工作原理，此处不再赘述。本领域技术人员在考虑说明书及实践这里发明的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未发明的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由所附的权利要求指出。
上述所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中，如有可能，各实施例中所讨论的特征是可互换的。在上面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本发明的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组件、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本发明的各方面。

Claims (12)

1.一种栅极驱动电路，其特征在于，包括：
4m级移位寄存器单元；
m级反转单元，每相邻四级所述移位寄存器单元设置一个所述反转单元，第n+1级所述反转单元设置于两所述移位寄存器单元之间，用于响应一控制信号在重载画面阶段反相输出两所述移位寄存器单元输出的栅极驱动信号以及在普通画面阶段正相输出两所述移位寄存器单元输出的栅极驱动信号；
其中，两所述移位寄存器单元为第4n+1级所述移位寄存器单元和第4n+2级所述移位寄存器单元，或者第4n+2级所述移位寄存器单元和第4n+3级所述移位寄存器单元，或者第4n+3级所述移位寄存器单元和第4n+4级所述移位寄存器单元，或者第4n+1级所述移位寄存器单元和第4n+4级所述移位寄存器单元，n大于等于0，其中，m大于等于n+1。
2.根据权利要求1所述的栅极驱动电路，其特征在于，所述栅极驱动电路包括2m级所述反转单元；
每相邻四级所述移位寄存器单元设置两个所述反转单元；
所述反转单元设置于每两所述移位寄存器单元之间。
3.根据权利要求2所述的栅极驱动电路，其特征在于，
所述反转单元设置于每相邻两所述移位寄存器单元之间；
第n+1级所述反转单元用于响应一控制信号反相或者正相输出第2n+1级所述移位寄存器单元和第2n+2级所述移位寄存器单元输出的栅极驱动信号。
4.根据权利要求3所述的栅极驱动电路，其特征在于，所述反转单元包括：
正相输出模块，连接第2n+1级移位寄存器单元的输出端、第2n+2级移位寄存器单元的输出端、第2n+1行像素单元的栅极驱动信号输入端、第2n+2行像素单元的栅极驱动信号输入端，用于响应所述控制信号，将所述第2n+1级移位寄存器单元输出端输出的栅极驱动信号传输到所述第2n+1行像素单元的栅极驱动信号输入端，以及将所述第2n+2级移位寄存器单元输出端输出的栅极驱动信号传输到所述第2n+2行像素单元的栅极驱动信号输入端；
反相输出模块，连接所述第2n+1级移位寄存器单元的输出端、所述第2n+2级移位寄存器单元的输出端、所述第2n+1行像素单元的栅极驱动信号输入端、所述第2n+2行像素单元的栅极驱动信号输入端，用于响应第一节点的信号，将所述第2n+1级移位寄存器单元输出端输出的栅极驱动信号传输到所述第2n+2行像素单元的栅极驱动信号输入端，以及将所述第2n+2级移位寄存器单元输出端输出的栅极驱动信号传输到所述第2n+1行像素单元的栅极驱动信号输入端；
信号输入模块，连接第一信号端、第二信号端，用于响应所述第一信号端的信号将所述第一信号端的信号传输到所述第一节点，以及响应所述控制信号将所述第二信号端的信号传输到所述第一节点。
5.根据权利要求4所述的栅极驱动电路，其特征在于，所述正相输出模块包括：
第一晶体管，第一端与所述第2n+1级移位寄存器单元的输出端连接，第二端与所述第2n+1行像素单元的栅极驱动信号输入端连接，控制端接收所述控制信号；
第二晶体管，第一端与所述第2n+2级移位寄存器单元的输出端连接，第二端与所述第2n+2行像素单元的栅极驱动信号输入端连接，控制端接收所述控制信号。
6.根据权利要求4所述的栅极驱动电路，其特征在于，所述反相输出模块包括：
第三晶体管，第一端与所述第2n+2级移位寄存器单元的输出端连接，第二端与所述第2n+1行像素单元的栅极驱动信号输入端连接，控制端接收所述第一节点的信号；
第四晶体管，第一端与所述第2n+1级移位寄存器单元的输出端连接，第二端与所述第2n+2行像素单元的栅极驱动信号输入端连接，控制端接收所述第一节点的信号。
7.根据权利要求4所述的栅极驱动电路，其特征在于，所述信号输入模块包括：
第五晶体管，第一端与所述第一信号端连接，控制端与所述第一信号端连接，第二端形成所述第一节点；
第六晶体管，第一端与所述第一节点连接，第二端与所述第二信号端连接，控制端接收所述控制信号。
8.根据权利要求1所述的栅极驱动电路，其特征在于，多个所述反转单元共用同一所述控制信号。
9.根据权利要求1所述的栅极驱动电路，其特征在于，所述栅极驱动电路为2M时钟信号驱动电路，所述移位寄存器单元输出栅极驱动信号存在预充电时段时，第N级反转单元与第N+M级反转单元共用同一所述控制信号，其中，N、M大于等于1。
10.一种栅极驱动电路的驱动方法，其特征在于，包括：
在重载画面阶段，反相输出两移位寄存器单元输出的栅极驱动信号；
在普通画面阶段，正相输出所述两移位寄存器单元输出的栅极驱动信号；
其中，所述两移位寄存器单元为第4n+1级所述移位寄存器单元和第4n+2级所述移位寄存器单元，或者第4n+2级所述移位寄存器单元和第4n+3级所述移位寄存器单元，或者第4n+3级所述移位寄存器单元和第4n+4级所述移位寄存器单元，或者第4n+1级所述移位寄存器单元和第4n+4级所述移位寄存器单元，n大于等于0。
11.一种阵列基板，其特征在于，包括权利要求1-9任一项所述的栅极驱动电路。
12.一种显示装置，其特征在于，包括权利要求11所述的阵列基板。
CN201811132950.4A 2018-09-27 2018-09-27 栅极驱动电路及驱动方法、阵列基板、显示装置 Active CN109166544B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811132950.4A CN109166544B (zh) 2018-09-27 2018-09-27 栅极驱动电路及驱动方法、阵列基板、显示装置
US16/428,019 US10923063B2 (en) 2018-09-27 2019-05-31 Gate driving circuit and driving method, array substrate, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811132950.4A CN109166544B (zh) 2018-09-27 2018-09-27 栅极驱动电路及驱动方法、阵列基板、显示装置

Publications (2)

Publication Number Publication Date
CN109166544A CN109166544A (zh) 2019-01-08
CN109166544B true CN109166544B (zh) 2021-01-26

Family

ID=64892676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811132950.4A Active CN109166544B (zh) 2018-09-27 2018-09-27 栅极驱动电路及驱动方法、阵列基板、显示装置

Country Status (2)

Country Link
US (1) US10923063B2 (zh)
CN (1) CN109166544B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020199124A1 (zh) * 2019-04-02 2020-10-08 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法以及栅极驱动电路、显示装置

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07199872A (ja) * 1993-12-29 1995-08-04 Casio Comput Co Ltd 液晶表示装置
CN1673819A (zh) * 2004-02-17 2005-09-28 夏普株式会社 图像显示装置
KR20060126128A (ko) * 2005-06-03 2006-12-07 엘지.필립스 엘시디 주식회사 쉬프트 레지스터
JP2007192867A (ja) * 2006-01-17 2007-08-02 Sharp Corp 液晶表示装置およびその駆動方法
TW200737107A (en) * 2006-03-20 2007-10-01 Toppoly Optoelectronics Corp Gate driver circuit, liquid crystal display and electronic device
CN101273394A (zh) * 2005-09-23 2008-09-24 安纳帕斯股份有限公司 利用时钟嵌入多电平信号的显示器、定时控制器以及列驱动器集成电路
EP2026322A3 (en) * 1998-12-21 2009-08-12 Sony Corporation Level shift circuit, shift register, sampling latch circuit, latch circuit and liquid crystal display device
KR20090123700A (ko) * 2008-05-28 2009-12-02 네오뷰코오롱 주식회사 시프트 레지스터 및 이를 이용하는 주사구동장치
KR101056284B1 (ko) * 2009-10-22 2011-08-11 삼성모바일디스플레이주식회사 센서 스캔 드라이버 및 이를 구비한 터치 스크린 내장형 평판표시장치
CN102184718A (zh) * 2010-12-31 2011-09-14 友达光电股份有限公司 液晶显示装置以及像素驱动方法
US8605073B2 (en) * 2010-02-18 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
CN104751758A (zh) * 2013-12-30 2015-07-01 乐金显示有限公司 能够以低速驱动的显示设备
CN105161047A (zh) * 2015-10-26 2015-12-16 京东方科技集团股份有限公司 一种显示面板的显示驱动方法、显示驱动电路及显示装置
CN105913818A (zh) * 2016-06-07 2016-08-31 深圳市华星光电技术有限公司 栅极驱动器的扫描补偿方法和扫描补偿电路
CN106710563A (zh) * 2017-03-20 2017-05-24 深圳市华星光电技术有限公司 一种显示面板的驱动方法、时序控制器及液晶显示器
CN107507598A (zh) * 2017-09-28 2017-12-22 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060003968A (ko) * 2004-07-05 2006-01-12 삼성전자주식회사 어레이 기판과 이를 갖는 표시 장치와, 이의 구동장치 및방법
GB2459451A (en) * 2008-04-22 2009-10-28 Sharp Kk A scan pulse shift register for an active matrix display
US9129576B2 (en) * 2008-05-06 2015-09-08 Himax Technologies Limited Gate driving waveform control
KR101525807B1 (ko) * 2009-02-05 2015-06-05 삼성디스플레이 주식회사 표시 장치및 그 구동 방법
CN103985365B (zh) * 2014-04-24 2016-08-24 京东方科技集团股份有限公司 液晶显示面板的极性反转驱动方法和装置

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07199872A (ja) * 1993-12-29 1995-08-04 Casio Comput Co Ltd 液晶表示装置
EP2026322A3 (en) * 1998-12-21 2009-08-12 Sony Corporation Level shift circuit, shift register, sampling latch circuit, latch circuit and liquid crystal display device
CN1673819A (zh) * 2004-02-17 2005-09-28 夏普株式会社 图像显示装置
KR20060126128A (ko) * 2005-06-03 2006-12-07 엘지.필립스 엘시디 주식회사 쉬프트 레지스터
CN101273394A (zh) * 2005-09-23 2008-09-24 安纳帕斯股份有限公司 利用时钟嵌入多电平信号的显示器、定时控制器以及列驱动器集成电路
JP2007192867A (ja) * 2006-01-17 2007-08-02 Sharp Corp 液晶表示装置およびその駆動方法
TW200737107A (en) * 2006-03-20 2007-10-01 Toppoly Optoelectronics Corp Gate driver circuit, liquid crystal display and electronic device
KR20090123700A (ko) * 2008-05-28 2009-12-02 네오뷰코오롱 주식회사 시프트 레지스터 및 이를 이용하는 주사구동장치
KR101056284B1 (ko) * 2009-10-22 2011-08-11 삼성모바일디스플레이주식회사 센서 스캔 드라이버 및 이를 구비한 터치 스크린 내장형 평판표시장치
US8605073B2 (en) * 2010-02-18 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
CN102184718A (zh) * 2010-12-31 2011-09-14 友达光电股份有限公司 液晶显示装置以及像素驱动方法
CN104751758A (zh) * 2013-12-30 2015-07-01 乐金显示有限公司 能够以低速驱动的显示设备
CN105161047A (zh) * 2015-10-26 2015-12-16 京东方科技集团股份有限公司 一种显示面板的显示驱动方法、显示驱动电路及显示装置
CN105913818A (zh) * 2016-06-07 2016-08-31 深圳市华星光电技术有限公司 栅极驱动器的扫描补偿方法和扫描补偿电路
CN106710563A (zh) * 2017-03-20 2017-05-24 深圳市华星光电技术有限公司 一种显示面板的驱动方法、时序控制器及液晶显示器
CN107507598A (zh) * 2017-09-28 2017-12-22 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置

Also Published As

Publication number Publication date
US10923063B2 (en) 2021-02-16
CN109166544A (zh) 2019-01-08
US20200105217A1 (en) 2020-04-02

Similar Documents

Publication Publication Date Title
US10453369B2 (en) Shift register unit, driving method thereof, gate driver on array and display apparatus
KR100832252B1 (ko) 펄스 출력 회로
US7825885B2 (en) Display device
US9129576B2 (en) Gate driving waveform control
US8059780B2 (en) Shift register circuit and gate driving circuit
US8049704B2 (en) Liquid crystal display device
US10043474B2 (en) Gate driving circuit on array substrate and liquid crystal display (LCD) using the same
KR100674976B1 (ko) 공유 회로를 이용하는 평판 표시 장치의 게이트 라인 구동장치 및 방법
US20170178558A1 (en) Shift register unit and method for driving the same, gate drive circuit and display device
US20200160805A1 (en) Goa circuit
JP5801734B2 (ja) 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器
US10984738B2 (en) Driving device and driving method of display panel
US10796654B2 (en) Switching circuit, control circuit, display device, gate driving circuit and method
EP3543988A1 (en) Data line demultiplexer, display substrate, display panel, and display apparatus
US7573333B2 (en) Amplifier and driving circuit using the same
CN109192154B (zh) 栅极驱动电路及显示装置
US10380959B2 (en) Pixel unit driving circuit, driving method and display apparatus for pixel unit using alternately switching elements having inverted polarities
US20190057638A1 (en) Shift-buffer circuit, gate driving circuit, display panel and driving method
US10262607B2 (en) Driving circuits of liquid crystal panels and liquid crystal displays
US20120169581A1 (en) Shift register and driving method thereof
JP7296729B2 (ja) シフトレジスター及びその駆動方法、ゲート駆動回路、並び表示装置
CN111243547A (zh) Goa电路及显示面板
CN106128378B (zh) 移位寄存单元、移位寄存器及显示面板
CN109686296B (zh) 移位寄存器模块及驱动方法、栅极驱动电路
CN109166544B (zh) 栅极驱动电路及驱动方法、阵列基板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant