JP5560778B2 - クロック乗せ換え回路、及びクロック乗せ換え方法 - Google Patents
クロック乗せ換え回路、及びクロック乗せ換え方法 Download PDFInfo
- Publication number
- JP5560778B2 JP5560778B2 JP2010049181A JP2010049181A JP5560778B2 JP 5560778 B2 JP5560778 B2 JP 5560778B2 JP 2010049181 A JP2010049181 A JP 2010049181A JP 2010049181 A JP2010049181 A JP 2010049181A JP 5560778 B2 JP5560778 B2 JP 5560778B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- data
- clock
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
10 位相比較部
20 デジタルフィルタ部
11 TAP係数指定部
12 不整合判断部
111 クロック逓倍回路
112 CLK Aパルス生成回路
113 Nビット自走カウンタ
114 Nビットカウンタ
115、121 ラッチレジスタ
122 比較回路
1121、1122、1123 フリップフロップ
1124 インバータ
1125 ANDゲート
201 制御部
2011 TAP係数テーブル
2021、2022 フリップフロップ
2031、2032 乗算器
2041 加算器
Claims (8)
- 第1のクロック信号に同期した信号波の値を示す時系列の複数の入力データをタップにて保持し、タップ係数指定手段により指定された複数のタップ係数を前記タップに保持している該複数の入力データのそれぞれに乗算し、前記各タップの乗算の結果を加算して得られたデータを出力データとして、第2のクロック信号に同期して複数の出力データを出力する複数段のタップと、
前記第1のクロック信号に対する前記第2のクロック信号の位相遅れを位相差として該第2のクロック信号に同期して取得し、前記第2のクロック信号の該位相差を取得したタイミングにおける前記信号波の値を前記タップに保持されている入力データに基づいて算出するためのタップ係数を、前記位相差に応じて、前記第2のクロック信号に同期して指定するタップ係数指定手段と、
前記タップ係数指定手段により取得された前記位相差に基づいて、出力データのデータ飛びが生じる場合にデータ飛び通知信号を出力する制御信号出力手段と、を有し、
前記制御信号出力手段により前記データ飛び通知信号が出力されたならば、タップ係数を切り替えることにより、1つの入力データに異なる2つのタップ係数を乗算する、
クロック乗せ換え回路。 - 前記クロック乗せ換え回路は、位相差ごとに、異なる組み合わせの複数のタップ係数を記載した複数のテーブルを更に有し、
前記タップ係数指定手段は、取得した前記位相差に対応する前記テーブルを指定し、
前記複数段のタップは、前記タップ係数指定手段により指定された前記テーブルに記載された組み合わせの各タップ係数を前記複数の入力データのそれぞれに乗算する、請求項1に記載のクロック乗せ換え回路。 - 前記制御信号出力手段は、
前記タップ係数指定手段により取得された前記位相差に基づいて、同一の出力データの重複出力が生じる場合に重複出力通知信号を更に出力し、
前記制御信号出力手段により前記重複出力通知信号が出力されたならば、2つの入力データに対し、1つの出力データを出力する、請求項1に記載のクロック乗せ換え回路。 - 前記タップ係数指定手段は、
前記第2のクロック信号を、所定の逓倍数で逓倍して逓倍クロック信号を生成する逓倍手段と、
前記第1のクロック信号のパルス幅を、前記逓倍手段により生成された前記逓倍クロック信号のパルス幅に変調するパルス幅変調手段と、
前記パルス幅変調手段により変調された前記第1のクロック信号に応じて初期値から計数を開始し、前記逓倍手段により生成された前記逓倍クロック信号に同期して、最大値まで計数する第1の計数手段と、
前記第2のクロック信号に同期して前記初期値から計数を開始し、前記逓倍手段により生成された前記逓倍クロック信号に同期して、前記最大値まで計数する第2の計数手段と、
前記第1の計数手段により計数された前記計数値を前記位相差として保持し、該位相差に応じたタップ係数を指定し、前記第2の計数手段により計数された前記計数値が所定値となったとき、保持した該位相差を更新する第1の保持手段と、
を有する、請求項3に記載のクロック乗せ換え回路。 - 前記制御信号出力手段は、
前記第1の保持手段により保持された前記計数値を保持し、前記第2の計数手段により保持された前記計数値が前記所定値となったとき、保持する該計数値を更新する第2の保持手段と、
前記第1の保持手段により保持された前記計数値と、前記第2の保持手段により保持された前記計数値とに基づいて、前記データ飛び通知信号を出力する制御信号出力回路と、
を有する請求項4に記載のクロック乗せ換え回路。 - 前記比較手段は、前記第1の保持手段により保持された計数値が前記初期値であり、且つ、前記第2の保持手段により保持された計数値が前記最大値であれば、前記データ飛び通知信号を出力する、請求項5に記載のクロック乗せ換え回路。
- 前記比較手段は、前記第1の保持手段により保持された計数値が前記最大値であり、且つ、前記第2の保持手段により保持された計数値が前記初期値であれば、前記重複出力通知信号を出力する、請求項5又は6に記載のクロック乗せ換え回路。
- タップ係数指定手段が、前記第1のクロック信号に対する第2のクロック信号の位相遅れを位相差として該第2のクロック信号に同期して取得し、前記第2のクロック信号の該位相差を取得したタイミングにおける前記信号波の値を前記タップに保持されている入力データに基づいて算出するためのタップ係数を、前記位相差に応じて、前記第2のクロック信号に同期して指定し、
複数段のタップが、前記第1のクロック信号に同期した信号波の値を示す時系列の複数の入力データをタップにて保持し、タップ係数指定手段により指定された複数のタップ係数を前記タップに保持している該複数の入力データのそれぞれに乗算し、前記各タップの乗算の結果を加算して得られたデータを出力データとして、前記第2のクロック信号に同期して複数の出力データを出力し、
前記位相差に基づいて、出力データのデータ飛びが生じる場合にデータ飛び通知信号を出力し、
前記データ飛び通知信号が出力されたならば、タップ係数を切り替えることにより、1つの入力データに異なる2つのタップ係数を乗算する、クロック乗せ換え方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010049181A JP5560778B2 (ja) | 2010-03-05 | 2010-03-05 | クロック乗せ換え回路、及びクロック乗せ換え方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010049181A JP5560778B2 (ja) | 2010-03-05 | 2010-03-05 | クロック乗せ換え回路、及びクロック乗せ換え方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011188092A JP2011188092A (ja) | 2011-09-22 |
JP5560778B2 true JP5560778B2 (ja) | 2014-07-30 |
Family
ID=44793882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010049181A Expired - Fee Related JP5560778B2 (ja) | 2010-03-05 | 2010-03-05 | クロック乗せ換え回路、及びクロック乗せ換え方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5560778B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6249029B2 (ja) * | 2016-03-08 | 2017-12-20 | Nttエレクトロニクス株式会社 | データ位相追従装置、データ位相追従方法及び通信装置 |
CN108718192B (zh) * | 2018-06-12 | 2024-03-05 | 江苏卓胜微电子股份有限公司 | 数据信号检测装置、mipi rffe设备及系统 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3178864B2 (ja) * | 1991-08-30 | 2001-06-25 | 富士通株式会社 | ジッタ補償装置 |
JPH0828702B2 (ja) * | 1992-11-25 | 1996-03-21 | 日本電気株式会社 | クロック再生器 |
JP3573627B2 (ja) * | 1998-09-28 | 2004-10-06 | 富士通株式会社 | マルチレートシンボルタイミングリカバリ回路 |
JP3419397B2 (ja) * | 2001-01-18 | 2003-06-23 | 日本電気株式会社 | クロック同期回路及びクロック同期方法 |
JP4213132B2 (ja) * | 2005-03-28 | 2009-01-21 | 富士通マイクロエレクトロニクス株式会社 | タイミングリカバリ回路及び間引きクロック生成方法 |
JP4186083B2 (ja) * | 2006-10-03 | 2008-11-26 | 日本電気株式会社 | クロック同期回路 |
JP5108407B2 (ja) * | 2007-07-25 | 2012-12-26 | 富士通セミコンダクター株式会社 | シンボルタイミングリカバリ回路 |
-
2010
- 2010-03-05 JP JP2010049181A patent/JP5560778B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011188092A (ja) | 2011-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9824731B2 (en) | Data reading circuit | |
US20080094113A1 (en) | Fraction-N Frequency Divider and Method Thereof | |
US10491201B2 (en) | Delay circuit, count value generation circuit, and physical quantity sensor | |
JP4141885B2 (ja) | シリアル通信装置 | |
JP5560778B2 (ja) | クロック乗せ換え回路、及びクロック乗せ換え方法 | |
JP2006229417A (ja) | デジタルpll装置 | |
JP4371511B2 (ja) | デジタル同期回路 | |
JP2009526278A (ja) | データインタフェースおよび同期探索方法 | |
JP5103940B2 (ja) | クロック再生装置 | |
JP2010061779A (ja) | 半導体メモリ装置のドメインクロシング回路 | |
JP6410594B2 (ja) | シンクロナイザおよび半導体装置 | |
JP4434277B2 (ja) | クロック生成回路およびその使用方法 | |
KR102064232B1 (ko) | 데이터 레이트 변환 장치 및 방법 | |
JP6533069B2 (ja) | データ伝送装置並びに送信装置及び受信装置 | |
JPH1125071A (ja) | 複素数乗算器 | |
JP2010283816A (ja) | クロックを並列データに整列させるための回路 | |
JP2020202439A (ja) | 位相同期回路、電子装置、および、位相同期回路の制御方法 | |
JP2013175832A (ja) | 画像処理装置、信号伝達回路及び半導体集積回路 | |
JP4107716B2 (ja) | Fifo型記憶装置 | |
JP3562321B2 (ja) | クロック信号切り換え装置 | |
JP4461928B2 (ja) | Firフィルタ | |
JP4672032B2 (ja) | シリアル通信装置 | |
JP6127816B2 (ja) | 半導体集積回路装置、電子機器、及び、メモリー制御方法 | |
JP3790235B2 (ja) | 逆拡散復調器 | |
KR100882725B1 (ko) | 동기 데이터 변환장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140411 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140513 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140526 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5560778 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |