JP3573627B2 - マルチレートシンボルタイミングリカバリ回路 - Google Patents
マルチレートシンボルタイミングリカバリ回路 Download PDFInfo
- Publication number
- JP3573627B2 JP3573627B2 JP27286298A JP27286298A JP3573627B2 JP 3573627 B2 JP3573627 B2 JP 3573627B2 JP 27286298 A JP27286298 A JP 27286298A JP 27286298 A JP27286298 A JP 27286298A JP 3573627 B2 JP3573627 B2 JP 3573627B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- value
- output
- frequency
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000011084 recovery Methods 0.000 title claims description 29
- 230000010363 phase shift Effects 0.000 claims description 5
- 238000005070 sampling Methods 0.000 description 17
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 11
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 5
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
- H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
- H04L2025/03439—Fixed structures
- H04L2025/03445—Time domain
- H04L2025/03471—Tapped delay lines
- H04L2025/03477—Tapped delay lines not time-recursive
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03592—Adaptation methods
- H04L2025/03598—Algorithms
- H04L2025/03611—Iterative algorithms
- H04L2025/03617—Time recursive algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
- H04L7/0335—Gardner detector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
本発明は、受信信号のシンボルタイミングを再生するシンボルタイミングリカバリ回路、特に、種々のシンボルレートに対応可能なマルチレートシンボルタイミングリカバリ回路に関する。
【0002】
【従来の技術】
受信信号に含まれるシンボルを識別するタイミング(シンボルタイミング)を再生する方法として、受信信号からシンボル周波数の成分を抽出する方法、識別クロックのタイミングを制御して受信信号のシンボルタイミングに識別クロックを同期させる方法などがある。
【0003】
特開平4−104542号公報には、ディジタル化に適し、ディジタル化しても高速信号の処理が可能な手法として、受信信号が通過するFIR(Finite Impulse Response:有限インパルスレスポンス)フィルタのタップ係数を制御することにより、前述とは逆に受信信号のシンボルタイミングを制御して周波数固定のクロックに同期させる手法が提案されている。
【0004】
【発明が解決しようとする課題】
前述の、受信信号のシンボルタイミングを固定クロックに同期させる手法においては、クロックの周波数(サンプリング周波数)としては受信信号のシンボルレートの2倍よりも高い周波数が用いられる。また、サンプリング周波数はキャプチャレンジ内の周波数である必要がある。すなわち、サンプリング周波数はシンボルレートの2倍(もしくはその整数倍)である必要がある。
【0005】
したがって、入力信号のシンボルレートが変わった場合には、サンプリング周波数もそれに応じて変えなければならない。入力信号のシンボルレートが基本周波数の1/nで変わる場合には分周器の分周比を変えることによって対応することができる。しかし、例えば、シンボルレートが5Mbaudsの信号と、3.4Mbaudsの信号の双方に対応する場合には、サンプリング周波数を単純な分周で生成することができず、水晶発振器等の外部回路を変更するか、複雑な分周回路を設ける必要がある。
【0006】
したがって本発明の目的は、複雑な分周回路を設ける必要がなく、また、外部回路の変更なしに種々のシンボルレートに対応することのできるマルチレートシンボルタイミングリカバリ回路を提供することにある。
【0007】
【課題を解決するための手段】
本発明によれば、第1のクロックを分周して第2のクロックを出力する分周器と、該第2のクロックのタイミングにおける入力信号の値から、該第2のクロックのタイミングにおける入力信号のゼロクロス点およびデータ識別点の値を、与えられたタップ係数を用いて演算して出力することにより、入力信号のゼロクロス点およびデータ識別点の位相を該第2のクロックのタイミングへシフトさせる有限インパルスレスポンスフィルタと、該有限インパルスレスポンスフィルタの出力におけるゼロクロス点の位相のずれを検出する位相比較器と、該位相比較器の出力の低周波数成分を通過させるループフィルタと、該ループフィルタの出力に所定の値を加算する加算器と、該加算器が出力する値に応じた周波数の信号を出力する発振器と、該発振器の出力から前記タップ係数を決定して前記有限インパルスレスポンスフィルタに与えるタップ係数決定部とを具備するマルチレートシンボルタイミングリカバリ回路が提供される。
【0008】
本発明によれば、第1のクロックを分周して第2のクロックを出力する分周器と、該第2のクロックのタイミングにおける入力信号の値から、該第2のクロックのタイミングにおける入力信号のゼロクロス点およびデータ識別点の値を与えられたタップ係数を用いて演算して出力することにより、入力信号のゼロクロス点およびデータ識別点の位相を該第2のクロックのタイミングへシフトさせる有限インパルスレスポンスフィルタと、該有限インパルスレスポンスフィルタの出力におけるゼロクロス点の位相のずれを検出する位相比較器と、該位相比較器の出力の低周波数成分を通過させるループフィルタと、該ループフィルタの出力に所定の値を加算する加算器と、該加算器が出力する値に応じた周波数の信号を出力する発振器と、該発振器の出力から前記タップ係数を決定して前記有限インパルスレスポンスフィルタに与えるタップ係数決定部とを具備するマルチレートシンボルタイミングリカバリ回路をコンピュータに設計させるためのプログラムを記録した記録媒体もまた提供される。
【0009】
【発明の実施の形態】
図1は本発明の一実施例に係るマルチレートシンボルタイミングリカバリ回路の回路ブロック図である。
発振器10が出力するサンプリングクロックの周波数fsampは、処理が予定されている入力信号のシンボルレートfs の中で最も高い周波数の2倍よりも高い周波数である。分周器12はfsampのクロックを整数値Nで分周して2fs よりも高い周波数fsamp’のクロックCLK3を出力する。整数Nの決め方については後述する。クロック制御回路14は、クロックCLK3の一部を間引いて、周期が常に一定ではないが周波数が2fs に等しいクロックCLK2を出力する。クロック制御回路14の動作についても後述する。
【0010】
A/D変換器16は周波数fsampのクロックのタイミングにおいてシンボルレートfs の入力アナログ信号をディジタル値に変換して出力する。フリップフロップ18はクロックCLK3のタイミングで入力信号をラッチして出力する。FIRフィルタ20は例えば図に示すように縦属接続された4つの遅延器と5つの乗算器と加算器からなる5タップのディジタルトランスバーサルフィルタであり、クロックCLK3で動作する。なお、さらに多くのタップを有するFIRフィルタを用いても良い。
【0011】
図2はFIRフィルタ20の動作を説明するための図である。矢印22はクロックCLK3の1周期の時間Tを表わし、曲線24は、2fs までを通過帯域とする低域通過フィルタのインパルス応答に相当する。参照番号26で示される5つの値がタップ係数a0 −a 4 としてFIRフィルタ20に与えられると、a2 以外はすべて0であるのでFIRフィルタ20は単純な遅延器になり、その遅延時間は2Tとなる。参照番号28で示される5つの値がタップ係数a0 −a 4 としてFIRフィルタ20に与えられると、FIRフィルタの遅延時間は2T−T/4となり、出力信号の位相はタップ係数26の場合と比べてπ/2だけ進む。同様にして、参照番号30および32で示されるそれぞれ5つの値がタップ係数a0 −a 4 としてFIRフィルタ20に与えられると、出力信号の位相はそれぞれπ/2およびπだけ遅れる。このようにして、タップ係数a0 −a 4 に与える値を変えることにより出力信号の位相を変えることができる。
【0012】
図3の(a)欄の曲線はアナログ入力信号を示し、白丸がクロックCLK3によるサンプリング点を、黒丸が入力信号のゼロクロス点およびデータ識別点を示す。最初のサンプリング点((a)欄の左端の白丸)では(b)欄に示すようにデータ識別点の位相が−3π/5進んで(3π/5遅れて)おり、位相を3π/5進めるタップ係数a0 −a5 をFIRフィルタ20に与えることにより、最初のサンプリング点でデータ識別点の値が出力される。次のサンプリング点では、ゼロクロス点の位相が−4π/5進んで(4π/5遅れて)おり、位相を4π/5進めるタップ係数をFIRフィルタ20に与えることにより、2番目のサンプリング点でゼロクロス点の値が出力される。3番目と4番目のサンプリング点ではFIRフィルタ20による位相の修正後にいずれもデータ識別点の値が出力されるので、4番目のサンプリング点は間引きクロックCLK2で動作するフリップフロップ34において間引かれる。
【0013】
このようにして、フリップフロップ34からは、一部が間引かれたクロックCLK2のタイミングでデータ識別点の値とゼロクロス点の値が交互に出力される。言い換えれば、シンボルタイミングが再生される。
位相比較器36では、フリップフロップ34の出力におけるゼロクロス点の位相のずれが検出される。図4に示すように、位相比較器36では、ゼロクロス点における値d(r)とその前のデータ識別点における値d(r−1)との比較およびゼロクロス点の後のデータ識別点における値d(r+1)との比較が行なわれ、d(r−1)>d(r)>d(r+1)と単調減少の場合、
d(r)−d(r+1)−{d(r−1)−d(r)}=2d(r)−{d(r+1)+d(r−1)}
の計算により位相差が算出される。d(r−1)<d(r)<d(r+1)と単調増加の場合には、
d(r+1)−d(r)−{d(r)−d(r−1)}=−2d(r)+{d(r+1)+d(r−1)}
の計算により位相差が検出される。単調増加でも単調減少でもない場合には、位相差は更新されない。図4の例では、(a)欄と(b)欄が信号の位相が遅れている(サンプリング点の位相が進んでいる)場合を示し、位相比較器36からは正の値が出力される。(c)欄と(d)欄は信号の位相が進んでいる(サンプリング点の位相が遅れている)場合を示し、位相比較器36からは負の値が出力される。
【0014】
位相比較器36の出力はループフィルタ38を経て加算器40においてΔth(後述)が加算され、これによって数値制御発振器42の周波数が決定される。 数値制御発振器(NCO)42は加算器44と遅延器46で構成される。遅延器(フリップフロップ)46の出力は加算器44の一方の入力へフィードバックされる。遅延器46はサンプリングクロックCLK3で動作する。加算器44の出力はクロックCLK3のタイミングで加算器40の出力に応じた速度で変化するので、NCO42の出力は図3の(c)欄に示すようなノコギリ波となり、ノコギリ波の周波数は加算器40の出力に比例する。タップ係数演算部48はこのノコギリ波の値の最大値を+π、最小値を−πと定義してそれに応じたタップ係数を決定する。例えば、NCO42の出力が0のとき図2のタップ係数26が選ばれ、π/2のとき、係数28が選ばれる。このようにしてタップ係数演算部48が決定したタップ係数をFIRフィルタ20へ与えることにより、受信信号のゼロクロス点とデータ識別点の位相がサンプリングクロックCLK3に同期する。クロック制御部14における間引きは、図3の(e)(f)欄に示されるように(c)欄のNCO42の出力が負から正へ変化するタイミングで行なわれる。この間引きクロックCLK2を用いてFIRフィルタ20の出力をラッチすることにより、フリップフロップ34の出力には、(d)欄に示すように、データ識別点の値とゼロクロス点の値が交互に現われる。
【0015】
次に、設定値演算器50における分周器12の分周比Nおよび加算器40の加算値Δthの決定について説明する。ノコギリ波の周期をTNCO とすると、ループ収束後は次の関係が成立する。
1/TNCO =fsamp’−2fs (1)
また、このときループフィルタ38の出力は“0”で安定すると考えれば、NCO42の入力はΔthに等しくなり、加算器44のビット数をMとすると、
TNCO =(2M /Δth)×(1/fsamp’) (2)
が成り立つ。
【0016】
設定値演算器50には発振器10の周波数fsampの値と入力信号のシンボルレートfs の値が与えられる。設定値演算器50は、周波数fsampを割ったときに2fs よりも大きくなる整数のうち最大のものをNと設定する。ループが安定した後は上記(1)(2)が成立するので、(1)(2)式より
Δth=2M ×(fsamp’−2fs )/fsamp’
が得られ、これによりΔthが決定される。
【0017】
加算器40において、Δthを加算するということは、ループフィルタ38の出力に拘らず、NCOの動作をほぼ収束状態にまでもっていくことを意味する。ループとして見た場合、回路動作の初期に、タイミングリカバリ回路の周波数はほぼ一致し、位相だけが異なっている状態になり、タイミングリカバリ回路のキャプチャーレンジが大幅に拡大される。具体的には、このΔthを加算することにより、動作可能なfsamp’と2fs の比(fsamp’/2fs )が、最大1.1程度だったものが、1.8〜1.9程度にまで拡大される。このことはシミュレーションにより確認されている。
【0018】
次に、この回路で、5Mbauds,3.4Mbaudsのシンボルレートの信号を受信する場合について説明する。(fsampは、32MHz ,NCO42のビット数は、13bit とする。)
5Mbaudsの信号を受信する場合、先ず、1/N分周器12のN値を求める。fsampをシンボルレートの2倍以上で、かつ一番小さいレート(fsamp’)に分周するため、N=3となる。よって、
fsamp’=32MHz /3=10.67MHz
となる。
【0019】
次に、加算器40の加算値Δthを求めると、
Δth=2M ×(fsamp’−2fs )/fsamp’=213×(10.67×106 −2×5×106 )/(10.67×106 )≒514
となる。
3.4Mbaudsの信号を受信する場合、先ず、分周器12のN値を求める。fsampをシンボルレートの2倍以上で、かつ一番小さいレート(fsamp’)に分周するため、N=4となる。よって、
fsamp’=32MHz /4=8.0MHz
となる。
【0020】
次に、加算器40の加算値Δthを求めると、
Δth=2M ×(fsamp’−2fs )/fsamp’=213×(8.0×106 −2×3.4×106 )/(8.0×106 )≒1229
となる。
図1の回路で、N=3,Δth=514と設定すれば、シンボルレート5Mbaudsの信号を受信することができる。また、N=4,Δth=1229と設定すれば、シンボルレート3.4Mbaudsの信号を受信することができる。
【0021】
図5は本発明のマルチレートシンボルタイミングリカバリ回路において、ループフィルタ38(図1)として使用するに適したフィルタの構成を示す。図5中52,54は乗算器であり、α,βの値を入力INに乗算することにより、αはLPF側、βはHPF側のフィルタのゲインを調整する。56は、完全積分器を構成するフリップフロップ、58は、完全積分器を構成する加算器、60は、完全積分器のリミッタである。62は、加算器であり、HPF側とLPF側の出力結果を加算し、フィルタ全体としての出力を得ている。ここで特長的なのは、リミッタ60である。このリミッタは、完全積分器の出力が、上側、または、下側のリミット値に達した時に、完全積分器にリセットをかける構成をとっている。これは、入力信号の品質が悪い場合(低C/N、キャリアずれ大など)のループフィルタの暴走をおさえ、シンボルタイミングリカバリのロックアップタイムを早める働きをする。
【0022】
図6は本発明のマルチレートシンボルタイミングリカバリ回路をQPSK復調回路と組み合わせて受信回路を構成した例を示す。図1と同一の構成要素には同一の参照番号を付してその説明を省略する。
図6において、周波数fsampでディジタル値に変換された入力信号は乗算器64,66へ供給される。乗算器64,66の他方の入力へはIFキャリアとしてfsampで変化するキャリアが印加される。一方のキャリアが“0→1→0→−1”と変化するとき他方は“1→0→−1→0”と変化する。すなわち両者は互いに位相がπ/2だけ異なっているので、I相信号とQ相信号からなるベースバンド信号が生成される。ただし、fsampはIFキャリアに完全に同期していないのでI−Q平面上で信号点は両者の差の周波数で回転している。
【0023】
これらのベースバンド信号は前に説明したように、フリップフロップ18においてシンボルレートfs の2倍よりも高い周波数fsamp’(=fsamp/N)のクロックCLK3でサンプリングされ、FIRフィルタ20でゼロクロス点とデータ識別点の位相がクロックCLK3のタイミングまでシフトされ、フリップフロップ34において、重なりの部分が間引かれて、周波数がシンボルレートfs の2倍に等しい間引きクロックCLK2に同期した信号が得られる。これらはルートナイキストフィルタ72,74を経てバタフライ回路76へ供給される。バタフライ回路76では残留キャリア成分の周波数で回転する信号が乗算されて残留キャリア成分が除去される。キャリアリカバリ回路78はバタフライ回路76の出力において信号の回転を検出してバタフライ回路76へ与える信号の回転を制御する。位相比較器36によるシンボルタイミングのずれの検出もバタフライ回路76の出力において行なわれる。
【0024】
図7は本発明のマルチレートシンボルタイミングリカバリ回路が組み込まれたシステムLSIのマスクパターンを作製する工程の概略を示す。
まず、Verilog−HDL,VHDLなどのハードウェア記述言語を使ってRTL(Register Transfer Level)で回路データ(プログラム)を作成して回路データファイル80に格納する。図1〜5およびそれらの説明に基づきこのようなプログラムを作成することは当業者にとって容易であるから、本発明のマルチレートシンボルタイミングリカバリ回路のハードウェア記述言語によるプログラムの内容の説明は省略する。
【0025】
マルチレートシンボルタイミングリカバリ回路のプログラム82を、QPSK復調回路およびエラー訂正回路のプログラム84,86とともに、コンピュータ上で動作する論理合成ツール88へ入力すると、最適化された論理回路が生成される。次にこの論理回路設計結果をコンピュータ上で動作する自動レイアウトツール90へ入力することによりチップ上のマクロセルの配置およびそれらの間の配線92が決定される。
【0026】
レイアウトの結果から、マスク作製ツール94によりLSI製造のためのマスクパターンが自動的に作製される。
上記の工程において、ハードウェア記述言語により記述された本発明のマルチレートシンボルタイミングリカバリ回路のプログラムは、磁気テープ、CD−ROMなどの記録媒体に記録した形でIP(Intellectual Property)コアとして単独で供給することが可能である。
【0027】
【発明の効果】
以上説明したように、本発明によるマルチレートシンボルタイミングリカバリ回路によれば、今まで、複雑なクロック生成回路が必要であった、異なる入力シンボルレートのタイミング再生を、設定を変えるだけで、外部回路を変えずに簡単に行なうことが可能となる。
【図面の簡単な説明】
【図1】本発明のマルチレートシンボルタイミングリカバリ回路の回路ブロック図である。
【図2】FIRフィルタ20によるシンボル位相の制御を説明するための図である。
【図3】本発明のマルチレートシンボルタイミングリカバリ回路の動作を示す波形図である。
【図4】位相比較器36における位相比較の原理を説明するための図である。
【図5】ループフィルタ38の詳細を示す回路ブロック図である。
【図6】本発明のマルチレートシンボルタイミングリカバリ回路が使用された受信回路の回路ブロック図である。
【図7】本発明のマルチレートシンボルタイミングリカバリ回路を含むシステムLSIの製造工程を説明するための図である。
【符号の説明】
10…発振器
12…分周器
16…A/D変換器
18,34…フリップフロップ
20…FIRフィルタ
40…加算器
42…数値制御発振器
Claims (6)
- 第1のクロックを分周して第2のクロックを出力する分周器と、
該第2のクロックのタイミングにおける入力信号の値から、該第2のクロックのタイミングにおける入力信号のゼロクロス点およびデータ識別点の値を、与えられたタップ係数を用いて演算して出力することにより、入力信号のゼロクロス点およびデータ識別点の位相を該第2のクロックのタイミングへシフトさせる有限インパルスレスポンスフィルタと、
該有限インパルスレスポンスフィルタの出力におけるゼロクロス点の位相のずれを検出する位相比較器と、
該位相比較器の出力の低周波数成分を通過させるループフィルタと、
該ループフィルタの出力に所定の値を加算する加算器と、
該加算器が出力する値に応じた周波数の信号を出力する発振器と、
該発振器の出力から前記タップ係数を決定して前記有限インパルスレスポンスフィルタに与えるタップ係数決定部と、
前記第1のクロックの周波数および入力信号のシンボルレートから前記分周器の分周比および前記加算器が加算する前記所定の値を決定して該分周器および該加算器にそれぞれ設定する設定値演算器と
を具備するマルチレートシンボルタイミングリカバリ回路。 - 前記設定値演算器は、前記第1のクロックの周波数を割った結果が入力信号のシンボルレートの2倍よりも大である整数のうち最大のものを前記分周器の分周比と決定する請求項1記載のマルチレートシンボルタイミングリカバリ回路。
- 前記設定値演算器は、前記第2のクロックの周波数と前記シンボルレートの2倍との差から前記所定の値を決定する請求項1記載のマルチレートシンボルタイミングリカバリ回路。
- 前記第1のクロックのタイミングで入力信号をディジタル値に変換するアナログ/ディジタル変換器と、
該第1のクロックのタイミングで変化するディジタル値を前記第2のクロックのタイミングでラッチして出力して前記有限インパルスレスポンスフィルタへ供給するフリップフロップをさらに具備する請求項1記載のマルチレートシンボルタイミングリカバリ回路。 - 前記ループフィルタの積分器が上限値または下限値に達したとき積分器がリセットされる請求項1記載のマルチレートシンボルタイミングリカバリ回路。
- 第1のクロックを分周して第2のクロックを出力する分周器と、
該第2のクロックのタイミングにおける入力信号の値から、該第2のクロックのタイミングにおける入力信号のゼロクロス点およびデータ識別点の値を、与えられたタップ係数を用いて演算して出力することにより、入力信号のゼロクロス点およびデータ識別点の位相を該第2のクロックのタイミングへシフトさせる有限インパルスレスポンスフィルタと、
該有限インパルスレスポンスフィルタの出力におけるゼロクロス点の位相のずれを検出する位相比較器と、
該位相比較器の出力の低周波数成分を通過させるループフィルタと、
該第2のクロックの周波数と入力信号のシンボルレートから求まる加算値であって、タイミングリカバリループがほぼ収束状態となる値を有する加算値を該ループフィルタの出力に加算する加算器と、
該加算器が出力する値に応じた周波数の信号を出力する発振器と、
該発振器の出力から前記タップ係数を決定して前記有限インパルスレスポンスフィルタに与えるタップ係数決定部とを具備するマルチレートシンボルタイミング回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27286298A JP3573627B2 (ja) | 1998-09-28 | 1998-09-28 | マルチレートシンボルタイミングリカバリ回路 |
US09/375,212 US6563897B1 (en) | 1998-09-28 | 1999-08-16 | Multirate symbol timing recovery circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27286298A JP3573627B2 (ja) | 1998-09-28 | 1998-09-28 | マルチレートシンボルタイミングリカバリ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000101659A JP2000101659A (ja) | 2000-04-07 |
JP3573627B2 true JP3573627B2 (ja) | 2004-10-06 |
Family
ID=17519814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27286298A Expired - Lifetime JP3573627B2 (ja) | 1998-09-28 | 1998-09-28 | マルチレートシンボルタイミングリカバリ回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6563897B1 (ja) |
JP (1) | JP3573627B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017017373A (ja) * | 2015-06-26 | 2017-01-19 | 沖電気工業株式会社 | 光通信装置及び光ネットワーク |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6975676B1 (en) * | 1999-09-24 | 2005-12-13 | Adtran, Inc. | Timing loop and method filter for a digital communications system |
JP3564424B2 (ja) * | 2001-05-16 | 2004-09-08 | 日本電気通信システム株式会社 | Pll回路 |
JP4715044B2 (ja) * | 2001-06-28 | 2011-07-06 | ソニー株式会社 | テレビジョン信号の付加情報復号装置 |
DE10248052B4 (de) * | 2002-10-15 | 2009-12-24 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Nachführen eines Abtastzeitpunktes in Funkempfängern |
JP3486186B1 (ja) * | 2002-10-23 | 2004-01-13 | 沖電気工業株式会社 | 受信データ再生装置 |
US7106823B2 (en) * | 2002-11-15 | 2006-09-12 | Broadcom Corporation | System and method for accelerated clock synchronization of remotely distributed electronic devices |
DE102004052416B4 (de) * | 2004-10-28 | 2012-05-10 | Infineon Technologies Ag | Regelkreisfilter |
JP4213132B2 (ja) | 2005-03-28 | 2009-01-21 | 富士通マイクロエレクトロニクス株式会社 | タイミングリカバリ回路及び間引きクロック生成方法 |
JP5108407B2 (ja) * | 2007-07-25 | 2012-12-26 | 富士通セミコンダクター株式会社 | シンボルタイミングリカバリ回路 |
US8683283B2 (en) * | 2008-12-18 | 2014-03-25 | Viasat, Inc. | Delta-theta frequency estimation |
JP5560778B2 (ja) * | 2010-03-05 | 2014-07-30 | 日本電気株式会社 | クロック乗せ換え回路、及びクロック乗せ換え方法 |
JP5505208B2 (ja) * | 2010-08-31 | 2014-05-28 | 富士通株式会社 | 受信回路 |
JP5733094B2 (ja) | 2011-08-04 | 2015-06-10 | 富士通セミコンダクター株式会社 | シンボルタイミングリカバリ回路 |
US9231713B2 (en) * | 2014-03-07 | 2016-01-05 | Charlie Chen | Method for designing an analog Nyquist filter |
US9251811B1 (en) | 2015-06-10 | 2016-02-02 | International Business Machines Corporation | Symbol timing recovery scheme for parallel recording channel systems |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01296733A (ja) * | 1988-05-25 | 1989-11-30 | Toshiba Corp | ディジタル形位相同期回路 |
JP2721455B2 (ja) * | 1992-01-27 | 1998-03-04 | 富士通株式会社 | データ伝送装置のタイミング生成方法 |
US6249557B1 (en) * | 1997-03-04 | 2001-06-19 | Level One Communications, Inc. | Apparatus and method for performing timing recovery |
JP3616706B2 (ja) * | 1997-06-19 | 2005-02-02 | 富士通株式会社 | 交差偏波間干渉補償機能を備えた復調器 |
DE69837656T2 (de) * | 1998-06-30 | 2007-12-27 | Lucent Technologies Inc. | Trägerfolgesystem unter Anwendung eines Fehleroffsetfrequenzsignals |
-
1998
- 1998-09-28 JP JP27286298A patent/JP3573627B2/ja not_active Expired - Lifetime
-
1999
- 1999-08-16 US US09/375,212 patent/US6563897B1/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017017373A (ja) * | 2015-06-26 | 2017-01-19 | 沖電気工業株式会社 | 光通信装置及び光ネットワーク |
Also Published As
Publication number | Publication date |
---|---|
US6563897B1 (en) | 2003-05-13 |
JP2000101659A (ja) | 2000-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3573627B2 (ja) | マルチレートシンボルタイミングリカバリ回路 | |
US7436333B2 (en) | Asynchronous sample rate converter | |
JP5108407B2 (ja) | シンボルタイミングリカバリ回路 | |
US20070092040A1 (en) | Synchronizing apparatus, synchronizing method, synchronizing program and data reproduction apparatus | |
JPH09200042A (ja) | 複合位相濾波器とこれを用いたタイミング誤差補償装置及びその方法 | |
JPH06290545A (ja) | クロック再生装置 | |
JPH07193564A (ja) | クロック再生装置および再生方法 | |
US6310925B1 (en) | Phase angle detector and frequency discriminator employing the same | |
JPH1050001A (ja) | 再生装置および方法 | |
JP4098477B2 (ja) | 情報再生装置及びトランスバーサルフィルタ | |
JPH11213570A (ja) | 記録情報再生装置 | |
JP2001177412A (ja) | オーバーサンプリング処理回路およびデジタル−アナログ変換器 | |
JP4401332B2 (ja) | Pll回路およびデータ再生装置 | |
JP2005210436A (ja) | キャリア周波数検出方法 | |
JP3369291B2 (ja) | 位相誤差検出回路およびクロック再生回路 | |
JP2001237908A (ja) | Qpsk/qam同期獲得装置 | |
JP4397492B2 (ja) | デジタル−アナログ変換器 | |
JP2001177590A (ja) | 復調器 | |
JP4944943B2 (ja) | 位相比較器、及びこれを用いたクロック生成回路、映像表示装置及び再生信号処理装置 | |
JP2553643B2 (ja) | キャリア同期装置 | |
JPH0257041A (ja) | 多値qamトランスバザール・フィルタ制御回路 | |
JP2003018228A (ja) | シンボル同期回路 | |
JP2001177414A (ja) | オーバーサンプリング処理回路およびデジタル−アナログ変換器 | |
JPH0338143A (ja) | デジタルpsk復調器の同期判定回路 | |
JPH02203645A (ja) | 準同期型復調器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040629 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |