JP5108407B2 - シンボルタイミングリカバリ回路 - Google Patents

Description

本発明は、入力信号のシンボルタイミングを再生するシンボルタイミングリカバリ回路に係わる。

通信システムにおいて受信信号を再生するためには、一般に、その受信信号からシンボルタイミングを再生する必要がある。以下、図１５を参照しながら、特許文献１に記載のシンボルタイミングリカバリ回路について説明する。

図１５において、Ａ／Ｄ変換器１は、入力信号（あるいは、受信信号）をデジタル信号に変換する。Ａ／Ｄ変換器１のサンプリングレートｆsampは、入力信号のシンボルレートｆs の２倍以上である。ＦＩＲ（Finite Impulse Response）フィルタ２は、補間器として動作し、Ａ／Ｄ変換器１により得られるデジタルデータ列から、データ識別点におけるデータおよびゼロクロス点におけるデータを求める。間引き回路３は、ＦＩＲフィルタ２により得られるデータが重なるときに、その一方を間引く。

位相比較器４は、間引き回路３の出力データと理想的なサンプリング点におけるデータとの間の誤差を計算する。ループフィルタ５は、位相比較器４の出力を平滑化する。数値制御発振器（ＮＣＯ：Numerical Controlled Oscillator）６は、無限位相の積分器として動作し、ループフィルタ５の出力に応じた周波数で発振する。タップ係数演算部７は、ＮＣＯ６の出力信号に基づいて、ＦＩＲ２に与えるべきタップ係数（a0〜a4）を計算する。クロック制御回路８は、ＮＣＯ６の出力信号に基づいて、サンプリングクロックCLK1から間引きクロックCLK2を生成する。

上記構成のシンボルタイミングリカバリ回路においては、間引きクロックCLK2のタイミングで、データ識別点における値（データ）、およびゼロクロック点における値（データ）が交互に出力される。すなわち、シンボルタイミングが再生される。

なお、特許文献２には、第１のタイミング信号を出力端に出力する第１の発振回路と、第２のタイミング信号を出力端に出力する第２の発振回路と、第１のクロック信号の供給端と第１の発振回路の出力端とに結合され第１のタイミング信号に応じて第１のクロック信号のパルスを間引いた第２のクロック信号を出力端に出力する第１の間引き回路と、第１の間引き回路の出力端と第２の発振回路の出力端に結合され第２のタイミング信号に応じて第２のクロック信号のパルスを間引いた第３のクロック信号を生成する第２の間引き回路を含むタイミングリカバリ回路が記載されている。第１のタイミング信号及び第２のタイミング信号の何れか一方は固定周期を有し、他方はフィードバック制御に応じた周期を有する。
特許第３５７３６２７号 特開２００６−２７９３３２号公報

図１６は、図１５に示すシンボルタイミングリカバリ回路の出力信号のスペクトルを示す図である。なお、このスペクトルは、２５６ＱＡＭで変調された６Ｍbaudの信号についてシミュレーションにより得られたものである。

図１６に示すように、従来のシンボルタイミングリカバリ回路においては、入力信号に
は存在しない側帯波が発生してしまう。この側帯波は、クロック間引きの頻度に対応する周波数成分およびその高調波を含む。そして、この側帯波は、シンボルタイミングの再生精度の低下を引き起こす。さらに、シンボルタイミングの再生精度が低下すると、それに応じてＢＥＲ（Bit Error Rate）特性も劣化してしまう。

本発明の目的は、入力信号のシンボルタイミングを再生するシンボルタイミングリカバリ回路の再生精度を向上させることである。

本発明のシンボルタイミングリカバリ回路は、入力信号のシンボルタイミングを再生するものであって、入力信号を第１のクロックでサンプリングするサンプリング手段と、前記サンプリング手段により得られるサンプリングデータを用いて補間処理を行うことにより、入力信号についての補間データを生成する補間手段と、前記補間手段により得られる補間データを第２のクロックを利用して間引く間引き手段と、前記間引き手段の出力信号の位相誤差を検出する位相比較器と、前記位相比較器の出力信号を平滑化するループフィルタと、前記ループフィルタの出力に応じた周波数の発振信号を生成する数値制御発振器と、前記発振信号に応じて前記補間手段の動作を制御する補間制御手段と、前記発振信号に応じて前記第１のクロックから前記第２のクロックを生成するクロック制御手段と、を備える。そして、前記数値制御発振器は、前記ループフィルタの出力値を累積的に加算し、その加算値が閾値を超えたときにその加算値から所定値および前記ループフィルタの出力値を減算することにより、前記発振信号を生成する。

上記第１のクロックの周波数が入力信号のシンボルレートの２倍の周波数と一致していないときには、サンプリング手段により得られるサンプリングデータの位相は徐々にシフトしてゆく。数値制御発振器はこの位相シフトを算出し、補間手段は、算出された位相シフトに応じて補間処理を行う。また、上記周波数が互いに一致していないときは、その周波数差に応じてデータの間引きが行われる。この間引きのタイミングにおいて、数値制御発振器の計算値は、データの間引きに応じた量だけ調整される。ここで、間引き手段により間引かれるデータは、その直前のデータと同じである。そして、この調整においては、ループフィルタの出力値が減算されるので、数値制御発振器の計算値が表す位相は、間引きの直前および間引きの直後において互いに同じになる。よって、数値制御発振器における計算誤差は発生しなくなる。

本発明によれば、入力信号のシンボルタイミングを再生するシンボルタイミングリカバリ回路の再生精度が向上する。

図１は、本発明の実施形態のシンボルタイミングリカバリ回路１００の構成を示す図である。シンボルタイミングリカバリ回路１００は、Ａ／Ｄ変換器１、ＦＩＲフィルタ２、間引き回路３、位相比較器４、ループフィルタ５、数値制御発振器（ＮＣＯ）２０、タップ係数演算部７、クロック制御回路８を備える。ここで、Ａ／Ｄ変換器１、ＦＩＲフィルタ２、ＮＣＯ２０、タップ係数演算部７、クロック制御回路８は、発振器１１により生成されるクロックCLK1を利用して動作する。一方、間引き回路３、位相比較器４、ループフィルタ５は、クロックCLK2を利用して動作する。クロックCLK2は、後で詳しく説明するが、クロックCLK1から生成される。

上記構成のシンボルタイミングリカバリ回路１００において、Ａ／Ｄ変換器１、ＦＩＲフィルタ２、間引き回路３、位相比較器４、ループフィルタ５、タップ係数演算部７、クロック制御回路８は、特に限定されるものではないが、特許文献１に記載のシンボルタイ
ミングリカバリ回路と同じであってもよい。ただし、ＮＣＯ２０は、特許文献１に記載のＮＣＯとは異なり、後述する加算制御機能を備えている。

シンボルタイミングリカバリ回路１００への入力信号は、特に限定されるものではないが、通信システムにおいて受信器が受信する受信信号である。受信信号は、例えば、ＰＳＫまたはＱＡＭで変調された変調信号である。以下、シンボルタイミングリカバリ回路１００の動作について図２〜図４を参照しながら説明する。

上記構成のシンボルタイミングリカバリ回路において、Ａ／Ｄ変換器１は、発振器１１により生成されるクロックCLK1を利用して、入力信号をデジタル信号に変換する。Ａ／Ｄ変換器１のサンプリングレートｆsamp（すなわち、クロックCLK1の周波数）は、入力信号のシンボルレートｆs の２倍よりも高い。図２（ａ）に示す例では、Ａ／Ｄ変換器１により、サンプリングデータｓ１〜ｓ１４が得られている。なお、図２（ａ）において、白丸印は、サンプリング点を示し、黒丸印は、入力信号のゼロクロス点およびデータ識別点を示している。

ＦＩＲフィルタ２は、この実施例では、４個の遅延器、５個の乗算器、および加算器を備える５タップのデジタルトランスバーサルフィルタである。ＦＩＲフィルタ２は、Ａ／Ｄ変換器１により得られるサンプリングデータを用いて補間処理を行うことにより、入力信号のデータ識別点およびゼロクロス点のデータを生成する。

なお、図２に示す実施例では、補間処理によって入力信号のデータ識別点およびゼロクロス点におけるデータが生成されているが、データ識別点またはゼロクロス点のうちの一方（例えば、データ識別点のみ）におけるデータが生成されるようにしてもよい。

図３は、ＦＩＲフィルタの動作を説明するための図である。図３に示す特性は、カットオフ周波数が「２ｆs 」であるローパスフィルタのインパルス応答に相当する。時間Ｔは、ＦＩＲフィルタ２が備える各遅延器の遅延量に相当する。なお、時間Ｔは、クロックCLK1の１周期（すなわち、２π）に相当する。

ＦＩＲフィルタ２は、５個のタップ係数a0〜a4に基づいて、入力信号の位相を調整する。ここで、タップ係数a0〜a4は、後述するタップ係数演算部７において、位相信号θに応じて決定される。例えば、位相信号θが「ゼロ」であれば、タップ係数a2以外のインパルス応答はゼロとなる。この場合、ＦＩＲフィルタ２は、遅延時間が２Ｔの遅延器として動作する。また、位相信号θが「＋π／２」であるときは、対応する５個のタップ係数a0〜a4が与えられ、ＦＩＲフィルタ２における遅延時間は「２Ｔ＋Ｔ／４」となる。この場合、入力信号の位相は、ＦＩＲフィルタ２を通過することにより、「Ｔ／４（すなわち、π／２）」だけ遅れることになる。一方、位相信号θが「−π／２」であれば、対応する５個のタップ係数a0〜a4が与えられ、ＦＩＲフィルタ２における遅延時間は「２Ｔ−Ｔ／４」となる。この場合、入力信号の位相は、ＦＩＲフィルタ２を通過することにより、「Ｔ／４（すなわち、π／２）」だけ進むことになる。このように、ＦＩＲフィルタ２は、入力信号の位相を調整することができる。

たとえば、図２（ａ）において、サンプリングデータｓ１の位相は、データ識別点ｋ１に対して３π／５だけ遅れている。この場合、ＦＩＲフィルタ２には、入力信号の位相を３π／５だけ進めるためのタップ係数a0〜a4が与えられる。そうすると、ＦＩＲフィルタ２は、データ識別点ｋ１における値を出力する。サンプリングデータｓ２の位相は、ゼロクロス点ｋ２に対して４π／５だけ遅れている。この場合、ＦＩＲフィルタ２には、信号の位相を４π／５だけ進めるためのタップ係数a0〜a4が与えられる。そうすると、ＦＩＲフィルタ２は、ゼロクロス点ｋ２における値を出力する。サンプリングデータｓ３の位相
は、データ識別点ｋ３に対してπだけ遅れている。この場合、ＦＩＲフィルタ２には、信号の位相をπだけ進めるためのタップ係数a0〜a4が与えられる。そうすると、ＦＩＲフィルタ２は、データ識別点ｋ３における値を出力する。このように、ＦＩＲフィルタ２は、サンプリングデータを用いて補間処理を行うことにより、入力信号のデータ識別点およびゼロクロス点における値を出力する。

サンプリングデータｓ４の位相は、ゼロクロス点ｋ４に対して６π／５だけ遅れている。しかし、このサンプリング点は、ゼロクロス点ｋ４よりもデータ識別点ｋ３に近接している。すなわち、サンプリングデータｓ４の位相は、データ識別点ｋ３に対して４π／５だけ進んでいる。したがって、この場合、ＦＩＲフィルタ２には、信号の位相を４π／５だけ遅らせるためのタップ係数a0〜a4が与えられる。そうすると、ＦＩＲフィルタ２は、データ識別点ｋ３における値を出力する。ところが、データ識別点ｋ３においては、修正されたサンプリングデータｓ３も出力される。すなわち、データ識別点ｋ３においては、修正されたサンプリングデータｓ３およびｓ４が重複することとなる。また、サンプリングデータｓ１２、ｓ１３についても同様である。

このように、シンボルタイミングリカバリ回路１００においては、クロックCLK1の周波数は、シンボルレートｆs の２倍の周波数よりも高い。このため、Ａ／Ｄ変換器１により得られるサンプル数は、入力信号のデータ識別点とゼロクロス点との和よりも多くなる。したがって、入力信号に同期したタイミングを再生するためには（すなわち、シンボルタイミングを再生するためには）、ＦＩＲフィルタ２から出力される修正サンプリングデータを間引く必要がある。

間引き回路３は、たとえば、１個のフリップフロップ回路であり、クロック制御回路８により生成される間引きクロックCLK2に従って、ＦＩＲフィルタ２の出力データを間引く。図２（ａ）に示す例では、修正されたサンプリングデータｓ３、ｓ４のうちの一方（実施例では、ｓ４）が間引かれ、また、修正されたサンプリングデータｓ１２、ｓ１３のうちの一方（実施例では、ｓ１３）が間引かれる。

このように、間引き回路３は、間引きクロックCLK2のタイミングで、データ識別点におけるデータおよびゼロクロック点におけるデータを交互に出力する。すなわち、シンボルタイミングが再生される。

位相比較器４は、間引き回路３の出力信号の位相誤差（Δθ）を検出する。この実施例では、位相比較器４は、間引き回路３により得られる連続する３つの値を利用して、理想的なゼロクロス点に対する位相誤差を検出する。以下、図４を参照しながら、位相比較器４の動作を説明する。

連続した３つの値が単調減少であれば（即ち、d(r-1)＞d(r)＞d(r+1)）、下記（１）式により位相誤差が検出される。なお、「d(r)」は、ゼロクロス点における間引き回路３の出力値を表し、「d(r-1)」および「d(r+1)」は、データ識別点における間引き回路３の出力値を表す。
位相誤差＝{d(r)-d(r+1)}-{d(r-1)-d(r)}＝2d(r)-{d(r+1)+d(r-1)}・・・（１）
図４（ａ）に示す例では、（１）式により「＋１０」が得られている。すなわち、位相が進んでいる場合は、位相誤差データとして正の値が得られる。一方、図４（ｃ）に示す例では、（１）式により「−８」が得られている。すなわち、位相が遅れている場合は、位相誤差データとして負の値が得られる。

連続した３つの値が単調増加であれば（即ち、d(r-1)＜d(r)＜d(r+1)）、下記（２）式により位相誤差が検出される。
位相誤差＝{d(r+1)-d(r)}-{d(r)-d(r-1)}＝-2d(r)+{d(r+1)+d(r-1)}・・・（２）
図４（ｂ）に示す例では、（２）式により「＋８」が得られている。すなわち、位相が進んでいる場合は、位相誤差データとして正の値が得られる。一方、図４（ｄ）に示す例では、（２）式により「−１０」が得られている。すなわち、位相が遅れている場合は、位相誤差データとして負の値が得られる。

なお、連続した３つの値が単調減少または単調増加のいずれでもない場合には、位相誤差は計算されない。
このように、間引き回路３の出力信号の位相が理想状態に対して進んでいれば、位相比較器４は、位相誤差データとして正の値を出力する。一方、間引き回路３の出力信号の位相が理想状態に対して遅れていれば、位相誤差データとして負の値が出力される。

ループフィルタ５は、位相比較器４から出力される位相誤差データを平滑化（または、平均化）する。すなわち、ループフィルタ５は、ローパスフィルタとして動作する。そして、ループフィルタ５により平滑化された位相誤差データは、ＮＣＯ２０に与えられる。ループフィルタ５により得られる位相誤差データは、ほぼ一定の値に収束する。

ＮＣＯ２０は、遅延素子２１、加算器２２、加算制御回路２３、加算器２４を備え、無限位相の積分器（または、完全積分器）として動作する。ループフィルタ５から与えられる位相誤差データは、遅延素子２１および加算器２２により累積的に加算される。すなわち、位相誤差データは積分される。ここで、位相誤差データは、基本的に、ほぼ一定である。したがって、ＮＣＯ２０により得られる位相信号θは、図２（ｂ）に示すように、時間経過に対して、ほぼリニアに増加してゆく。なお、図２（ｂ）では、位相誤差データが正の値であるものとしている。

なお、遅延素子２１は、例えば、フリップフリップである。この場合、このフリップフロップは、サンプリングクロックCLK1で動作する。遅延素子２１の出力値は、位相信号θとして出力されると共に、加算器２２に与えられる。そして、加算器２２は、遅延素子２１の出力値に対して、ループフィルタ５から出力される位相誤差データを加算する。

また、上述の位相誤差データは、１シンボル当たりの位相誤差を表す。したがって、この位相誤差データを積分すると、入力信号のゼロクロス点またはデータ識別点に対するサンプリング点の位相シフト量が得られる。

ＮＣＯ２０は、後で詳しく説明するが、１組の基準値が設定されている。１組の基準値は、入力信号の位相に換算したときに「＋π」および「−π」を表すように定義される。そして、ＮＣＯ２０により得られる位相信号θは、一方の基準値（ここでは、「＋π」）を超えると、リセットされる。ここで、リセットとは、位相信号θに「２π」を加算する処理（あるいは、位相信号θから「２π」を減算する処理）を意味する。

従って、ＮＣＯ２０により生成される位相信号θの波形は、図２（ｂ）に示すように、ノコギリ波となる。ここで、ＮＣＯ２０には１組の基準値「＋π」及び「−π」が設定されているので、位相信号θ（すなわち、ノコギリ波）は、概ね「−π」から「＋π」の範囲で変化する。ただし、後で説明するが、位相信号θは「−π」から「＋π」の範囲を超えることもある。また、このノコギリ波の周期Ｔsaw は、サンプリングクロックｆsampおよび入力信号のシンボルレートｆs によって、下記（３）式で表される。
１／Ｔsaw ＝ｆsamp−２ｆs ・・・（３）
なお、上述のリセット処理は、加算制御回路２３により実行される。加算制御回路２３の動作については、後で詳しく説明する。

タップ係数演算部７は、ＮＣＯ２０により生成される位相信号θに基づいて、対応するタップ係数a0〜a4をＦＩＲフィルタ２に与える。なお、タップ係数演算部７の動作については、図３を参照しながら説明した通りである。

クロック制御回路８は、ＮＣＯ２０により生成される位相信号θに基づいて、サンプリングクロックCLK1から間引きクロックCLK2を生成する。図２に示す例では、位相信号θが基準値「＋π」を超えてその位相信号θがリセットされたときに、サンプリングクロックCLK1のパルスを１つだけ間引くことにより、間引きクロックCLK2が生成されている。この間引きクロックCLK2は、周期は一定ではないが、周波数の平均は２ｆs となる。

間引き回路３は、上述したように、この間引きクロックCLK2に従ってＦＩＲフィルタ２の出力データを間引く。この実施例では、間引き回路３は、１個のフリップフロップ回路であり、例えば、間引きクロックCLK2の立下りエッジでＦＩＲフィルタ２の出力データを読み込んで出力する。図２に示す例では、立上りエッジＥ１によりデータ識別点Ｄ１のデータが出力される。続いて、立上りエッジＥ２によりゼロクロス点Ｚ１のデータが出力される。さらに、立上りエッジＥ３によりデータ識別点Ｄ２のデータが出力され、立上りエッジＥ４によりゼロクロス点Ｚ２のデータが出力される。以降、同様に、間引きクロックCLK2に従って、データ識別点のデータおよびゼロクロス点のデータが交互に出力される。

このように、実施形態のシンボルタイミングリカバリ回路１００においては、以下の処理が行われる。
（１）入力信号は、サンプリングクロックCLK1を用いてサンプリングされる。
（２）各サンプリングデータは、ＦＩＲフィルタ２における補間処理によってデータ識別点データ／ゼロクロス点データに変換される。ただし、サンプリングクロックCLK1は、入力信号のシンボルレートｆs の２倍よりも高速である。よって、補間処理によってデータ識別点データ／ゼロクロス点データの一部は、重複することになる。
（３）データ識別点データ／ゼロクロス点データは、間引きクロックCLK2によって間引かれる。ここで、間引きクロックCLK2の周波数の平均は、入力信号のシンボルレートｆs の２倍である。すなわち、データ識別点データ／ゼロクロス点データが重複する場合にその一方が間引かれる。この結果、入力信号のシンボルレートｆs の２倍の速度のクロックで入力信号のデータ識別点データ／ゼロクロス点データが再生される。すなわち、シンボルタイミングが再生される。

次に、ＮＣＯの動作を詳しく説明する。ただし、実施形態のＮＣＯ２０の動作を説明する前に、従来技術の問題点の原因について検討する。
図５は、従来のシンボルタイミングリカバリ回路において使用されているＮＣＯ（例えば、図１５に示すＮＣＯ６）の動作を説明する図である。図５において、横軸は時間を表し、縦軸はＮＣＯの出力（位相信号θ）を表す。ここで、ＮＣＯは、２４ビット構成であり、「0x800000 (−8388608)」〜「0x7fffff (8388608)」（２の補数）を出力するものとする。そして、「0x800000」及び「0x7fffff」は、それぞれ「−π」及び「＋π」と定義されているものとする。

ＮＣＯには、クロックタイミング毎に、位相誤差データΔθが与えられる。位相誤差データΔθは、上述したように、位相比較器４において検出され、ループフィルタ５を介してＮＣＯに与えられる。また、位相誤差データΔθは、系が安定しているときには、概ね一定である。そして、ＮＣＯは、この位相誤差データΔθを累積的に加算することによって位相信号θを生成する。したがって、ＮＣＯから出力される位相信号θは、ほぼリニアの増加してゆく（遷移Ａ）。ただし、位相誤差が正の値であるものとする。

位相信号θが「0x7fffff（＋π）」を超えると、その位相信号θから「２π」が減算さ
れる（遷移Ｂ）。以降、上記動作が繰り返される。なお、位相信号θから「２π」が減算されるタイミングにおいて、サンプリングクロックCLK1のパルスが間引かれて、間引きクロックCLK2が生成される。すなわち、遷移Ｂが発生するときに、間引き回路３においてデータ識別点データ／ゼロクロス点データの間引きが行われる。

従来技術のＮＣＯの動作および問題点を詳細に説明する。ここで、シンボルタイミングリカバリ回路においては、サンプリングクロックCLK1を用いて入力信号をサンプリングする。即ち、サンプリングクロックCLK1の周波数を「CLK1」とすると、サンプリングデータｓ１、ｓ２、ｓ３、ｓ４、．．．は、図６（ａ）に示すように「1/CLK1」間隔で得られる。そして、ＮＣＯは、この間隔「1/CLK1」を「２π」に換算して表現する。なお、間隔「1/CLK1」は、サンプリングクロックCLK1の周期である。

図６（ｂ）は、ＮＣＯのカウントアップ動作を示す図である。カウントアップ動作は、図５に示す遷移Ａに相当する。なお、図６（ｂ）において、「Ｔs 」は、タイミング再生後の理想的な信号点（すなわち、補間により生成した信号点）の時間間隔を表す。

カウントアップ動作時は、ＮＣＯにおいて、１クロック当たり「Δθ」が加算される。ここで、ＮＣＯは、「２π」を時間間隔「1/CLK1」に換算する。したがって、ＮＣＯにおいて発生する時間間隔Ｔ１は、下記（４）式で表される。
Ｔ１＝(1/CLK1) + (1/CLK1)×(Δθ／２π)＝Ｔs ・・・（４）
ここで、「(1/CLK1)×(Δθ／２π)」は、「Δθ」である。すなわち、カウントアップ時は、サンプリングクロックCLK1の１周期に相当する時間に、位相誤差Δθに相当する時間が加算される。

図６（ｃ）は、ＮＣＯの位相が２πだけシフトするときの動作を説明する図である。２πシフト時には、図６（ｂ）に示すカウントアップ時の処理に加えて、「２π」を減算する処理が行われる。ここで、ＮＣＯの位相角「２π」は、時間間隔「1/CLK1」に相当する。すなわち、「２πシフト」は、サンプリングクロックCLK1の１周期分の位相を遅らせる演算に相当する。そして、２πシフト時にＮＣＯにおいて発生する時間間隔Ｔ１は、下記（５）式で表される。
Ｔ１＝(1/CLK1) + (1/CLK1)×(Δθ／２π)−(1/CLK1)
＝ (1/CLK1)×(Δθ／２π)
＝ Δθ ・・・（５）
このように、２πシフト時には、「(1/CLK1)×(Δθ／２π)」（すなわち、Δθ）だけ位相が進むことになる。

ところで、２πシフト時には、上述したように、間引き回路３においてデータ識別点データ／ゼロクロス点データの間引きが行われる。例えば、図２に示す例では、サンプリングデータｓ３、ｓ４が重複し、サンプリングデータｓ４が間引かれる。また、図５に示す例では、ＮＣＯから出力される位相信号θがＡ点からＢ点に遷移する際に、Ｂ点が間引きポイントとなる。そして、上記（５）式に示すように、この間引きポイントにおいて位相信号θが「Δθ」だけ進むことになる。

一方、サンプリングデータｓ３、ｓ４は、図２に示すように、いずれも、ＦＩＲフィルタ２によってデータ識別点ｋ３のデータに変換されている。すなわち、図５において、Ａ点における位相信号θおよびＢ点における位相信号θは、互いに同じ（あるいは、互いに２πだけシフトした状態）であるはずである。しかしながら、従来技術のＮＣＯにおいては、上記（５）に示すように、Ａ点における位相信号θおよびＢ点における位相信号θは、互いにΔθだけシフトしている。そして、この誤差Δθが、図１６に示す側帯波の原因となっていた。

実施形態のシンボルタイミングリカバリ回路１００は、この問題を解決するために、２πシフト時に位相誤差Δθを補償する機能を備える。
図７は、実施形態のＮＣＯ２０の構成を示す図である。なお、ＮＣＯ２０の入力は位相誤差データΔθであり、ＮＣＯ２０の出力は位相信号θである。また、ＮＣＯ２０は、この実施例では、２５ビット構成であり、「0x1400000 (−12582912)」〜「0x7fffff (8388607)」（２の補数）の値を出力する。「0x7fffff」は「＋π」に相当し、「0x1400000」は「−１．５π」に相当する。

図７において、遅延素子２１および加算器２２は、積分器を構成する。すなわち、サンプリングクロックCLK1に従って、Δθが累積的に加算される。そして、累積加算結果を表す位相信号θが出力される。

加算制御回路２３は、サンプリングクロックCLK1に従って下記の動作を実行する。
if ( b > 0x7fffff ) {
c = −0x1000000 − a
}
else {
c = 0;
}
ここで、「ａ」は、ループフィルタ５からＮＣＯ２０へ与えられる位相誤差データΔθを表す。「ｂ」は、ＮＣＯ２０における累積加算値である位相信号θを表す。「ｃ」は、加算制御回路２３により生成される補正値である。そして、加算器２４は、位相信号θに対して補正値ｃを加算する。

加算制御回路２３は、位相信号θが「＋π（0x7fffff）」を超えていなければ、補正値ｃとして「０」を出力する。この場合、ＮＣＯ２０は、位相信号θをそのまま出力する。一方、加算制御回路２３は、位相信号θが「＋π（0x7fffff）」を超えると、補正値ｃとして「−0x1000000−a」を出力する。ここで、「0x1000000」は「２π」に相当する。また、「ａ」は位相誤差データΔθである。すなわち、加算制御回路２３は、位相信号θが「＋π（0x7fffff）」を超えると、補正値ｃとして「−２π−Δθ」を出力する。この場合、ＮＣＯ２０は、位相信号θに「−２π−Δθ」を加算する。すなわち、ＮＣＯ２０は、位相信号θから「２π」を減算し、さらに「Δθ」を減算する。

図８は、実施形態のＮＣＯ２０の動作を説明する図である。図８に示すように、位相信号θが「＋π」よりも小さい期間は、図６に示した従来技術と同様に、ＮＣＯ２０から出力される位相信号θは、ほぼリニアの増加してゆく（遷移Ａ）。

位相信号θが「0x7fffff（＋π）」を超えると、ＮＣＯ２０においては、その位相信号θから「２π＋Δθ」が減算される（遷移Ｂ）。以降、上記動作が繰り返される。なお、位相信号θから「２π＋Δθ」が減算されるタイミングにおいて、サンプリングクロックCLK1が間引かれて、間引きクロックCLK2が生成される。すなわち、遷移Ｂが発生するときに、間引き回路３においてデータ識別点データ／ゼロクロス点データの間引きが行われる。

図９は、実施形態のＮＣＯの動作を詳細に説明する図である。なお、図９（ａ）に示すカウントアップ時の動作は、図６（ｂ）を参照しながら説明した通りである。
図９（ｂ）は、実施形態のＮＣＯ２０の位相が２πだけシフトするときの動作を説明する図である。２πシフト時には、図９（ａ）に示すカウントアップ処理に加えて、「２π＋Δθ」を減算する処理が行われる。ここで、ＮＣＯの位相角「２π」は、時間間隔「1/
CLK1」に相当する。位相誤差Δθは、「(1/CLK1)×(Δθ／２π)」に相当する。よって、実施形態のＮＣＯ２０においては、２πシフト時に発生する時間間隔Ｔ１は、下記（６）式で表される。
Ｔ１＝(1/CLK1) + (1/CLK1)×(Δθ／２π)−(1/CLK1)−Δθ
＝ (1/CLK1)×(Δθ／２π)−Δθ
＝０・・・（６）
このように、実施形態のＮＣＯ２０においては、２πシフト時に位相（すなわち、位相信号θ）は変化しない。

一方、２πシフト時には、実施形態のシンボルタイミングリカバリ回路１００においても同様に、間引き回路３によりデータ識別点データ／ゼロクロス点データの間引きが行われる。例えば、図２に示す例では、サンプリングデータｓ３、ｓ４が重複し、サンプリングデータｓ４が間引かれる。また、図８に示す例では、ＮＣＯ２０から出力される位相信号θがＡ点からＢ点に遷移する際に、Ｂ点が間引きポイントとなる。そして、実施形態のＮＣＯ２０においては、上記（６）式に示すように、この間引きポイントにおいて位相信号θの位相進みは「ゼロ」である。

ここで、サンプリングデータｓ３、ｓ４は、図２に示すように、いずれも、ＦＩＲフィルタ２によってデータ識別点ｋ３のデータに変換されている。すなわち、図８において、Ａ点における位相信号θおよびＢ点における位相信号θは、互いに同じ（あるいは、互いに２πだけシフトした状態）であるはずである。そして、実施形態のＮＣＯ２０においては、上記（６）に示すように、Ａ点における位相信号θおよびＢ点における位相信号θは互いに同じである。したがって、実施形態のシンボルタイミングリカバリ回路１００においては、間引きタイミングにおいてＮＣＯによる演算誤差が発生しない。

図１０は、実施形態のシンボルタイミングリカバリ回路１００の出力信号のスペクトルを示す図である。なお、このスペクトルは、２５６ＱＡＭで変調された６Mbaudの信号についてシミュレーションにより得られたものである。

実施形態のシンボルタイミングリカバリ回路１００によれば、図１６に示す従来のシンボルタイミングリカバリ回路と異なり、側帯波が発生しない。したがって、実施形態のシンボルタイミングリカバリ回路１００においては、シンボルタイミングの再生精度が向上する。さらに、シンボルタイミングの再生精度が向上すると、それに応じてＢＥＲ（Bit Error Rate）特性も改善する。

なお、図５および図８を比較すると、実施形態のＮＣＯ２０の位相信号θの振幅は、従来技術の振幅よりも大きくなっている。ここで、図５に示すＮＣＯを採用した場合、ループフィルタ５の収束値は、下記（７）式で表される。
収束値＝ (2^24−1)×(CLK1−(1/Ts)) ／ CLK1 ・・・（７）
一方、実施形態のＮＣＯ２０を採用した場合には、ループフィルタの収束値５は、下記（８）式で表される。
収束値＝ (2^24−1)×(CLK1−(1/Ts)) ／(CLK1−(1/Ts)) ・・・（８）
このように、実施形態のシンボルタイミングリカバリ回路１００においては、ループフィルタ５の収束値（すなわち、位相誤差Δθ）は、図５に示すＮＣＯを搭載するシンボルタイミングリカバリ回路と比較して大きくなる。この結果、位相信号θの周期（すなわち、ノコギリ波の周期）は、従来の構成および実施形態の構成において互いに同じである。

また、実施形態のシンボルタイミングリカバリ回路１００においては、位相信号θの変動領域は、「−π≦θ≦π」に限定されない。すなわち、位相信号θは「θ＜−π」領域にまで広がる。そして、実施形態のタップ係数演算部７は、「−π≦θ≦π」領域だけで
なく、「θ＜−π」領域のタップ係数a0〜a4も求めることができる。

図１１は、加算制御回路２３の実施例である。この実施例では、加算制御回路２３は、比較器３１、乗算器３２、加算器３３、セレクタ３４を備える。比較器３１の一方の入力端子には「0x7fffff」が与えられ、他方の入力端子には信号ｂが与えられる。ここで、信号ｂは、位相信号θに相当する。そして、比較器３１は、「ｂ≦0x7fffff」であれば信号ｂ0 を出力し、「ｂ＞0x7fffff」であれば信号ｂ1 を出力する。

乗算器３２は、信号ａに「−１」を乗算する。すなわち「−ａ」を生成する。また、加算器３３は、乗算器３２の出力値に対して「−0x1000000」を加算する。ここで、「ａ」は位相誤差データΔθに相当し、「0x1000000」は「２π」に相当する。したがって、加算器３３の出力は、「−２π−Δθ」である。そして、加算器３３の出力は、セレクタ３４のｂ1 端子に与えられる。一方、セレクタ３４のｂ0 端子には「ゼロ」が与えられる。セレクタ３４は、比較器３１から信号ｂ0 が与えられると、ｂ0 端子を選択する。すなわち、「ゼロ」が出力される。一方、信号ｂ1 が与えられると、セレクタ３４はｂ1 端子を選択する。すなわち、「−２π−Δθ」が出力される。

なお、加算制御回路２３は、この実施例ではハードウェア回路で実現されているが、ソフトウェアで実現することも可能である。
また、上述の実施例では、ＮＣＯ２０により生成されるノコギリ波信号が右肩上がりであるが、本発明はこのようなケースに限定されるものではない。なお、「右肩上がり」とは、位相信号θが時間経過に伴ってほぼリニアに増加し、その位相信号θが閾値を超えたときにリセットされる波形を意味する。

図１２は、他の実施形態のＮＣＯの構成を示す図である。このＮＣＯは、ノコギリ波信号が右肩下がりである場合に用いられる。なお、「右肩下がり」とは、位相信号θが時間経過に伴ってほぼリニアに減少し、その位相信号θが閾値を下回ったときにリセットされる波形を意味する。図１２に示すＮＣＯは、遅延素子２１、加算器２２、加算器２４、および加算制御回路２５を備える。そして、加算制御回路２５は、位相信号θが「−π」よりも小さくなると、「２π＋ａ」を出力する。なお、「ａ」は「Δθ」に相当する。すなわち、図１２に示すＮＣＯにおいては、位相信号θが「−π」よりも小さくなると、その位相信号θに「２π＋Δθ」が加算される。

このように、ノコギリ波信号が右肩上がりのときは、位相信号θから「２π＋Δθ」を減算する演算が行われる。一方、ノコギリ波信号が右肩下がりのときは、位相信号θに対して「２π＋Δθ」を加算する演算が行われる。ただし、これらの演算は、実質的に同じ処理を意味している。

図１３は、実施形態のシンボルタイミングリカバリ回路を搭載した受信装置の構成を示す図である。ここでは、この受信装置は、ＱＰＳＫ信号を受信して復調するものとする。ＱＰＳＫ信号は、例えば、無線搬送波に乗せられて伝送される。

入力ＲＦ信号は、１組のミキサ４１ａ、４１ｂにおいてローカル信号（ｆvcoから供給される）が乗算される。なお、１組のミキサ４１ａ、４１ｂに与えられるローカル信号は、互いに位相が９０度ずれている。また、このローカル信号の周波数は、無線搬送波の周波数とほぼ同じである。これにより、１組のベースバンド信号（Ｉ相信号およびＱ相信号）が得られる。なお、無線搬送波およびローカル信号の周波数は、完全には一致していない。したがって、受信装置において検出されるＱＰＳＫ信号の信号点（コンスタレーション）は、ＩＱ位相平面上を、この周波数で回転する。

ＬＰＦ４２ａ、４２ｂは、Ｉ相信号およびＱ相信号をフィルタリングする。ＬＰＦ４２ａ、４２ｂの出力信号は、シンボルタイミングリカバリ回路に与えられる。
シンボルタイミングリカバリ回路は、Ａ／Ｄ変換器１ａ、１ｂ、ＦＩＲフィルタ２ａ、２ｂ、間引き回路３ａ、３ｂ、位相比較器４、ループフィルタ５、ＮＣＯ２０、タップ係数演算部７、クロック制御回路８を備える。なお、Ａ／Ｄ変換器１ａ、ＦＩＲフィルタ２ａ、間引き回路３ａは、Ｉ相信号を処理し、Ａ／Ｄ変換器１ｂ、ＦＩＲフィルタ２ｂ、間引き回路３ｂは、Ｑ相信号を処理する。

シンボルタイミングリカバリ回路は、入力ＱＰＳＫ信号のシンボルレートの２倍に等しい周波数を持った間引きクロックCLK2を生成する。そして、１組の間引き回路３ａ、３ｂにより、この間引きクロックCLK2に同期した再生信号が得られる。

１組の再生信号は、ルートナイキストフィルタ４３ａ、４３ｂを介してバタフライ回路４４に入力される。バタフライ回路４４は、キャリアリカバリ回路４５からの制御信号に基づいて、一次変換により、再生信号から残留キャリア成分を除去する。これによりＩチャネル信号およびＱチャネル信号が得られる。キャリアリカバリ回路４５は、Ｉチャネル信号およびＱチャネル信号に基づいて、位相平面上における信号点の回転成分を検出し、バタフライ回路４４に与えるべき制御信号を生成する。

なお、位相比較器４は、バタフライ回路４４から出力されるＩチャネル信号およびＱチャネル信号から入力ＱＰＳＫ信号の時間軸方向の位相誤差を検出する。
図１４は、実施形態のシンボルタイミングリカバリ回路１００が形成される半導体装置の一例を示している。この実施例では、ＱＰＳＫ復調回路、シンボルタイミングリカバリ回路、エラー訂正回路が１つの半導体チップ上に形成されている。

これらの回路は、例えば、ハードウェア記述言語を使って記述される。この場合、記述された回路データは、コンピュータ上で動作する論理合成ツールへ入力され、最適化された論理回路データが生成される。次に、最適化された論理回路データは、コンピュータ上で動作する自動レイアウトツールへ入力される。これにより、チップ上のセル配置およびセル間の配線が決定される。そして、このレイアウトデータに基づいてＬＳＩ製造のためのマスクパターンが作成され、そのマスクパターンを用いて半導体装置が製造される。

なお、上述の実施例では、ＦＩＲフィルタ２のタップ数は５であるが、本発明はこの構成に限定されるものではない。すなわち、ＦＩＲフィルタ２は、任意のタップ数であってよい。

また、上述の実施例では、ＦＩＲフィルタを用いてサンプリングデータからゼロクロス点／データ識別点のデータを生成しているが、本発明はこの構成に限定されるものではない。すなわち、他の形態のデジタルフィルタを用いてサンプリングデータからゼロクロス点／データ識別点のデータを生成してもよい。

さらに、本発明においてシンボルタイミングを再生すべき入力信号は、特に限定されるものではなく、例えば、ＰＳＫ信号、ＱＡＭ信号を含むものとする。
（付記１）
入力信号のシンボルタイミングを再生するシンボルタイミングリカバリ回路であって、
入力信号を第１のクロックでサンプリングするサンプリング手段と、
前記サンプリング手段により得られるサンプリングデータを用いて補間処理を行うことにより、入力信号についての補間データを生成する補間手段と、
前記補間手段により得られる補間データを第２のクロックを利用して間引く間引き手段と、
前記間引き手段の出力信号の位相誤差を検出する位相比較器と、
前記位相比較器の出力信号を平滑化するループフィルタと、
前記ループフィルタの出力に応じた周波数の発振信号を生成する数値制御発振器と、
前記発振信号に応じて前記補間手段の動作を制御する補間制御手段と、
前記発振信号に応じて前記第１のクロックから前記第２のクロックを生成するクロック制御手段と、を備え、
前記数値制御発振器は、前記ループフィルタの出力値を累積的に加算し、その加算値が閾値を超えたときにその加算値から所定値および前記ループフィルタの出力値を減算することにより、前記発振信号を生成する
ことを特徴とするシンボルタイミングリカバリ回路。

（付記２）
付記１に記載のシンボルタイミングリカバリ回路であって、
前記所定値は、前記第１のクロックの位相に換算すると２πに相当する
ことを特徴とするシンボルタイミングリカバリ回路。

（付記３）
付記１に記載のシンボルタイミングリカバリ回路であって、
前記数値制御発振器は、
前記ループフィルタの出力値を積分する積分回路と、
前記積分回路の出力値と前記閾値とを比較する比較器と、
前記比較器において前記積分回路の出力値が前記閾値を超えたときに、前記所定値および前記ループフィルタの出力値の和を出力するセレクタと、
前記積分器への入力値から前記セレクタの出力を減算する演算器、を備える
ことを特徴とするシンボルタイミングリカバリ回路。

（付記４）
付記３に記載のシンボルタイミングリカバリ回路であって、
前記セレクタは、前記比較器において前記積分回路の出力値が前記閾値を超えていないときは、ゼロを出力する
ことを特徴とするシンボルタイミングリカバリ回路。

（付記５）
付記１に記載のシンボルタイミングリカバリ回路であって、
サンプリング手段は、Ａ／Ｄ変換器である
ことを特徴とするシンボルタイミングリカバリ回路。

（付記６）
付記１に記載のシンボルタイミングリカバリ回路であって、
前記補間手段は、ＦＩＲフィルタであり、
前記補間制御手段は、前記発振信号に応じてＦＩＲフィルタのタップ係数を生成する
ことを特徴とするシンボルタイミングリカバリ回路。

（付記７）
付記１に記載のシンボルタイミングリカバリ回路であって、
前記間引き手段は、前記第２のクロックに従って前記補間手段により得られる補間データをラッチして出力するフリップフロップ回路である
ことを特徴とするシンボルタイミングリカバリ回路。

（付記８）
付記１に記載のシンボルタイミングリカバリ回路であって、
前記クロック制御手段は、前記数値制御発振器における加算値が前記閾値を超えたときに前記第１のクロックのパルスを間引くことによって前記第２のクロックを生成する
ことを特徴とするシンボルタイミングリカバリ回路。

（付記９）
通信システムにおいて使用される受信装置であって、
入力信号を第１のクロックでサンプリングするサンプリング手段と、
前記サンプリング手段により得られるサンプリングデータを用いて補間処理を行うことにより、入力信号についての補間データを生成する補間手段と、
前記補間手段により得られる補間データを第２のクロックを利用して間引く間引き手段と、
前記間引き手段の出力信号の位相誤差を検出する位相比較器と、
前記位相比較器の出力信号を平滑化するループフィルタと、
前記ループフィルタの出力に応じた周波数の発振信号を生成する数値制御発振器と、
前記発振信号に応じて前記補間手段の動作を制御する補間制御手段と、
前記発振信号に応じて前記第１のクロックから前記第２のクロックを生成するクロック制御手段と、を備え、
前記数値制御発振器は、前記ループフィルタの出力値を累積的に加算し、その加算値が閾値を超えたときにその加算値から所定値および前記ループフィルタの出力値を減算することにより、前記発振信号を生成するシンボルタイミングリカバリ回路と、
前記シンボルタイミングリカバリ回路により生成されるクロックを利用して受信動作を行う受信回路と、
を備えることを特徴とする受信装置。

（付記１０）
入力信号を第１のクロックでサンプリングするサンプリング手段と、
前記サンプリング手段により得られるサンプリングデータを用いて補間処理を行うことにより、入力信号についての補間データを生成する補間手段と、
前記補間手段により得られる補間データを第２のクロックを利用して間引く間引き手段と、
前記間引き手段の出力信号の位相誤差を検出する位相比較器と、
前記位相比較器の出力信号を平滑化するループフィルタと、
前記ループフィルタの出力に応じた周波数の発振信号を生成する数値制御発振器と、
前記発振信号に応じて前記補間手段の動作を制御する補間制御手段と、
前記発振信号に応じて前記第１のクロックから前記第２のクロックを生成するクロック制御手段と、を備え、
前記数値制御発振器は、前記ループフィルタの出力値を累積的に加算し、その加算値が閾値を超えたときにその加算値から所定値および前記ループフィルタの出力値を減算することにより、前記発振信号を生成するシンボルタイミングリカバリ回路が形成された半導体装置。

（付記１１）
入力信号のシンボルタイミングを再生するシンボルタイミングリカバリ回路であって、
入力信号を第１のクロックでサンプリングするサンプリング手段と、
前記サンプリング手段により得られるサンプリングデータを用いて補間処理を行うことにより、入力信号についての補間データを生成する補間手段と、
前記補間手段により得られる補間データを第２のクロックを利用して間引く間引き手段と、
前記間引き手段の出力信号の位相誤差を検出する位相誤差検出手段と、
前記位相誤差に応じた周波数の発振信号を生成する数値制御発振器と、
前記発振信号に応じて前記補間手段の動作を制御する補間制御手段と、
前記発振信号に応じて前記第１のクロックから前記第２のクロックを生成するクロック制御手段と、を備え、
前記数値制御発振器は、前記位相誤差を累積的に加算し、その加算値が閾値を超えたときにその加算値から所定値および前記位相誤差を減算することにより、前記発振信号を生成する
ことを特徴とするシンボルタイミングリカバリ回路。

（付記１２）
入力信号のシンボルタイミングを再生するシンボルタイミングリカバリ回路であって、
入力信号を第１のクロックでサンプリングするサンプリング手段と、
前記サンプリング手段により得られるサンプリングデータを用いて補間処理を行うことにより、入力信号についての補間データを生成する補間手段と、
前記補間手段により得られる補間データを第２のクロックを利用して間引く間引き手段と、
前記間引き手段の出力信号の位相誤差を検出する位相比較器と、
前記位相比較器の出力信号を平滑化するループフィルタと、
前記ループフィルタの出力に応じた周波数の発振信号を生成する数値制御発振器と、
前記発振信号に応じて前記補間手段の動作を制御する補間制御手段と、
前記発振信号に応じて前記第１のクロックから前記第２のクロックを生成するクロック制御手段と、を備え、
前記数値制御発振器は、前記ループフィルタの出力値を累積的に加算して出力するとともに、その加算値が閾値を超えたときにはその直前の出力値と同じ位相を表す値を出力することにより、前記発振信号を生成する
ことを特徴とするシンボルタイミングリカバリ回路。

本発明の実施形態のシンボルタイミングリカバリ回路の構成を示す図である。 実施形態のシンボルタイミングリカバリ回路の動作を説明するためのタイミング図である。 ＦＩＲフィルタの動作を説明するための図である。 位相比較器の動作を説明する図である。 従来技術のＮＣＯの動作を説明する図である。 従来技術のＮＣＯの動作を詳細に説明する図である。 実施形態のＮＣＯの構成を示す図である。 実施形態のＮＣＯの動作を説明する図である。 実施形態のＮＣＯの動作を詳細に説明する図である。 実施形態のシンボルタイミングリカバリ回路の出力信号のスペクトルを示す図である。 加算制御回路の実施例である。 他の実施形態のＮＣＯの構成を示す図である。 実施形態のシンボルタイミングリカバリ回路を搭載した受信装置の構成を示す図である。 実施形態のシンボルタイミングリカバリ回路が形成される半導体装置の一例を示す図である。 特許文献１に記載のシンボルタイミングリカバリ回路の構成を示す図である。 図１５に示すシンボルタイミングリカバリ回路の出力信号のスペクトルを示す図である。

符号の説明

１ Ａ／Ｄ変換器
２ ＦＩＲフィルタ
３ 間引き回路
４ 位相比較器
５ ループフィルタ
７ タップ係数演算部
８ クロック制御回路
１１ 発振器
２０ 数値制御発振器（ＮＣＯ）
２１ 遅延素子
２２ 加算器
２３ 加算制御回路
２４ 加算器
２５ 加算制御回路
３１ 比較器
３２ 乗算器
３３ 加算器
３４ セレクタ
１００ シンボルタイミングリカバリ回路

Claims (8)

1. 入力信号のシンボルタイミングを再生するシンボルタイミングリカバリ回路であって、
   入力信号を第１のクロックでサンプリングするサンプリング手段と、
   前記サンプリング手段により得られるサンプリングデータを用いて補間処理を行うことにより、入力信号についての補間データを生成する補間手段と、
   前記補間手段により得られる補間データを第２のクロックを利用して間引く間引き手段と、
   前記間引き手段の出力信号と、前記補間データにおける入力信号のデータ識別点またはゼロクロス点との位相誤差を検出する位相比較器と、
   前記位相比較器の出力信号を平滑化するループフィルタと、
   前記ループフィルタの出力に応じた周波数の発振信号を生成する数値制御発振器と、
   前記発振信号に応じて前記補間手段の動作を制御する補間制御手段と、
   前記発振信号に応じて前記第１のクロックから前記第２のクロックを生成するクロック制御手段と、を備え、
   前記数値制御発振器は、前記ループフィルタの出力値を累積的に加算し、その加算値が閾値を超えたときにその加算値から所定値および前記ループフィルタの出力値を減算することにより、前記発振信号を生成する
   ことを特徴とするシンボルタイミングリカバリ回路。
2. 請求項１に記載のシンボルタイミングリカバリ回路であって、
   前記所定値は、前記第１のクロックの位相に換算すると２πに相当する
   ことを特徴とするシンボルタイミングリカバリ回路。
3. 請求項１に記載のシンボルタイミングリカバリ回路であって、
   前記数値制御発振器は、
   前記ループフィルタの出力値を積分する積分回路と、
   前記積分回路の出力値と前記閾値とを比較する比較器と、
   前記比較器において前記積分回路の出力値が前記閾値を超えたときに、前記所定値および前記ループフィルタの出力値の和を出力するセレクタと、
   前記積分器への入力値から前記セレクタの出力を減算する演算器、を備える
   ことを特徴とするシンボルタイミングリカバリ回路。
4. 請求項３に記載のシンボルタイミングリカバリ回路であって、
   前記セレクタは、前記比較器において前記積分回路の出力値が前記閾値を超えていないときは、ゼロを出力する
   ことを特徴とするシンボルタイミングリカバリ回路。
5. 通信システムにおいて使用される受信装置であって、
   入力信号を第１のクロックでサンプリングするサンプリング手段と、
   前記サンプリング手段により得られるサンプリングデータを用いて補間処理を行うことにより、入力信号についての補間データを生成する補間手段と、
   前記補間手段により得られる補間データを第２のクロックを利用して間引く間引き手段と、
   前記間引き手段の出力信号と、前記補間データにおける入力信号のデータ識別点またはゼロクロス点との位相誤差を検出する位相比較器と、
   前記位相比較器の出力信号を平滑化するループフィルタと、
   前記ループフィルタの出力に応じた周波数の発振信号を生成する数値制御発振器と、
   前記発振信号に応じて前記補間手段の動作を制御する補間制御手段と、
   前記発振信号に応じて前記第１のクロックから前記第２のクロックを生成するクロック制御手段と、を備え、
   前記数値制御発振器は、前記ループフィルタの出力値を累積的に加算し、その加算値が閾値を超えたときにその加算値から所定値および前記ループフィルタの出力値を減算することにより、前記発振信号を生成するシンボルタイミングリカバリ回路と、
   前記シンボルタイミングリカバリ回路により生成されるクロックを利用して受信動作を行う受信回路と、
   を備えることを特徴とする受信装置。
6. 入力信号を第１のクロックでサンプリングするサンプリング手段と、
   前記サンプリング手段により得られるサンプリングデータを用いて補間処理を行うことにより、入力信号についての補間データを生成する補間手段と、
   前記補間手段により得られる補間データを第２のクロックを利用して間引く間引き手段と、
   前記間引き手段の出力信号と、前記補間データにおける入力信号のデータ識別点またはゼロクロス点との位相誤差を検出する位相比較器と、
   前記位相比較器の出力信号を平滑化するループフィルタと、
   前記ループフィルタの出力に応じた周波数の発振信号を生成する数値制御発振器と、
   前記発振信号に応じて前記補間手段の動作を制御する補間制御手段と、
   前記発振信号に応じて前記第１のクロックから前記第２のクロックを生成するクロック制御手段と、を備え、
   前記数値制御発振器は、前記ループフィルタの出力値を累積的に加算し、その加算値が閾値を超えたときにその加算値から所定値および前記ループフィルタの出力値を減算することにより、前記発振信号を生成するシンボルタイミングリカバリ回路が形成された半導体装置。
7. 入力信号のシンボルタイミングを再生するシンボルタイミングリカバリ回路であって、
   入力信号を第１のクロックでサンプリングするサンプリング手段と、
   前記サンプリング手段により得られるサンプリングデータを用いて補間処理を行うことにより、入力信号についての補間データを生成する補間手段と、
   前記補間手段により得られる補間データを第２のクロックを利用して間引く間引き手段と、
   前記間引き手段の出力信号と、前記補間データにおける入力信号のデータ識別点またはゼロクロス点との位相誤差を検出する位相誤差検出手段と、
   前記位相誤差に応じた周波数の発振信号を生成する数値制御発振器と、
   前記発振信号に応じて前記補間手段の動作を制御する補間制御手段と、
   前記発振信号に応じて前記第１のクロックから前記第２のクロックを生成するクロック制御手段と、を備え、
   前記数値制御発振器は、前記位相誤差を累積的に加算し、その加算値が閾値を超えたときにその加算値から所定値および前記位相誤差を減算することにより、前記発振信号を生成する
   ことを特徴とするシンボルタイミングリカバリ回路。
8. 入力信号のシンボルタイミングを再生するシンボルタイミングリカバリ回路であって、
   入力信号を第１のクロックでサンプリングするサンプリング手段と、
   前記サンプリング手段により得られるサンプリングデータを用いて補間処理を行うことにより、入力信号についての補間データを生成する補間手段と、
   前記補間手段により得られる補間データを第２のクロックを利用して間引く間引き手段と、
   前記間引き手段の出力信号と、前記補間データにおける入力信号のデータ識別点またはゼロクロス点との位相誤差を検出する位相比較器と、
   前記位相比較器の出力信号を平滑化するループフィルタと、
   前記ループフィルタの出力に応じた周波数の発振信号を生成する数値制御発振器と、
   前記発振信号に応じて前記補間手段の動作を制御する補間制御手段と、
   前記発振信号に応じて前記第１のクロックから前記第２のクロックを生成するクロック制御手段と、を備え、
   前記数値制御発振器は、前記ループフィルタの出力値を累積的に加算して出力するとともに、その加算値が閾値を超えたときにはその直前の出力値と同じ位相を表す値を出力することにより、前記発振信号を生成する
   ことを特徴とするシンボルタイミングリカバリ回路。