JPH02203645A - 準同期型復調器 - Google Patents
準同期型復調器Info
- Publication number
- JPH02203645A JPH02203645A JP2462189A JP2462189A JPH02203645A JP H02203645 A JPH02203645 A JP H02203645A JP 2462189 A JP2462189 A JP 2462189A JP 2462189 A JP2462189 A JP 2462189A JP H02203645 A JPH02203645 A JP H02203645A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- symbol
- frequency
- data
- quasi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 10
- 238000011084 recovery Methods 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 2
- 238000005070 sampling Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000008929 regeneration Effects 0.000 description 5
- 238000011069 regeneration method Methods 0.000 description 5
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 1
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ディジタル周波数弁別器を含むＡＦＣループによって局
部発振周波数を受信周波数に引き込む準同期型復調器に
関し、 ４逓倍器を取り除くことを目的とし、 該周波数弁別器が、１／２シンボルで遅延器の遅延動作
を行うように構成する。
部発振周波数を受信周波数に引き込む準同期型復調器に
関し、 ４逓倍器を取り除くことを目的とし、 該周波数弁別器が、１／２シンボルで遅延器の遅延動作
を行うように構成する。
本発明は、準同期型復調器に関し、特にディジタル周波
数弁別器を含むＡＦＣループによって局部発振周波数を
受信周波数に引き込む準同期型復調器に関するものであ
る。
数弁別器を含むＡＦＣループによって局部発振周波数を
受信周波数に引き込む準同期型復調器に関するものであ
る。
近年、衛星を利用した通信が盛んに行われている。特に
、Ｖ Ｓ ＡＴ（Ｖｅｒｙ Ｓｍａｌｌ Ａｐｅｒｔｕ
ｒｅ Ｔｅｒ −ｍｉｎａｌ）の出現で、その利用価値
は、更に高まりつつある。この衛星を利用した通信を行
う場合、周波数の変動が問題となる。その原因として、
受信装置の局部発振周波数の温度変化に伴う周波数の変
動、ドプラー効果等が考えられる。
、Ｖ Ｓ ＡＴ（Ｖｅｒｙ Ｓｍａｌｌ Ａｐｅｒｔｕ
ｒｅ Ｔｅｒ −ｍｉｎａｌ）の出現で、その利用価値
は、更に高まりつつある。この衛星を利用した通信を行
う場合、周波数の変動が問題となる。その原因として、
受信装置の局部発振周波数の温度変化に伴う周波数の変
動、ドプラー効果等が考えられる。
このため、復調器では局部発振器の周波数（基準搬送波
周波数）をその変移に追従させる必要があり、ＡＦＣ（
自動周波飲料ｒｎ： Ａｕｔｏｍａｔｉｃ Ｆｒｅｑｕ
ｅｎｃｙ Ｃｏｎｔｒｏｌ）ループを設ける必要がある
。
周波数）をその変移に追従させる必要があり、ＡＦＣ（
自動周波飲料ｒｎ： Ａｕｔｏｍａｔｉｃ Ｆｒｅｑｕ
ｅｎｃｙ Ｃｏｎｔｒｏｌ）ループを設ける必要がある
。
第３図はＡＦＣループを備えた一般的な４相−ＰＳＫ準
同期型復調器を概略的に示したもので、入力信号を４相
直交検波器１）でアナログのｌ軸信号とＱ軸信号とに分
離し、これを更にＡ／Ｄ変換器１２でディジタル信号に
変換した後、ディジタルトランスバーサルフィルタ（Ｄ
ＴＰ）１３で線路等化してｌ軸及びＱ軸のディジタル等
化出力を発生し、該ディジタル等化出力に基づいて搬送
波再生回路（ＣＲ）１４がＩ軸データとＱ軸データとを
復調する。
同期型復調器を概略的に示したもので、入力信号を４相
直交検波器１）でアナログのｌ軸信号とＱ軸信号とに分
離し、これを更にＡ／Ｄ変換器１２でディジタル信号に
変換した後、ディジタルトランスバーサルフィルタ（Ｄ
ＴＰ）１３で線路等化してｌ軸及びＱ軸のディジタル等
化出力を発生し、該ディジタル等化出力に基づいて搬送
波再生回路（ＣＲ）１４がＩ軸データとＱ軸データとを
復調する。
この場合、受信信号の周波数１．に対する局部発振周波
数ｆＬの偏差Δｆが数１０ｋｌｌｚ以上の場合、搬送波
再生回路１４は正常に動作しない可能性がある。
数ｆＬの偏差Δｆが数１０ｋｌｌｚ以上の場合、搬送波
再生回路１４は正常に動作しない可能性がある。
そこでＡＦＣをかけて局部発振周波数ｆＬを、搬送波再
生回路１４が正常に動作できる周波数に変化させること
により周波数偏差を除去する必要があり、これを行うた
め、フィルタ１３のディジタル等化出力をＡＦＣ制御電
圧発生回路１５に入力し、その出力電圧の高周波数成分
をループフィルタ（ＬＰＦ）１６で除去し、この復調器
の局部発振器としての電圧制御発振器（ＶＣＸＯ）ｌ
７に制御電圧を与えることにより、４相検波器１）の局
部発振周波数ｒｔを制御し、以て点線で示すＡＦＣルー
プを形成している。
生回路１４が正常に動作できる周波数に変化させること
により周波数偏差を除去する必要があり、これを行うた
め、フィルタ１３のディジタル等化出力をＡＦＣ制御電
圧発生回路１５に入力し、その出力電圧の高周波数成分
をループフィルタ（ＬＰＦ）１６で除去し、この復調器
の局部発振器としての電圧制御発振器（ＶＣＸＯ）ｌ
７に制御電圧を与えることにより、４相検波器１）の局
部発振周波数ｒｔを制御し、以て点線で示すＡＦＣルー
プを形成している。
また、この復調器の各部の動作は、シンボルタイミング
再生回路（ＳＴＲ）１Ｂが、搬送波再生回路１４の出力
に基づいて生成したシンボルタイミングクロックＣＬＫ
１を用いて行われ、特にＡＦＣ制御電圧発生回路１５
にはシンボルタイミング再生回路１８から後述する別の
クロックＣＬＫ２が与えられている。尚、クロックＣＬ
Ｋ １．２は共にシンボルレートの２倍の周波数を有し
ており、またＡＦＣ＠４１）電圧発生回路１５及び搬送
波再生回路１４にシンボルタイミング再生回路１８から
与えられるクロックＣＬＫ３はシンボルレートと同じ周
波数である。
再生回路（ＳＴＲ）１Ｂが、搬送波再生回路１４の出力
に基づいて生成したシンボルタイミングクロックＣＬＫ
１を用いて行われ、特にＡＦＣ制御電圧発生回路１５
にはシンボルタイミング再生回路１８から後述する別の
クロックＣＬＫ２が与えられている。尚、クロックＣＬ
Ｋ １．２は共にシンボルレートの２倍の周波数を有し
ており、またＡＦＣ＠４１）電圧発生回路１５及び搬送
波再生回路１４にシンボルタイミング再生回路１８から
与えられるクロックＣＬＫ３はシンボルレートと同じ周
波数である。
ヰ
第を図は、このＡＦＣ制御電圧発生回路１５を示したブ
ロック図で、フィルター３でディジタル等化されたｌ軸
及びＱ軸信号を４逓倍器２１で４逓倍することにより余
分な変調データを除去し、更に周波数弁別器２２で周波
数偏差を弁別し、ディジタルループフィルタ（低域通過
フィルタ）２３で帯域制御Ｉ（雑音除去）した後、Ｄ／
Ａ変換器２４でアナログ信号に変換して局部発振器１７
のための制御電圧を発生する。
ロック図で、フィルター３でディジタル等化されたｌ軸
及びＱ軸信号を４逓倍器２１で４逓倍することにより余
分な変調データを除去し、更に周波数弁別器２２で周波
数偏差を弁別し、ディジタルループフィルタ（低域通過
フィルタ）２３で帯域制御Ｉ（雑音除去）した後、Ｄ／
Ａ変換器２４でアナログ信号に変換して局部発振器１７
のための制御電圧を発生する。
更に、周波数弁別器２２は、ｌシンボルτ（クロック）
分だけ遅延させるための遅延器２．３と、これらｌシン
ボル１分だけ遅延されたｌ軸信号又はＱ軸信号と遅延さ
れないＱ軸信号又はｌ軸信号とをそれぞれ掛は合わせる
乗算器４．５と、乗算器４．５の出力差を計算する減算
器６とで構成されている。
分だけ遅延させるための遅延器２．３と、これらｌシン
ボル１分だけ遅延されたｌ軸信号又はＱ軸信号と遅延さ
れないＱ軸信号又はｌ軸信号とをそれぞれ掛は合わせる
乗算器４．５と、乗算器４．５の出力差を計算する減算
器６とで構成されている。
そして、周波数弁別器２２の遅延器２１．２２の遅延動
作はシンボルタイミング再生回路１８からのクロックＣ
ＬＫ２によって行われる。このクロックＣＬＫ２は、受
信信号のアイパターンの最も開いた時点に対応して発生
されるものである。
作はシンボルタイミング再生回路１８からのクロックＣ
ＬＫ２によって行われる。このクロックＣＬＫ２は、受
信信号のアイパターンの最も開いた時点に対応して発生
されるものである。
ここで周波数弁別器２２の出力は周波数偏差に応じて振
幅が変化し、ＡＦＣ動作による周波数の引込が行われる
。
幅が変化し、ＡＦＣ動作による周波数の引込が行われる
。
但し、４相検波器１）でＡＦＣにより周波数偏差Δｆを
圧縮するが、完全な同期検波は行わず、ベースバンド処
理型の搬送波再生回路１４で周波数偏差Δｆ及び位相誤
差Δθを完全に除去する準同期型の復調器を形成してい
る。
圧縮するが、完全な同期検波は行わず、ベースバンド処
理型の搬送波再生回路１４で周波数偏差Δｆ及び位相誤
差Δθを完全に除去する準同期型の復調器を形成してい
る。
このような準同期型復調器においては、４相ＰＳＫ復調
の場合、ＤＴＦ １３によって帯域制限ヰ されたｌ軸、Ｑ軸横波信号ａ、ｂ（第う図参照〉は、 ａ：ｃｏｓ（２ｘΔｆｔ＋θ＋（２に４）ｘ／４）
（ｋ＝１−４）ｂ ： ５ｉｎ（２ｘΔｆｔ＋θ＋
（２に−１） Ｅ ／４）で表されるので、無変調時（
データが変化していない時）においては、（２に−１）
π八という項が無くなるため、周波数弁別器２２の出力
ｄは、ｄ ＝ｓｉｎ（２πΔｆτ） となり、ｌ軸、Ｑ軸の各データには周波数偏差に応じた
情報のみが含まれており４逓倍器は必要にならない。
の場合、ＤＴＦ １３によって帯域制限ヰ されたｌ軸、Ｑ軸横波信号ａ、ｂ（第う図参照〉は、 ａ：ｃｏｓ（２ｘΔｆｔ＋θ＋（２に４）ｘ／４）
（ｋ＝１−４）ｂ ： ５ｉｎ（２ｘΔｆｔ＋θ＋
（２に−１） Ｅ ／４）で表されるので、無変調時（
データが変化していない時）においては、（２に−１）
π八という項が無くなるため、周波数弁別器２２の出力
ｄは、ｄ ＝ｓｉｎ（２πΔｆτ） となり、ｌ軸、Ｑ軸の各データには周波数偏差に応じた
情報のみが含まれており４逓倍器は必要にならない。
しかしながら、変調時（データが変化している時）にお
いては、■軸、Ｑ軸の各データには上記のように伝送さ
れる情報と周波数偏差に応じた情報の２つの成分の情報
が含まれることになるので、周波数弁別器に不必要な（
２に−１）π／４という項に係る変調データを除去して
周波数偏差に応じた情報のみにする必要がある。
いては、■軸、Ｑ軸の各データには上記のように伝送さ
れる情報と周波数偏差に応じた情報の２つの成分の情報
が含まれることになるので、周波数弁別器に不必要な（
２に−１）π／４という項に係る変調データを除去して
周波数偏差に応じた情報のみにする必要がある。
ここで、！軸、Ｑ軸の各データに伝送される情報のみが
含まれる場合、データは第合図に示すように４点となり
、変調している場合にはこの４点がランダムに変化する
。この各データの角度０１〜θ４を４倍することにより
各データはＸ印に集まり、伝送される情報が除去されデ
ータの変動が無くなると共に実際の周波数偏差に４倍し
たデータが出力される。
含まれる場合、データは第合図に示すように４点となり
、変調している場合にはこの４点がランダムに変化する
。この各データの角度０１〜θ４を４倍することにより
各データはＸ印に集まり、伝送される情報が除去されデ
ータの変動が無くなると共に実際の周波数偏差に４倍し
たデータが出力される。
＋
このような観点から従来より第呑図に示すように４１倍
器２１が用いられており、回路規模が大きくなるという
という問題点があった。
器２１が用いられており、回路規模が大きくなるという
という問題点があった。
従って、本発明は、ディジタル周波数弁別器を含むＡＦ
Ｃループによって局部発振周波数を受信周波数に引き込
む準同期型復調器において、４通倍器を取り除くことを
目的とする。
Ｃループによって局部発振周波数を受信周波数に引き込
む準同期型復調器において、４通倍器を取り除くことを
目的とする。
上記の課題を解決するため、本発明に係る準同期型復調
器では、第１図に概念的に示すように、ディジタル周波
数弁別器１が、１／２シンボルで遅延器２及び３の遅延
動作を行うようにしている。
器では、第１図に概念的に示すように、ディジタル周波
数弁別器１が、１／２シンボルで遅延器２及び３の遅延
動作を行うようにしている。
本発明を第２図により説明すると、同図（ａ）は４相−
ＰＳＫ復調によるベースバンドでの位相面を示し、デー
タ（１，Ｑ）の変化の仕方を４通り示している。
ＰＳＫ復調によるベースバンドでの位相面を示し、デー
タ（１，Ｑ）の変化の仕方を４通り示している。
即ち、現在、周波数弁別器１への１軸、Ｑ軸入力信号ａ
ｌＳｔｌｌが（１，Ｑ）であるとすると、このデータ（
１，Ｑ）が１シンボル後に取り得るデータは（−１，Ｑ
）、（−１，−Ｑ）、（＋。
ｌＳｔｌｌが（１，Ｑ）であるとすると、このデータ（
１，Ｑ）が１シンボル後に取り得るデータは（−１，Ｑ
）、（−１，−Ｑ）、（＋。
Ｑ）及び同じ位相のデータである。
これに鑑み、本発明では遅延器２．３の遅延更新動作を
同図の）に示すように１シンボル毎のサンプリング時点
■、■・・・（アイパターンが最も開いた時点）に加え
て１／２シンボルのサンプリング時点■・・・（アイパ
ターンが“０”になる時点）を加えて行うと次のように
なる。
同図の）に示すように１シンボル毎のサンプリング時点
■、■・・・（アイパターンが最も開いた時点）に加え
て１／２シンボルのサンプリング時点■・・・（アイパ
ターンが“０”になる時点）を加えて行うと次のように
なる。
今、同図（ａ）に示すようにデータ（１，Ｑ）がデータ
（−１，Ｑ）に変化する場合（同図（ａ）、（Ｃ）の（
ｉ））を考えると、サンプリング時点■では信号ａ＋
、ｂＩはそれぞれＩ、 Ｑであるが、ｌ／２シンボル後
のサンプリング時点■での信号ａｌ、ｂｌは同図（ａ）
に示すようにＱ軸データはそのままであるが、ｌ軸デー
タは°°０″となる。そして、この時には信号ａ＋、ｂ
ｌ は１／２シンボル前のサンプリング時点■での信号
ａ３、ｂＩ となる。従って、これらを乗算器４．５及
び減算器６で演算して得た周波数弁別出力信号ｄはｉＱ
となる。そして、更に１／２シンボル経過した時点■で
の信号ｄも１−Ｑとなる。
（−１，Ｑ）に変化する場合（同図（ａ）、（Ｃ）の（
ｉ））を考えると、サンプリング時点■では信号ａ＋
、ｂＩはそれぞれＩ、 Ｑであるが、ｌ／２シンボル後
のサンプリング時点■での信号ａｌ、ｂｌは同図（ａ）
に示すようにＱ軸データはそのままであるが、ｌ軸デー
タは°°０″となる。そして、この時には信号ａ＋、ｂ
ｌ は１／２シンボル前のサンプリング時点■での信号
ａ３、ｂＩ となる。従って、これらを乗算器４．５及
び減算器６で演算して得た周波数弁別出力信号ｄはｉＱ
となる。そして、更に１／２シンボル経過した時点■で
の信号ｄも１−Ｑとなる。
次にデータ（１，Ｑ）が１シンボル後にデータ（−１，
−Ｑ）に変化する場合（同図（ａ）、（Ｃ）の（ｉｉ）
）には、１／２シンボル後のサンプリング時点■におい
てＩ軸及びＱ軸データ共に“０”となるので、出力信号
ｄも０″となる。これは、サンプリング時点■において
も同じである。
−Ｑ）に変化する場合（同図（ａ）、（Ｃ）の（ｉｉ）
）には、１／２シンボル後のサンプリング時点■におい
てＩ軸及びＱ軸データ共に“０”となるので、出力信号
ｄも０″となる。これは、サンプリング時点■において
も同じである。
更にデータ（１，Ｑ）が１シンボル後にデータ（＋、−
Ｑ）に変化する場合（同図（ａ）、（Ｃ）の（ｉｎ））
には、１／２シンボル後のサンプリング時点■において
■軸データは変化せずＱ軸データが“Ｏ”となるので、
出力信号ｄは一１Ｑとなる。これは、サンプリング時点
■においても同じである。
Ｑ）に変化する場合（同図（ａ）、（Ｃ）の（ｉｎ））
には、１／２シンボル後のサンプリング時点■において
■軸データは変化せずＱ軸データが“Ｏ”となるので、
出力信号ｄは一１Ｑとなる。これは、サンプリング時点
■においても同じである。
また、データ（１，Ｑ）が位相不変の場合（同図（ａ）
、（Ｃ）の（ｉｖ））には、１／２シンボル後のデータ
を（１’ 、Ｑ’ ）とし、更に１／２シンボル後のデ
ータを（１’“、Ｑｌ）とすると、出力信号ｄは時点■
でＩ−Ｑ’−１’ ・Ｑ、時点■でビＱ”−ビ・Ｑｏ
となる。
、（Ｃ）の（ｉｖ））には、１／２シンボル後のデータ
を（１’ 、Ｑ’ ）とし、更に１／２シンボル後のデ
ータを（１’“、Ｑｌ）とすると、出力信号ｄは時点■
でＩ−Ｑ’−１’ ・Ｑ、時点■でビＱ”−ビ・Ｑｏ
となる。
ここで、同図（Ｃ）を眺めると、 （１）〜（ｉｉｉ
）を加算するとき０″になり、 （ｉｖ）のみが残るこ
とが分かる。即ち、遅延器２．３の遅延動作を１／２シ
ンボル毎に行うと、同図（Ｃ）の（ｉ）〜（ｉｉｉ）の
ような変化は互いに相殺されてしまい、同位相（１ｖ）
のデータだけが周波数弁別出力として有効となり、４逓
倍器を用いなくとも変調データ成分が除去できることに
なる。
）を加算するとき０″になり、 （ｉｖ）のみが残るこ
とが分かる。即ち、遅延器２．３の遅延動作を１／２シ
ンボル毎に行うと、同図（Ｃ）の（ｉ）〜（ｉｉｉ）の
ような変化は互いに相殺されてしまい、同位相（１ｖ）
のデータだけが周波数弁別出力として有効となり、４逓
倍器を用いなくとも変調データ成分が除去できることに
なる。
本発明による１／２シンボル遅延動作を行うには種々の
方法が考えられるが、シンボルタイミング再生（ＳＴＲ
）回路１ＢからＡ／Ｄ変換器１２に与えられるクロック
は元々シンボルレートの２倍の周波数を有している。
方法が考えられるが、シンボルタイミング再生（ＳＴＲ
）回路１ＢからＡ／Ｄ変換器１２に与えられるクロック
は元々シンボルレートの２倍の周波数を有している。
そこで、従来例において説明したように第３図に示した
シンボルタイミング再生回路１日の出力クロックＣＬＫ
２をそのまま遅延器２．３の遅延更新動作クロックとし
て用いることができる。
シンボルタイミング再生回路１日の出力クロックＣＬＫ
２をそのまま遅延器２．３の遅延更新動作クロックとし
て用いることができる。
その他、フィルタ１３からの出力データによりシンボル
タイミングクロックを生成するシンボルタイミング再生
回路の出力クロックも同様に遅延クロックとして用いる
ことができる。
タイミングクロックを生成するシンボルタイミング再生
回路の出力クロックも同様に遅延クロックとして用いる
ことができる。
このように、本発明に係る準同期型復調器によれば、Ａ
ＦＣループのディジタル周波数弁別器の遅延器の遅延動
作を１／２シンボルレートで行うように構成したので、
４逓倍器が不要となり、装置全体の規模を小型化するこ
とができる。
ＦＣループのディジタル周波数弁別器の遅延器の遅延動
作を１／２シンボルレートで行うように構成したので、
４逓倍器が不要となり、装置全体の規模を小型化するこ
とができる。
第１図は本発明に係る準同期型復調器を原理的に示した
ブロック構成図、 第２図は本発明に係る準同期型復調器の動作原理を説明
するための図、 第３図は一般的な４相−ＰＳＫ準同期型復ｙ４器を概略
的に示したブロック図、 第４図は従来のＡＦＣＩＩＩｉｌ電圧発生回路を示した
ブロック図、 第５図は４逓倍器の動作説明図、である。 第１図において、 ｌ・・・周波数弁別器、 ２．３・・−遅延器。 図中、同一符号は同−又は相当部分を示す。
ブロック構成図、 第２図は本発明に係る準同期型復調器の動作原理を説明
するための図、 第３図は一般的な４相−ＰＳＫ準同期型復ｙ４器を概略
的に示したブロック図、 第４図は従来のＡＦＣＩＩＩｉｌ電圧発生回路を示した
ブロック図、 第５図は４逓倍器の動作説明図、である。 第１図において、 ｌ・・・周波数弁別器、 ２．３・・−遅延器。 図中、同一符号は同−又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 ディジタル周波数弁別器（１）を含むＡＦＣループによ
って局部発振周波数を受信周波数に引き込む準同期型復
調器において、 該周波数弁別器（１）が、１／２シンボルで遅延器（２
）（３）の遅延動作を行うようにしたことを特徴とした
準同期型復調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2462189A JPH02203645A (ja) | 1989-02-02 | 1989-02-02 | 準同期型復調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2462189A JPH02203645A (ja) | 1989-02-02 | 1989-02-02 | 準同期型復調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02203645A true JPH02203645A (ja) | 1990-08-13 |
Family
ID=12143220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2462189A Pending JPH02203645A (ja) | 1989-02-02 | 1989-02-02 | 準同期型復調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02203645A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04167646A (ja) * | 1990-10-26 | 1992-06-15 | Nec Corp | 自動周波数制御方式 |
| US6868131B2 (en) | 2000-11-22 | 2005-03-15 | Fujitsu Limited | Demodulation apparatus, broadcasting system and broadcast receiving apparatus |
-
1989
- 1989-02-02 JP JP2462189A patent/JPH02203645A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04167646A (ja) * | 1990-10-26 | 1992-06-15 | Nec Corp | 自動周波数制御方式 |
| US6868131B2 (en) | 2000-11-22 | 2005-03-15 | Fujitsu Limited | Demodulation apparatus, broadcasting system and broadcast receiving apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0787145A (ja) | Ａｆｃ回路 | |
| JP2000022772A (ja) | 搬送波再生回路並びに搬送波再生方法 | |
| EP0486839B1 (en) | Quasi-coherent MPSK demodulator | |
| JPH02203645A (ja) | 準同期型復調器 | |
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| JPH05211535A (ja) | 復調器のａｆｃ回路 | |
| JP3479882B2 (ja) | 復調器 | |
| JPH059978B2 (ja) | ||
| JPH06237277A (ja) | Ｐｓｋ搬送波信号再生装置 | |
| JP3206581B2 (ja) | 復調器 | |
| JP2518860B2 (ja) | 位相同期回路 | |
| JPH0897874A (ja) | オフセットｑｐｓｋ復調器 | |
| JPH02290319A (ja) | 自動周波数制御回路 | |
| JP2853728B2 (ja) | ディジタル復調回路 | |
| JP3265052B2 (ja) | デジタル変調波の復調装置 | |
| JP3487221B2 (ja) | クロック再生装置およびクロック再生方法 | |
| JPH0479183B2 (ja) | ||
| JPH066397A (ja) | 遅延検波器 | |
| JP2553643B2 (ja) | キャリア同期装置 | |
| JP2002009862A (ja) | 自動利得制御回路を備えた復調器 | |
| JPS6173458A (ja) | Ｄｐｓｋ信号の遅延検波回路装置 | |
| JPS60189354A (ja) | 通信方式 | |
| JPH0257038A (ja) | Ａｆｃ制御電圧発生回路 | |
| JPH06120997A (ja) | デジタル復調回路 | |
| JPS62200848A (ja) | 復調方式 |