JPS6173458A - Ｄｐｓｋ信号の遅延検波回路装置 - Google Patents
Ｄｐｓｋ信号の遅延検波回路装置Info
- Publication number
- JPS6173458A JPS6173458A JP59194911A JP19491184A JPS6173458A JP S6173458 A JPS6173458 A JP S6173458A JP 59194911 A JP59194911 A JP 59194911A JP 19491184 A JP19491184 A JP 19491184A JP S6173458 A JPS6173458 A JP S6173458A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- frequency
- output
- dpsk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2331—Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は情報符号によって搬送波の位相を対応させて
変化させる差動符号化位相変調方式％式％） における遅延検波回路装置に関する。
変化させる差動符号化位相変調方式％式％） における遅延検波回路装置に関する。
一般にＤＰＳＫ復調装置には現在の搬送波位相と１符号
前の搬送波位相の変化を検出してデータを復調す゛る遅
延検波方式と、変調波りり搬送波を再生して同期検波を
行ってデータを復調する同期検波方式とがある。前者は
後者に比較してＣ／Ｎ対誤り率特性は劣るが（誤り率１
０−４を得るＣ／Ｎは、４相ＤＰＳＫの場合遅延検波１
３．７ｄＢに対し、同期検波１１．８ｄＢとなる）回路
構成が簡単にできるという利点を持っている０ このためシステムのＣ／Ｎマージンさえ許せば復調方式
として遅延検波回路装置いた方が制作コストも安価とな
りまた調整保守が容易となるなどの長所が生じシステム
全体から見て有利となる場合がある。従来の遅延検波回
路の構成を４相ＤＰＳＫの場合について第５図に示す。
前の搬送波位相の変化を検出してデータを復調す゛る遅
延検波方式と、変調波りり搬送波を再生して同期検波を
行ってデータを復調する同期検波方式とがある。前者は
後者に比較してＣ／Ｎ対誤り率特性は劣るが（誤り率１
０−４を得るＣ／Ｎは、４相ＤＰＳＫの場合遅延検波１
３．７ｄＢに対し、同期検波１１．８ｄＢとなる）回路
構成が簡単にできるという利点を持っている０ このためシステムのＣ／Ｎマージンさえ許せば復調方式
として遅延検波回路装置いた方が制作コストも安価とな
りまた調整保守が容易となるなどの長所が生じシステム
全体から見て有利となる場合がある。従来の遅延検波回
路の構成を４相ＤＰＳＫの場合について第５図に示す。
図において、ライン（１）に導入される入力変調信号に
混合器（２）において電圧制御発振器（３）よりの局発
周波数信号と混合され、搬送波周波数が高周波から中間
周波に周波数変換される。混合器（２）からの４相ＤＰ
ＳＫ信号は帯域フィルタ（４）、ＡＧＣ回路（５）ヲ介
して２分配され片方は移相器、３６でπ／ ４ （ｒａ
ｄ）位相遅延された後同期検波器を形成する乗算器（７
） （８）の入力となりもう１方は遅延回路（９）でデ
ータの１符号間隔Ｔ（ｓｅｅ）遅延されさらに２分配し
た後π／２（ｒａｄ）移相器Ｏ１によって互いに直交し
た信号を生成し各々乗算器（力（８）のもう１方の入力
とする。乗算器（力（８）の出力信号は低域フィルタａ
１） ａ’ａを通し直交成分がライン０、同相成分がラ
インＵに各データが復調される。ここで遅延回路（９）
の遅延量Ｔ（ｓｅｃ） ｎ一般に固定であり、搬送波周
波数ｆｃに対する移相量ψ（ｒａｄ） Ｔｒｙ次式で
表わされる。
混合器（２）において電圧制御発振器（３）よりの局発
周波数信号と混合され、搬送波周波数が高周波から中間
周波に周波数変換される。混合器（２）からの４相ＤＰ
ＳＫ信号は帯域フィルタ（４）、ＡＧＣ回路（５）ヲ介
して２分配され片方は移相器、３６でπ／ ４ （ｒａ
ｄ）位相遅延された後同期検波器を形成する乗算器（７
） （８）の入力となりもう１方は遅延回路（９）でデ
ータの１符号間隔Ｔ（ｓｅｅ）遅延されさらに２分配し
た後π／２（ｒａｄ）移相器Ｏ１によって互いに直交し
た信号を生成し各々乗算器（力（８）のもう１方の入力
とする。乗算器（力（８）の出力信号は低域フィルタａ
１） ａ’ａを通し直交成分がライン０、同相成分がラ
インＵに各データが復調される。ここで遅延回路（９）
の遅延量Ｔ（ｓｅｃ） ｎ一般に固定であり、搬送波周
波数ｆｃに対する移相量ψ（ｒａｄ） Ｔｒｙ次式で
表わされる。
ψ＝２πｆｃＴ・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・■いま
遅延回路（９）の移相量のずれΔψを考えてみると、搬
送波周波数の変動をΔｆｃ、遅延時間の変動をΔＴと表
わすと０式から となる。
・・・・・・・・・・・・・・・・・・・・・・■いま
遅延回路（９）の移相量のずれΔψを考えてみると、搬
送波周波数の変動をΔｆｃ、遅延時間の変動をΔＴと表
わすと０式から となる。
ここで Δｆｃ／ｆ ｃ＜ １ 、ΔＴ／Ｔ＜１とし
Δψ ｃ ／ ｆ ｃ ＋ ΔＴ／Ｔ＝Ｏと１−た。
Δψ ｃ ／ ｆ ｃ ＋ ΔＴ／Ｔ＝Ｏと１−た。
０式より遅延回路（９）の移相量のずれΔψに搬送波周
波数変動上遅延時間変動の和に比例することがわかる。
波数変動上遅延時間変動の和に比例することがわかる。
実際の復調処理は図示の如く高周波（ＲＦ）から中間周
波（ＬＦ）に周波数変換した後行っており、この際局発
周波数の変動等の原因で搬送波周波数ｆｃの変動が大き
くなる場合がある。そのため遅延回路の移相量が変化し
復調アイパターンの波形がくずれ誤り率の劣化となって
しまう。この欠点を除去するように図示の様に遅延検波
回路以前でＡＦＣ（Ａｕ ｔ ｏｍａ ｔ ｉ ｃＦｒ
ｅｑｕｅｎｃｙ ｃｏｎｔｒｏｔ）回路α９によって
搬送波周波数の変動をおさえている。このＡＦＣ回路（
１９はＡＧＣ回路（５）出力を分岐し、振幅制限増幅器
（１″５を介してＦＭ復調回路（１ｅにて復調し、低域
フィルタ（１７）、直流増幅器賭全通して電圧制御発振
器（３）に供給し、その局発周波数を制御して中間周波
の周波数音一定に保つようにしている。しかしこの回路
は構成素子数も多く複雑で調整時間も、かかる等６回路
構成が簡単”という遅延検波方式の利点を損ねてしまう
欠点があった。特に、ＦＭ復調回路αυを用いるため温
度変化によってその出力の直流成分が変化して誤差が大
きくなっていた。
波（ＬＦ）に周波数変換した後行っており、この際局発
周波数の変動等の原因で搬送波周波数ｆｃの変動が大き
くなる場合がある。そのため遅延回路の移相量が変化し
復調アイパターンの波形がくずれ誤り率の劣化となって
しまう。この欠点を除去するように図示の様に遅延検波
回路以前でＡＦＣ（Ａｕ ｔ ｏｍａ ｔ ｉ ｃＦｒ
ｅｑｕｅｎｃｙ ｃｏｎｔｒｏｔ）回路α９によって
搬送波周波数の変動をおさえている。このＡＦＣ回路（
１９はＡＧＣ回路（５）出力を分岐し、振幅制限増幅器
（１″５を介してＦＭ復調回路（１ｅにて復調し、低域
フィルタ（１７）、直流増幅器賭全通して電圧制御発振
器（３）に供給し、その局発周波数を制御して中間周波
の周波数音一定に保つようにしている。しかしこの回路
は構成素子数も多く複雑で調整時間も、かかる等６回路
構成が簡単”という遅延検波方式の利点を損ねてしまう
欠点があった。特に、ＦＭ復調回路αυを用いるため温
度変化によってその出力の直流成分が変化して誤差が大
きくなっていた。
この発明は上記欠点を除去するもので搬送波周波数の変
動によって生じる遅延回路の移相量の変化によるビット
誤りを除去するＤＰＳＫ信号の遅延検波回路装ｆｊ！Ｌ
金提供することを目的とする。
動によって生じる遅延回路の移相量の変化によるビット
誤りを除去するＤＰＳＫ信号の遅延検波回路装ｆｊ！Ｌ
金提供することを目的とする。
この発明でｔ−！ＤＰＳＫＫよる入力信号を一符号間隔
遅延させた信号とこの信号をπ／２ラジアン移相した信
号とにより入力信号を夫々検波し、所定の検波出力を得
るＤＰＳＫ 信号の遅延回路装置において、ＤＰＳＫ信
号の搬送波周波数全局発周波数で周波数変換して入力Ｄ
ＰＳＫ信号とする手段と、前記夫々の検波出力から搬送
波の位相変化を検出する手段と、この位相変化出力によ
って前記局発周波数を制御する手段とを具備するもので
、搬送波周波数の変動によって局発周波数を制御して中
間周波の周波数を一定に保持し、ビット誤りを除去する
ものである。
遅延させた信号とこの信号をπ／２ラジアン移相した信
号とにより入力信号を夫々検波し、所定の検波出力を得
るＤＰＳＫ 信号の遅延回路装置において、ＤＰＳＫ信
号の搬送波周波数全局発周波数で周波数変換して入力Ｄ
ＰＳＫ信号とする手段と、前記夫々の検波出力から搬送
波の位相変化を検出する手段と、この位相変化出力によ
って前記局発周波数を制御する手段とを具備するもので
、搬送波周波数の変動によって局発周波数を制御して中
間周波の周波数を一定に保持し、ビット誤りを除去する
ものである。
以下、第１図を参照して４相ＤＰＳＫにおけるこの発明
の一実施例について説明する。なお、図において第２図
と対応する部分には同一符号を用いて説明する。
の一実施例について説明する。なお、図において第２図
と対応する部分には同一符号を用いて説明する。
ライン＋１） Ｋ導入された４相ＤＰＳＫ信号は混合器
（２）において電圧制御発振器（３）からの局発周波数
信号と混合され、中間周波に周波数変換され、帯域フィ
ルタ（４）、ＡＧＣ回路（５）ヲ介して導出される。Ａ
ＧＣ回路（５）エリの４相ＤＰＳＫ信号は２分配され一
方は遅延回路（９）に導入され、−符号間隔遅延され、
他方は移相器（６）に導入される０この移相器（６）ハ
π／４（ｒａｄ）遅延するもので、その出力は乗算器（
７） （８）に夫々導入される。
（２）において電圧制御発振器（３）からの局発周波数
信号と混合され、中間周波に周波数変換され、帯域フィ
ルタ（４）、ＡＧＣ回路（５）ヲ介して導出される。Ａ
ＧＣ回路（５）エリの４相ＤＰＳＫ信号は２分配され一
方は遅延回路（９）に導入され、−符号間隔遅延され、
他方は移相器（６）に導入される０この移相器（６）ハ
π／４（ｒａｄ）遅延するもので、その出力は乗算器（
７） （８）に夫々導入される。
乗算器（力（８）には遅延回路（９）出力とそれ全移相
器（１Ｇによってπ／２（ｒａｄ） 移相した信号と
が供給され、これら遅延信号及び移相信号にＬつｊ４ て移相器（６）出力の屑−期検波が行われる。
器（１Ｇによってπ／２（ｒａｄ） 移相した信号と
が供給され、これら遅延信号及び移相信号にＬつｊ４ て移相器（６）出力の屑−期検波が行われる。
また、低域フィルタ（７） （８）エリのラインα四の
直交成分、ライン瑣の同相成分の各復調出力に位相検出
器１２１Ｈｃ導入される。この位相検出器（２Ｇハ搬送
波周波数の変動による位相誤差全検出するもので、図示
の如く、ゲート２１，２２，２３．２４とインバータ２
５．２６と和回路２７とによって構成することができる
。すなわち、直交成分の復調出力信号は、その筐まゲー
ト２１に供給されると共に、ゲート２４の制御信号とな
り、またインバータ２５で反転されてゲート２２に供給
されると共に、ゲート２３の制御信号となるよう接続さ
れている。そして同相成分の出力信号は、これと全く対
称となる工うに接続されているｏ ｃこ−ｃゲー）（２
１１，Ｌ２３． ｎ、 ｅ２４ｕ、制御信号が正の期間
のみゲート６開くように作動し、その出力信号はさらに
和回路（靭で合成されたのち、低域フィルタ＠に供給さ
れる工うに接続されている。
直交成分、ライン瑣の同相成分の各復調出力に位相検出
器１２１Ｈｃ導入される。この位相検出器（２Ｇハ搬送
波周波数の変動による位相誤差全検出するもので、図示
の如く、ゲート２１，２２，２３．２４とインバータ２
５．２６と和回路２７とによって構成することができる
。すなわち、直交成分の復調出力信号は、その筐まゲー
ト２１に供給されると共に、ゲート２４の制御信号とな
り、またインバータ２５で反転されてゲート２２に供給
されると共に、ゲート２３の制御信号となるよう接続さ
れている。そして同相成分の出力信号は、これと全く対
称となる工うに接続されているｏ ｃこ−ｃゲー）（２
１１，Ｌ２３． ｎ、 ｅ２４ｕ、制御信号が正の期間
のみゲート６開くように作動し、その出力信号はさらに
和回路（靭で合成されたのち、低域フィルタ＠に供給さ
れる工うに接続されている。
低域フィルタ（至）よりの出力信号は直流増幅器ので増
幅され、電圧制御発振器（３） ＶＣ制御信号として供
給されるＯｔ圧制御発撮器（３）はこの制御信号に応じ
て局発周波数信号の周波数が制御される。
幅され、電圧制御発振器（３） ＶＣ制御信号として供
給されるＯｔ圧制御発撮器（３）はこの制御信号に応じ
て局発周波数信号の周波数が制御される。
次に上記検波回路装置の動作を第２図におりてＸ軸にお
いて位相差θ、Ｙ軸に振幅ｖ金とって表示されてＡる各
部の信号波形図を参照して説明する〇 デジタルコードにもとづいた４相ＤＰＳＫ入力信号は、
乗算器（７）によって位相差θの余弦部θに比例した信
号ａ１が検出される。また乗算器（８）からは位相差θ
の正弦−―θに比例した信号ａ２が検出される。前記の
ごとく復相検出器四におけるゲートｉ、制御署号が正の
期間のみゲートを開くので、その期間をかりに斜線で表
示する。
いて位相差θ、Ｙ軸に振幅ｖ金とって表示されてＡる各
部の信号波形図を参照して説明する〇 デジタルコードにもとづいた４相ＤＰＳＫ入力信号は、
乗算器（７）によって位相差θの余弦部θに比例した信
号ａ１が検出される。また乗算器（８）からは位相差θ
の正弦−―θに比例した信号ａ２が検出される。前記の
ごとく復相検出器四におけるゲートｉ、制御署号が正の
期間のみゲートを開くので、その期間をかりに斜線で表
示する。
すなわち、例えばゲート２１は信号ａ２の制御信号にエ
リ、θ＝−π／２〜０、θ＝π〜３π／２の −期
間だけ開き、出力信号ｃ１を形成する。またゲート２２
は、信号ａ１がインバータ２５で反転された信号が入力
は号となり、しかも信号ａ２がインバータ２６で反転さ
れた信号が制御信号となるから、θ＝０〜３π／４の期
間だけゲートが開き、出力信号ｃ２を形成する。同様に
して、ゲー）２３．２４はそれぞれ出力信号Ｃ３＋ ｅ
４を形成し、これらの信号は和回路２７で合成されて、
信号ｃ５のごとき位相誤差信号となる。
リ、θ＝−π／２〜０、θ＝π〜３π／２の −期
間だけ開き、出力信号ｃ１を形成する。またゲート２２
は、信号ａ１がインバータ２５で反転された信号が入力
は号となり、しかも信号ａ２がインバータ２６で反転さ
れた信号が制御信号となるから、θ＝０〜３π／４の期
間だけゲートが開き、出力信号ｃ２を形成する。同様に
して、ゲー）２３．２４はそれぞれ出力信号Ｃ３＋ ｅ
４を形成し、これらの信号は和回路２７で合成されて、
信号ｃ５のごとき位相誤差信号となる。
この位相誤差信号ａｓ ｔｒ！搬送波周波数の位相誤差
に応じた信号となり、その位相誤差が零ならば零となる
。位相誤差信号ｃｓｉ’を低域フィルタ（至）、直流増
幅器のを介して電圧制御発振器（３）に導入され、その
出力周波数が制御される。この制御によって混合器（２
）出力の周波数を一定に保たれる。
に応じた信号となり、その位相誤差が零ならば零となる
。位相誤差信号ｃｓｉ’を低域フィルタ（至）、直流増
幅器のを介して電圧制御発振器（３）に導入され、その
出力周波数が制御される。この制御によって混合器（２
）出力の周波数を一定に保たれる。
〔発明の他の実施例Ｊ
上記の説明は４相Ｄ Ｐ Ｓ Ｋにおける回路装置につ
いて行ったが、次に第１図と対応する部分には同−符号
音用いて第３図を参照してこの発明の他の実施例につい
て説明する。
いて行ったが、次に第１図と対応する部分には同−符号
音用いて第３図を参照してこの発明の他の実施例につい
て説明する。
この第３図は２相ＤＰＳＫにおける回路装置を示すもの
でＡＧＣ回路（５）からの２相ＤＰＳＫ信号に２分配さ
れ第１図に示すと同様な遅延回路（９）、π／ ２ ｒ
ａ ｄ移相器（１１、移相器（６）ヲ介して乗算器（
５） （６）にて夫々復調される。乗算器（８）からの
復調データは低域フィルタ（１７Ｊヲ介して導出されて
ライン■から他の機器に供給され、乗算器（刀の復調デ
ータにこれに対しπ／２ｒａｄ移相された復調データと
して導出される。これら復調データは位相検出６翰に導
入され、搬送波周波数の位相誤差が検出される。この位
相検出６四に図示の如く、乗算器（力よりのπ／２ｒａ
ｄ移相復調データ々これをインバータ（ハ）で反転した
データとを乗算器（８）からの復調データでゲート２１
）■でゲートを行い、位相誤差の検出が行われる。この
位相誤差出力は低域フィルタ■直流増幅器翰を介して電
圧制御発振器（３）に制御信号として供給される。
でＡＧＣ回路（５）からの２相ＤＰＳＫ信号に２分配さ
れ第１図に示すと同様な遅延回路（９）、π／ ２ ｒ
ａ ｄ移相器（１１、移相器（６）ヲ介して乗算器（
５） （６）にて夫々復調される。乗算器（８）からの
復調データは低域フィルタ（１７Ｊヲ介して導出されて
ライン■から他の機器に供給され、乗算器（刀の復調デ
ータにこれに対しπ／２ｒａｄ移相された復調データと
して導出される。これら復調データは位相検出６翰に導
入され、搬送波周波数の位相誤差が検出される。この位
相検出６四に図示の如く、乗算器（力よりのπ／２ｒａ
ｄ移相復調データ々これをインバータ（ハ）で反転した
データとを乗算器（８）からの復調データでゲート２１
）■でゲートを行い、位相誤差の検出が行われる。この
位相誤差出力は低域フィルタ■直流増幅器翰を介して電
圧制御発振器（３）に制御信号として供給される。
この第３図では乗算器＋７）ｔ８１ｊつ第４図に示す信
号ａ ｌ ＋ ａ２が夫々導出され、位相検出６彌では
第１図と同様にして、位相誤差信号Ｃが検出される。こ
の信号Ｃに五って電圧ｆＩｔ制御発振器（３）の局発周
波数が制御さね、混合器（２）出力の周波数が一定に保
たれる。
号ａ ｌ ＋ ａ２が夫々導出され、位相検出６彌では
第１図と同様にして、位相誤差信号Ｃが検出される。こ
の信号Ｃに五って電圧ｆＩｔ制御発振器（３）の局発周
波数が制御さね、混合器（２）出力の周波数が一定に保
たれる。
以上述べたようにこの発明によれば、遅延検波方式の欠
点である音速波周波数の変動に工って生じる遅延回路の
移相量の変化を自動的に補償しビット誤り率の劣化全抑
圧することができる。
点である音速波周波数の変動に工って生じる遅延回路の
移相量の変化を自動的に補償しビット誤り率の劣化全抑
圧することができる。
第１図にこの発明によるＤＰＳＫ信号の遅延検波回路装
置の一実施例を示す回路構成図、第２図は第１図の動作
全説明する各部の信号波形図、第３しｌμこの発明の他
の実施例を示す回路構成図、第４図ハ第２図の動作゛ｒ
説明する各部の信号波形図、第５図は従来の４相ＤＰＳ
Ｋ信号の遅延検波回路を示す回路構成図である。 （９）・・・遅延回路 （３）・・・電圧制御発振器 ｑｌ・・・π／ ２ ｒ ａ ｄ移相器（７） Ｆ８）
・・・乗算器 丸渕・・・・・・・位相検出器 代理人 弁理士 則 近 ）は 佑 （ほか１名）
置の一実施例を示す回路構成図、第２図は第１図の動作
全説明する各部の信号波形図、第３しｌμこの発明の他
の実施例を示す回路構成図、第４図ハ第２図の動作゛ｒ
説明する各部の信号波形図、第５図は従来の４相ＤＰＳ
Ｋ信号の遅延検波回路を示す回路構成図である。 （９）・・・遅延回路 （３）・・・電圧制御発振器 ｑｌ・・・π／ ２ ｒ ａ ｄ移相器（７） Ｆ８）
・・・乗算器 丸渕・・・・・・・位相検出器 代理人 弁理士 則 近 ）は 佑 （ほか１名）
Claims (1)
- ＤＰＳＫによる入力信号を一符号間隔遅延させた信号と
この信号をπ／２ラジアン移相した信号とにより入力信
号を夫々検波し、所定の検波出力を得るＤＰＳＫ信号の
遅延検波回路装置において、ＤＰＳＫ信号の搬送波周波
数を局発周波数で周波数変換して入力ＤＰＳＫ信号とす
る手段と、前記夫々の検波出力から搬送波の位相変化を
検出する手段と、この位相変化出力によつて前記局発周
波数を制御する手段とを具備することを特徴とするＤＰ
ＳＫ信号の遅延検波回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59194911A JPS6173458A (ja) | 1984-09-19 | 1984-09-19 | Ｄｐｓｋ信号の遅延検波回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59194911A JPS6173458A (ja) | 1984-09-19 | 1984-09-19 | Ｄｐｓｋ信号の遅延検波回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6173458A true JPS6173458A (ja) | 1986-04-15 |
Family
ID=16332387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59194911A Pending JPS6173458A (ja) | 1984-09-19 | 1984-09-19 | Ｄｐｓｋ信号の遅延検波回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6173458A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0427249A (ja) * | 1990-05-22 | 1992-01-30 | Nec Corp | 復調装置 |
-
1984
- 1984-09-19 JP JP59194911A patent/JPS6173458A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0427249A (ja) * | 1990-05-22 | 1992-01-30 | Nec Corp | 復調装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5610946A (en) | Radio communication apparatus | |
| JPS5914939B2 (ja) | 搬送波再生装置 | |
| US4394626A (en) | Phase synchronizing circuit | |
| US4682118A (en) | Phase shift keying and phase modulation transmission system | |
| JPH09224059A (ja) | 直接変換ｆｓｋ受信機 | |
| CN110519193B (zh) | Ce-ofdm相位解调系统及解调方法 | |
| JPS60203045A (ja) | 位相同期検波復調器 | |
| JPS6173458A (ja) | Ｄｐｓｋ信号の遅延検波回路装置 | |
| JPS6225543A (ja) | 局部発振器の周波数安定化方式 | |
| JPS6173459A (ja) | Ｄｐｓｋ信号の遅延検波回路装置 | |
| JPS6330049A (ja) | Ｍｓｋ復調回路 | |
| JPH04207802A (ja) | デジタル型ｆｍ信号復調装置 | |
| JPS5835429B2 (ja) | 搬送波再生回路 | |
| JP3410841B2 (ja) | 位相変調波キャリア再生回路 | |
| JPS5870664A (ja) | Ｍｓｋ復調回路 | |
| JPH02203645A (ja) | 準同期型復調器 | |
| JPH0758794A (ja) | 位相比較回路 | |
| JPH07193609A (ja) | デジタル位相同期ループ回路 | |
| JPH06252963A (ja) | 位相変調信号復調回路 | |
| JPH02141147A (ja) | 搬送波同期回路 | |
| JPH06120992A (ja) | デジタル変調波の復調回路 | |
| JPH05207078A (ja) | Ｍｓｋ復調回路 | |
| JPH0568063A (ja) | 周波数変動補正装置 | |
| JPH0330341B2 (ja) | ||
| JPS5818821B2 (ja) | Ｐｓｋ信号の搬送波同期方式 |