JPH06252963A - 位相変調信号復調回路 - Google Patents
位相変調信号復調回路Info
- Publication number
- JPH06252963A JPH06252963A JP5056544A JP5654493A JPH06252963A JP H06252963 A JPH06252963 A JP H06252963A JP 5056544 A JP5056544 A JP 5056544A JP 5654493 A JP5654493 A JP 5654493A JP H06252963 A JPH06252963 A JP H06252963A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- frequency
- vco
- loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【目的】 ＰＬＬループを用いた位相変調信号復調回路
において、位相変調信号と基準信号の周波数差が大きく
ても、確実にロック状態に引き込めるようにする。 【構成】 ＱＰＳＫ信号Ｓ0 は乗算器１０でＶＣＯ４０
の出力信号とミキシングされて中間周波数のＱＰＳＫ信
号Ｓに変換される。信号Ｓは乗算器１８，２０で基準信
号ＬP ，ＬQ により位相検波されて復調される。基準位
相再生器２６は復調信号からＱＰＳＫ信号Ｓと基準信号
ＬP との位相差を検出してＶＣＯ４０を制御することに
よりＰＬＬループ３６をロックする。基準位相再生器２
６の出力ε（ｔ）はＱＰＳＫ信号Ｓと基準信号ＬP との
周波数差の情報を含んでいる。起動当初、制御回路５４
はループスイッチＳＷ1 をオフして周波数差を検出し、
差が大きいときはＶＣＯ４０にオフセット電圧を与えて
ロックできる範囲に制御した後、ＳＷ1 を閉じてロック
状態に引き込む。オフセット電圧は起動後も与えつづけ
る。
において、位相変調信号と基準信号の周波数差が大きく
ても、確実にロック状態に引き込めるようにする。 【構成】 ＱＰＳＫ信号Ｓ0 は乗算器１０でＶＣＯ４０
の出力信号とミキシングされて中間周波数のＱＰＳＫ信
号Ｓに変換される。信号Ｓは乗算器１８，２０で基準信
号ＬP ，ＬQ により位相検波されて復調される。基準位
相再生器２６は復調信号からＱＰＳＫ信号Ｓと基準信号
ＬP との位相差を検出してＶＣＯ４０を制御することに
よりＰＬＬループ３６をロックする。基準位相再生器２
６の出力ε（ｔ）はＱＰＳＫ信号Ｓと基準信号ＬP との
周波数差の情報を含んでいる。起動当初、制御回路５４
はループスイッチＳＷ1 をオフして周波数差を検出し、
差が大きいときはＶＣＯ４０にオフセット電圧を与えて
ロックできる範囲に制御した後、ＳＷ1 を閉じてロック
状態に引き込む。オフセット電圧は起動後も与えつづけ
る。
Description
【０００１】
【産業上の利用分野】この発明は、ＱＰＳＫ（Quadriph
ase Shift Keing ：４相位相変調）信号等の位相変調信
号を復調する回路に関し、ＰＬＬ（Phase Locked Loop
）回路を用いて位相変調信号と基準信号の位相差を所
定の状態に制御する際に、位相変調信号と基準信号の周
波数差が大きくても、ＰＬＬループを確実にロック状態
に引き込めるようにしたものである。
ase Shift Keing ：４相位相変調）信号等の位相変調信
号を復調する回路に関し、ＰＬＬ（Phase Locked Loop
）回路を用いて位相変調信号と基準信号の位相差を所
定の状態に制御する際に、位相変調信号と基準信号の周
波数差が大きくても、ＰＬＬループを確実にロック状態
に引き込めるようにしたものである。
【０００２】
【従来の技術】現在実用されている衛星放送は、音声に
ＰＣＭ方式が採用されており、ＰＣＭ信号の変調方式と
してＱＰＳＫ方式が使用されている。このＱＰＳＫ方式
は５．７２７２ＭＨｚのサブキャリアを使用し、２ビッ
トのＰＣＭ符号の変化をサブキャリアの位相変化０°，
９０°，１８０°，２７０°に対応させて送信させる方
式である。サブキャリアからＰＣＭデータを復調するた
めには復調回路で一定の位相差に固定された基準信号を
再生する必要がある。この基準信号を再生する方式とし
て、コスタスループと呼ばれるＰＬＬループがよく用い
られる。
ＰＣＭ方式が採用されており、ＰＣＭ信号の変調方式と
してＱＰＳＫ方式が使用されている。このＱＰＳＫ方式
は５．７２７２ＭＨｚのサブキャリアを使用し、２ビッ
トのＰＣＭ符号の変化をサブキャリアの位相変化０°，
９０°，１８０°，２７０°に対応させて送信させる方
式である。サブキャリアからＰＣＭデータを復調するた
めには復調回路で一定の位相差に固定された基準信号を
再生する必要がある。この基準信号を再生する方式とし
て、コスタスループと呼ばれるＰＬＬループがよく用い
られる。
【０００３】従来用いられていたコスタスループ方式の
ＱＰＳＫ信号復調回路を図２に示す。受信されたＱＰＳ
Ｋ信号Ｓ0 （周波数ｆRF）は乗算器１０において局部発
振器１２の出力信号（周波数ｆ0 ）とミキシングされ
て、５．７２７２ＭＨｚの中間周波数ｆIFに変換され
る。この周波数変換された信号は、バンドパスフィルタ
１４を通過後ＱＰＳＫ信号ＳとしてＬＳＩ１６内に構成
された乗算器１８，２０に入力されて、基準信号ＬP ，
ＬQ で位相検波される。乗算器１８，２０の出力はＬＰ
Ｆ（ローパスフィルタ）２２，２４で高域成分が除去さ
れ、コンパレータ２３，２５で“Ｈ”または“Ｌ”の信
号に波形整形されて復調信号Ｐout ，Ｑoutとして出力
される。
ＱＰＳＫ信号復調回路を図２に示す。受信されたＱＰＳ
Ｋ信号Ｓ0 （周波数ｆRF）は乗算器１０において局部発
振器１２の出力信号（周波数ｆ0 ）とミキシングされ
て、５．７２７２ＭＨｚの中間周波数ｆIFに変換され
る。この周波数変換された信号は、バンドパスフィルタ
１４を通過後ＱＰＳＫ信号ＳとしてＬＳＩ１６内に構成
された乗算器１８，２０に入力されて、基準信号ＬP ，
ＬQ で位相検波される。乗算器１８，２０の出力はＬＰ
Ｆ（ローパスフィルタ）２２，２４で高域成分が除去さ
れ、コンパレータ２３，２５で“Ｈ”または“Ｌ”の信
号に波形整形されて復調信号Ｐout ，Ｑoutとして出力
される。
【０００４】基準位相再生器２６は、信号Ｐ，ＱからＱ
ＰＳＫ信号Ｓと基準信号ＬP ，ＬQの位相差を検出す
る。その位相差検出出力ε（ｔ）は、ＬＰＦ２８で平滑
されてＶＣＯ３０（電圧制御発振器）に制御電圧として
印加される。ＶＣＯ３０の出力は、分周器３２で１／４
分周されて前記基準信号ＬP として前記乗算器１８に入
力される。また、分周器３２の出力は、９０°移相器３
４で位相が９０°シフトされて前記基準信号ＬQ として
前記乗算器２０に入力される。
ＰＳＫ信号Ｓと基準信号ＬP ，ＬQの位相差を検出す
る。その位相差検出出力ε（ｔ）は、ＬＰＦ２８で平滑
されてＶＣＯ３０（電圧制御発振器）に制御電圧として
印加される。ＶＣＯ３０の出力は、分周器３２で１／４
分周されて前記基準信号ＬP として前記乗算器１８に入
力される。また、分周器３２の出力は、９０°移相器３
４で位相が９０°シフトされて前記基準信号ＬQ として
前記乗算器２０に入力される。
【０００５】以上のようにして、ＰＬＬループ３６が構
成され、基準信号ＬP ，ＬQ がＱＰＳＫ信号Ｓと一定の
位相差で同期した状態でＰＬＬループ３６がロックされ
る。これにより、ＱＰＳＫ信号Ｓが正しく復調されて、
出力Ｐout ，Ｑout として取り出される。
成され、基準信号ＬP ，ＬQ がＱＰＳＫ信号Ｓと一定の
位相差で同期した状態でＰＬＬループ３６がロックされ
る。これにより、ＱＰＳＫ信号Ｓが正しく復調されて、
出力Ｐout ，Ｑout として取り出される。
【０００６】
【発明が解決しようとする課題】図２のＱＰＳＫ復調回
路において、ＰＬＬループ３６のキャプチャレンジ、ロ
ックレンジはＬＳＩ１６の性能にもよるが、両レンジ共
ｆIFの規格値（＝５．７２７２ＭＨｚ) に対して±２ｋ
Ｈｚ程度である。一方、局部発振器１２の発振周波数ｆ
0 の精度誤差は、通常の水晶発振器で構成した場合約±
３０ｐｐｍあり、ｆRF＝１００ＭＨｚとした場合の、ｆ
0 によるｆIF変動幅は、 ｆIF＝ｆRF−（ｆ0 ±３０ＰＰＭ） ＝１００ＭＨｚ−（９４．２７２８ＭＨｚ±３０ＰＰＭ） ＝５．７２７２ＭＨｚ±２．８ＫＨｚ となる。つまり、ＱＰＳＫ信号Ｓの周波数変動幅は±
２．８ｋＨｚということになる。これは、明らかに、Ｐ
ＬＬループ３６のキャプチャレンジ、ロックレンジ（±
２ＫＨｚ程度）を外れる。
路において、ＰＬＬループ３６のキャプチャレンジ、ロ
ックレンジはＬＳＩ１６の性能にもよるが、両レンジ共
ｆIFの規格値（＝５．７２７２ＭＨｚ) に対して±２ｋ
Ｈｚ程度である。一方、局部発振器１２の発振周波数ｆ
0 の精度誤差は、通常の水晶発振器で構成した場合約±
３０ｐｐｍあり、ｆRF＝１００ＭＨｚとした場合の、ｆ
0 によるｆIF変動幅は、 ｆIF＝ｆRF−（ｆ0 ±３０ＰＰＭ） ＝１００ＭＨｚ−（９４．２７２８ＭＨｚ±３０ＰＰＭ） ＝５．７２７２ＭＨｚ±２．８ＫＨｚ となる。つまり、ＱＰＳＫ信号Ｓの周波数変動幅は±
２．８ｋＨｚということになる。これは、明らかに、Ｐ
ＬＬループ３６のキャプチャレンジ、ロックレンジ（±
２ＫＨｚ程度）を外れる。
【０００７】この発明は、上述の点に鑑みてなされたも
ので、位相変調信号と基準信号の周波数差が大きくて
も、ＰＬＬループを確実にロック状態に引き込めるよう
にした位相変調信号復調回路を提供しようとするもので
ある。
ので、位相変調信号と基準信号の周波数差が大きくて
も、ＰＬＬループを確実にロック状態に引き込めるよう
にした位相変調信号復調回路を提供しようとするもので
ある。
【０００８】
【課題を解決するための手段】この発明は、位相変調信
号をこれと一定の位相差で同期した基準信号で位相検波
して復調する位相検波手段と、前記位相変調信号と前記
基準信号との位相差を基準位相再生器で検出して、それ
に応じてＶＣＯを駆動して当該位相変調信号と当該基準
信号との位相関係を相対的に制御して、それらの位相差
を前記一定の位相差に制御するＰＬＬループと、このＰ
ＬＬループを前記基準位相再生器の出力と前記ＶＣＯの
入力との間の位置でオン、オフするループスイッチと、
前記基準位相再生器の出力信号の周波数を検出する周波
数検出手段と、前記ＶＣＯに対し前記ＰＬＬループ以外
から制御電圧をオフセット電圧として印加するオフセッ
ト電圧印加手段と、前記ループスイッチをオフして、前
記基準位相再生器の出力信号の周波数を低下させる方向
に前記オフセット電圧を変化させていき、当該周波数に
より当該ＰＬＬループがロックできる範囲内にあること
が検出されたら当該オフセット電圧を与えつづけながら
前記ループスイッチをオンするループスイッチおよびオ
フセット電圧制御手段とを具備してなるものである。
号をこれと一定の位相差で同期した基準信号で位相検波
して復調する位相検波手段と、前記位相変調信号と前記
基準信号との位相差を基準位相再生器で検出して、それ
に応じてＶＣＯを駆動して当該位相変調信号と当該基準
信号との位相関係を相対的に制御して、それらの位相差
を前記一定の位相差に制御するＰＬＬループと、このＰ
ＬＬループを前記基準位相再生器の出力と前記ＶＣＯの
入力との間の位置でオン、オフするループスイッチと、
前記基準位相再生器の出力信号の周波数を検出する周波
数検出手段と、前記ＶＣＯに対し前記ＰＬＬループ以外
から制御電圧をオフセット電圧として印加するオフセッ
ト電圧印加手段と、前記ループスイッチをオフして、前
記基準位相再生器の出力信号の周波数を低下させる方向
に前記オフセット電圧を変化させていき、当該周波数に
より当該ＰＬＬループがロックできる範囲内にあること
が検出されたら当該オフセット電圧を与えつづけながら
前記ループスイッチをオンするループスイッチおよびオ
フセット電圧制御手段とを具備してなるものである。
【０００９】
【作用】この発明は、基準位相再生器の出力信号が位相
変調信号と基準信号との周波数差に応じてその周波数を
変化させる性質を有する点に着目してなされたもので、
ＰＬＬループスイッチをオフして基準位相再生器の出力
信号の周波数を検出して（周期を検出する場合を含
む）、この周波数を低下させる方向にＶＣＯにオフセッ
ト電圧を与えていき、ＰＬＬループがロックできる範囲
にあることが検出されたら、オフセット電圧を与えつづ
けながらループスイッチをオンするようにしたので、見
かけ上ＶＣＯの自走周波数がシフトされ、これによりキ
ャプチャレンジやロックレンジが移動して、位相変調信
号と基準信号の周波数差が大きくてもＰＬＬループを確
実にロック状態に引き込むことができる。
変調信号と基準信号との周波数差に応じてその周波数を
変化させる性質を有する点に着目してなされたもので、
ＰＬＬループスイッチをオフして基準位相再生器の出力
信号の周波数を検出して（周期を検出する場合を含
む）、この周波数を低下させる方向にＶＣＯにオフセッ
ト電圧を与えていき、ＰＬＬループがロックできる範囲
にあることが検出されたら、オフセット電圧を与えつづ
けながらループスイッチをオンするようにしたので、見
かけ上ＶＣＯの自走周波数がシフトされ、これによりキ
ャプチャレンジやロックレンジが移動して、位相変調信
号と基準信号の周波数差が大きくてもＰＬＬループを確
実にロック状態に引き込むことができる。
【００１０】
【実施例】この発明の一実施例を以下説明する。図１
は、その回路構成を示したものである。図２と共通する
部分には同一の符号を用いる。受信されたＱＰＳＫ信号
Ｓ0（周波数ｆRF）は乗算器１０において局部発振器と
してのＶＣＯ４０の出力信号（周波数ｆ0 ）とミキシン
グされて、５．７２７２ＭＨｚの中間周波数ｆIFに変換
される。この周波数変換された信号は、バンドパスフィ
ルタ１４を通過後ＱＰＳＫ信号ＳとしてＬＳＩ１６内に
構成された乗算器１８，２０（位相検波手段）に入力さ
れる。
は、その回路構成を示したものである。図２と共通する
部分には同一の符号を用いる。受信されたＱＰＳＫ信号
Ｓ0（周波数ｆRF）は乗算器１０において局部発振器と
してのＶＣＯ４０の出力信号（周波数ｆ0 ）とミキシン
グされて、５．７２７２ＭＨｚの中間周波数ｆIFに変換
される。この周波数変換された信号は、バンドパスフィ
ルタ１４を通過後ＱＰＳＫ信号ＳとしてＬＳＩ１６内に
構成された乗算器１８，２０（位相検波手段）に入力さ
れる。
【００１１】発振器４２は例えば水晶発振器で構成さ
れ、２２．９０８８ＭＨｚの信号を発振する。発振器４
２の出力は、分周器３２で１／４分周されて基準信号Ｌ
P として乗算器１８に入力される。また、分周器３２の
出力は、９０°移相器３４で位相が９０°シフトされて
基準信号ＬQ として乗算器２０に入力される。
れ、２２．９０８８ＭＨｚの信号を発振する。発振器４
２の出力は、分周器３２で１／４分周されて基準信号Ｌ
P として乗算器１８に入力される。また、分周器３２の
出力は、９０°移相器３４で位相が９０°シフトされて
基準信号ＬQ として乗算器２０に入力される。
【００１２】乗算器１８，２０はＱＰＳＫ信号Ｓを基準
信号ＬP ，ＬQ でそれぞれ位相検波する。位相検波出力
はそれぞれＬＰＦ２２，２４で高域成分が除去されて、
コンパレータ２３，２５で“Ｈ”または“Ｌ”の信号に
波形整形されて復調信号Ｐout ，Ｑout として出力され
る。
信号ＬP ，ＬQ でそれぞれ位相検波する。位相検波出力
はそれぞれＬＰＦ２２，２４で高域成分が除去されて、
コンパレータ２３，２５で“Ｈ”または“Ｌ”の信号に
波形整形されて復調信号Ｐout ，Ｑout として出力され
る。
【００１３】基準位相再生器２６は、ＬＰＦ２２，２４
の出力信号を加算器４４で加算した信号と、ＬＰＦ２
２，２４の出力信号を減算器４６で減算した信号とを乗
算器４８で乗算し、この乗算値とＬＰＦ２２，２４の出
力信号を乗算器５０で乗算した値とを乗算器５２で乗算
するように構成されている。基準位相再生器２６の出力
ε（ｔ）について検討する。ＱＰＳＫ信号Ｓは、次式で
表わされる。
の出力信号を加算器４４で加算した信号と、ＬＰＦ２
２，２４の出力信号を減算器４６で減算した信号とを乗
算器４８で乗算し、この乗算値とＬＰＦ２２，２４の出
力信号を乗算器５０で乗算した値とを乗算器５２で乗算
するように構成されている。基準位相再生器２６の出力
ε（ｔ）について検討する。ＱＰＳＫ信号Ｓは、次式で
表わされる。
【００１４】Ｓ＝ＥＣＯＳ（ωｔ＋θ） − 但し、ωｔ＝５．７２７２ＭＨｚ θは０，９０°１８０°，２７０°の位相変化をする。
【００１５】次に図１におけるＡ点、Ｂ点の基準信号Ｌ
P ，ＬQ は、それぞれ次のように表わされる。 ＬP ＝Ｅ1 Ｓｉｎ（ωｔ＋Δωｔ＋θ1 ） − ＬQ ＝Ｅ1 ＣＯＳ（ωｔ＋Δωｔ＋θ1 ） − 但し、ΔωｔはＱＰＳＫ信号Ｓと基準信号ＬP の周波数
差 ＱＰＳＫ信号Ｓをそれぞれ基準信号ＬP ，ＬQ を用いて
乗算器１８，２０で位相検波して復調し、ＬＰＦ２２，
２４を通せば、式×式は、 となり、ＬＰＦ２２によって２ωｔ＋Δωｔ＋θ＋θ1
の項は出力されず、結局 がＣ点に出力される。同様に×式は、 となり、ＬＰＦ２４の出力のＤ点には、 が出力される。
P ，ＬQ は、それぞれ次のように表わされる。 ＬP ＝Ｅ1 Ｓｉｎ（ωｔ＋Δωｔ＋θ1 ） − ＬQ ＝Ｅ1 ＣＯＳ（ωｔ＋Δωｔ＋θ1 ） − 但し、ΔωｔはＱＰＳＫ信号Ｓと基準信号ＬP の周波数
差 ＱＰＳＫ信号Ｓをそれぞれ基準信号ＬP ，ＬQ を用いて
乗算器１８，２０で位相検波して復調し、ＬＰＦ２２，
２４を通せば、式×式は、 となり、ＬＰＦ２２によって２ωｔ＋Δωｔ＋θ＋θ1
の項は出力されず、結局 がＣ点に出力される。同様に×式は、 となり、ＬＰＦ２４の出力のＤ点には、 が出力される。
【００１６】次に、復調された式の信号をＰ、式の
信号をＱと置くと、 加算器４４の出力Ｅ点はＰ＋Ｑ 減算器４６の出力Ｆ点はＰ−Ｑ 乗算器４８の出力Ｇ点は（Ｐ＋Ｑ）（Ｐ−Ｑ）＝Ｐ2 −
Ｑ2 となる。
信号をＱと置くと、 加算器４４の出力Ｅ点はＰ＋Ｑ 減算器４６の出力Ｆ点はＰ−Ｑ 乗算器４８の出力Ｇ点は（Ｐ＋Ｑ）（Ｐ−Ｑ）＝Ｐ2 −
Ｑ2 となる。
【００１７】さらに他の乗算器５０の出力Ｈ点はＰ・Ｑ
となり、乗算器５２の出力Ｉには Ｐ・Ｑ（Ｐ2 −Ｑ2 ） − が出力される。ここでＰ・Ｑは であり、Ｐ2 −Ｑ2 は、 である。よって、Ｐ・Ｑ（Ｐ2 −Ｑ2 ）は式×式と
なり が基準位相再生器２６の最終的な出力Ｉ（＝ε（ｔ））
となる。これは、４・Δωｔが一定（Δω＝０）であれ
ば、ＱＰＳＫ信号Ｓと基準信号ＬP との位相誤差（θ−
θ1 ）がｎπ／４のときに、出力電圧ε（ｔ）が０にな
り（ｎは整数）、この状態でＰＬＬループ３６がロック
していることになる。ただし、π／４，３π／４，５π
／４，７π／４と０，π／２，π，３π／２では出力電
圧の極性は逆となるので、π／４，３π／４，５π／
４，７π／４の状態でＶＣＯ４０にフィードバックした
時にＰＬＬループ３６がロックするようにＶＣＯ４０を
構成すれば、ＱＰＳＫ信号Ｓを正しく復調することがで
きる。
となり、乗算器５２の出力Ｉには Ｐ・Ｑ（Ｐ2 −Ｑ2 ） − が出力される。ここでＰ・Ｑは であり、Ｐ2 −Ｑ2 は、 である。よって、Ｐ・Ｑ（Ｐ2 −Ｑ2 ）は式×式と
なり が基準位相再生器２６の最終的な出力Ｉ（＝ε（ｔ））
となる。これは、４・Δωｔが一定（Δω＝０）であれ
ば、ＱＰＳＫ信号Ｓと基準信号ＬP との位相誤差（θ−
θ1 ）がｎπ／４のときに、出力電圧ε（ｔ）が０にな
り（ｎは整数）、この状態でＰＬＬループ３６がロック
していることになる。ただし、π／４，３π／４，５π
／４，７π／４と０，π／２，π，３π／２では出力電
圧の極性は逆となるので、π／４，３π／４，５π／
４，７π／４の状態でＶＣＯ４０にフィードバックした
時にＰＬＬループ３６がロックするようにＶＣＯ４０を
構成すれば、ＱＰＳＫ信号Ｓを正しく復調することがで
きる。
【００１８】また、式によれば、出力ε（ｔ）には４
・ΔωｔつまりＱＰＳＫ信号Ｓと基準信号ＬP の周波数
差の４倍の周波数を持つＳｉｎ波が現れる。したがっ
て、出力ε（ｔ）の周波数を検出することにより、ＱＰ
ＳＫ信号Ｓと基準信号ＬP の周波数差がわかる。周波数
差がない場合はε（ｔ）＝０となり、基準位相再生器２
６の出力信号の周波数は最も低く、すなわち０となる。
・ΔωｔつまりＱＰＳＫ信号Ｓと基準信号ＬP の周波数
差の４倍の周波数を持つＳｉｎ波が現れる。したがっ
て、出力ε（ｔ）の周波数を検出することにより、ＱＰ
ＳＫ信号Ｓと基準信号ＬP の周波数差がわかる。周波数
差がない場合はε（ｔ）＝０となり、基準位相再生器２
６の出力信号の周波数は最も低く、すなわち０となる。
【００１９】基準位相再生器２６の出力信号ε（ｔ）は
ループスイッチＳＷ1 を介してＬＰＦ２８で平滑されて
ＶＣＯ４０に制御電圧として印加され、その発振周波数
および位相を制御する。
ループスイッチＳＷ1 を介してＬＰＦ２８で平滑されて
ＶＣＯ４０に制御電圧として印加され、その発振周波数
および位相を制御する。
【００２０】制御回路５４は、周波数検出手段およびル
ープスイッチおよびオフセット電圧制御手段に相当す
る。そして、この復調回路の起動当初はループスイッチ
ＳＷ1をオフし、Ｄ／Ａ変換器６２からのオフセット電
圧を初期化（例えば０Ｖ）する。このとき、基準位相再
生器２６の出力信号ε（ｔ）の周波数は、ＱＰＳＫ信号
Ｓと基準信号ＬP との周波数差に対応したものとなる。
そこで、制御回路５４は信号ε（ｔ）の周波数を検出し
て、ＰＬＬループ３６がロックできる状態にあるか否か
を判断する。つまり、信号ε（ｔ）の周波数に対応する
ＱＰＳＫ信号Ｓと基準信号ＬP の周波数差がＰＬＬルー
プ３６をロックしかつロック状態を持続できる範囲（キ
ャプチャレンジそのものまたはそれよりも狭い範囲）に
十分入っていれば、すぐにループスイッチＳＷ1 をオン
してＰＬＬループ３６をロック状態に引き込む。
ープスイッチおよびオフセット電圧制御手段に相当す
る。そして、この復調回路の起動当初はループスイッチ
ＳＷ1をオフし、Ｄ／Ａ変換器６２からのオフセット電
圧を初期化（例えば０Ｖ）する。このとき、基準位相再
生器２６の出力信号ε（ｔ）の周波数は、ＱＰＳＫ信号
Ｓと基準信号ＬP との周波数差に対応したものとなる。
そこで、制御回路５４は信号ε（ｔ）の周波数を検出し
て、ＰＬＬループ３６がロックできる状態にあるか否か
を判断する。つまり、信号ε（ｔ）の周波数に対応する
ＱＰＳＫ信号Ｓと基準信号ＬP の周波数差がＰＬＬルー
プ３６をロックしかつロック状態を持続できる範囲（キ
ャプチャレンジそのものまたはそれよりも狭い範囲）に
十分入っていれば、すぐにループスイッチＳＷ1 をオン
してＰＬＬループ３６をロック状態に引き込む。
【００２１】また、ＱＰＳＫ信号Ｓ0 または発振器４２
の発振信号の周波数が規格値からずれているためにＱＰ
ＳＫ信号Ｓと基準信号ＬP の周波数差がＰＬＬループ３
６をロックしかつロック状態を持続できる範囲よりも大
きい場合は、Ｄ／Ａ変換器６２からのオフセット電圧を
初期値から徐々に変えていく。このとき制御回路５４は
信号ε（ｔ）の周波数を検出し、ＰＬＬループ３６をロ
ックしかつロック状態を持続できる範囲に十分入った
ら、その時のオフセット電圧を保持したままループスイ
ッチＳＷ1 をオンする。これにより、その時のＤ／Ａ変
換器６２からのオフセット電圧がＶＣＯ４０に加わった
ままの状態で（つまり、見かけ上ＶＣＯ４０の自走周波
数が変化して、この自走周波数を中心としてその前後に
形成されるキャプチャレンジ、ロックレンジ内にＱＰＳ
Ｋ信号Ｓが確実に入るようにして）ＰＬＬループ３６が
形成されるので、確実にＰＬＬロック状態に引き込むこ
とができる。なお、オフセット電圧は、起動後も与え続
ける。また、ＰＬＬロック状態に引き込み後に、何らか
の原因でロック状態が外れたら、ループスイッチＳＷ1
をオフしてはじめからやり直す。つまり、ロック状態を
常時検出し、ロックが外れたことが検出されたら制御回
路５４はループスイッチＳＷ1 をオフ、オフセット電圧
を初期値に戻してはじめからやり直す。
の発振信号の周波数が規格値からずれているためにＱＰ
ＳＫ信号Ｓと基準信号ＬP の周波数差がＰＬＬループ３
６をロックしかつロック状態を持続できる範囲よりも大
きい場合は、Ｄ／Ａ変換器６２からのオフセット電圧を
初期値から徐々に変えていく。このとき制御回路５４は
信号ε（ｔ）の周波数を検出し、ＰＬＬループ３６をロ
ックしかつロック状態を持続できる範囲に十分入った
ら、その時のオフセット電圧を保持したままループスイ
ッチＳＷ1 をオンする。これにより、その時のＤ／Ａ変
換器６２からのオフセット電圧がＶＣＯ４０に加わった
ままの状態で（つまり、見かけ上ＶＣＯ４０の自走周波
数が変化して、この自走周波数を中心としてその前後に
形成されるキャプチャレンジ、ロックレンジ内にＱＰＳ
Ｋ信号Ｓが確実に入るようにして）ＰＬＬループ３６が
形成されるので、確実にＰＬＬロック状態に引き込むこ
とができる。なお、オフセット電圧は、起動後も与え続
ける。また、ＰＬＬロック状態に引き込み後に、何らか
の原因でロック状態が外れたら、ループスイッチＳＷ1
をオフしてはじめからやり直す。つまり、ロック状態を
常時検出し、ロックが外れたことが検出されたら制御回
路５４はループスイッチＳＷ1 をオフ、オフセット電圧
を初期値に戻してはじめからやり直す。
【００２２】図３は、以上説明した制御回路５４による
制御動作のフローチャートである。また、図４はＶＣＯ
４０の発振周波数ｆ0 を変化させた場合のＰＬＬループ
３６のキャプチャレンジの変化を示したものである。Ｑ
ＰＳＫ信号Ｓ0 の周波数ｆRFを１００ＭＨｚとし、ＶＣ
Ｏ４０の周波数可変範囲を９４．２７ＭＨｚ±１５０ｐ
ｐｍ（通常この程度）とすると、ＱＰＳＫ信号Ｓの周波
数ｆIFの変動幅は、ｆIF±１４ｋＨｚとなる。つまり、
キャプチャレンジはｆIF±１４ｋＨｚとなる。
制御動作のフローチャートである。また、図４はＶＣＯ
４０の発振周波数ｆ0 を変化させた場合のＰＬＬループ
３６のキャプチャレンジの変化を示したものである。Ｑ
ＰＳＫ信号Ｓ0 の周波数ｆRFを１００ＭＨｚとし、ＶＣ
Ｏ４０の周波数可変範囲を９４．２７ＭＨｚ±１５０ｐ
ｐｍ（通常この程度）とすると、ＱＰＳＫ信号Ｓの周波
数ｆIFの変動幅は、ｆIF±１４ｋＨｚとなる。つまり、
キャプチャレンジはｆIF±１４ｋＨｚとなる。
【００２３】なお、図１において制御回路５４、Ｄ／Ａ
変換器６２等は、安価なワンチップマイクロコンピュー
タで実現できる。また、最近のシステムは何らかの制御
のためにマイクロコンピュータを備えているものが多
く、これに上記のＰＬＬループロック制御を兼ねさせれ
ば、回路規模、コストはさらに安くなる。
変換器６２等は、安価なワンチップマイクロコンピュー
タで実現できる。また、最近のシステムは何らかの制御
のためにマイクロコンピュータを備えているものが多
く、これに上記のＰＬＬループロック制御を兼ねさせれ
ば、回路規模、コストはさらに安くなる。
【００２４】
【変更例】前記実施例では、ＶＣＯ４０の出力を局部発
振周波数としてＱＰＳＫ信号Ｓ0とミキシングしてＱＰ
ＳＫ信号Ｓを作成する形式の復調回路に適用した場合に
ついて説明したが、前記図２の形式の復調回路にも適用
することができる。その場合の構成例を図５に示す。た
だし、図１の形式のほうがＶＣＯ４０の発振周波数が高
いので、その分キャプチャレンジを広くとれる。つま
り、中心周波数に対するキャプチャレンジの割合を同じ
とすれば（例えば±１５０ｐｐｍ）、周波数が高いほう
が可変周波数範囲が広くなるので、それだけ引き込みや
すくなり、また周波数変動に対する追従性もよくなる。
また基準位相再生器は実施例で示した構成のものに限ら
ない。
振周波数としてＱＰＳＫ信号Ｓ0とミキシングしてＱＰ
ＳＫ信号Ｓを作成する形式の復調回路に適用した場合に
ついて説明したが、前記図２の形式の復調回路にも適用
することができる。その場合の構成例を図５に示す。た
だし、図１の形式のほうがＶＣＯ４０の発振周波数が高
いので、その分キャプチャレンジを広くとれる。つま
り、中心周波数に対するキャプチャレンジの割合を同じ
とすれば（例えば±１５０ｐｐｍ）、周波数が高いほう
が可変周波数範囲が広くなるので、それだけ引き込みや
すくなり、また周波数変動に対する追従性もよくなる。
また基準位相再生器は実施例で示した構成のものに限ら
ない。
【００２５】また、前記実施例では、ＰＬＬループ３６
がロックした後の基準位相再生器２６の出力ε（ｔ）が
０Ｖであると仮定して説明したが、０Ｖでない場合（ε
（ｔ）にＤＣオフセット電圧が存在している場合）に
は、ＰＬＬループ３６がオフ時にＤＡ変換器６２の出力
電圧でＶＣＯ４０の発振周波数を所望の値に追い込んだ
としても、ＰＬＬループ３６をオンした時点でＶＣＯ４
０の発振周波数がε（ｔ）のＤＣオフセット電圧で変動
することになる。そこで、このような場合には例えば図
１に点線で示すように、別途電圧源５６を設けて、ＰＬ
Ｌループ３６のオフ時にスイッチＳＷ2 をオンして、補
正電圧Ｖ1 （ＰＬＬループ３６がロックしている時のε
（ｔ）のＤＣオフセット電圧にほぼ等しい値）をＶＣＯ
４０に印加することにより、ＰＬＬ３６ループをオン
（スイッチＳＷ1 をオン）した時のＶＣＯ４０の発振周
波数の変動を抑えることができる。
がロックした後の基準位相再生器２６の出力ε（ｔ）が
０Ｖであると仮定して説明したが、０Ｖでない場合（ε
（ｔ）にＤＣオフセット電圧が存在している場合）に
は、ＰＬＬループ３６がオフ時にＤＡ変換器６２の出力
電圧でＶＣＯ４０の発振周波数を所望の値に追い込んだ
としても、ＰＬＬループ３６をオンした時点でＶＣＯ４
０の発振周波数がε（ｔ）のＤＣオフセット電圧で変動
することになる。そこで、このような場合には例えば図
１に点線で示すように、別途電圧源５６を設けて、ＰＬ
Ｌループ３６のオフ時にスイッチＳＷ2 をオンして、補
正電圧Ｖ1 （ＰＬＬループ３６がロックしている時のε
（ｔ）のＤＣオフセット電圧にほぼ等しい値）をＶＣＯ
４０に印加することにより、ＰＬＬ３６ループをオン
（スイッチＳＷ1 をオン）した時のＶＣＯ４０の発振周
波数の変動を抑えることができる。
【００２６】
【発明の効果】以上説明したように、この発明は、基準
位相再生器の出力信号が位相変調信号と基準信号との周
波数差に応じてその周波数を変化させる性質を有する点
に着目して、ＰＬＬループスイッチをオフして基準位相
再生器の出力信号の周波数を検出して、この周波数を低
下させる方向にＶＣＯに対してオフセット電圧を与えて
いき、ＰＬＬループがロックできる範囲にあることが検
出されたら、オフセット電圧を与えつづけながらループ
スイッチをオンするようにしたので、見かけ上ＶＣＯの
自走周波数がシフトされこれによりキャプチャレンジや
ロックレンジが移動して、位相変調信号と基準信号の周
波数差が大きくてもＰＬＬループを確実にロック状態に
引き込むことができる。
位相再生器の出力信号が位相変調信号と基準信号との周
波数差に応じてその周波数を変化させる性質を有する点
に着目して、ＰＬＬループスイッチをオフして基準位相
再生器の出力信号の周波数を検出して、この周波数を低
下させる方向にＶＣＯに対してオフセット電圧を与えて
いき、ＰＬＬループがロックできる範囲にあることが検
出されたら、オフセット電圧を与えつづけながらループ
スイッチをオンするようにしたので、見かけ上ＶＣＯの
自走周波数がシフトされこれによりキャプチャレンジや
ロックレンジが移動して、位相変調信号と基準信号の周
波数差が大きくてもＰＬＬループを確実にロック状態に
引き込むことができる。
【図１】 この発明の一実施例を示す回路図である。
【図２】 従来回路を示す回路図である。
【図３】 図１の制御回路５４の制御動作を示すフロー
チャートである。
チャートである。
【図４】 図１の実施例において、ＶＣＯ４０の発振周
波数をｆ0 を変化させた場合のＰＬＬループ３６のキャ
プチャレンジの変化を示した図である。
波数をｆ0 を変化させた場合のＰＬＬループ３６のキャ
プチャレンジの変化を示した図である。
【図５】 この発明の他の実施例を示す回路図である。
１８，２０ 乗算器（位相検波手段） ２６ 基準位相再生器 ３６ ＰＬＬループ ４０ ＶＣＯ ５４ 制御回路（周波数検出手段、ループスイッチおよ
びオフセット電圧制御手段） ６２ Ｄ／Ａ変換器（オフセット電圧印加手段） Ｓ0 ，Ｓ ＱＰＳＫ信号 ＬP ，ＬQ 基準信号 ＳＷ1 ループスイッチ
びオフセット電圧制御手段） ６２ Ｄ／Ａ変換器（オフセット電圧印加手段） Ｓ0 ，Ｓ ＱＰＳＫ信号 ＬP ，ＬQ 基準信号 ＳＷ1 ループスイッチ
Claims (1)
- 【請求項１】位相変調信号をこれと一定の位相差で同期
した基準信号で位相検波して復調する位相検波手段と、 前記位相変調信号と前記基準信号との位相差を基準位相
再生器で検出して、それに応じてＶＣＯを駆動して当該
位相変調信号と当該基準信号との位相関係を相対的に制
御して、それらの位相差を前記一定の位相差に制御する
ＰＬＬループと、 このＰＬＬループを前記基準位相再生器の出力と前記Ｖ
ＣＯの入力との間の位置でオン、オフするループスイッ
チと、 前記基準位相再生器の出力信号の周波数を検出する周波
数検出手段と、 前記ＶＣＯに対し前記ＰＬＬループ以外から制御電圧を
オフセット電圧として印加するオフセット電圧印加手段
と、 前記ループスイッチをオフして、前記基準位相再生器の
出力信号の周波数を低下させる方向に前記オフセット電
圧を変化させていき、当該周波数により当該ＰＬＬルー
プがロックできる範囲内にあることが検出されたら当該
オフセット電圧を与えつづけながら前記ループスイッチ
をオンするループスイッチおよびオフセット電圧制御手
段とを具備してなる位相変調信号復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5056544A JPH06252963A (ja) | 1993-02-22 | 1993-02-22 | 位相変調信号復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5056544A JPH06252963A (ja) | 1993-02-22 | 1993-02-22 | 位相変調信号復調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252963A true JPH06252963A (ja) | 1994-09-09 |
Family
ID=13030039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5056544A Pending JPH06252963A (ja) | 1993-02-22 | 1993-02-22 | 位相変調信号復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252963A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001048999A1 (fr) * | 1999-12-28 | 2001-07-05 | Mitsubishi Denki Kabushiki Kaisha | Reproducteur de temporisation et demodulateur comprenant ce dernier |
| US7110476B1 (en) | 1999-02-24 | 2006-09-19 | Nec Corporation | Demodulation and modulation circuit and demodulation and modulation method |
| JP2013183171A (ja) * | 2012-02-29 | 2013-09-12 | Oki Electric Ind Co Ltd | 光位相同期ループ装置 |
-
1993
- 1993-02-22 JP JP5056544A patent/JPH06252963A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7110476B1 (en) | 1999-02-24 | 2006-09-19 | Nec Corporation | Demodulation and modulation circuit and demodulation and modulation method |
| WO2001048999A1 (fr) * | 1999-12-28 | 2001-07-05 | Mitsubishi Denki Kabushiki Kaisha | Reproducteur de temporisation et demodulateur comprenant ce dernier |
| US6650718B1 (en) | 1999-12-28 | 2003-11-18 | Mitsubishi Denki Kabushiki Kaisha | Timing reproducer and demodulator comprising this |
| JP2013183171A (ja) * | 2012-02-29 | 2013-09-12 | Oki Electric Ind Co Ltd | 光位相同期ループ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006246476A (ja) | ２値位相シフトキーイング（ｂｐｓｋ）信号のコヒーレント復調のためのシステム | |
| US4628270A (en) | Frequency-agile synchronous demodulator | |
| US5296820A (en) | Coherent demodulator preceded by non-coherent demodulator and automatic frequency control circuit | |
| JPH06252963A (ja) | 位相変調信号復調回路 | |
| JP2000134159A (ja) | 光学的に位相変調された信号をホモダイン受信するための装置 | |
| JPH0723072A (ja) | 検波方式 | |
| JPH0897874A (ja) | オフセットｑｐｓｋ復調器 | |
| JPS644386B2 (ja) | ||
| JPH07143199A (ja) | ディジタル信号復調装置 | |
| JP3265052B2 (ja) | デジタル変調波の復調装置 | |
| JP3342892B2 (ja) | デジタル変調波の搬送波再生回路 | |
| JP3410841B2 (ja) | 位相変調波キャリア再生回路 | |
| JP3462277B2 (ja) | 搬送波再生回路 | |
| JPH0219666B2 (ja) | ||
| JP3390986B2 (ja) | Ｍｓｋ信号の復調方式 | |
| JPH06232926A (ja) | 搬送波信号再生回路 | |
| JP2001136221A (ja) | 搬送波再生装置 | |
| US6285721B1 (en) | Method for assisting simple synchronization to the carrier of a dispersed-energy QPSK signal | |
| JPS58136160A (ja) | ベ−スバンド復調器 | |
| JPH0758794A (ja) | 位相比較回路 | |
| JPH1056489A (ja) | ディジタル変調信号復調装置 | |
| JPH09107384A (ja) | 搬送波同期回路 | |
| JPH0923249A (ja) | ディジタルａｆｃ回路及びこれを用いたｆｓｋ受信機 | |
| JPH07336401A (ja) | 変復調システム及び復調器 | |
| JPH11103327A (ja) | 搬送波再生回路 |