JPH06120997A - デジタル復調回路 - Google Patents
デジタル復調回路Info
- Publication number
- JPH06120997A JPH06120997A JP4266137A JP26613792A JPH06120997A JP H06120997 A JPH06120997 A JP H06120997A JP 4266137 A JP4266137 A JP 4266137A JP 26613792 A JP26613792 A JP 26613792A JP H06120997 A JPH06120997 A JP H06120997A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- detection
- frequency
- axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】位相同期ループ全体の遅延を少なくし、位相同
期を行なえる周波数の範囲を広げ、引き込み後の位相ジ
ッタを減らすようにする。 【構成】準同期直交検波回路５１は入力デジタル変調波
を直交する各位相軸の成分に変換し、かつ周波数変換
し、変換出力はＡ／Ｄ変換器５６、５８でデジタル化さ
れ、デジタル化出力は複素乗算器６０で位相検波され、
検波出力からシンボル検出器６２、６３で復調出力を得
る。位相比較器６４ではシンボルと所定位相軸との位相
差が検出され、位相差出力はフィルタ６５を介して数値
制御発振器６６の周波数制御端子に供給され、数値制御
発振器６６の発振出力が複素乗算器６０に検波軸の信号
として与えられる。ここで、位相比較器６４、フィルタ
６５、数値制御発振器６６、複素乗算器６０の動作クロ
ックの周波数を、Ａ／Ｄ変換器５６、５７の動作クロッ
クの２倍以上の整数倍にするものである。
期を行なえる周波数の範囲を広げ、引き込み後の位相ジ
ッタを減らすようにする。 【構成】準同期直交検波回路５１は入力デジタル変調波
を直交する各位相軸の成分に変換し、かつ周波数変換
し、変換出力はＡ／Ｄ変換器５６、５８でデジタル化さ
れ、デジタル化出力は複素乗算器６０で位相検波され、
検波出力からシンボル検出器６２、６３で復調出力を得
る。位相比較器６４ではシンボルと所定位相軸との位相
差が検出され、位相差出力はフィルタ６５を介して数値
制御発振器６６の周波数制御端子に供給され、数値制御
発振器６６の発振出力が複素乗算器６０に検波軸の信号
として与えられる。ここで、位相比較器６４、フィルタ
６５、数値制御発振器６６、複素乗算器６０の動作クロ
ックの周波数を、Ａ／Ｄ変換器５６、５７の動作クロッ
クの２倍以上の整数倍にするものである。
Description
【０００１】
【産業上の利用分野】この発明は、テレビジョン信号
（以下ＴＶ信号と略する）などのデジタル伝送及び受信
システムに用られるデジタル復調回路に関するもので、
特に直交変調されて伝送されてきた信号を受信復調する
装置に有効な回路である。
（以下ＴＶ信号と略する）などのデジタル伝送及び受信
システムに用られるデジタル復調回路に関するもので、
特に直交変調されて伝送されてきた信号を受信復調する
装置に有効な回路である。
【０００２】
【従来の技術】（第１図）に従来用いられてきた直交変
調波用復調装置の構成例を模式的に示す。入力信号は、
入力端子１０を介して準同期直交検波回路１５を構成す
る乗算器１１、１２に供給される。乗算器１１、１２に
は互いに９０度位相のことなる局部発振出力が供給され
ている。１３は局部発振器、１４は９０度移相器であ
る。乗算器１１、１２の各出力はアナログデジタル（Ａ
／Ｄ）変換器１６、１７にそれぞれ供給されてデジタル
化される。Ａ／Ｄ変換器１６、１７の出力は、それぞれ
巡回型（ＦＩＲ）フィルタ１８、１９を介して複素乗算
器２０に入力される。複素乗算器２０からは複素数で表
現した演算処理が行われＱ軸成分、Ｉ軸成分が導出され
る。複素乗算器２０から出力された各軸の成分は、シン
ボル検出器２５、２６にそれぞれ入力されると共に、ク
ロック再生回路２７にも入力されている。さらに複素乗
算器２０の出力は、位相比較器２１にも入力される。
調波用復調装置の構成例を模式的に示す。入力信号は、
入力端子１０を介して準同期直交検波回路１５を構成す
る乗算器１１、１２に供給される。乗算器１１、１２に
は互いに９０度位相のことなる局部発振出力が供給され
ている。１３は局部発振器、１４は９０度移相器であ
る。乗算器１１、１２の各出力はアナログデジタル（Ａ
／Ｄ）変換器１６、１７にそれぞれ供給されてデジタル
化される。Ａ／Ｄ変換器１６、１７の出力は、それぞれ
巡回型（ＦＩＲ）フィルタ１８、１９を介して複素乗算
器２０に入力される。複素乗算器２０からは複素数で表
現した演算処理が行われＱ軸成分、Ｉ軸成分が導出され
る。複素乗算器２０から出力された各軸の成分は、シン
ボル検出器２５、２６にそれぞれ入力されると共に、ク
ロック再生回路２７にも入力されている。さらに複素乗
算器２０の出力は、位相比較器２１にも入力される。
【０００３】位相比較器２１は、複素乗算器２０の出力
を用いて、ＦＩＲフィルタ１８、１９からの入力シンボ
ルが検波軸に対してどれほどの位相差を持っているかを
検出し、その位相差に見合った制御信号を得、この制御
信号を低域通過フィルタ（ＬＰＦ）２２を介して数値制
御発振器（ＮＣＯ）５１の制御端子へ与える。数値制御
発振器２３の出力は、複素乗算器２０に検波軸信号とし
て与えられる。この場合、互いに９０度位相の異なる２
つの検波軸信号を得るために、一方は９０度移相器２４
により位相調整されている。
を用いて、ＦＩＲフィルタ１８、１９からの入力シンボ
ルが検波軸に対してどれほどの位相差を持っているかを
検出し、その位相差に見合った制御信号を得、この制御
信号を低域通過フィルタ（ＬＰＦ）２２を介して数値制
御発振器（ＮＣＯ）５１の制御端子へ与える。数値制御
発振器２３の出力は、複素乗算器２０に検波軸信号とし
て与えられる。この場合、互いに９０度位相の異なる２
つの検波軸信号を得るために、一方は９０度移相器２４
により位相調整されている。
【０００４】上記の回路は、ＱＰＳＫとＱＡＭの両方の
変調方式に対応する準同期直交検波回路と位相同期回路
である。Ａ／Ｄ変換器１６と１７，ＦＩＲフィルタ１８
と１９、複素乗算器２０、位相比較器２１、低域通過フ
ィルタ２２、ＮＣＯ２３は、全て同じ内部クロックに同
期して動作している。
変調方式に対応する準同期直交検波回路と位相同期回路
である。Ａ／Ｄ変換器１６と１７，ＦＩＲフィルタ１８
と１９、複素乗算器２０、位相比較器２１、低域通過フ
ィルタ２２、ＮＣＯ２３は、全て同じ内部クロックに同
期して動作している。
【０００５】今、内部クロックの周波数をｆs とする。
簡単のため、この復調器に入力するＩＦ入力信号は、連
続した同じシンボルであり、かつノイズがのっていない
ものとする。
簡単のため、この復調器に入力するＩＦ入力信号は、連
続した同じシンボルであり、かつノイズがのっていない
ものとする。
【０００６】ここで、ｆs ＝４００KHz であり、ＩＦの
入力周波数ｆinと準同期直交検波回路１５の局部発振器
１３の発振周波数ｆt の間の周波数差Δｆが Δｆ＝｜ｆin−ｆt ｜＝１０KHz であるとする。このときＡ／Ｄ変換器１６と１７の出力
をそれぞれＱ，Ｉとして直交座標系に表すと（第２図）
のようになる。ある時刻に（第２図）中の位置３１にあ
ったシンボルは、ｆs の１サンプリング周期後には位置
３２に移動している。そのときのシンボルの角度変位Δ
θは Δθ＝３６０°×（ｆt ÷ｆs ）＝３６０°×１０KHz ÷４００KHz ＝９° である。Ａ／Ｄ変換器１６と１７の出力は、位相検波用
複素乗算器２０でＮＣＯ２３からの出力と乗算されて検
波される。ＮＣＯ２３の出力は、シンボルの検波軸Ｑ，
Ｉの回転の大きさと方向を表現しており、位相検波用複
素乗算器２０は、このＮＣＯ２３の出力を基準の軸とし
て、準同期直交検波された入力のシンボルの位相を求め
る。
入力周波数ｆinと準同期直交検波回路１５の局部発振器
１３の発振周波数ｆt の間の周波数差Δｆが Δｆ＝｜ｆin−ｆt ｜＝１０KHz であるとする。このときＡ／Ｄ変換器１６と１７の出力
をそれぞれＱ，Ｉとして直交座標系に表すと（第２図）
のようになる。ある時刻に（第２図）中の位置３１にあ
ったシンボルは、ｆs の１サンプリング周期後には位置
３２に移動している。そのときのシンボルの角度変位Δ
θは Δθ＝３６０°×（ｆt ÷ｆs ）＝３６０°×１０KHz ÷４００KHz ＝９° である。Ａ／Ｄ変換器１６と１７の出力は、位相検波用
複素乗算器２０でＮＣＯ２３からの出力と乗算されて検
波される。ＮＣＯ２３の出力は、シンボルの検波軸Ｑ，
Ｉの回転の大きさと方向を表現しており、位相検波用複
素乗算器２０は、このＮＣＯ２３の出力を基準の軸とし
て、準同期直交検波された入力のシンボルの位相を求め
る。
【０００７】位相比較器２１は、複素乗算器２０のＱ、
Ｉ出力からシンボルが本来あるべき位相の４５゜と実際
のシンボルの位相の差を求め、それに応じてＮＣＯ２３
の発振周波数を調節している。つまり、現在シンボルが
存在している位相が本来あるべき位相から正の方向にず
れている場合にはＮＣＯ２３の発振周波数を増し、負の
方向にずれている場合には発振周波数を減らす。ここ
で、主な直交振幅変調は９０゜ごとに回転対称である。
Ｉ出力からシンボルが本来あるべき位相の４５゜と実際
のシンボルの位相の差を求め、それに応じてＮＣＯ２３
の発振周波数を調節している。つまり、現在シンボルが
存在している位相が本来あるべき位相から正の方向にず
れている場合にはＮＣＯ２３の発振周波数を増し、負の
方向にずれている場合には発振周波数を減らす。ここ
で、主な直交振幅変調は９０゜ごとに回転対称である。
【０００８】そのために、位相比較器２１から出力され
る位相差は、原理的に±４５°（幅９０°）の範囲に限
られ、この範囲以上の位相差が検出されたときには位相
差は折り畳まれて±４５゜の範囲におさめられる。例え
ば（第３図）の位置４１の様に、シンボルが本来あるべ
き位置からの位相差が＋４５°〜＋９０°の時は、位相
比較器２１はシンボルが位置４２にあるとみなすために
出力は−４５°〜０°となり、−４５°〜−９０°のと
きには＋４５°〜０°となる。このため、位相比較器２
１に入力されるシンボルが±４５゜を越える位相差を持
っている場合には、位相比較器２１は、シンボルが実際
にずれている方向とは逆の方向の位相差を検出するた
め、ＮＣＯ２３に与える制御信号も逆になる。その結
果、ＮＣＯ２３の発振によって複素乗算器２０の検波軸
の回転方向が入力シンボルの回転方向とは逆向きにな
り、検波軸がＩＦ入力シンボルに位相同期しなくなる。
る位相差は、原理的に±４５°（幅９０°）の範囲に限
られ、この範囲以上の位相差が検出されたときには位相
差は折り畳まれて±４５゜の範囲におさめられる。例え
ば（第３図）の位置４１の様に、シンボルが本来あるべ
き位置からの位相差が＋４５°〜＋９０°の時は、位相
比較器２１はシンボルが位置４２にあるとみなすために
出力は−４５°〜０°となり、−４５°〜−９０°のと
きには＋４５°〜０°となる。このため、位相比較器２
１に入力されるシンボルが±４５゜を越える位相差を持
っている場合には、位相比較器２１は、シンボルが実際
にずれている方向とは逆の方向の位相差を検出するた
め、ＮＣＯ２３に与える制御信号も逆になる。その結
果、ＮＣＯ２３の発振によって複素乗算器２０の検波軸
の回転方向が入力シンボルの回転方向とは逆向きにな
り、検波軸がＩＦ入力シンボルに位相同期しなくなる。
【０００９】ここで、位相比較器２１と、低域通過フィ
ルタ２２と、ＮＣＯ２３は、それぞれ内部にラッチ回路
を持っている。特にＱＰＳＫ信号はシンボルレートが速
いので、各所にラッチ回路を入れてデータの同期をとり
ながら処理をすることが不可欠である。このラッチ回路
のために、複素乗算器２０から出力されたデータがＮＣ
Ｏ２０の出力に反映されるまでには数〜数十クロックの
遅れがでる。この位相同期ループ内の遅延があるため
に、ＮＣＯ２３の出力である検波軸と、ＦＩＲフィルタ
１８と１９から複素乗算器２０に入力されるシンボルの
間の位相差は、余計に大きくなる。
ルタ２２と、ＮＣＯ２３は、それぞれ内部にラッチ回路
を持っている。特にＱＰＳＫ信号はシンボルレートが速
いので、各所にラッチ回路を入れてデータの同期をとり
ながら処理をすることが不可欠である。このラッチ回路
のために、複素乗算器２０から出力されたデータがＮＣ
Ｏ２０の出力に反映されるまでには数〜数十クロックの
遅れがでる。この位相同期ループ内の遅延があるため
に、ＮＣＯ２３の出力である検波軸と、ＦＩＲフィルタ
１８と１９から複素乗算器２０に入力されるシンボルの
間の位相差は、余計に大きくなる。
【００１０】たとえば、今、複素乗算器２０からＮＣＯ
２３までに生じる信号の遅れが６クロックであるとす
る。すなわち、複素乗算器２０にＦＩＲフィルタ１８と
１９から入力するシンボルに対して、ＮＣＯ２３の出力
は６クロック以前のデータの結果となる。ｆs=４００KH
z 、Δｆ＝１０KHz とすると、前述のようにｆs が１ク
ロック進むごとに９°ずつシンボルが移動するので、複
素乗算器２０の出力である入力シンボルとＮＣＯ２３か
らの検波軸の位相差は、９°×６クロック＝５４°であ
る。５４°＞４５°なので、前述のように位相比較器２
１が検出する位相差は、−９０°＋５４°＝−３６゜と
なる。このため、ＮＣＯ２３に入力される制御信号は、
シンボルの回転方向とは逆向きに検波軸が回転するよう
に加えられ、結局ＮＣＯ２３は、実際に存在している周
波数差とは全く別の周波数で発振してしまう。
２３までに生じる信号の遅れが６クロックであるとす
る。すなわち、複素乗算器２０にＦＩＲフィルタ１８と
１９から入力するシンボルに対して、ＮＣＯ２３の出力
は６クロック以前のデータの結果となる。ｆs=４００KH
z 、Δｆ＝１０KHz とすると、前述のようにｆs が１ク
ロック進むごとに９°ずつシンボルが移動するので、複
素乗算器２０の出力である入力シンボルとＮＣＯ２３か
らの検波軸の位相差は、９°×６クロック＝５４°であ
る。５４°＞４５°なので、前述のように位相比較器２
１が検出する位相差は、−９０°＋５４°＝−３６゜と
なる。このため、ＮＣＯ２３に入力される制御信号は、
シンボルの回転方向とは逆向きに検波軸が回転するよう
に加えられ、結局ＮＣＯ２３は、実際に存在している周
波数差とは全く別の周波数で発振してしまう。
【００１１】また、ＱＡＭはシンボルレートが遅いの
で、処理中のデータの同期をとるためのラッチ回路は、
ＱＰＳＫほど必要とはならない可能性がある。しかし、
シンボルレートが遅いために、クロック再生回路２７に
よってこのシンボルレートに同期しなければならないサ
ンプリング周波数が低くなる。サンプリング周波数が低
いと、シンボル間の位相差は大きくなるので、位相比較
器２１が検出する位相差も大きくなり、前記した位相同
期ループ内の遅延が大きくなることと同様な状態となっ
て、周波数引き込み範囲が狭くなる。さらに、ＱＡＭの
シンボルレートが遅いために、自動周波数制御（ＡＦ
Ｃ）ループを用いて位相同期回路に入力する信号の周波
数離調を減少することは難しく、ＱＡＭの位相同期回路
はＱＰＳＫのものよりもさらに広い引き込み周波数幅を
持たなければならない。
で、処理中のデータの同期をとるためのラッチ回路は、
ＱＰＳＫほど必要とはならない可能性がある。しかし、
シンボルレートが遅いために、クロック再生回路２７に
よってこのシンボルレートに同期しなければならないサ
ンプリング周波数が低くなる。サンプリング周波数が低
いと、シンボル間の位相差は大きくなるので、位相比較
器２１が検出する位相差も大きくなり、前記した位相同
期ループ内の遅延が大きくなることと同様な状態となっ
て、周波数引き込み範囲が狭くなる。さらに、ＱＡＭの
シンボルレートが遅いために、自動周波数制御（ＡＦ
Ｃ）ループを用いて位相同期回路に入力する信号の周波
数離調を減少することは難しく、ＱＡＭの位相同期回路
はＱＰＳＫのものよりもさらに広い引き込み周波数幅を
持たなければならない。
【００１２】以上の状況は、回路のクロックレートｆs
と、周波数差Δｆと、回路内で信号をフィードバックす
るために必要な信号遅れの関係によって決定される。つ
まり、位相同期できる周波数の引き込み範囲の幅は、複
素乗算器２０からＮＣＯ２３までの間で発生するデータ
の信号遅れによって決まり、これが大きくなるほど引き
込み範囲は狭くなる。この引き込み範囲の広狭は、前記
したようにＱＰＳＫやＱＡＭの位相同期性能に関わる。
と、周波数差Δｆと、回路内で信号をフィードバックす
るために必要な信号遅れの関係によって決定される。つ
まり、位相同期できる周波数の引き込み範囲の幅は、複
素乗算器２０からＮＣＯ２３までの間で発生するデータ
の信号遅れによって決まり、これが大きくなるほど引き
込み範囲は狭くなる。この引き込み範囲の広狭は、前記
したようにＱＰＳＫやＱＡＭの位相同期性能に関わる。
【００１３】
【発明が解決しようとする課題】上記したようにデジタ
ル変調波の復調回路では、位相同期のためにフィードバ
ック制御を行なうときに、データのフィードバック時間
が遅れるために位相同期できる周波数差の範囲が狭くな
るという問題がある。
ル変調波の復調回路では、位相同期のためにフィードバ
ック制御を行なうときに、データのフィードバック時間
が遅れるために位相同期できる周波数差の範囲が狭くな
るという問題がある。
【００１４】そこでこの発明は、位相同期ループ内での
データフィードバック時間の遅れを少なくし、位相同期
を行える周波数の範囲を広げることができるデジタル復
調回路を提供することを目的とする。
データフィードバック時間の遅れを少なくし、位相同期
を行える周波数の範囲を広げることができるデジタル復
調回路を提供することを目的とする。
【００１５】
【課題を解決するための手段】この発明は、位相同期回
路内で位相同期ループを構成する位相検波用複素乗算
器、位相比較器、低域通過フィルター、ＮＣＯといった
各要素のうち少なくとも位相比較器の動作クロックの周
波数を、ループ外のＡ／Ｄ変換器やフィルター等の動作
クロックの周波数のＮ倍（ただし、Ｎは２以上の整数）
とするものである。
路内で位相同期ループを構成する位相検波用複素乗算
器、位相比較器、低域通過フィルター、ＮＣＯといった
各要素のうち少なくとも位相比較器の動作クロックの周
波数を、ループ外のＡ／Ｄ変換器やフィルター等の動作
クロックの周波数のＮ倍（ただし、Ｎは２以上の整数）
とするものである。
【００１６】
【作用】上記のようにすることで、シンボルのデータ
が、複素乗算器から出力されてＮＣＯを制御し、検波軸
の位相情報として複素乗算器に再び入力されるまでの時
間を少なくし、シンボルを位相同期検波する際に、無駄
に大きい位相差を少なくできる。その結果、位相同期で
きる周波数差の範囲が広がる。
が、複素乗算器から出力されてＮＣＯを制御し、検波軸
の位相情報として複素乗算器に再び入力されるまでの時
間を少なくし、シンボルを位相同期検波する際に、無駄
に大きい位相差を少なくできる。その結果、位相同期で
きる周波数差の範囲が広がる。
【００１７】
【実施例】以下、この発明の実施例を図面を参照して説
明する。
明する。
【００１８】図１はこの発明の一実施例である。この復
調回路は直交振幅変調されたアナログ信号を入力とし、
互いに直交するＱ、Ｉ軸方向に検波されたデジタル信号
を復調出力とする。
調回路は直交振幅変調されたアナログ信号を入力とし、
互いに直交するＱ、Ｉ軸方向に検波されたデジタル信号
を復調出力とする。
【００１９】入力端子５０から入力された信号ｆinは、
２系統に分けられ、準同期直交検波回路５１の乗算器５
２、５３に供給される。乗算器５２、５３には、局部発
振器５４が発振する周波数ｆt の正弦波が入力されてい
る。入力信号は、乗算器５２、５３において正弦波と乗
算されることにより、それぞれ周波数
２系統に分けられ、準同期直交検波回路５１の乗算器５
２、５３に供給される。乗算器５２、５３には、局部発
振器５４が発振する周波数ｆt の正弦波が入力されてい
る。入力信号は、乗算器５２、５３において正弦波と乗
算されることにより、それぞれ周波数
【００２０】ｆin−ｆt ＝Δｆの信号となる。ここで、
局部発振器５４から乗算器５２に入力している正弦波
は、乗算器５３に入力している正弦波に対して位相が９
０゜ずれている。このずれは、９０°移相器５５により
実現されている。
局部発振器５４から乗算器５２に入力している正弦波
は、乗算器５３に入力している正弦波に対して位相が９
０゜ずれている。このずれは、９０°移相器５５により
実現されている。
【００２１】準同期直交検波回路５１の出力は、Ａ／Ｄ
変換器５６と５７によって、サンプリング周波数ｆs で
デジタル信号に変換される。これらの信号は、それぞれ
ＦＩＲフィルタ５８と５９によって不要な高域周波数成
分を除去されたあと、複素乗算器６０に入力され、ＮＣ
Ｏ６６の出力信号の位相を検波軸として位相検波され
る。複素乗算器６０の出力はシンボル検出器６２と６３
に入力されるとともに、位相比較器６４に入力される。
位相比較器６４は複素乗算器６０の出力を用いて、ＦＩ
Ｒフィルタ５８、５９からの入力シンボルが検波軸に対
してどれほどの位相差を持っているかを検出し、その位
相差に見合った制御信号を得、この制御信号を低域通過
フィルタ６５を介してＮＣＯ６６の制御端子に与えてい
る。普通、ＦＩＲフィルタからの入力シンボルにのって
いるノイズの影響で、位相比較器６４の出力信号は変動
する。低域通過フィルタ６５は、この位相比較器６４の
出力に含まれるノイズ成分を減少させて出力する。ＮＣ
Ｏ６６は、低域通過フィルタ６５の出力をシンボル間の
位相差とみなしてこれを積分し、その結果を正弦波に変
換して出力する。ＮＣＯ６６の出力は、複素乗算器６０
に入力されるが、その際には互いに位相が９０゜ずれた
２つの正弦波に変換されて入力される。９０°移相器６
７はそのために設けられている。
変換器５６と５７によって、サンプリング周波数ｆs で
デジタル信号に変換される。これらの信号は、それぞれ
ＦＩＲフィルタ５８と５９によって不要な高域周波数成
分を除去されたあと、複素乗算器６０に入力され、ＮＣ
Ｏ６６の出力信号の位相を検波軸として位相検波され
る。複素乗算器６０の出力はシンボル検出器６２と６３
に入力されるとともに、位相比較器６４に入力される。
位相比較器６４は複素乗算器６０の出力を用いて、ＦＩ
Ｒフィルタ５８、５９からの入力シンボルが検波軸に対
してどれほどの位相差を持っているかを検出し、その位
相差に見合った制御信号を得、この制御信号を低域通過
フィルタ６５を介してＮＣＯ６６の制御端子に与えてい
る。普通、ＦＩＲフィルタからの入力シンボルにのって
いるノイズの影響で、位相比較器６４の出力信号は変動
する。低域通過フィルタ６５は、この位相比較器６４の
出力に含まれるノイズ成分を減少させて出力する。ＮＣ
Ｏ６６は、低域通過フィルタ６５の出力をシンボル間の
位相差とみなしてこれを積分し、その結果を正弦波に変
換して出力する。ＮＣＯ６６の出力は、複素乗算器６０
に入力されるが、その際には互いに位相が９０゜ずれた
２つの正弦波に変換されて入力される。９０°移相器６
７はそのために設けられている。
【００２２】ここで、位相比較器６４、低域通過フィル
タ６５、ＮＣＯ６６の各部は、それぞれ内部演算を行な
うためにデータを入力してから出力するまでの間にそれ
ぞれ一定の時間がかかる。これらのうち、低域通過フィ
ルタ６５の構成例を図２に示す。
タ６５、ＮＣＯ６６の各部は、それぞれ内部演算を行な
うためにデータを入力してから出力するまでの間にそれ
ぞれ一定の時間がかかる。これらのうち、低域通過フィ
ルタ６５の構成例を図２に示す。
【００２３】図２のフィルタは、直接系と積分系の２系
統からなる完全２次のフィルタで、乗算器７１、７２
と、加算器７３、７５、遅延要素７４からなっている。
これらの要素のうち、加算器の構成例を図３に示す。こ
の加算器は４ビット加算器（ＡＤＤ）と遅延要素（ラッ
チ回路（Ｄ））とで構成されており、入力ＡとＢそれぞ
れｋビットを４ビットずつ、キャリーフローとあわせて
加算していく。図の下側の段が下位４ビットの加算系統
であり、順次上の段が上位側の加算系統である。ここ
で、キャリーフローと入力データの同期をとるために、
４ビット加算器の前後には遅延要素のラッチ回路を設け
ている。入力データＡとＢのどのビットも、加算されて
出力データとなるまでにラッチ回路をｎ段通るので、図
３の加算器の処理にはｎクロック以上の時間が必要とな
る。加算器はフィルター以外の部分でも使われており、
また、加算器以外の処理にもそれに見合ったクロック数
を要する。
統からなる完全２次のフィルタで、乗算器７１、７２
と、加算器７３、７５、遅延要素７４からなっている。
これらの要素のうち、加算器の構成例を図３に示す。こ
の加算器は４ビット加算器（ＡＤＤ）と遅延要素（ラッ
チ回路（Ｄ））とで構成されており、入力ＡとＢそれぞ
れｋビットを４ビットずつ、キャリーフローとあわせて
加算していく。図の下側の段が下位４ビットの加算系統
であり、順次上の段が上位側の加算系統である。ここ
で、キャリーフローと入力データの同期をとるために、
４ビット加算器の前後には遅延要素のラッチ回路を設け
ている。入力データＡとＢのどのビットも、加算されて
出力データとなるまでにラッチ回路をｎ段通るので、図
３の加算器の処理にはｎクロック以上の時間が必要とな
る。加算器はフィルター以外の部分でも使われており、
また、加算器以外の処理にもそれに見合ったクロック数
を要する。
【００２４】ここに述べたような遅延要素の影響で、位
相同期回路の周波数引き込み性能が劣化することは前に
述べた。この劣化を少なくするために、この実施例で
は、複素乗算器６０から、位相比較器６４、低域通過フ
ィルタ６５、ＮＣＯ６６等を経て複素乗算器６０に戻る
位相同期ループの各部の動作クロック周波数をＡ／Ｄ変
換器５６、５７や、ＦＩＲフィルタ５８、５９の動作ク
ロック周波数のＮ倍（Ｎは２以上の整数）とする。つま
り、Ａ／Ｄ変換器５６、５７とＦＩＲフィルタ５８、５
９の動作クロック周波数をｆs 、複素乗算器６０、位相
比較器６５、低域通過フィルタ６５、ＮＣＯ６６等の位
相同期ループ内の各要素の動作クロック周波数はＮｆs
（＝Ｎ×ｆs ）とする。このとき、位相同期ループ内部
の処理に必要な時間は、動作クロックの周波数が高くな
った分、動作クロックをすべてｆsとした場合に比べて
Ｎ分の１になる。すなわち、入力シンボルのデータ情報
が検波軸の位相として位相検波用複素乗算器６０にフィ
ードバックされるまでの時間はＮ分の１に短くなってい
る。ここで、Ａ／Ｄ変換器５６、５７のサンプリング周
期はｆs のままで、複素乗算器６０に入力されるシンボ
ルの入力レートもｆsのままなので、シンボルの入力レ
ートに対する位相同期ループ内で発生する遅延は、事実
上減少してＮ分の１になる。クロックｆs 、Ｎｆs は、
複素乗算器６０の出力を用いてクロック再生回路６８に
より作成されている。
相同期回路の周波数引き込み性能が劣化することは前に
述べた。この劣化を少なくするために、この実施例で
は、複素乗算器６０から、位相比較器６４、低域通過フ
ィルタ６５、ＮＣＯ６６等を経て複素乗算器６０に戻る
位相同期ループの各部の動作クロック周波数をＡ／Ｄ変
換器５６、５７や、ＦＩＲフィルタ５８、５９の動作ク
ロック周波数のＮ倍（Ｎは２以上の整数）とする。つま
り、Ａ／Ｄ変換器５６、５７とＦＩＲフィルタ５８、５
９の動作クロック周波数をｆs 、複素乗算器６０、位相
比較器６５、低域通過フィルタ６５、ＮＣＯ６６等の位
相同期ループ内の各要素の動作クロック周波数はＮｆs
（＝Ｎ×ｆs ）とする。このとき、位相同期ループ内部
の処理に必要な時間は、動作クロックの周波数が高くな
った分、動作クロックをすべてｆsとした場合に比べて
Ｎ分の１になる。すなわち、入力シンボルのデータ情報
が検波軸の位相として位相検波用複素乗算器６０にフィ
ードバックされるまでの時間はＮ分の１に短くなってい
る。ここで、Ａ／Ｄ変換器５６、５７のサンプリング周
期はｆs のままで、複素乗算器６０に入力されるシンボ
ルの入力レートもｆsのままなので、シンボルの入力レ
ートに対する位相同期ループ内で発生する遅延は、事実
上減少してＮ分の１になる。クロックｆs 、Ｎｆs は、
複素乗算器６０の出力を用いてクロック再生回路６８に
より作成されている。
【００２５】このため、検波軸と入力シンボルの位相差
が無駄に大きくなることがなくなり、すべての構成要素
が同じ周波数のクロックを用いて動作する位相検波回路
に比べて、位相同期回路内の動作周波数をＮ倍にしたと
きには位相検波回路の周波数の引き込み範囲が広くな
る。また、引き込み後の、位相ジッタが少なくなる。
が無駄に大きくなることがなくなり、すべての構成要素
が同じ周波数のクロックを用いて動作する位相検波回路
に比べて、位相同期回路内の動作周波数をＮ倍にしたと
きには位相検波回路の周波数の引き込み範囲が広くな
る。また、引き込み後の、位相ジッタが少なくなる。
【００２６】
【発明の効果】以上説明したように、復調器の位相同期
回路内で、位相同期ループを構成する、位相検波用複素
乗算器、位相比較器、低域通過フィルター、ＮＣＯ等の
処理を行なう際には、それぞれ数クロックの遅延が必要
である。このために、位相同期ループ全体では数十クロ
ックの遅延が必要となり、位相同期を行なえる周波数の
範囲が大きく制限される。しかし、この発明では、これ
ら位相同期ループ内の処理の動作クロックを、ループ外
のクロックのＮ倍（Ｎは２以上の整数）としてクロック
を速くすることで、位相同期ループ内で必要な遅延の時
間を減らす。その結果、位相同期ループ全体の遅延が少
なくなり、位相同期を行なえる周波数の範囲を広げ、引
き込み後の位相ジッタを減らすことができる。
回路内で、位相同期ループを構成する、位相検波用複素
乗算器、位相比較器、低域通過フィルター、ＮＣＯ等の
処理を行なう際には、それぞれ数クロックの遅延が必要
である。このために、位相同期ループ全体では数十クロ
ックの遅延が必要となり、位相同期を行なえる周波数の
範囲が大きく制限される。しかし、この発明では、これ
ら位相同期ループ内の処理の動作クロックを、ループ外
のクロックのＮ倍（Ｎは２以上の整数）としてクロック
を速くすることで、位相同期ループ内で必要な遅延の時
間を減らす。その結果、位相同期ループ全体の遅延が少
なくなり、位相同期を行なえる周波数の範囲を広げ、引
き込み後の位相ジッタを減らすことができる。
【図１】この発明の一実施例を示す構成説明図。
【図２】図１の位相同期回路の中で使用している低域通
過フィルタの構成図。
過フィルタの構成図。
【図３】図１の位相同期回路の中で使用している加算器
による遅延を説明するために示した加算回路の構成図。
による遅延を説明するために示した加算回路の構成図。
【図４】従来のデジタル復調器の構成を示す図。
【図５】従来のデジタル復調器の問題点を説明するため
に示したシンボル配置の説明図。
に示したシンボル配置の説明図。
５１…準同期直交検波回路、５２、５３…乗算器、５４
…局部発振器、５５…９０°移相器、５６、５７…Ａ／
Ｄ変換器、５８、５９…ＦＩＲフィルタ、６０…複素乗
算器、６２、６３…シンボル検出器、６４…位相比較
器、６５…低域通過フィルタ、６６…数値制御発振器
（ＮＣＯ）、６７…９０°位相器。
…局部発振器、５５…９０°移相器、５６、５７…Ａ／
Ｄ変換器、５８、５９…ＦＩＲフィルタ、６０…複素乗
算器、６２、６３…シンボル検出器、６４…位相比較
器、６５…低域通過フィルタ、６６…数値制御発振器
（ＮＣＯ）、６７…９０°位相器。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 27/22 Ｃ 9297−5Ｋ (72)発明者 多賀 昇 東京都港区新橋３丁目３番９号 東芝エ ー・ブイ・イー株式会社内 (72)発明者 小松 進 東京都港区新橋３丁目３番９号 東芝エ ー・ブイ・イー株式会社内
Claims (1)
- 【請求項１】 入力デジタル変調波を直交する位相軸の
局部発振出力により周波数変換し、各位相軸に対応する
出力を得る準同期直交検波手段と、 前記準同期直交検波回路から出力された各信号が入力さ
れ、それぞれの信号を前記入力デジタル変調波のシンボ
ルレートと同一か、またはシンボルレートの２倍のクロ
ックで動作するＡ／Ｄ変換手段と、 前記Ａ／Ｄ変換手段の各出力信号が供給され、各軸の検
波出力を得る位相検波用複素乗算手段と、 前記位相検波用複素乗算器の出力を用いて、シンボルと
所定位相軸との位相差を検出する位相比較手段と、 前記位相比較手段の出力から不要な高周波成分を除去す
るデジタルループフィルタ手段と、 前記デジタルループフィルタ手段の出力が発振周波数制
御端子に供給される数値制御発振手段と、 前記数値制御発振手段の発振出力を前記位相検波用複素
乗算器に検波軸の信号として与える手段とを具備し、 少なくとも前記位相比較手段の動作クロックの周波数
を、前記Ａ／Ｄ変換手段の動作クロックの２倍以上の整
数倍にしたことを特徴とするデジタル復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4266137A JPH06120997A (ja) | 1992-10-05 | 1992-10-05 | デジタル復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4266137A JPH06120997A (ja) | 1992-10-05 | 1992-10-05 | デジタル復調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120997A true JPH06120997A (ja) | 1994-04-28 |
Family
ID=17426835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4266137A Pending JPH06120997A (ja) | 1992-10-05 | 1992-10-05 | デジタル復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06120997A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7592942B2 (en) | 2007-02-09 | 2009-09-22 | Kabushiki Kaisha Toshiba | Circuit and method for A/D conversion processing and demodulation device |
-
1992
- 1992-10-05 JP JP4266137A patent/JPH06120997A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7592942B2 (en) | 2007-02-09 | 2009-09-22 | Kabushiki Kaisha Toshiba | Circuit and method for A/D conversion processing and demodulation device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5440268A (en) | AFC circuit for QPSK demodulator | |
| JP3147529B2 (ja) | 搬送波再生デジタル回路をもつコヒーレントな復調装置 | |
| JP3363025B2 (ja) | デジタル複素フェーザジェネレータおよびデジタル受信機における両方向周波数変換の方法 | |
| US6731698B1 (en) | Quadrature demodulation circuit capable for canceling offset | |
| JP3361995B2 (ja) | 搬送波再生回路並びに搬送波再生方法 | |
| US5247543A (en) | Carrier aquisition apparatus for digital satellite communication system | |
| US5347228A (en) | BPSK demodulator using compound phase-locked loop | |
| EP0486839B1 (en) | Quasi-coherent MPSK demodulator | |
| EP0529618A1 (en) | Demodulating device | |
| JP3206553B2 (ja) | 復調装置 | |
| JPH06120997A (ja) | デジタル復調回路 | |
| JPH0974431A (ja) | 搬送波位相同期回路 | |
| JPH05211535A (ja) | 復調器のａｆｃ回路 | |
| JP3479882B2 (ja) | 復調器 | |
| JP3185725B2 (ja) | 搬送波再生回路 | |
| JP3404310B2 (ja) | ディジタル変調波の復調回路 | |
| JP3265052B2 (ja) | デジタル変調波の復調装置 | |
| JP2689579B2 (ja) | コスタスループ型復調器の疑似ロック検出回路 | |
| JPH07177194A (ja) | 復調回路 | |
| JPH066397A (ja) | 遅延検波器 | |
| JP3382892B2 (ja) | 階層化伝送における位相変調信号をデジタル復調してフレーム同期パターン検出を行う方法及びその装置 | |
| JPH02203645A (ja) | 準同期型復調器 | |
| JP3134442B2 (ja) | 復調装置 | |
| JP3487221B2 (ja) | クロック再生装置およびクロック再生方法 | |
| JP4470728B2 (ja) | 自動周波数制御回路 |