JP3363025B2 - デジタル複素フェーザジェネレータおよびデジタル受信機における両方向周波数変換の方法 - Google Patents
デジタル複素フェーザジェネレータおよびデジタル受信機における両方向周波数変換の方法Info
- Publication number
- JP3363025B2 JP3363025B2 JP10202396A JP10202396A JP3363025B2 JP 3363025 B2 JP3363025 B2 JP 3363025B2 JP 10202396 A JP10202396 A JP 10202396A JP 10202396 A JP10202396 A JP 10202396A JP 3363025 B2 JP3363025 B2 JP 3363025B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- frequency
- digital
- channel data
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Investigating Or Analysing Materials By Optical Means (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、デジタル通信の分野に
関し、さらに詳しくは、復調，同期およびすべてのベー
スバンド信号処理機能がデジタル回路によって実行され
る高データ・レート・デジタル無線受信機に関する。本
発明は、近ベースバンド変調信号の周波数アップコンバ
ートまたはダウンコンバートを行うデジタル装置および
方法を提供し、デジタル周波数および位相同期ループに
おいて採用される。
関し、さらに詳しくは、復調，同期およびすべてのベー
スバンド信号処理機能がデジタル回路によって実行され
る高データ・レート・デジタル無線受信機に関する。本
発明は、近ベースバンド変調信号の周波数アップコンバ
ートまたはダウンコンバートを行うデジタル装置および
方法を提供し、デジタル周波数および位相同期ループに
おいて採用される。
【０００２】
【従来の技術】信号処理機能の大部分がデジタル回路に
よって実行される無線受信機は、デジタル受信器として
説明できる。デジタル受信機は、アナログ回路から構成
される受信機と同じ機能を実行するが、超ＬＳＩ（ＶＬ
ＳＩ）技術を利用して、信号処理の柔軟性が高く、ユニ
ット単位のばらつきが少なく、小型軽量である。デジタ
ル受信機は、変調信号が一連のバイナリ・パルスである
デジタル通信システムにおいて特に有利である。
よって実行される無線受信機は、デジタル受信器として
説明できる。デジタル受信機は、アナログ回路から構成
される受信機と同じ機能を実行するが、超ＬＳＩ（ＶＬ
ＳＩ）技術を利用して、信号処理の柔軟性が高く、ユニ
ット単位のばらつきが少なく、小型軽量である。デジタ
ル受信機は、変調信号が一連のバイナリ・パルスである
デジタル通信システムにおいて特に有利である。
【０００３】一般的なデジタル受信機は、アンテナから
無線周波（ＲＦ）信号を得て、ＲＦフロントエンド回路
において低雑音増幅，濾波および周波数ダウンコンバー
トを行う。このフロントエンド回路の出力は、アナログ
／デジタル・コンバータ（Ａ／Ｄ）によって量子化さ
れ、搬送周波数および位相追跡，データ・シンボル・ク
ロック復元，利得補正，濾波およびデータ検出を含む残
りのすべての信号処理機能は、すべてデジタル回路で実
行される。
無線周波（ＲＦ）信号を得て、ＲＦフロントエンド回路
において低雑音増幅，濾波および周波数ダウンコンバー
トを行う。このフロントエンド回路の出力は、アナログ
／デジタル・コンバータ（Ａ／Ｄ）によって量子化さ
れ、搬送周波数および位相追跡，データ・シンボル・ク
ロック復元，利得補正，濾波およびデータ検出を含む残
りのすべての信号処理機能は、すべてデジタル回路で実
行される。
【０００４】従来のスーパヘテロダイン無線受信機で
は、被送信ＲＦから中間周波数（ＩＦ）への周波数変換
は、アナログ二重平衡ミキサにおいてＲＦ信号に正弦局
部発振器（ＬＯ）信号を乗じることによって行われる。
チャネル選択性を達成するため、高周波数ＩＦから低周
波数ＩＦへの追加変換も、追加二重平衡ミキサおよびＬ
Ｏ信号を設けることによって行うことができる。この方
法では、所望の信号と虚信号(image signal)との間のス
ペクトル重複によって生じる歪みを防ぐため、最終的な
ＩＦが変調帯域幅よりも大きくなければならない。デジ
タル通信では、変調帯域幅は、ボー・レートよりも一般
に大きいかそれに等しく、またデジタル受信機では、最
終ＩＦよりも大きいアナログ帯域幅を有するＡ／Ｄが必
要とされる。これは、高データ・レート・デジタル受信
機によってサポートできる情報レートに対して大きな制
限を課す。
は、被送信ＲＦから中間周波数（ＩＦ）への周波数変換
は、アナログ二重平衡ミキサにおいてＲＦ信号に正弦局
部発振器（ＬＯ）信号を乗じることによって行われる。
チャネル選択性を達成するため、高周波数ＩＦから低周
波数ＩＦへの追加変換も、追加二重平衡ミキサおよびＬ
Ｏ信号を設けることによって行うことができる。この方
法では、所望の信号と虚信号(image signal)との間のス
ペクトル重複によって生じる歪みを防ぐため、最終的な
ＩＦが変調帯域幅よりも大きくなければならない。デジ
タル通信では、変調帯域幅は、ボー・レートよりも一般
に大きいかそれに等しく、またデジタル受信機では、最
終ＩＦよりも大きいアナログ帯域幅を有するＡ／Ｄが必
要とされる。これは、高データ・レート・デジタル受信
機によってサポートできる情報レートに対して大きな制
限を課す。
【０００５】純粋にアナログ方式の受信機は、信号処理
機能に固有の制限を有し、熱によるばらつきおよびエー
ジングの影響を受けやすく、また製造上の一貫性の問題
があり、労働集約的な試験および調整を必要とすること
がある。デジタル受信機アーキテクチャは、これらの欠
点の多くを克服するために開発された。デジタル受信機
の性能は、Ａ／Ｄの変換速度および分解能によって制限
される。既存のＡ／Ｄ性能を最大限に活用する受信機ア
ーキテクチャは、デジタル受信機が動作するデータ・レ
ートを最大限にする必要がある。
機能に固有の制限を有し、熱によるばらつきおよびエー
ジングの影響を受けやすく、また製造上の一貫性の問題
があり、労働集約的な試験および調整を必要とすること
がある。デジタル受信機アーキテクチャは、これらの欠
点の多くを克服するために開発された。デジタル受信機
の性能は、Ａ／Ｄの変換速度および分解能によって制限
される。既存のＡ／Ｄ性能を最大限に活用する受信機ア
ーキテクチャは、デジタル受信機が動作するデータ・レ
ートを最大限にする必要がある。
【０００６】最終ＩＦが変調帯域幅よりも大きくなけれ
ばならないという制約は、直交ダウンコンバータを利用
して、最終ＩＦにおいて同相(In-Phase)チャネル（Ｉチ
ャネル）および直交(Quadrature)チャネル（Ｑチャネ
ル）を生成することによって部分的に克服できる。これ
は、虚信号を削除し、それによりスペクトル重複を防
ぐ。ＩチャネルおよびＱチャネル信号は、次のようにそ
れぞれ複素信号Ｒの実数成分および虚数成分として解釈
できる： Ｒ＝Ｉ＋ｊＱ ただし、ｊは−１の平方根に等しい虚数演算子である。
受信複素信号Ｒは周波数ω1 および位相オフセットφ1
を有する複素面(complex plane) で回転し、ここでω1
は残留ＩＦ搬送波のラジアン周波数であり、φ1 は送信
信号に対する受信信号Ｒの位相オフセットである。この
方法では、最終ＩＦは原則的にゼロ・ヘルツに低減でき
るが、実際的な観点からは、従来のデジタル受信機では
厳密に正または負に維持しなければならない。
ばならないという制約は、直交ダウンコンバータを利用
して、最終ＩＦにおいて同相(In-Phase)チャネル（Ｉチ
ャネル）および直交(Quadrature)チャネル（Ｑチャネ
ル）を生成することによって部分的に克服できる。これ
は、虚信号を削除し、それによりスペクトル重複を防
ぐ。ＩチャネルおよびＱチャネル信号は、次のようにそ
れぞれ複素信号Ｒの実数成分および虚数成分として解釈
できる： Ｒ＝Ｉ＋ｊＱ ただし、ｊは−１の平方根に等しい虚数演算子である。
受信複素信号Ｒは周波数ω1 および位相オフセットφ1
を有する複素面(complex plane) で回転し、ここでω1
は残留ＩＦ搬送波のラジアン周波数であり、φ1 は送信
信号に対する受信信号Ｒの位相オフセットである。この
方法では、最終ＩＦは原則的にゼロ・ヘルツに低減でき
るが、実際的な観点からは、従来のデジタル受信機では
厳密に正または負に維持しなければならない。
【０００７】送信機と受信機との間の相対速度によるド
ップラ・シフト，同調精度および受信機ＬＯのドリフト
はすべて、周波数不確実性に寄与し、最終ＩＦにおける
残留搬送周波数は正周波数と負周波数との間で変動する
ことがあり、受信機は残留搬送波を除去するためアップ
コンバートとダウンコンバートとの間で切り換える必要
がある。これは、低軌道衛星通信リンクにおいて特に問
題となり、この低軌道衛星リンクでは、衛星が地上トラ
ンシーバ上空を通過するとドップラ・シフトが極性を変
更し、またドップラ・シフトが変調帯域幅の大半を占め
ることがあり、ドップラの変化率が大きくなりうる。
ップラ・シフト，同調精度および受信機ＬＯのドリフト
はすべて、周波数不確実性に寄与し、最終ＩＦにおける
残留搬送周波数は正周波数と負周波数との間で変動する
ことがあり、受信機は残留搬送波を除去するためアップ
コンバートとダウンコンバートとの間で切り換える必要
がある。これは、低軌道衛星通信リンクにおいて特に問
題となり、この低軌道衛星リンクでは、衛星が地上トラ
ンシーバ上空を通過するとドップラ・シフトが極性を変
更し、またドップラ・シフトが変調帯域幅の大半を占め
ることがあり、ドップラの変化率が大きくなりうる。
【０００８】デジタル受信機は、デジタル直交ＬＯ信号
を生成する手段が設けられる場合、実質的にゼロ・ヘル
ツの最終ＩＦをサポートでき、このデジタル直交ＬＯ信
号は、信号をデジタル・アップコンバートまたはダウン
コンバートして、残留搬送波を除去するために、必要に
応じて正周波数と負周波数との間で切り換えることがで
きる。正弦波および余弦波のデジタル表現であるこれら
の直交ＬＯ信号は、オイラーの関係(Euler's relation)
を利用して、回転複素フェーザ(rotating complex phas
or) の矩形成分として解釈できる： ｅj (ω2t+φ2)＝ｃｏｓ（ω2 ｔ＋φ2 ）＋ｊｓｉｎ
（ω2 ｔ＋φ2 ） ここでω2 は、正または負の発振のラジアン周波数であ
り、ｔは時間であり、φ2 は任意の位相である。この表
現はデジタルなので、ω2 およびφ2 は量子化され、ｔ
は、ｎＴに等しい離散的な時間であり、ここでｎはサン
プル・インデクスで、Ｔはサンプリング時間である。厳
密にゼロ・ヘルツのＩＦへの周波数変換は、ω2 ＝−ω
1 のときに達成される。また、位相同期は、φ2 ＝−φ
1 の場合に達成される。著しい信号歪みを発生せずに双
方向周波数変換を行うため、デジタル複素フェーザの大
きさは一定でなければならず、またその位相は連続的で
なければならない。直交出力を有する数値制御発振器
（ＮＣＯ：Numerically Controlled Oscillator は、当
業者に周知であり、集積回路（ＩＣ）形式で市販され、
負の周波数を生成できない点を除いて、これらすべての
条件を満たす。
を生成する手段が設けられる場合、実質的にゼロ・ヘル
ツの最終ＩＦをサポートでき、このデジタル直交ＬＯ信
号は、信号をデジタル・アップコンバートまたはダウン
コンバートして、残留搬送波を除去するために、必要に
応じて正周波数と負周波数との間で切り換えることがで
きる。正弦波および余弦波のデジタル表現であるこれら
の直交ＬＯ信号は、オイラーの関係(Euler's relation)
を利用して、回転複素フェーザ(rotating complex phas
or) の矩形成分として解釈できる： ｅj (ω2t+φ2)＝ｃｏｓ（ω2 ｔ＋φ2 ）＋ｊｓｉｎ
（ω2 ｔ＋φ2 ） ここでω2 は、正または負の発振のラジアン周波数であ
り、ｔは時間であり、φ2 は任意の位相である。この表
現はデジタルなので、ω2 およびφ2 は量子化され、ｔ
は、ｎＴに等しい離散的な時間であり、ここでｎはサン
プル・インデクスで、Ｔはサンプリング時間である。厳
密にゼロ・ヘルツのＩＦへの周波数変換は、ω2 ＝−ω
1 のときに達成される。また、位相同期は、φ2 ＝−φ
1 の場合に達成される。著しい信号歪みを発生せずに双
方向周波数変換を行うため、デジタル複素フェーザの大
きさは一定でなければならず、またその位相は連続的で
なければならない。直交出力を有する数値制御発振器
（ＮＣＯ：Numerically Controlled Oscillator は、当
業者に周知であり、集積回路（ＩＣ）形式で市販され、
負の周波数を生成できない点を除いて、これらすべての
条件を満たす。
【０００９】回転複素フェーザの観点では、正周波数と
負周波数との間の区別は、フェーザは正周波数で反時計
方向に回転し、負周波数で時計方向に回転することであ
る。これについては、正周波数について余弦が正弦に先
行し、負周波数について正弦が余弦に先行することに留
意することによって説明できる。残留搬送周波数を有す
る変調信号が複素乗算器においてこのフェーザによって
乗算されると、単側波帯周波数変換が達成される。負の
周波数フェーザは信号をダウンコンバートし、正の周波
数フェーザは信号をアップコンバートする。複素乗算器
は単側波帯変換を固有に行うので、ベースバンドＩおよ
びＱチャネル複素乗算器出力の低域通過濾波は、除波す
べき不要な周波数がないので、必要ない。
負周波数との間の区別は、フェーザは正周波数で反時計
方向に回転し、負周波数で時計方向に回転することであ
る。これについては、正周波数について余弦が正弦に先
行し、負周波数について正弦が余弦に先行することに留
意することによって説明できる。残留搬送周波数を有す
る変調信号が複素乗算器においてこのフェーザによって
乗算されると、単側波帯周波数変換が達成される。負の
周波数フェーザは信号をダウンコンバートし、正の周波
数フェーザは信号をアップコンバートする。複素乗算器
は単側波帯変換を固有に行うので、ベースバンドＩおよ
びＱチャネル複素乗算器出力の低域通過濾波は、除波す
べき不要な周波数がないので、必要ない。
【００１０】
【発明が解決しようとする課題】負周波数を生成する方
法は、直交出力を有するＮＣＯを利用し、またＮＣＯ周
波数制御入力が２の補数のフォーマットまたは符号およ
び大きさフォーマットのいずれかにおいて負値の二進数
である場合に、正弦出力をニゲート(negate)する。これ
は、ＮＣＯ出力の複素共役を形成し、複素フェーザの回
転方向を反時計方向から時計方向に変更する効果を有す
る。しかし、極性反転が正弦出力のゼロ交差において生
じる特殊な場合を除いて、連続的な位相を維持しない。
位相不連続性は、正弦波の次のゼロ交差が生じるまで、
ＮＣＯが回転方向を変更することを防ぐことにより避け
ることができる。しかし、これは位相／周波数追跡ルー
プにタイム・ラグを発生し、その結果、ループ性能の劣
化またはループ不安定性が生じる。周波数ワードの大き
さのみがＮＣＯに結合されるが、これは符号のついてい
ない（正の）周波数ワード入力でのみ動作するためであ
り、符号ビットは、正弦出力をニゲートするかどうかを
判定するために用いられる。従って、この方法は、正の
周波数のみを生成するＮＣＯと同じ周波数分解能を達成
するためには、さらに１ビットの精度を有する周波数ワ
ードを必要とする。
法は、直交出力を有するＮＣＯを利用し、またＮＣＯ周
波数制御入力が２の補数のフォーマットまたは符号およ
び大きさフォーマットのいずれかにおいて負値の二進数
である場合に、正弦出力をニゲート(negate)する。これ
は、ＮＣＯ出力の複素共役を形成し、複素フェーザの回
転方向を反時計方向から時計方向に変更する効果を有す
る。しかし、極性反転が正弦出力のゼロ交差において生
じる特殊な場合を除いて、連続的な位相を維持しない。
位相不連続性は、正弦波の次のゼロ交差が生じるまで、
ＮＣＯが回転方向を変更することを防ぐことにより避け
ることができる。しかし、これは位相／周波数追跡ルー
プにタイム・ラグを発生し、その結果、ループ性能の劣
化またはループ不安定性が生じる。周波数ワードの大き
さのみがＮＣＯに結合されるが、これは符号のついてい
ない（正の）周波数ワード入力でのみ動作するためであ
り、符号ビットは、正弦出力をニゲートするかどうかを
判定するために用いられる。従って、この方法は、正の
周波数のみを生成するＮＣＯと同じ周波数分解能を達成
するためには、さらに１ビットの精度を有する周波数ワ
ードを必要とする。
【００１１】
【課題を解決するための手段】従って、正周波数および
負周波数の両方を生成し、かつ回転方向が変化しても位
相連続性を維持するデジタル回転複素フェーザ発生器を
提供する必要がある。また、デジタル周波数ワードにお
いて同じビット数の分解能を利用して、正周波数および
負周波数の両方を生成し、かつ正の周波数のみを生成す
るＮＣＯと同じ周波数分解能を達成するデジタル手段が
必要とされる。
負周波数の両方を生成し、かつ回転方向が変化しても位
相連続性を維持するデジタル回転複素フェーザ発生器を
提供する必要がある。また、デジタル周波数ワードにお
いて同じビット数の分解能を利用して、正周波数および
負周波数の両方を生成し、かつ正の周波数のみを生成す
るＮＣＯと同じ周波数分解能を達成するデジタル手段が
必要とされる。
【００１２】
【実施例】図１は、本発明の好適な実施例による実質的
にデジタルな無線受信機のＲＦおよびＩＦ処理部のブロ
ック図を示す。ＲＦ信号を受信するアンテナ１０は、Ｒ
Ｆ信号処理ブロック２０のＲＦ入力端子に結合され、こ
のＲＦ信号処理ブロック２０は、受信信号を前処理して
ダウンコンバートする低雑音増幅器，ＲＦフィルタおよ
びミキサによって構成される。ＲＦ信号処理ブロック２
０の出力端子は、直交ダウンコンバータ２６の入力端子
に結合し、この直交ダウンコンバータ２６は、実質的に
ゼロ・ヘルツのＩＦに単側波帯ダウンコンバートを行
う。ＲＦ信号処理ブロック２０および直交ダウンコンバ
ータ２６の構成は当技術分野で周知であり、特定の構成
は本発明に必要ない。アンテナ１０，ＲＦ信号処理ブロ
ック２０，直交ダウンコンバータ２６，ＬＯ１ ２５お
よびＬＯ２ ２７は、受信機フロントエンドを構成す
る。
にデジタルな無線受信機のＲＦおよびＩＦ処理部のブロ
ック図を示す。ＲＦ信号を受信するアンテナ１０は、Ｒ
Ｆ信号処理ブロック２０のＲＦ入力端子に結合され、こ
のＲＦ信号処理ブロック２０は、受信信号を前処理して
ダウンコンバートする低雑音増幅器，ＲＦフィルタおよ
びミキサによって構成される。ＲＦ信号処理ブロック２
０の出力端子は、直交ダウンコンバータ２６の入力端子
に結合し、この直交ダウンコンバータ２６は、実質的に
ゼロ・ヘルツのＩＦに単側波帯ダウンコンバートを行
う。ＲＦ信号処理ブロック２０および直交ダウンコンバ
ータ２６の構成は当技術分野で周知であり、特定の構成
は本発明に必要ない。アンテナ１０，ＲＦ信号処理ブロ
ック２０，直交ダウンコンバータ２６，ＬＯ１ ２５お
よびＬＯ２ ２７は、受信機フロントエンドを構成す
る。
【００１３】ＬＯ１ ２５の出力端子は、ＲＦ信号処理
ブロック２０のＬＯ入力端子に結合され、受信信号をダ
ウンコンバートするためのＬＯ１周波数基準信号３０を
与える。ＬＯ２発生器２７の出力端子は、直交ダウンコ
ンバータ２６のＬＯ入力端子に結合され、ＩＦ信号３５
をダウンコンバートするためのＬＯ２周波数基準信号２
９を与える。ＲＦ信号処理ブロック２０は、帯域外除波
および低雑音増幅を行い、一つまたはそれ以上のチャネ
ルまたは信号バンドを共通のＩＦに周波数ダウンコンバ
ートする。チャネル選択は、ＬＯ１を所望のチャネル周
波数に同調することによって行われ、ＬＯ２はすべての
チャネルについて固定周波数に通常設定される。ＲＦ信
号処理ブロック２０は、２つ以上の周波数ダウンコンバ
ートを行うことができることが当業者に理解される。そ
の場合、ＬＯ１ブロックは２つ以上の周波数発生器を表
す。
ブロック２０のＬＯ入力端子に結合され、受信信号をダ
ウンコンバートするためのＬＯ１周波数基準信号３０を
与える。ＬＯ２発生器２７の出力端子は、直交ダウンコ
ンバータ２６のＬＯ入力端子に結合され、ＩＦ信号３５
をダウンコンバートするためのＬＯ２周波数基準信号２
９を与える。ＲＦ信号処理ブロック２０は、帯域外除波
および低雑音増幅を行い、一つまたはそれ以上のチャネ
ルまたは信号バンドを共通のＩＦに周波数ダウンコンバ
ートする。チャネル選択は、ＬＯ１を所望のチャネル周
波数に同調することによって行われ、ＬＯ２はすべての
チャネルについて固定周波数に通常設定される。ＲＦ信
号処理ブロック２０は、２つ以上の周波数ダウンコンバ
ートを行うことができることが当業者に理解される。そ
の場合、ＬＯ１ブロックは２つ以上の周波数発生器を表
す。
【００１４】近ゼロＩＦ信号２８は、Ａ／Ｄコンバータ
４０に入力される。Ａ／Ｄコンバータ４０は、実質的に
量子化される十分な電圧振幅の入力信号を与えるため、
必要に応じて増幅およびレベル・シフトを含む。Ａ／Ｄ
コンバータ４０は、それ以降のベースバンド・デジタル
信号処理の条件を満たす十分な分解能でなければならな
い。必要なＡ／Ｄコンバータ分解能は、受信信号の変調
フォーマットと、デジタル受信機における各ループおよ
び他の信号処理機能の理論性能からの許容可能な劣化と
に依存する。Ａ／Ｄコンバータ４０は、近ゼロＩＦ同相
チャネル・データ４５および近ゼロＩＦ直交チャネル・
データ５０のデジタル・サンプルを生成する。
４０に入力される。Ａ／Ｄコンバータ４０は、実質的に
量子化される十分な電圧振幅の入力信号を与えるため、
必要に応じて増幅およびレベル・シフトを含む。Ａ／Ｄ
コンバータ４０は、それ以降のベースバンド・デジタル
信号処理の条件を満たす十分な分解能でなければならな
い。必要なＡ／Ｄコンバータ分解能は、受信信号の変調
フォーマットと、デジタル受信機における各ループおよ
び他の信号処理機能の理論性能からの許容可能な劣化と
に依存する。Ａ／Ｄコンバータ４０は、近ゼロＩＦ同相
チャネル・データ４５および近ゼロＩＦ直交チャネル・
データ５０のデジタル・サンプルを生成する。
【００１５】デジタル複素乗算器５５は、近ゼロＩＦ同
相チャネル・データ４５および近ゼロＩＦ直交チャネル
・データ５０の両方を１つの複素被乗数として受信す
る。複素乗算器５５の所望の出力は、ベースバンドＩチ
ャネルおよびＱチャネル・データであり、これらのデー
タから残留搬送信号が除去される。この残留搬送波は、
被送信信号におけるドップラ・シフトと、ＬＯ１および
ＬＯ２周波数の同調における限られた精度と、ＬＯ１お
よびＬＯ２の周波数に対する温度およびエージングの影
響との組み合わせによって生じる。
相チャネル・データ４５および近ゼロＩＦ直交チャネル
・データ５０の両方を１つの複素被乗数として受信す
る。複素乗算器５５の所望の出力は、ベースバンドＩチ
ャネルおよびＱチャネル・データであり、これらのデー
タから残留搬送信号が除去される。この残留搬送波は、
被送信信号におけるドップラ・シフトと、ＬＯ１および
ＬＯ２周波数の同調における限られた精度と、ＬＯ１お
よびＬＯ２の周波数に対する温度およびエージングの影
響との組み合わせによって生じる。
【００１６】残留ＩＦ搬送波の除去では、近ゼロＩＦ同
相チャネル・データ４５と近ゼロＩＦ直交チャネル・デ
ータ５０によって表される近ゼロＩＦ複素信号をゼロ・
ヘルツにアップコンバートまたはダウンコンバートする
必要がある。このコンバートまたは変換は、近ゼロＩＦ
複素信号を回転複素指数関数(rotating complex expone
ntial function) であるｅ Jωtで乗算することによっ
て行われ、この関数は残留ＩＦ搬送波に等しくかつ反対
の周波数を有する。この関数は、角周波数ωで回転する
複素面における単位長フェーザ(unit-length phasor)と
して説明できる。実数軸に対する位相角は、一回転で０
から２πまで交差する。正の周波数は、反時計方向の回
転と関連し、負の周波数は時計方向の回転と関連する。
回転方向を変更する際に連続位相を達成するためには、
フェーザは停止して方向を反転しなければならない。
相チャネル・データ４５と近ゼロＩＦ直交チャネル・デ
ータ５０によって表される近ゼロＩＦ複素信号をゼロ・
ヘルツにアップコンバートまたはダウンコンバートする
必要がある。このコンバートまたは変換は、近ゼロＩＦ
複素信号を回転複素指数関数(rotating complex expone
ntial function) であるｅ Jωtで乗算することによっ
て行われ、この関数は残留ＩＦ搬送波に等しくかつ反対
の周波数を有する。この関数は、角周波数ωで回転する
複素面における単位長フェーザ(unit-length phasor)と
して説明できる。実数軸に対する位相角は、一回転で０
から２πまで交差する。正の周波数は、反時計方向の回
転と関連し、負の周波数は時計方向の回転と関連する。
回転方向を変更する際に連続位相を達成するためには、
フェーザは停止して方向を反転しなければならない。
【００１７】デジタル回転複素フェーザ発生器６０は、
余弦信号６５および正弦信号７０を生成し、これらは複
素被乗数を形成し、かつ近ゼロＩＦ複素変調信号から変
調信号の残留ＩＦ搬送波を除去するために必要な複素回
転フェーザのそれぞれ実数部および虚数部である。回転
複素フェーザ発生器６０は、デジタル低域通過フィルタ
９３から出力される周波数ワード７５に応答する。固定
周波数デジタル・クロック６１はクロック出力９５を有
し、このクロック出力９５は、Ａ／Ｄコンバータ４０，
回転複素フェーザ発生器６０および順次素子(sequentia
l elements) を含む他のすべてのデジタル処理ブロック
のクロック入力端子に結合される。高データ・レート用
途では、ほとんどのデジタル信号処理ブロックは、複素
乗算器５５，位相／周波数弁別器９０およびデジタル低
域通過フィルタ９３を含め、パイプライン動作をサポー
トする順次素子を含む。
余弦信号６５および正弦信号７０を生成し、これらは複
素被乗数を形成し、かつ近ゼロＩＦ複素変調信号から変
調信号の残留ＩＦ搬送波を除去するために必要な複素回
転フェーザのそれぞれ実数部および虚数部である。回転
複素フェーザ発生器６０は、デジタル低域通過フィルタ
９３から出力される周波数ワード７５に応答する。固定
周波数デジタル・クロック６１はクロック出力９５を有
し、このクロック出力９５は、Ａ／Ｄコンバータ４０，
回転複素フェーザ発生器６０および順次素子(sequentia
l elements) を含む他のすべてのデジタル処理ブロック
のクロック入力端子に結合される。高データ・レート用
途では、ほとんどのデジタル信号処理ブロックは、複素
乗算器５５，位相／周波数弁別器９０およびデジタル低
域通過フィルタ９３を含め、パイプライン動作をサポー
トする順次素子を含む。
【００１８】デジタル低域通過フィルタ９３は、位相／
周波数誤差信号９１を処理して、周波数および位相同期
を維持するため、必要に応じて経時的に変化する周波数
ワード７５を生成する。位相／周波数弁別器９０の入力
は、複素乗算器５５のベースバンド同相チャネル・デー
タ８０およびベースバンド直交チャネル・データ８５出
力に結合される。位相／周波数誤差信号９１は、ベース
バンド同相チャネル・データ８０およびベースバンド直
交チャネル・データ８５における周波数および位相誤差
の瞬時値を表す。複素乗算器５５，位相／周波数弁別器
９０，デジタル低域通過フィルタ９３および回転複素フ
ェーザ発生器６０の組み合わせは、ＶＬＳＩ回路構成に
適したデジタル位相同期ループ（ＤＰＬＬ）を構成す
る。位相／周波数弁別器９０およびデジタル低域通過フ
ィルタ９３のさまざまな構成は当術分野において周知で
あり、特定の構成は本発明で必要ない。
周波数誤差信号９１を処理して、周波数および位相同期
を維持するため、必要に応じて経時的に変化する周波数
ワード７５を生成する。位相／周波数弁別器９０の入力
は、複素乗算器５５のベースバンド同相チャネル・デー
タ８０およびベースバンド直交チャネル・データ８５出
力に結合される。位相／周波数誤差信号９１は、ベース
バンド同相チャネル・データ８０およびベースバンド直
交チャネル・データ８５における周波数および位相誤差
の瞬時値を表す。複素乗算器５５，位相／周波数弁別器
９０，デジタル低域通過フィルタ９３および回転複素フ
ェーザ発生器６０の組み合わせは、ＶＬＳＩ回路構成に
適したデジタル位相同期ループ（ＤＰＬＬ）を構成す
る。位相／周波数弁別器９０およびデジタル低域通過フ
ィルタ９３のさまざまな構成は当術分野において周知で
あり、特定の構成は本発明で必要ない。
【００１９】当業者であれば、位相／周波数弁別器９０
は周波数弁別器で代替できることが理解される。その場
合、ループはデジタル周波数追跡ループとして説明さ
れ、このループは受信信号から残留ＩＦ搬送波を除去す
るが、位相同期を達成しない。この構成は、広帯域周波
数追跡が望ましく、かつ狭帯域位相追跡が個別の位相追
跡ループによって実行される用途で好ましい。本発明
は、ＤＰＬＬおよびデジタル周波数追跡ループ・アーキ
テクチャの両方と整合性がある。
は周波数弁別器で代替できることが理解される。その場
合、ループはデジタル周波数追跡ループとして説明さ
れ、このループは受信信号から残留ＩＦ搬送波を除去す
るが、位相同期を達成しない。この構成は、広帯域周波
数追跡が望ましく、かつ狭帯域位相追跡が個別の位相追
跡ループによって実行される用途で好ましい。本発明
は、ＤＰＬＬおよびデジタル周波数追跡ループ・アーキ
テクチャの両方と整合性がある。
【００２０】図２は、本発明の好適な実施例による回転
複素フェーザ発生器の詳細ブロック図を示す。好適な実
施例において、周波数ワード７５はＰビット・ワードで
あり、ここでＰ＝Ｌ＋Ｍ＋Ｎで、Ｌ，Ｍ．Ｎは好適な実
施例のパイプライン・アーキテクチャにおける各段のサ
イズに等しい長さである。
複素フェーザ発生器の詳細ブロック図を示す。好適な実
施例において、周波数ワード７５はＰビット・ワードで
あり、ここでＰ＝Ｌ＋Ｍ＋Ｎで、Ｌ，Ｍ．Ｎは好適な実
施例のパイプライン・アーキテクチャにおける各段のサ
イズに等しい長さである。
【００２１】残留ＩＦ搬送波は正または負であるので、
周波数ワード７５は２の補数でなければならない。双方
向位相累算器(bi-directional phase accumulator)１０
３は、周波数ワードを符号のついていない数(unsigned
number) として解釈する。周波数ワードは、双方向位相
累算器１０３によって用いられる位相ステップの大きさ
および極性の両方を表す。周波数ワードの大きさが増加
すると、各クロック・サイクルで印加される位相ステッ
プは増加し、複素フェーザの回転の周波数は大きさが大
きくなる。これは、負の周波数および正の周波数の両方
についていえる。
周波数ワード７５は２の補数でなければならない。双方
向位相累算器(bi-directional phase accumulator)１０
３は、周波数ワードを符号のついていない数(unsigned
number) として解釈する。周波数ワードは、双方向位相
累算器１０３によって用いられる位相ステップの大きさ
および極性の両方を表す。周波数ワードの大きさが増加
すると、各クロック・サイクルで印加される位相ステッ
プは増加し、複素フェーザの回転の周波数は大きさが大
きくなる。これは、負の周波数および正の周波数の両方
についていえる。
【００２２】双方向位相累算器１０３の周波数分解能
は、周波数ワード長であるＰビットと、デジタル・クロ
ック周波数とによって次式のように決定される： ｆres ＝±ｆCLK ／２P ここでｆres は周波数ワードの最下位ビットのヘルツ単
位の重みであり、ｆclkはヘルツ単位のデジタル・クロ
ック周波数である。出力複素フェーザの回転の周波数
は、次式によって与えられる： ｆout ＝ｆwordｆCLK ／２P ただし、ｆwordは２の補数の周波数ワードである。
は、周波数ワード長であるＰビットと、デジタル・クロ
ック周波数とによって次式のように決定される： ｆres ＝±ｆCLK ／２P ここでｆres は周波数ワードの最下位ビットのヘルツ単
位の重みであり、ｆclkはヘルツ単位のデジタル・クロ
ック周波数である。出力複素フェーザの回転の周波数
は、次式によって与えられる： ｆout ＝ｆwordｆCLK ／２P ただし、ｆwordは２の補数の周波数ワードである。
【００２３】バス伝搬周波数ワード７５は、Ｐビットの
バスであり、これはビット・スプリッタ(bit splitter)
１００によって周波数ワード・バスＬ１０５，周波数ワ
ード・バスＭ１１０および周波数ワード・バスＮ１１５
に分割される。
バスであり、これはビット・スプリッタ(bit splitter)
１００によって周波数ワード・バスＬ１０５，周波数ワ
ード・バスＭ１１０および周波数ワード・バスＮ１１５
に分割される。
【００２４】周波数ワード・バスＬ１０５は、Ｐビット
周波数ワードのＬビットを双方向位相累算器１０３のＬ
ビット段に転送する。このＬビット段は、Ｌビットの全
加算器(full adder)１２０からなり、Ｌビット和１２５
はＬビット・レジスタ１３５によってラッチされる。Ｌ
ビット・レジスタ１３５は、Ｌビット全加算器１２０の
加数としてＬビットのラッチ和１４０を生成する。シス
テム・クロック９５は、双方向位相累算器１０３のステ
ージおよびパイプライン処理を同期させる。
周波数ワードのＬビットを双方向位相累算器１０３のＬ
ビット段に転送する。このＬビット段は、Ｌビットの全
加算器(full adder)１２０からなり、Ｌビット和１２５
はＬビット・レジスタ１３５によってラッチされる。Ｌ
ビット・レジスタ１３５は、Ｌビット全加算器１２０の
加数としてＬビットのラッチ和１４０を生成する。シス
テム・クロック９５は、双方向位相累算器１０３のステ
ージおよびパイプライン処理を同期させる。
【００２５】好適な実施例のパイプライン方式の双方向
位相累算器は、搬送伝搬(carry propagation) を有する
符号のついていない加算器を利用する。符号のついてい
ない二進加算は、分割された２の補数の加数に適用され
ると、所望の境界で生じる搬送出力(carry output)を生
成し、全体的な位相累算器はモジュロ２P となり、ここ
でＰは周波数ワードのビット長である。また、この双方
向位相累算器は、周波数ワードが極性を変えると、位相
累算器は方向を変えて、位相連続性を維持するという特
性を有する。
位相累算器は、搬送伝搬(carry propagation) を有する
符号のついていない加算器を利用する。符号のついてい
ない二進加算は、分割された２の補数の加数に適用され
ると、所望の境界で生じる搬送出力(carry output)を生
成し、全体的な位相累算器はモジュロ２P となり、ここ
でＰは周波数ワードのビット長である。また、この双方
向位相累算器は、周波数ワードが極性を変えると、位相
累算器は方向を変えて、位相連続性を維持するという特
性を有する。
【００２６】周波数ワード・バスＭ１１０は、Ｐビット
周波数ワードのＭビットをＭビット遅延レジスタ１５５
に転送する。Ｍビット遅延レジスタ１５５は、Ｌ段搬送
アウト(L-stage carry-out) １３０が計算されＬ段パイ
プライン・ラッチ１４５によってラッチされる際に、周
波数ワードのＭビットを遅延する。次に、Ｌ段ラッチ搬
送アウト１５０は、Ｍ段の搬送イン値になる。このＭビ
ット段は、Ｍビット全加算器１６５からなり、Ｍビット
和１７０は、Ｍビット・レジスタ１７５によってラッチ
される。Ｍビット・レジスタ１７５は、Ｍビット全加算
器１６５の加数としてＭビット・ラッチ和１８０を生成
する。システム・クロック９５は、双方向位相累算器１
０３のステージおよびパイプライン処理を同期させる。
周波数ワードのＭビットをＭビット遅延レジスタ１５５
に転送する。Ｍビット遅延レジスタ１５５は、Ｌ段搬送
アウト(L-stage carry-out) １３０が計算されＬ段パイ
プライン・ラッチ１４５によってラッチされる際に、周
波数ワードのＭビットを遅延する。次に、Ｌ段ラッチ搬
送アウト１５０は、Ｍ段の搬送イン値になる。このＭビ
ット段は、Ｍビット全加算器１６５からなり、Ｍビット
和１７０は、Ｍビット・レジスタ１７５によってラッチ
される。Ｍビット・レジスタ１７５は、Ｍビット全加算
器１６５の加数としてＭビット・ラッチ和１８０を生成
する。システム・クロック９５は、双方向位相累算器１
０３のステージおよびパイプライン処理を同期させる。
【００２７】周波数ワード・バスＮ１１５は、Ｐビット
周波数ワードのＮビットをＮビット遅延レジスタ２０
５，２１５に転送する。Ｎビット遅延レジスタ２０５，
２１５は、Ｌ段搬送アウト１３０およびＭ段搬送アウト
１８５が算出・ラッチされる際に、周波数ワードのＮビ
ットを遅延する。次に、Ｍ段ラッチ搬送アウト１９５
は、Ｎ段の搬送イン値になる。このＮビット段は、Ｎビ
ット全加算器２００からなり、Ｎビット和２２５はＮビ
ット・レジスタ２３０によってラッチされる。Ｎビット
・レジスタ２３０は、Ｎビット全加算器２００の加数と
してＮビット・ラッチ和２３５を生成する。システム・
クロック９５は、双方向位相累算器１０３のステージお
よびパイプライン処理を同期させる。
周波数ワードのＮビットをＮビット遅延レジスタ２０
５，２１５に転送する。Ｎビット遅延レジスタ２０５，
２１５は、Ｌ段搬送アウト１３０およびＭ段搬送アウト
１８５が算出・ラッチされる際に、周波数ワードのＮビ
ットを遅延する。次に、Ｍ段ラッチ搬送アウト１９５
は、Ｎ段の搬送イン値になる。このＮビット段は、Ｎビ
ット全加算器２００からなり、Ｎビット和２２５はＮビ
ット・レジスタ２３０によってラッチされる。Ｎビット
・レジスタ２３０は、Ｎビット全加算器２００の加数と
してＮビット・ラッチ和２３５を生成する。システム・
クロック９５は、双方向位相累算器１０３のステージお
よびパイプライン処理を同期させる。
【００２８】Ｎビット・ラッチ和２３５は、アドレス指
定可能な離散的な振幅値を収容する余弦リード・オンリ
・メモリ（ＲＯＭ）２４０および正弦ＲＯＭ２５０のア
ドレスとして機能する。余弦ＲＯＭ２４０は、離散的な
余弦信号６５を生成し、正弦ＲＯＭ２５０は、離散的な
正弦信号を生成し、これらは回転複素フェーザの矩形成
分を形成する。好適な実施例では、これらはともに近ゼ
ロＩＦ同相チャネル・データ４５および近ゼロＩＦ直交
チャネル・データ５０を有する図１に示す複素乗算にお
いて用いられ、ゼロ・ヘルツＩＦを有するベースバンド
同相チャネル・データ８０およびベースバンド直交チャ
ネル・データ８５を生成する。
定可能な離散的な振幅値を収容する余弦リード・オンリ
・メモリ（ＲＯＭ）２４０および正弦ＲＯＭ２５０のア
ドレスとして機能する。余弦ＲＯＭ２４０は、離散的な
余弦信号６５を生成し、正弦ＲＯＭ２５０は、離散的な
正弦信号を生成し、これらは回転複素フェーザの矩形成
分を形成する。好適な実施例では、これらはともに近ゼ
ロＩＦ同相チャネル・データ４５および近ゼロＩＦ直交
チャネル・データ５０を有する図１に示す複素乗算にお
いて用いられ、ゼロ・ヘルツＩＦを有するベースバンド
同相チャネル・データ８０およびベースバンド直交チャ
ネル・データ８５を生成する。
【００２９】図３は、本発明の好適な実施例により、入
力周波数ワードが正から負の値に変化することに応答す
る回転複素フェーザ発生器のデジタル出力信号を示す。
周波数ワード７５が正の値を有するとき、余弦信号６５
は正弦信号７０より時間的に先行する。余弦信号６５お
よび正弦信号７０が極形式で表現されると、これらは複
素面で反時計方向に回転する複素フェーザを形成する。
周波数ワード７５が図３に示すように正の値から負の値
に変化すると、正弦信号７０は余弦信号６５に先行し始
める。極形式では、回転複素フェーザは、瞬時に方向を
反転し、複素面で時計方向に回転し始める。極形式で表
現すると、図３に示す余弦信号６５および正弦信号７０
は、正から負の周波数に遷移する前後およびその最中に
一定の大きさおよび連続的な位相を示す。
力周波数ワードが正から負の値に変化することに応答す
る回転複素フェーザ発生器のデジタル出力信号を示す。
周波数ワード７５が正の値を有するとき、余弦信号６５
は正弦信号７０より時間的に先行する。余弦信号６５お
よび正弦信号７０が極形式で表現されると、これらは複
素面で反時計方向に回転する複素フェーザを形成する。
周波数ワード７５が図３に示すように正の値から負の値
に変化すると、正弦信号７０は余弦信号６５に先行し始
める。極形式では、回転複素フェーザは、瞬時に方向を
反転し、複素面で時計方向に回転し始める。極形式で表
現すると、図３に示す余弦信号６５および正弦信号７０
は、正から負の周波数に遷移する前後およびその最中に
一定の大きさおよび連続的な位相を示す。
【００３０】デジタル回転複素フェーザ発生器６０は、
正弦信号において不連続性を生じるか、あるいはループ
において追加時間遅延を挿入する必要があり、そのため
回転方向は正弦信号７０のゼロ交差でのみ変化すること
が許される、複素共役を利用して負の周波数を生成する
ことに伴う従来の欠点を克服する。デジタル回転複素フ
ェーザ発生器６０は、連続した位相を有する正および負
の周波数を提供し、近ゼロＩＦデジタル受信機における
双方向周波数変換に対処する。また、デジタル回転複素
フェーザ発生器６０は、周波数ワードにおける同じビッ
ト数について、従来の複素共役方式に比べてより大きい
周波数分解能を実現する。
正弦信号において不連続性を生じるか、あるいはループ
において追加時間遅延を挿入する必要があり、そのため
回転方向は正弦信号７０のゼロ交差でのみ変化すること
が許される、複素共役を利用して負の周波数を生成する
ことに伴う従来の欠点を克服する。デジタル回転複素フ
ェーザ発生器６０は、連続した位相を有する正および負
の周波数を提供し、近ゼロＩＦデジタル受信機における
双方向周波数変換に対処する。また、デジタル回転複素
フェーザ発生器６０は、周波数ワードにおける同じビッ
ト数について、従来の複素共役方式に比べてより大きい
周波数分解能を実現する。
【００３１】本発明の好適な実施例について説明してき
たが、本発明の精神から逸脱せずに、あるいは特許請求
の範囲から逸脱せずに、さまざまな修正が可能なことは
当業者に明白である。第１に、説明した３段パイプライ
ンは任意の段数に拡張できることは当業者に明白であ
る。より高いデジタル・クロック周波数での動作では、
更なるパイプライン段を一般に必要とする。第２に、正
弦ＲＯＭおよび余弦ＲＯＭは、位相の０〜２πラジアン
の範囲を網羅する全サイクルの振幅値を含む必要がない
ことは当業者に明白である。値のカドラント(quadrant)
（０〜π／２）または値のオクタント(octant)（０〜π
／４）のみを格納し、追加論理を利用して正弦波および
余弦波の全サイクルを生成する方法は、当技術分野で周
知であり、本発明の実施に適用できる。
たが、本発明の精神から逸脱せずに、あるいは特許請求
の範囲から逸脱せずに、さまざまな修正が可能なことは
当業者に明白である。第１に、説明した３段パイプライ
ンは任意の段数に拡張できることは当業者に明白であ
る。より高いデジタル・クロック周波数での動作では、
更なるパイプライン段を一般に必要とする。第２に、正
弦ＲＯＭおよび余弦ＲＯＭは、位相の０〜２πラジアン
の範囲を網羅する全サイクルの振幅値を含む必要がない
ことは当業者に明白である。値のカドラント(quadrant)
（０〜π／２）または値のオクタント(octant)（０〜π
／４）のみを格納し、追加論理を利用して正弦波および
余弦波の全サイクルを生成する方法は、当技術分野で周
知であり、本発明の実施に適用できる。
【００３２】本発明により、受信機フロントエンドは、
ＩＦを正にすることを必要とする制約なしに、ＲＦ信号
を近ゼロＩＦダウンコンバートできることが当業者に理
解される。前述のように、これは、大きなドップラ周波
数が発生する、特に低軌道衛星通信システムにおいて、
送信機と受信機との間の相対的な移動によって発生する
ドップラ周波数の存在下で複雑になる。
ＩＦを正にすることを必要とする制約なしに、ＲＦ信号
を近ゼロＩＦダウンコンバートできることが当業者に理
解される。前述のように、これは、大きなドップラ周波
数が発生する、特に低軌道衛星通信システムにおいて、
送信機と受信機との間の相対的な移動によって発生する
ドップラ周波数の存在下で複雑になる。
【図１】本発明の好適な実施例によるＲＦ受信機のブロ
ック図を示す。
ック図を示す。
【図２】本発明の好適な実施例によるデジタル回転複素
フェーザ発生器の詳細ブロック図を示す。
フェーザ発生器の詳細ブロック図を示す。
【図３】本発明の好適な実施例により、入力周波数ワー
ドの極性の変化に応答するデジタル回転複素フェーザ発
生器の出力を示す。
ドの極性の変化に応答するデジタル回転複素フェーザ発
生器の出力を示す。
１０ アンテナ
２０ ＲＦ信号処理ブロック
２５ ＬＯ１
２６ 直交ダウンコンバータ
２７ ＬＯ２
２８ 近ゼロＩＦ信号
２９ ＬＯ２周波数基準信号
３０ ＬＯ１周波数基準信号
３５ ＩＦ信号
４０ Ａ／Ｄコンバータ
４５ 近ゼロＩＦ同相チャネル・データ
５０ 近ゼロＩＦ直交チャネル・データ
５５ デジタル複素乗算器
６０ デジタル回転複素フェーザ発生器
６１ 固定周波数デジタル・クロック
６５ 余弦信号
７０ 正弦信号
７５ 周波数ワード
８０ ベースバンド同相チャネル・データ
８５ ベースバンド直交チャネル・データ
９０ 位相／周波数弁別器
９１ 位相／周波数誤差信号
９３ デジタル低域通過フィルタ
９５ クロック出力（システム・クロック）
１００ ビット・スプリッタ
１０３ 双方向位相累算器
１０５ 周波数バスＬ
１１０ 周波数バスＭ
１１５ 周波数バスＮ
１２０ Ｌビット全加算器
１２５ Ｌビット和
１３０ Ｌ段搬送イン
１３５ Ｌビット・レジスタ
１４０ Ｌビット・ラッチ和
１４５ Ｌ段パイプライン・ラッチ
１５０ Ｌ段ラッチ搬送アウト
１５５ Ｍビット遅延レジスタ
１６５ Ｍビット全加算器
１７０ Ｍビット和
１７５ Ｍビット・レジスタ
１８０ Ｍビット・ラッチ和
１８５ Ｍ段搬送アウト
１９５ Ｍ段ラッチ搬送アウト
２００ Ｎビット全加算器
２０５，２１５ Ｎビット遅延レジスタ
２３０ Ｎビット・レジスタ
２３５ Ｎビット・ラッチ和
２４０ 余弦ＲＯＭ
２５０ 正弦ＲＯＭ
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平７−50697（ＪＰ，Ａ)
特開 平８−102771（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 27/00 - 27/38
Claims (10)
- 【請求項１】 周波数ワードの受信に応答して複素被乗
数を生成し、変調信号の周波数を中間周波数（ＩＦ）か
ら実質的にゼロ・ヘルツのベースバンドに周波数をアッ
プコンバートまたはダウンコンバートする、デジタル回
転複素フェーザ発生器であって： 位相で変化する離散的な正弦曲線の振幅値を定義するア
ドレス指定可能な離散的な振幅値を有する余弦ＲＯＭ； 位相で変化する離散的な正弦曲線の振幅値を定義するア
ドレス指定可能な離散的な振幅値を有する正弦ＲＯＭ；
および 前記余弦ＲＯＭおよび前記正弦ＲＯＭに結合され、前記
余弦ＲＯＭおよび前記正弦ＲＯＭの位相連続アドレス指
定を生成する双方向位相累算器であって、正および負の
ＩＦ周波数の間での遷移が行われた場合方向を反転する
ことによって連続した位相出力を提供し、２の補数フォ
ーマットで前記周波数ワードを利用して、正または負で
ある前記ＩＦの前記位相連続アドレス指定を決定する双
方向位相累算器； によって構成されることを特徴とするデジタル回転複素
フェーザ発生器。 - 【請求項２】 前記双方向位相累算器は： 前記余弦ＲＯＭおよび前記正弦ＲＯＭの前記位相連続ア
ドレス指定を生成するための複数のパイプライン段の累
算器； 前記周波数ワードを分割するビット・スプリッタ； 前記複数のパイプライン段の累算器のビットを遅延させ
かつ同期をとるための複数のレジスタ；および 前記複数のパイプライン段の累算器および前記複数のレ
ジスタを同期させるためのクロック出力； によって構成されることを特徴とする請求項１記載のデ
ジタル回転複素フェーザ発生器。 - 【請求項３】 前記複数のパイプライン段の累算器の各
々は： 合計出力および前記複数のパイプライン段の累算器の各
々に対する搬送出力を生成する符号の付いていない全加
算器； 前記符号の付いていない全加算器の前記合計出力を格納
するレジスタ；および 前記複数のパイプライン段の累算器の各々の前記搬送出
力を格納するラッチ； によって構成されることを特徴とする請求項２記載のデ
ジタル回転複素フェーザ発生器。 - 【請求項４】 正のＩＦまたは負のＩＦのいずれかを有
する近ゼロＩＦ信号を変換するために位相連続性をもつ
双方向周波数変換のためのデジタル位相ロック・ループ
であって： 前記近ゼロＩＦ信号を量子化するＡ／Ｄコンバータであ
って、近ゼロＩＦ同相チャネル・データおよび近ゼロＩ
Ｆ直交チャネル・データを生成する、Ａ／Ｄコンバー
タ； 正の周波数または負の周波数のいずれかを示す周波数ワ
ードの受信に応答して、位相連続性を有して複素面で回
転する複素フェーザを生成し、かつ正の周波数および負
の周波数の間での遷移に応答して方向を変化し、前記正
の周波数と負の周波数との間で遷移する場合に連続的な
位相出力を提供するデジタル回転複素フェーザ発生器； 前記Ａ／Ｄコンバータおよび前記デジタル回転複素フェ
ーザ発生器に結合され、前記複素フェーザを前記Ａ／Ｄ
コンバータによって量子化された前記近ゼロＩＦ同相チ
ャネル・データおよび前記近ゼロＩＦ直交チャネル・デ
ータで乗算して、ベースバンド同相チャネル・データお
よびベースバンド直交チャネル・データを生成する、デ
ジタル複素乗算器； 前記ベースバンド同相チャネル・データおよび前記ベー
スバンド直交チャネル・データから誤差信号を生成する
デジタル位相／周波数弁別器であって、前記誤差信号は
前記ベースバンド同相チャネル・データおよび前記ベー
スバンド直交チャネル・データにおける瞬時位相誤差お
よび周波数誤差を示す、デジタル位相／周波数弁別器；
および 前記誤差信号のサンプルを平均し、前記周波数ワードを
生成するデジタル低域通過フィルタ； によって構成されることを特徴とするデジタル位相ロッ
ク・ループ。 - 【請求項５】 前記デジタル回転複素フェーザ発生器
は： 位相連続アドレス指定に応答して、位相で変化する離散
的な正弦曲線の振幅値を定義する余弦のアドレス指定可
能な離散的な振幅値を有する余弦ＲＯＭ； 前記位相連続アドレス指定に応答して、位相で変化する
離散的な正弦曲線の振幅値を定義する正弦のアドレス指
定可能な離散的な振幅値を有する正弦ＲＯＭ；および 前記正の周波数を示す前記周波数ワードと前記負の周波
数を示す前記周波数ワードとの間で遷移があった場合
に、前記位相連続アドレス指定のために連続した位相出
力を提供する双方向位相累算器； によって構成されることを特徴とする請求項４記載のデ
ジタル位相ロック・ループ。 - 【請求項６】 正または負のＩＦを有する近ゼロＩＦ信
号を変換するため、連続的な位相で双方向周波数変換が
可能なデジタル周波数追跡ループであって： 周波数ワードの受信に応答して、連続的な位相を有する
正の周波数または負の周波数のいずれかで回転する複素
フェーザを生成し、かつ前記正の周波数と前記負の周波
数との間で遷移する場合に連続的な位相出力を提供する
ために方向を変化するデジタル回転複素フェーザ発生
器； 前記近ゼロＩＦ信号を量子化するＡ／Ｄコンバータであ
って、近ゼロＩＦ同相チャネル・データおよび近ゼロＩ
Ｆ直交チャネル・データを生成する、Ａ／Ｄコンバー
タ； 前記Ａ／Ｄコンバータおよび前記デジタル回転複素フェ
ーザ発生器に結合され、前記複素フェーザを前記Ａ／Ｄ
コンバータによって量子化された前記近ゼロＩＦ同相チ
ャネル・データおよび前記近ゼロＩＦ直交チャネル・デ
ータで乗算して、ベースバンド同相チャネル・データお
よびベースバンド直交チャネル・データを生成する、デ
ジタル複素乗算器； 前記ベースバンド同相チャネル・データおよび前記ベー
スバンド直交チャネル・データにおける周波数誤差を表
す誤差信号を生成する、デジタル周波数弁別器；および 前記誤差信号のサンプルを平均し、前記周波数ワードを
生成するデジタル低域通過フィルタ； によって構成されることを特徴とするデジタル周波数追
跡ループ。 - 【請求項７】 前記デジタル回転複素フェーザ発生器
は： 位相連続アドレス指定に応答して、位相で変化する離散
的な正弦曲線の振幅値を定義する余弦のアドレス指定可
能な離散的な振幅値を有する余弦ＲＯＭ； 前記位相連続アドレス指定に応答して、位相で変化する
離散的な正弦曲線の振幅値を定義する正弦のアドレス指
定可能な離散的な振幅値を有する正弦ＲＯＭ；および 前記正の周波数を示す前記周波数ワードと前記正の周波
数を示す前記周波数ワードとの間での遷移があった場合
に方向を反転して、前記位相連続アドレス指定のために
連続した位相出力を提供する双方向位相累算器； によって構成されることを特徴とする請求項６記載のデ
ジタル周波数追跡ループ。 - 【請求項８】 正の周波数または負の周波数のいずれか
で複素面で回転し、かつ位相連続性を維持するデジタル
回転複素フェーザの矩形成分を生成する方法であって： 回転の前記正の周波数または前記負の周波数を表す２の
補数のフォーマットで、周波数ワードを受信する段階； 前記周波数ワードを、複数のパイプライン段の累算器に
分割する段階； 前記複数のパイプライン段の累算器中における前記周波
数ワードの連続したワードを累積する段階であって、前
記周波数ワードが正の周波数または負の周波数を表す場
合に前記位相連続性を提供するとともに、方向を反転さ
せることによって前記正の周波数と前記負の周波数との
間で遷移する場合に連続的な位相出力を提供する、累積
する段階； 前記複数のパイプライン段の累算器のうちの１つからデ
ジタル・アドレスを生成して、アドレス指定可能な離散
的な振幅値を収容する前記余弦ＲＯＭおよび前記正弦Ｒ
ＯＭをアクセスする段階； 前記デジタル・アドレスを用いて、前記余弦ＲＯＭおよ
び前記正弦ＲＯＭをアドレス指定する段階；および 前記アドレス指定可能な離散的な振幅値を出力する段
階； によって構成されることを特徴とする方法。 - 【請求項９】 位相連続性を維持しつつ、正または負の
ＩＦ搬送周波数を有する近ゼロＩＦ信号から残留ＩＦ搬
送波を除去する方法であって： 前記近ゼロＩＦ信号を量子化し、近ゼロＩＦ同相チャネ
ル・データおよび近ゼロＩＦ直交チャネル・データを生
成する段階； ２の補数の形式で、周波数ワードから位相連続性を有す
る余弦信号および正弦信号を生成する段階であって、前
記余弦信号および前記正弦信号は前記残留ＩＦ搬送波と
大きさが等しくかつ極性が反対の周波数を有する回転複
素フェーザの矩形成分を表し、前記回転複素フェーザ
は、方向を反転させることによって正の周波数および負
の周波数の前記近ゼロＩＦ信号間での遷移があった場合
に連続した位相出力を提供する、段階； 前記余弦信号および前記正弦信号とともに、前記近ゼロ
ＩＦ同相チャネル・データおよび前記近ゼロＩＦ直交チ
ャネル・データを利用して、複素乗算を実行し、ベース
バンド同相チャネル・データおよびベースバンド直交チ
ャネル・データを生成する段階；および 前記ベースバンド同相チャネル・データおよび前記ベー
スバンド直交チャネル・データを測定して、前記生成す
る段階において用いられる前記周波数ワードを決定する
段階； によって構成されることを特徴とする方法。 - 【請求項１０】 前記測定する段階は： 前記ベースバンド同相チャネル・データおよび前記ベー
スバンド直交チャネル・データにおける前記残留ＩＦ搬
送波を示す周波数誤差信号を生成する段階；および 前記周波数誤差信号の時間平均を計算することにより前
記周波数ワードを生成する段階； によって構成されることを特徴とする請求項９記載の方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/416,122 US5832043A (en) | 1995-04-03 | 1995-04-03 | System and method for maintaining continuous phase during up/down conversion of near-zero hertz intermediate frequencies |
| US416122 | 1995-04-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0927830A JPH0927830A (ja) | 1997-01-28 |
| JP3363025B2 true JP3363025B2 (ja) | 2003-01-07 |
Family
ID=23648637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10202396A Expired - Fee Related JP3363025B2 (ja) | 1995-04-03 | 1996-04-02 | デジタル複素フェーザジェネレータおよびデジタル受信機における両方向周波数変換の方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5832043A (ja) |
| JP (1) | JP3363025B2 (ja) |
| IT (1) | IT1283965B1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10224420A (ja) * | 1997-02-05 | 1998-08-21 | Toshiba Corp | デジタル復調装置のａｆｃ回路 |
| US6633550B1 (en) | 1997-02-20 | 2003-10-14 | Telefonaktiebolaget Lm Ericsson (Publ) | Radio transceiver on a chip |
| JPH10294675A (ja) * | 1997-04-18 | 1998-11-04 | General Res Of Electron Inc | 直接変換受信機用周波数弁別器 |
| KR100494311B1 (ko) * | 1997-05-06 | 2005-08-10 | 디지털 비디오 시스템스 인코퍼레이션 | 모터의회전유무출력장치 |
| KR100217361B1 (ko) * | 1997-06-30 | 1999-09-01 | 김영환 | Vsb 디지털 복조기 |
| JP3084362B2 (ja) * | 1997-12-04 | 2000-09-04 | 株式会社ケンウッド | ディジタル放送受信機 |
| US6975691B1 (en) * | 1997-12-17 | 2005-12-13 | Kabushiki Kaisha Kenwood | Receiver |
| FR2776436B1 (fr) * | 1998-03-19 | 2002-11-29 | Sgs Thomson Microelectronics | Filtre numerique pour boucle de correction de rotation d'un demodulateur qpsk ou qam |
| JP4169393B2 (ja) * | 1998-06-16 | 2008-10-22 | アイコム株式会社 | 角度復調器 |
| US6944301B1 (en) * | 1999-03-10 | 2005-09-13 | Cirrus Logic, Inc. | Method and apparatus for discriminating multipath and pulse noise distortions in radio receivers |
| JP2000278341A (ja) * | 1999-03-25 | 2000-10-06 | Sanyo Electric Co Ltd | 直交位相復調回路 |
| US6636571B1 (en) * | 1999-12-20 | 2003-10-21 | Texas Instruments Incorporated | Automatic frequency control system with improved argument approximation |
| US6661851B1 (en) * | 2000-10-20 | 2003-12-09 | Qualcomm Incorporated | Bi-directional vector rotator |
| US6968019B2 (en) * | 2000-11-27 | 2005-11-22 | Broadcom Corporation | IF FSK receiver |
| DE60123922T2 (de) * | 2001-03-20 | 2007-09-06 | Agilent Technologies, Inc. (n.d.Ges.d.Staates Delaware), Palo Alto | Verfahren und Einrichtung zur Netzwerkmessung |
| US20030087618A1 (en) * | 2001-11-08 | 2003-05-08 | Junsong Li | Digital FM stereo decoder and method of operation |
| US7099642B2 (en) * | 2001-11-09 | 2006-08-29 | Qualcomm, Incorporated | Method and apparatus for matching receiver carrier frequency |
| KR100441196B1 (ko) * | 2002-01-14 | 2004-07-21 | 기가텔레콤 (주) | 연속 위상 직교 진폭 변조 및 복조 장치 |
| GB2396496B (en) * | 2002-12-21 | 2005-11-16 | Zarlink Semiconductor Ltd | Multi-channel tuner apparatus |
| US7340024B1 (en) * | 2003-10-22 | 2008-03-04 | L3 Communications Corporation | Parallel fractional interpolator with data-rate clock synchronization |
| JP4699843B2 (ja) * | 2005-09-15 | 2011-06-15 | 富士通株式会社 | 移動通信システム、並びに移動通信システムにおいて使用される基地局装置および移動局装置 |
| US20070281626A1 (en) * | 2006-06-05 | 2007-12-06 | Dobosz Paul J | Vehicle telematics satellite data transceiver utilizing fm radio circuitry |
| US7760116B2 (en) * | 2008-10-20 | 2010-07-20 | Chrontel, Inc | Balanced rotator conversion of serialized data |
| KR101398175B1 (ko) | 2013-01-08 | 2014-05-20 | 한국항공대학교산학협력단 | 무선 주파수용 주파수 변환기 |
| US10903867B1 (en) * | 2019-08-30 | 2021-01-26 | U-Blox Ag | Discrete time superheterodyne mixer |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4916405A (en) * | 1988-10-27 | 1990-04-10 | Unisys Corp. | Smart sweep apparatus for data rate receivers |
| ES2063372T3 (es) * | 1989-08-11 | 1995-01-01 | Siemens Ag | Procedimiento y dispositivo para la conversion de señales de recepcion de alta frecuencia moduladas digitalmente. |
| US5107522A (en) * | 1990-02-05 | 1992-04-21 | Sharp Kabushiki Kaisha | Automatic frequency control circuit |
| US5113416A (en) * | 1990-10-26 | 1992-05-12 | Ericsson Ge Mobile Communications Holding, Inc. | Digital radio frequency compensation |
| US5287388A (en) * | 1991-06-25 | 1994-02-15 | Kabushiki Kaisha Toshiba | Frequency offset removal method and apparatus |
| AU655384B2 (en) * | 1991-07-26 | 1994-12-15 | General Instrument Corporation | Carrier phase recovery for an adaptive equalizer |
| US5400363A (en) * | 1993-05-07 | 1995-03-21 | Loral Aerospace Corp. | Quadrature compensation for orthogonal signal channels |
-
1995
- 1995-04-03 US US08/416,122 patent/US5832043A/en not_active Expired - Fee Related
-
1996
- 1996-03-27 IT IT96RM000195A patent/IT1283965B1/it active IP Right Grant
- 1996-04-02 JP JP10202396A patent/JP3363025B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| ITRM960195A0 (ja) | 1996-03-27 |
| IT1283965B1 (it) | 1998-05-07 |
| JPH0927830A (ja) | 1997-01-28 |
| ITRM960195A1 (it) | 1997-09-27 |
| US5832043A (en) | 1998-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3363025B2 (ja) | デジタル複素フェーザジェネレータおよびデジタル受信機における両方向周波数変換の方法 | |
| US9253004B2 (en) | Apparatus and method for signal phase control in an integrated radio circuit | |
| US6055281A (en) | Passband DQPSK detector for a digital communications receiver | |
| NZ261042A (en) | Demodulator with low rate analog to digital converter | |
| JP3169714B2 (ja) | ディジタル無線変調器 | |
| US5640427A (en) | Demodulator | |
| JPH11284677A (ja) | 復調器とこれを用いたディジタル無線通信システム | |
| US5748682A (en) | Oscillator frequency offset error estimator for communications systems | |
| US5079513A (en) | Demodulator and radio receiver having such a demodulator | |
| JPH11331291A (ja) | 自動利得制御方法および自動利得制御を備えた復調装置 | |
| US6504879B1 (en) | Digital modulation apparatus | |
| JP2004241886A (ja) | 周波数制御回路、及びそれを用いた無線送受信装置とその周波数制御方法 | |
| US5982200A (en) | Costas loop carrier recovery circuit using square-law circuits | |
| JPH1056486A (ja) | 復調装置 | |
| EP0987862A1 (en) | Absolute phasing circuit | |
| US5838208A (en) | Modulation of transmission data signal in sychronous with transmission clock signal | |
| AU642373B2 (en) | A digital quadrature phase detector for angle modulated signals | |
| JPH06237277A (ja) | Ｐｓｋ搬送波信号再生装置 | |
| KR100221334B1 (ko) | 데이터 형식 변환 장치 | |
| JP2744541B2 (ja) | 二重差動符号化通信装置 | |
| JP3382892B2 (ja) | 階層化伝送における位相変調信号をデジタル復調してフレーム同期パターン検出を行う方法及びその装置 | |
| Shevyakov et al. | Carrier recovery techniques analysis for PSK signals | |
| JPS61177054A (ja) | 位相変調信号の受信回路 | |
| EP2381596B1 (en) | Parallel digital filter | |
| JPH066397A (ja) | 遅延検波器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |