KR100221334B1 - 데이터 형식 변환 장치 - Google Patents

Abstract

본 발명은 데이터 형식 변환 장치에 관한 것으로, 특히 디지털 직각 위상 편이(quadrature phase shift keying : QPSK) 복조기에서 입출력 디지털 데이터를 외부 시스템과 호환될수 있도록 오프셋 이진 데이터(offset binary)와 2의 보수 데이터(2's complement)가 상호 변환할 수 있는 데이터 형식 변환 장치에 관한 것으로서,

본 발명은 입력 데이터를 임시 저장하는 다수개의 레지스터(31)와; 상기 다수개의 레지스터값을 제 1 입력 단자로 입력받고, 상기 다수개의 레지스터값중 최상위 비트만 반전시키고, 나머지 비트는 동일한 값을 제 2 입력 단자로 입력받아, 선택 신호(sel)에 따라 상기 제 1 입력 단자값 또는 제 2 입력 단자값을 선택하여 출력하는 멀티플렉서(33); 및 오프셋 이진 데이터와 2의 보수 데이터의 상호 변환을 위해 선택 신호(sel)를 발생하는 제어부(24)를 포함하여 구성되며, 그 효과는 데이터 표현 형식이 고정된 시스템에서 입력 포드와 출력 포드부분에 오프셋 이진 데이터와 2의 보수 데이터를 상호 전환하는 데이터 변환 장치를 추가로 구비하므로써 다른 형태를 갖는 시스템과 데이터를 주고 받을 때 데이터의 형식(오프셋 이진 데이터 혹은 2의 보수 데이터)에 구예받지 않는 효과가 있다.

Description

데이터 형식 변환 장치

본 발명은 데이터 형식 변환 장치에 관한 것으로, 특히 디지털 직각 위상 편이(quadrature phase shift keying : QPSK) 복조기에서 입출력 디지털 데이터를 외부 시스템과 호환될수 있도록 오프셋 이진 데이터(offset binary)와 2의 보수 데이터(2's complement)가 상호 변환할 수 있는 데이터 형식 변환 장치에 관한 것이다.

일반적으로, 위상 편이 변조 방식(PSK : phase-shift-keying)는 정보 신호에 따라 반송파의 위상을 예정된 몇가지 값으로 변화시키는 디지털 변조 방식으로서, 반송파가 가질수 있는 위상의 수에 따라 이진 위상 편이 변조(BPSK : binary phase shift keying), 직각 위상 편이 변조(이하 QPSK 라함)등이 있다.

위상 편이 변조 방식(PSK)은 진폭 편이 변조(ASK : amplitude-shift-keying)에 비해 동일한 부호오류율을 얻는데 소요되는 수신전력이 작아도 되고, 또 2상 PSK에서 4상 PSK 내지 8 상 PSK로 다상화됨에 따라 전송용량이 동일한 무선대역에서 각각 2배, 3배로 증가시킬수 있는 장점이 있기 때문에 디지털 위성 통신 방송이나 밀리파 통신 방식등의 분야에서 널리 연구되어 지고 있다.

도 1은 일반적인 직각 위상 편이(QPSK) 복조기에 대한 구성도로서, QPSK 복조기는 크게 복소수 곱셈부(10)와, 반송파 복원부(11), 정합 필터부(13), 자동 이득 제어부(15, Automatic Gain Control) 및 타이밍 복원부(17)로 구성된다.

상기 복소수 곱셈부(10)는 외부의 A/D 컨버터를 통해 디지털 신호로 변환된 I채널 신호(I_in)와 Q채널 신호(Q_in)를 입력받아 상기 반송파 복원부(11)로부터 출력된 위상 에러 보상 신호()와 복소수 곱셈하여 상기 정합 필터부(13)로 출력한다.

상기 반송파 복원부(11)에서는 상기 정합 필터를 거쳐 복원된 신호(I_out, Q_out)를 피드 백 입력받아 위상 에러 검출기(11-1)를 통해서 위상 에러 값을 찾아내고, 상기 위상 에러 값을 루프 필터(11-2)를 통해 평균치를 구한 후, 보상 신호 발생기(11-3)를 위상 에러를 제거시키기 위한 보상신호를 상기 복소수 곱셈부(10)로 출력한다.

상기 정합 필터부(13)는 상기 복소수 곱셈부(10)로부터 출력된 신호를 필터링 처리하여 I채널 신호(I_out)와 Q채널 신호(Q_out)를 출력한다.

상기 자동 이득 제어부(15)는 상기 I채널 신호(I_out)와 Q채널 신호(Q_out) 를 입력받아 현재 입력신호의 크기를 측정하여 외부 디바이스 튜너(시스템 채널에 맞는 주파수 대역으로 바꾸어 주는 역할을 한다.) 전달하므로써 수신 신호의 레벨을 일정 범위 내에 유지시켜주는 기능을 한다.

상기 타이밍 복원부(17)는 상기 I채널 신호(I_out)와 Q채널 신호(Q_out)를 입력받아 타이밍 에러값을 계산한 후, 수정 발진기에 의해 발진하는 전압 제어 발진기(VCXO : voltage controlled cristal oscillator)로 전달하여 샘플링 시간을 정확히 동기시키는 역할을 한다.

한편, 일반적으로 디지털 시스템간에 데이터 통신이 이루어지기 위해서는 각 시스템의 요건을 만족시켜야만 한다.

예를 들면, 데이터 스트림의 변환과 2가지 이질적인 매체의 속도정합, 시스템이 갖는 데이터버스 용량 및 입출력 속도, 데이터의 표현 등의 요건이 충족되어야만 한다. 디지털 시스템에서 사용되는 데이터는 이진수 온(1), 오프(0)으로 표현하는데, 음수의 표현법에서는 부호 절대값 표시(sign-magnitude), 1의 보수 표시(1's complement), 2의 보수 표시(2's complement), 오프셋 이진 표시(offset binary)등이 있다.

부호 절대값 표시는 최상위 비트를 부호비트로 할당하고, 나머지 비트는 크기를 절대치로 나타내는데 사용한다.

보수 표시 방법은 최상위 비트는 부호로 할당하고, 나머지는 크기를 나타내는데 양수와 음수에 따라 표시가 다르다. 1의 보수의 음수 표시는 먼저 양수로 표시하고 나서 비트 단위로 모든 비트의 보수를 취한다. 즉, '0'은 '1'로 바꾸고, '1'은 '0'으로 바꾸면 된다. 2의 보수의 음수 표시는 1의 보수 표시에 1을 더하기만 하면 된다. 오프셋 이진 표시는 2의 보수의 부호비트만 반대이고, 크기를 나타내는 비트는 동일한 이진 표시이다.

여기서, 부호 절대값 표시는 보수 형태보다 연산을 수행하는데 훨씬 복잡하기 때문에 거의 사용되지 않고, 음수를 표시하는데 1의 보수나 2의 보수를 사용하게 된다. 사실 하드웨어 측면에서 보면 1의 보수가 2의 보수보다 설계하기에 간편하지만, 1의 보수에는 두가지 형태의 0(00000:'0', 11111:1의 보수표시에서의 음의 '0')이 존재하기 때문에 불편하다.

따라서, 대부분 디지털 시스템에서는 2의 보수 표시나, 오프셋 이진 표시로 음수를 표시하고 있다.

그런데, 예를 들어 2의 보수 시스템으로 제작된 QPSK복조기가 오프셋 이진 시스템으로부터 데이터를 입력 받거나 오프셋 이진 시스템으로 데이터를 출력하려 한다면, 데이터 표현 방식을 입출력 시스템에 맞도록 변환해 주는 변환 장치가 필요한 문제점이 있었다.

이에, 본 발명은 상기와 같은 종래의 문제점을 해소하기 위하여 안출된 것으로, 오프셋 이진 형태 또는 2'보수 형태가 상호 변환되도록 하여 칩 내부 연산에 적합한 데이터를 입력 받고, 출력 하는 데이터 형식 변환 장치를 제공하는 데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 장치는, 데이터를 임시 저장하는 다수개의 레지스터와, 상기 다수개의 레지스터값을 제 1 입력 단자로 입력받고, 상기 다수개의 레지스터값중 최상위 비트만 반전시키고, 나머지 비트는 그대로 제 2 입력 단자로 입력받아, 선택 신호에 따라 상기 제 1입력 단자값 또는 제 2 입력 단자값을 선택하여 출력하는 멀티플렉서, 및 오프셋 이진 데이터와 2의 보수 데이터의 상호 변환을 위해 상기 선택 신호(sel)를 발생하는 제어부를 포함하여 구성되는 것을 특징으로 한다.

도1은 일반적인 QPSK복조기에 대한 전체 블럭도,

도2는 본 발명을 적용시킨 QPSK복조기에 대한 전체 블럭도,

도3은 본 발명에 따른 데이터 형식 변환 장치에 대한 실시 회로도이다.

* 도면의 주요부분에 대한 부호의 설명

21 : 입력 데이터 변환부 22 : 출력 데이터 변환부

23 : 제어부 31 : 다수개의 레지스터

32 : 반전 게이트 33 : 멀티플렉서

이하, 첨부된 도면을 참조하여 본 발명을 자세히 설명

우선, 본 발명의 이해를 돕고저 5비트로 표현되는 오프셋 이진 데이터와 2의 보수 데이터를 비교하여 하기 표에 나타내었다.

[표]

십진수	오프셋 이진수	2의 보수
15	11111	01111
14	11110	01110
：	：	：
2	10010	00010
1	10001	00001
0	10000	00000
-1	01111	11111

[표]

-2	01110	11110
：	：	：
-14	00001	10001
-15	00000	10000

상기 표에서 보여지는 바와 같이, 오프셋 이진수와 2의 보수와의 관계는 부호를 나타내는 최상위비트만 다르고, 나머지 비트는 동일하다는 것을 알수 있다.

상기 두 이진 비트 표현이 갖는 특성을 이용하여 최상위 비트만 바꾸어 주면, 두 데이터의 변환을 수행할 수 있는 것이다.

도 2는 본 발명을 적용시킨 QPSK복조기에 대한 전체 블럭도로서, 상기 도 1의 QPSK복조기에 입력 데이터 변환부(21), 출력 데이터 변환부(22) 및 제어부(23)가 추가되어 있다.

상기 입력 데이터 변환부(21) 및 출력 데이터 변환부(22)는 상기 제어부(23)의 제어 신호에 따라 입력된 오프셋 이진 데이터를 2의 보수 데이터로 변환하여 출력하거나, 또는 입력된 2의 보수 데이터를 오프셋 이진 데이터로 변환하여 출력한다.

도 3은 본 발명에 따른 데이터 형식 변환 장치에 대한 실시 회로도로서, 데이터 변환 장치는 다수개의 레지스터(31)와 반전 게이트(32) 및 멀티플렉서(33)로 구성되어 있다.

상기 다수개의 레지스터(31)는 5비트 데이터를 입력받아 임시 저장하고, 상기 반전 게이트(32)는 최상위 비트값을 반전시켜 출력한다.

상기 멀티플렉서(33)는 상기 다수개의 레지스터값을 제 1 입력 단자로 입력받고, 상기 반전 게이트의 출력을 포함한 나머지 비트에 대한 레지스터값을 제 2 입력 단자로 입력받는다. 그리고, 상기 제어부로부터 발생된 선택신호에 따라 상기 제 1 입력 단자의 데이터 또는 상기 제 2 입력 단자의 데이터를 선택하여 출력한다.

예를 들어, 도 2에 도시한 QPSK복조기 내부 연산이 2의 보수로 계산하도록 설계되어 있다고 가정하자.

QPSK복조기로 입력되어 들어온 데이터가 2의 보수 형태일 경우에는 상기 제어부(23)는 '하이' 선택 신호를 상기 멀티플렉서(33)로 발생하여 제 1 입력 단자의 데이터 즉, 입력된 데이터를 그대로 출력한다.

QPSK복조기로 입력되어 들어온 데이터가 오프셋 이진 형태일 경우에는 상기 제어부(23)는 '로우' 선택 신호를 상기 멀티플렉서(33)로 발생하여 제 2 입력 단자의 데이터 즉, 최상위 비트만 반전된 데이터를 출력하여 2의 보수형태로 변환하여 출력한다.

QPSK복조기의 출력을 입력받는 다음단이 2의 보수 시스템일 경우에는 상기 제어부(23)는 '하이' 선택 신호를 상기 멀티플렉서(33)로 발생하여 제 1 입력 단자의 데이터 즉, 2의 보수 데이터를 그대로 출력한다.

QPSK복조기의 출력을 입력받는 다음단이 오프셋 시스템일 경우에는 상기 제어부(23)는 '로우'선택 신호를 상기 멀티플렉서(33)로 발생하여 제 2 입력 단자의 데이터 즉, 최상위 비트만 반전된 데이터를 출력하여 2의 보수 데이터를 오프셋 이진 데이터로 변환하여 출력한다.

이상에서 살펴본 바와 같이, 데이터 표현 형식이 고정된 시스템에서 입력 포드와 출력 포드부분에 오프셋 이진 데이터와 2의 보수 데이터를 상호 전환하는 데이터 변환 장치를 추가로 구비하므로써 다른 형태를 갖는 시스템과 데이터를 주고 받을 때 데이터의 형식(오프셋 이진 데이터 혹은 2의 보수 데이터)에 구예받지 않는 효과가 있다.

Claims (5)

1. 오프셋 이진 데이터 혹은 2의 보수 데이터 형태로 내부 계산이 수행되는 디지털 시스템이 각자의 데이터를 주고 받아 처리하도록 데이터 형식을 바꾸어 주는 변환 장치에 있어서,

   입력 데이터를 임시 저장하는 다수개의 레지스터(31)와;

   상기 다수개의 레지스터값을 제 1 입력 단자로 입력받고, 상기 다수개의 레지스터값중 최상위 비트만 반전시키고, 나머지 비트는 동일한 값을 제 2 입력 단자로 입력받아, 선택 신호(sel)에 따라 상기 제 1 입력 단자값 또는 제 2 입력 단자값을 선택하여 출력하는 멀티플렉서(33); 및

   오프셋 이진 데이터와 2의 보수 데이터의 상호 변환을 위해 선택 신호(sel)를 발생하는 제어부(23)를 포함하여 구성되는 것을 특징으로 하는 데이터 형식 변환 장치.
2. 제 1 항에 있어서, 상기 다수개의 레지스터(31)의 최상위 비트값(MSB)을 반전 시키는 반전 게이트(32)가 추가로 포함되는 것을 특징으로 하는 데이터 형식 변환 장치.
3. 제 1 항에 있어서, 상기 제어부(23)는 입력 데이터 형식과 출력 데이터 형식이 동일할 때에는 제 1 입력 단자를 선택하도록 선택 신호(sel)를 발생하고, 입력 데이터 형식과 출력 데이터 형식이 동일하지 않을 때에는 제 2 입력 단자를 선택하도록 하는 선택 신호(sel)를 발생하는 것을 특징으로 하는 데이터 형식 변환 장치.
4. 제 1 항에 있어서, 외부 시스템의 입력 데이터를 상기 다수개의 레지스터로 입력 받고, 상기 멀티플렉서의 출력 데이터를 연산 처리하는 시스템과 하나의 칩으로 구성되는 것을 특징으로 하는 데이터 형식 변환 장치.
5. 제 1 항에 있어서, 연산 처리된 데이터를 상기 다수개의 레지스터로 입력 받고, 상기 멀티플렉서의 출력 데이터를 외부의 시스템으로 입력시키는 시스템과 하나의 칩으로 구성되는 것을 특징으로 하는 데이터 형식 변환 장치.