JPH0927830A - デジタル複素フェーザジェネレータおよびデジタル受信機における両方向周波数変換の方法 - Google Patents
デジタル複素フェーザジェネレータおよびデジタル受信機における両方向周波数変換の方法Info
- Publication number
- JPH0927830A JPH0927830A JP8102023A JP10202396A JPH0927830A JP H0927830 A JPH0927830 A JP H0927830A JP 8102023 A JP8102023 A JP 8102023A JP 10202396 A JP10202396 A JP 10202396A JP H0927830 A JPH0927830 A JP H0927830A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- digital
- channel data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Investigating Or Analysing Materials By Optical Means (AREA)
Abstract
(57)【要約】
【課題】 デジタル回転複素フェーザ発生器60は、正
または負の周波数において一定の大きさで連続的な位相
の信号を与え、変調信号の周波数を近ゼロ中間周波数
(IF)からベースバンドに変換する。 【解決手段】 回転複素フェーザ発生器により、デジタ
ル受信機フロントエンドは、正または負の周波数を有す
る残留IF搬送波を生じることがある大きなドップラ周
波数シフトの存在下でも、アナログ/デジタル変換の前
に、受信信号を実質的にゼロヘルツのIFにダウンコン
バートできる。
または負の周波数において一定の大きさで連続的な位相
の信号を与え、変調信号の周波数を近ゼロ中間周波数
(IF)からベースバンドに変換する。 【解決手段】 回転複素フェーザ発生器により、デジタ
ル受信機フロントエンドは、正または負の周波数を有す
る残留IF搬送波を生じることがある大きなドップラ周
波数シフトの存在下でも、アナログ/デジタル変換の前
に、受信信号を実質的にゼロヘルツのIFにダウンコン
バートできる。
Description
【0001】
【産業上の利用分野】本発明は、デジタル通信の分野に
関し、さらに詳しくは、復調,同期およびすべてのベー
スバンド信号処理機能がデジタル回路によって実行され
る高データ・レート・デジタル無線受信機に関する。本
発明は、近ベースバンド変調信号の周波数アップコンバ
ートまたはダウンコンバートを行うデジタル装置および
方法を提供し、デジタル周波数および位相同期ループに
おいて採用される。
関し、さらに詳しくは、復調,同期およびすべてのベー
スバンド信号処理機能がデジタル回路によって実行され
る高データ・レート・デジタル無線受信機に関する。本
発明は、近ベースバンド変調信号の周波数アップコンバ
ートまたはダウンコンバートを行うデジタル装置および
方法を提供し、デジタル周波数および位相同期ループに
おいて採用される。
【0002】
【従来の技術】信号処理機能の大部分がデジタル回路に
よって実行される無線受信機は、デジタル受信器として
説明できる。デジタル受信機は、アナログ回路から構成
される受信機と同じ機能を実行するが、超LSI(VL
SI)技術を利用して、信号処理の柔軟性が高く、ユニ
ット単位のばらつきが少なく、小型軽量である。デジタ
ル受信機は、変調信号が一連のバイナリ・パルスである
デジタル通信システムにおいて特に有利である。
よって実行される無線受信機は、デジタル受信器として
説明できる。デジタル受信機は、アナログ回路から構成
される受信機と同じ機能を実行するが、超LSI(VL
SI)技術を利用して、信号処理の柔軟性が高く、ユニ
ット単位のばらつきが少なく、小型軽量である。デジタ
ル受信機は、変調信号が一連のバイナリ・パルスである
デジタル通信システムにおいて特に有利である。
【0003】一般的なデジタル受信機は、アンテナから
無線周波(RF)信号を得て、RFフロントエンド回路
において低雑音増幅,濾波および周波数ダウンコンバー
トを行う。このフロントエンド回路の出力は、アナログ
/デジタル・コンバータ(A/D)によって量子化さ
れ、搬送周波数および位相追跡,データ・シンボル・ク
ロック復元,利得補正,濾波およびデータ検出を含む残
りのすべての信号処理機能は、すべてデジタル回路で実
行される。
無線周波(RF)信号を得て、RFフロントエンド回路
において低雑音増幅,濾波および周波数ダウンコンバー
トを行う。このフロントエンド回路の出力は、アナログ
/デジタル・コンバータ(A/D)によって量子化さ
れ、搬送周波数および位相追跡,データ・シンボル・ク
ロック復元,利得補正,濾波およびデータ検出を含む残
りのすべての信号処理機能は、すべてデジタル回路で実
行される。
【0004】従来のスーパヘテロダイン無線受信機で
は、被送信RFから中間周波数(IF)への周波数変換
は、アナログ二重平衡ミキサにおいてRF信号に正弦局
部発振器(LO)信号を乗じることによって行われる。
チャネル選択性を達成するため、高周波数IFから低周
波数IFへの追加変換も、追加二重平衡ミキサおよびL
O信号を設けることによって行うことができる。この方
法では、所望の信号と虚信号(image signal)との間のス
ペクトル重複によって生じる歪みを防ぐため、最終的な
IFが変調帯域幅よりも大きくなければならない。デジ
タル通信では、変調帯域幅は、ボー・レートよりも一般
に大きいかそれに等しく、またデジタル受信機では、最
終IFよりも大きいアナログ帯域幅を有するA/Dが必
要とされる。これは、高データ・レート・デジタル受信
機によってサポートできる情報レートに対して大きな制
限を課す。
は、被送信RFから中間周波数(IF)への周波数変換
は、アナログ二重平衡ミキサにおいてRF信号に正弦局
部発振器(LO)信号を乗じることによって行われる。
チャネル選択性を達成するため、高周波数IFから低周
波数IFへの追加変換も、追加二重平衡ミキサおよびL
O信号を設けることによって行うことができる。この方
法では、所望の信号と虚信号(image signal)との間のス
ペクトル重複によって生じる歪みを防ぐため、最終的な
IFが変調帯域幅よりも大きくなければならない。デジ
タル通信では、変調帯域幅は、ボー・レートよりも一般
に大きいかそれに等しく、またデジタル受信機では、最
終IFよりも大きいアナログ帯域幅を有するA/Dが必
要とされる。これは、高データ・レート・デジタル受信
機によってサポートできる情報レートに対して大きな制
限を課す。
【0005】純粋にアナログ方式の受信機は、信号処理
機能に固有の制限を有し、熱によるばらつきおよびエー
ジングの影響を受けやすく、また製造上の一貫性の問題
があり、労働集約的な試験および調整を必要とすること
がある。デジタル受信機アーキテクチャは、これらの欠
点の多くを克服するために開発された。デジタル受信機
の性能は、A/Dの変換速度および分解能によって制限
される。既存のA/D性能を最大限に活用する受信機ア
ーキテクチャは、デジタル受信機が動作するデータ・レ
ートを最大限にする必要がある。
機能に固有の制限を有し、熱によるばらつきおよびエー
ジングの影響を受けやすく、また製造上の一貫性の問題
があり、労働集約的な試験および調整を必要とすること
がある。デジタル受信機アーキテクチャは、これらの欠
点の多くを克服するために開発された。デジタル受信機
の性能は、A/Dの変換速度および分解能によって制限
される。既存のA/D性能を最大限に活用する受信機ア
ーキテクチャは、デジタル受信機が動作するデータ・レ
ートを最大限にする必要がある。
【0006】最終IFが変調帯域幅よりも大きくなけれ
ばならないという制約は、直交ダウンコンバータを利用
して、最終IFにおいて同相(In-Phase)チャネル(Iチ
ャネル)および直交(Quadrature)チャネル(Qチャネ
ル)を生成することによって部分的に克服できる。これ
は、虚信号を削除し、それによりスペクトル重複を防
ぐ。IチャネルおよびQチャネル信号は、次のようにそ
れぞれ複素信号Rの実数成分および虚数成分として解釈
できる: R=I+jQ ただし、jは−1の平方根に等しい虚数演算子である。
受信複素信号Rは周波数ω1 および位相オフセットφ1
を有する複素面(complex plane) で回転し、ここでω1
は残留IF搬送波のラジアン周波数であり、φ1 は送信
信号に対する受信信号Rの位相オフセットである。この
方法では、最終IFは原則的にゼロ・ヘルツに低減でき
るが、実際的な観点からは、従来のデジタル受信機では
厳密に正または負に維持しなければならない。
ばならないという制約は、直交ダウンコンバータを利用
して、最終IFにおいて同相(In-Phase)チャネル(Iチ
ャネル)および直交(Quadrature)チャネル(Qチャネ
ル)を生成することによって部分的に克服できる。これ
は、虚信号を削除し、それによりスペクトル重複を防
ぐ。IチャネルおよびQチャネル信号は、次のようにそ
れぞれ複素信号Rの実数成分および虚数成分として解釈
できる: R=I+jQ ただし、jは−1の平方根に等しい虚数演算子である。
受信複素信号Rは周波数ω1 および位相オフセットφ1
を有する複素面(complex plane) で回転し、ここでω1
は残留IF搬送波のラジアン周波数であり、φ1 は送信
信号に対する受信信号Rの位相オフセットである。この
方法では、最終IFは原則的にゼロ・ヘルツに低減でき
るが、実際的な観点からは、従来のデジタル受信機では
厳密に正または負に維持しなければならない。
【0007】送信機と受信機との間の相対速度によるド
ップラ・シフト,同調精度および受信機LOのドリフト
はすべて、周波数不確実性に寄与し、最終IFにおける
残留搬送周波数は正周波数と負周波数との間で変動する
ことがあり、受信機は残留搬送波を除去するためアップ
コンバートとダウンコンバートとの間で切り換える必要
がある。これは、低軌道衛星通信リンクにおいて特に問
題となり、この低軌道衛星リンクでは、衛星が地上トラ
ンシーバ上空を通過するとドップラ・シフトが極性を変
更し、またドップラ・シフトが変調帯域幅の大半を占め
ることがあり、ドップラの変化率が大きくなりうる。
ップラ・シフト,同調精度および受信機LOのドリフト
はすべて、周波数不確実性に寄与し、最終IFにおける
残留搬送周波数は正周波数と負周波数との間で変動する
ことがあり、受信機は残留搬送波を除去するためアップ
コンバートとダウンコンバートとの間で切り換える必要
がある。これは、低軌道衛星通信リンクにおいて特に問
題となり、この低軌道衛星リンクでは、衛星が地上トラ
ンシーバ上空を通過するとドップラ・シフトが極性を変
更し、またドップラ・シフトが変調帯域幅の大半を占め
ることがあり、ドップラの変化率が大きくなりうる。
【0008】デジタル受信機は、デジタル直交LO信号
を生成する手段が設けられる場合、実質的にゼロ・ヘル
ツの最終IFをサポートでき、このデジタル直交LO信
号は、信号をデジタル・アップコンバートまたはダウン
コンバートして、残留搬送波を除去するために、必要に
応じて正周波数と負周波数との間で切り換えることがで
きる。正弦波および余弦波のデジタル表現であるこれら
の直交LO信号は、オイラーの関係(Euler's relation)
を利用して、回転複素フェーザ(rotating complex phas
or) の矩形成分として解釈できる: ej (ω2t+φ2)=cos(ω2 t+φ2 )+jsin
(ω2 t+φ2 ) ここでω2 は、正または負の発振のラジアン周波数であ
り、tは時間であり、φ2 は任意の位相である。この表
現はデジタルなので、ω2 およびφ2 は量子化され、t
は、nTに等しい離散的な時間であり、ここでnはサン
プル・インデクスで、Tはサンプリング時間である。厳
密にゼロ・ヘルツのIFへの周波数変換は、ω2 =−ω
1 のときに達成される。また、位相同期は、φ2 =−φ
1 の場合に達成される。著しい信号歪みを発生せずに双
方向周波数変換を行うため、デジタル複素フェーザの大
きさは一定でなければならず、またその位相は連続的で
なければならない。直交出力を有する数値制御発振器
(NCO:Numerically Controlled Oscillator は、当
業者に周知であり、集積回路(IC)形式で市販され、
負の周波数を生成できない点を除いて、これらすべての
条件を満たす。
を生成する手段が設けられる場合、実質的にゼロ・ヘル
ツの最終IFをサポートでき、このデジタル直交LO信
号は、信号をデジタル・アップコンバートまたはダウン
コンバートして、残留搬送波を除去するために、必要に
応じて正周波数と負周波数との間で切り換えることがで
きる。正弦波および余弦波のデジタル表現であるこれら
の直交LO信号は、オイラーの関係(Euler's relation)
を利用して、回転複素フェーザ(rotating complex phas
or) の矩形成分として解釈できる: ej (ω2t+φ2)=cos(ω2 t+φ2 )+jsin
(ω2 t+φ2 ) ここでω2 は、正または負の発振のラジアン周波数であ
り、tは時間であり、φ2 は任意の位相である。この表
現はデジタルなので、ω2 およびφ2 は量子化され、t
は、nTに等しい離散的な時間であり、ここでnはサン
プル・インデクスで、Tはサンプリング時間である。厳
密にゼロ・ヘルツのIFへの周波数変換は、ω2 =−ω
1 のときに達成される。また、位相同期は、φ2 =−φ
1 の場合に達成される。著しい信号歪みを発生せずに双
方向周波数変換を行うため、デジタル複素フェーザの大
きさは一定でなければならず、またその位相は連続的で
なければならない。直交出力を有する数値制御発振器
(NCO:Numerically Controlled Oscillator は、当
業者に周知であり、集積回路(IC)形式で市販され、
負の周波数を生成できない点を除いて、これらすべての
条件を満たす。
【0009】回転複素フェーザの観点では、正周波数と
負周波数との間の区別は、フェーザは正周波数で反時計
方向に回転し、負周波数で時計方向に回転することであ
る。これについては、正周波数について余弦が正弦に先
行し、負周波数について正弦が余弦に先行することに留
意することによって説明できる。残留搬送周波数を有す
る変調信号が複素乗算器においてこのフェーザによって
乗算されると、単側波帯周波数変換が達成される。負の
周波数フェーザは信号をダウンコンバートし、正の周波
数フェーザは信号をアップコンバートする。複素乗算器
は単側波帯変換を固有に行うので、ベースバンドIおよ
びQチャネル複素乗算器出力の低域通過濾波は、除波す
べき不要な周波数がないので、必要ない。
負周波数との間の区別は、フェーザは正周波数で反時計
方向に回転し、負周波数で時計方向に回転することであ
る。これについては、正周波数について余弦が正弦に先
行し、負周波数について正弦が余弦に先行することに留
意することによって説明できる。残留搬送周波数を有す
る変調信号が複素乗算器においてこのフェーザによって
乗算されると、単側波帯周波数変換が達成される。負の
周波数フェーザは信号をダウンコンバートし、正の周波
数フェーザは信号をアップコンバートする。複素乗算器
は単側波帯変換を固有に行うので、ベースバンドIおよ
びQチャネル複素乗算器出力の低域通過濾波は、除波す
べき不要な周波数がないので、必要ない。
【0010】
【発明が解決しようとする課題】負周波数を生成する方
法は、直交出力を有するNCOを利用し、またNCO周
波数制御入力が2の補数のフォーマットまたは符号およ
び大きさフォーマットのいずれかにおいて負値の二進数
である場合に、正弦出力をニゲート(negate)する。これ
は、NCO出力の複素共役を形成し、複素フェーザの回
転方向を反時計方向から時計方向に変更する効果を有す
る。しかし、極性反転が正弦出力のゼロ交差において生
じる特殊な場合を除いて、連続的な位相を維持しない。
位相不連続性は、正弦波の次のゼロ交差が生じるまで、
NCOが回転方向を変更することを防ぐことにより避け
ることができる。しかし、これは位相/周波数追跡ルー
プにタイム・ラグを発生し、その結果、ループ性能の劣
化またはループ不安定性が生じる。周波数ワードの大き
さのみがNCOに結合されるが、これは符号のついてい
ない(正の)周波数ワード入力でのみ動作するためであ
り、符号ビットは、正弦出力をニゲートするかどうかを
判定するために用いられる。従って、この方法は、正の
周波数のみを生成するNCOと同じ周波数分解能を達成
するためには、さらに1ビットの精度を有する周波数ワ
ードを必要とする。
法は、直交出力を有するNCOを利用し、またNCO周
波数制御入力が2の補数のフォーマットまたは符号およ
び大きさフォーマットのいずれかにおいて負値の二進数
である場合に、正弦出力をニゲート(negate)する。これ
は、NCO出力の複素共役を形成し、複素フェーザの回
転方向を反時計方向から時計方向に変更する効果を有す
る。しかし、極性反転が正弦出力のゼロ交差において生
じる特殊な場合を除いて、連続的な位相を維持しない。
位相不連続性は、正弦波の次のゼロ交差が生じるまで、
NCOが回転方向を変更することを防ぐことにより避け
ることができる。しかし、これは位相/周波数追跡ルー
プにタイム・ラグを発生し、その結果、ループ性能の劣
化またはループ不安定性が生じる。周波数ワードの大き
さのみがNCOに結合されるが、これは符号のついてい
ない(正の)周波数ワード入力でのみ動作するためであ
り、符号ビットは、正弦出力をニゲートするかどうかを
判定するために用いられる。従って、この方法は、正の
周波数のみを生成するNCOと同じ周波数分解能を達成
するためには、さらに1ビットの精度を有する周波数ワ
ードを必要とする。
【0011】
【課題を解決するための手段】従って、正周波数および
負周波数の両方を生成し、かつ回転方向が変化しても位
相連続性を維持するデジタル回転複素フェーザ発生器を
提供する必要がある。また、デジタル周波数ワードにお
いて同じビット数の分解能を利用して、正周波数および
負周波数の両方を生成し、かつ正の周波数のみを生成す
るNCOと同じ周波数分解能を達成するデジタル手段が
必要とされる。
負周波数の両方を生成し、かつ回転方向が変化しても位
相連続性を維持するデジタル回転複素フェーザ発生器を
提供する必要がある。また、デジタル周波数ワードにお
いて同じビット数の分解能を利用して、正周波数および
負周波数の両方を生成し、かつ正の周波数のみを生成す
るNCOと同じ周波数分解能を達成するデジタル手段が
必要とされる。
【0012】
【実施例】図1は、本発明の好適な実施例による実質的
にデジタルな無線受信機のRFおよびIF処理部のブロ
ック図を示す。RF信号を受信するアンテナ10は、R
F信号処理ブロック20のRF入力端子に結合され、こ
のRF信号処理ブロック20は、受信信号を前処理して
ダウンコンバートする低雑音増幅器,RFフィルタおよ
びミキサによって構成される。RF信号処理ブロック2
0の出力端子は、直交ダウンコンバータ26の入力端子
に結合し、この直交ダウンコンバータ26は、実質的に
ゼロ・ヘルツのIFに単側波帯ダウンコンバートを行
う。RF信号処理ブロック20および直交ダウンコンバ
ータ26の構成は当技術分野で周知であり、特定の構成
は本発明に必要ない。アンテナ10,RF信号処理ブロ
ック20,直交ダウンコンバータ26,LO1 25お
よびLO2 27は、受信機フロントエンドを構成す
る。
にデジタルな無線受信機のRFおよびIF処理部のブロ
ック図を示す。RF信号を受信するアンテナ10は、R
F信号処理ブロック20のRF入力端子に結合され、こ
のRF信号処理ブロック20は、受信信号を前処理して
ダウンコンバートする低雑音増幅器,RFフィルタおよ
びミキサによって構成される。RF信号処理ブロック2
0の出力端子は、直交ダウンコンバータ26の入力端子
に結合し、この直交ダウンコンバータ26は、実質的に
ゼロ・ヘルツのIFに単側波帯ダウンコンバートを行
う。RF信号処理ブロック20および直交ダウンコンバ
ータ26の構成は当技術分野で周知であり、特定の構成
は本発明に必要ない。アンテナ10,RF信号処理ブロ
ック20,直交ダウンコンバータ26,LO1 25お
よびLO2 27は、受信機フロントエンドを構成す
る。
【0013】LO1 25の出力端子は、RF信号処理
ブロック20のLO入力端子に結合され、受信信号をダ
ウンコンバートするためのLO1周波数基準信号30を
与える。LO2発生器27の出力端子は、直交ダウンコ
ンバータ26のLO入力端子に結合され、IF信号35
をダウンコンバートするためのLO2周波数基準信号2
9を与える。RF信号処理ブロック20は、帯域外除波
および低雑音増幅を行い、一つまたはそれ以上のチャネ
ルまたは信号バンドを共通のIFに周波数ダウンコンバ
ートする。チャネル選択は、LO1を所望のチャネル周
波数に同調することによって行われ、LO2はすべての
チャネルについて固定周波数に通常設定される。RF信
号処理ブロック20は、2つ以上の周波数ダウンコンバ
ートを行うことができることが当業者に理解される。そ
の場合、LO1ブロックは2つ以上の周波数発生器を表
す。
ブロック20のLO入力端子に結合され、受信信号をダ
ウンコンバートするためのLO1周波数基準信号30を
与える。LO2発生器27の出力端子は、直交ダウンコ
ンバータ26のLO入力端子に結合され、IF信号35
をダウンコンバートするためのLO2周波数基準信号2
9を与える。RF信号処理ブロック20は、帯域外除波
および低雑音増幅を行い、一つまたはそれ以上のチャネ
ルまたは信号バンドを共通のIFに周波数ダウンコンバ
ートする。チャネル選択は、LO1を所望のチャネル周
波数に同調することによって行われ、LO2はすべての
チャネルについて固定周波数に通常設定される。RF信
号処理ブロック20は、2つ以上の周波数ダウンコンバ
ートを行うことができることが当業者に理解される。そ
の場合、LO1ブロックは2つ以上の周波数発生器を表
す。
【0014】近ゼロIF信号28は、A/Dコンバータ
40に入力される。A/Dコンバータ40は、実質的に
量子化される十分な電圧振幅の入力信号を与えるため、
必要に応じて増幅およびレベル・シフトを含む。A/D
コンバータ40は、それ以降のベースバンド・デジタル
信号処理の条件を満たす十分な分解能でなければならな
い。必要なA/Dコンバータ分解能は、受信信号の変調
フォーマットと、デジタル受信機における各ループおよ
び他の信号処理機能の理論性能からの許容可能な劣化と
に依存する。A/Dコンバータ40は、近ゼロIF同相
チャネル・データ45および近ゼロIF直交チャネル・
データ50のデジタル・サンプルを生成する。
40に入力される。A/Dコンバータ40は、実質的に
量子化される十分な電圧振幅の入力信号を与えるため、
必要に応じて増幅およびレベル・シフトを含む。A/D
コンバータ40は、それ以降のベースバンド・デジタル
信号処理の条件を満たす十分な分解能でなければならな
い。必要なA/Dコンバータ分解能は、受信信号の変調
フォーマットと、デジタル受信機における各ループおよ
び他の信号処理機能の理論性能からの許容可能な劣化と
に依存する。A/Dコンバータ40は、近ゼロIF同相
チャネル・データ45および近ゼロIF直交チャネル・
データ50のデジタル・サンプルを生成する。
【0015】デジタル複素乗算器55は、近ゼロIF同
相チャネル・データ45および近ゼロIF直交チャネル
・データ50の両方を1つの複素被乗数として受信す
る。複素乗算器55の所望の出力は、ベースバンドIチ
ャネルおよびQチャネル・データであり、これらのデー
タから残留搬送信号が除去される。この残留搬送波は、
被送信信号におけるドップラ・シフトと、LO1および
LO2周波数の同調における限られた精度と、LO1お
よびLO2の周波数に対する温度およびエージングの影
響との組み合わせによって生じる。
相チャネル・データ45および近ゼロIF直交チャネル
・データ50の両方を1つの複素被乗数として受信す
る。複素乗算器55の所望の出力は、ベースバンドIチ
ャネルおよびQチャネル・データであり、これらのデー
タから残留搬送信号が除去される。この残留搬送波は、
被送信信号におけるドップラ・シフトと、LO1および
LO2周波数の同調における限られた精度と、LO1お
よびLO2の周波数に対する温度およびエージングの影
響との組み合わせによって生じる。
【0016】残留IF搬送波の除去では、近ゼロIF同
相チャネル・データ45と近ゼロIF直交チャネル・デ
ータ50によって表される近ゼロIF複素信号をゼロ・
ヘルツにアップコンバートまたはダウンコンバートする
必要がある。このコンバートまたは変換は、近ゼロIF
複素信号を回転複素指数関数(rotating complex expone
ntial function) であるe Jωtで乗算することによっ
て行われ、この関数は残留IF搬送波に等しくかつ反対
の周波数を有する。この関数は、角周波数ωで回転する
複素面における単位長フェーザ(unit-length phasor)と
して説明できる。実数軸に対する位相角は、一回転で0
から2πまで交差する。正の周波数は、反時計方向の回
転と関連し、負の周波数は時計方向の回転と関連する。
回転方向を変更する際に連続位相を達成するためには、
フェーザは停止して方向を反転しなければならない。
相チャネル・データ45と近ゼロIF直交チャネル・デ
ータ50によって表される近ゼロIF複素信号をゼロ・
ヘルツにアップコンバートまたはダウンコンバートする
必要がある。このコンバートまたは変換は、近ゼロIF
複素信号を回転複素指数関数(rotating complex expone
ntial function) であるe Jωtで乗算することによっ
て行われ、この関数は残留IF搬送波に等しくかつ反対
の周波数を有する。この関数は、角周波数ωで回転する
複素面における単位長フェーザ(unit-length phasor)と
して説明できる。実数軸に対する位相角は、一回転で0
から2πまで交差する。正の周波数は、反時計方向の回
転と関連し、負の周波数は時計方向の回転と関連する。
回転方向を変更する際に連続位相を達成するためには、
フェーザは停止して方向を反転しなければならない。
【0017】デジタル回転複素フェーザ発生器60は、
余弦信号65および正弦信号70を生成し、これらは複
素被乗数を形成し、かつ近ゼロIF複素変調信号から変
調信号の残留IF搬送波を除去するために必要な複素回
転フェーザのそれぞれ実数部および虚数部である。回転
複素フェーザ発生器60は、デジタル低域通過フィルタ
93から出力される周波数ワード75に応答する。固定
周波数デジタル・クロック61はクロック出力95を有
し、このクロック出力95は、A/Dコンバータ40,
回転複素フェーザ発生器60および順次素子(sequentia
l elements) を含む他のすべてのデジタル処理ブロック
のクロック入力端子に結合される。高データ・レート用
途では、ほとんどのデジタル信号処理ブロックは、複素
乗算器55,位相/周波数弁別器90およびデジタル低
域通過フィルタ93を含め、パイプライン動作をサポー
トする順次素子を含む。
余弦信号65および正弦信号70を生成し、これらは複
素被乗数を形成し、かつ近ゼロIF複素変調信号から変
調信号の残留IF搬送波を除去するために必要な複素回
転フェーザのそれぞれ実数部および虚数部である。回転
複素フェーザ発生器60は、デジタル低域通過フィルタ
93から出力される周波数ワード75に応答する。固定
周波数デジタル・クロック61はクロック出力95を有
し、このクロック出力95は、A/Dコンバータ40,
回転複素フェーザ発生器60および順次素子(sequentia
l elements) を含む他のすべてのデジタル処理ブロック
のクロック入力端子に結合される。高データ・レート用
途では、ほとんどのデジタル信号処理ブロックは、複素
乗算器55,位相/周波数弁別器90およびデジタル低
域通過フィルタ93を含め、パイプライン動作をサポー
トする順次素子を含む。
【0018】デジタル低域通過フィルタ93は、位相/
周波数誤差信号91を処理して、周波数および位相同期
を維持するため、必要に応じて経時的に変化する周波数
ワード75を生成する。位相/周波数弁別器90の入力
は、複素乗算器55のベースバンド同相チャネル・デー
タ80およびベースバンド直交チャネル・データ85出
力に結合される。位相/周波数誤差信号91は、ベース
バンド同相チャネル・データ80およびベースバンド直
交チャネル・データ85における周波数および位相誤差
の瞬時値を表す。複素乗算器55,位相/周波数弁別器
90,デジタル低域通過フィルタ93および回転複素フ
ェーザ発生器60の組み合わせは、VLSI回路構成に
適したデジタル位相同期ループ(DPLL)を構成す
る。位相/周波数弁別器90およびデジタル低域通過フ
ィルタ93のさまざまな構成は当術分野において周知で
あり、特定の構成は本発明で必要ない。
周波数誤差信号91を処理して、周波数および位相同期
を維持するため、必要に応じて経時的に変化する周波数
ワード75を生成する。位相/周波数弁別器90の入力
は、複素乗算器55のベースバンド同相チャネル・デー
タ80およびベースバンド直交チャネル・データ85出
力に結合される。位相/周波数誤差信号91は、ベース
バンド同相チャネル・データ80およびベースバンド直
交チャネル・データ85における周波数および位相誤差
の瞬時値を表す。複素乗算器55,位相/周波数弁別器
90,デジタル低域通過フィルタ93および回転複素フ
ェーザ発生器60の組み合わせは、VLSI回路構成に
適したデジタル位相同期ループ(DPLL)を構成す
る。位相/周波数弁別器90およびデジタル低域通過フ
ィルタ93のさまざまな構成は当術分野において周知で
あり、特定の構成は本発明で必要ない。
【0019】当業者であれば、位相/周波数弁別器90
は周波数弁別器で代替できることが理解される。その場
合、ループはデジタル周波数追跡ループとして説明さ
れ、このループは受信信号から残留IF搬送波を除去す
るが、位相同期を達成しない。この構成は、広帯域周波
数追跡が望ましく、かつ狭帯域位相追跡が個別の位相追
跡ループによって実行される用途で好ましい。本発明
は、DPLLおよびデジタル周波数追跡ループ・アーキ
テクチャの両方と整合性がある。
は周波数弁別器で代替できることが理解される。その場
合、ループはデジタル周波数追跡ループとして説明さ
れ、このループは受信信号から残留IF搬送波を除去す
るが、位相同期を達成しない。この構成は、広帯域周波
数追跡が望ましく、かつ狭帯域位相追跡が個別の位相追
跡ループによって実行される用途で好ましい。本発明
は、DPLLおよびデジタル周波数追跡ループ・アーキ
テクチャの両方と整合性がある。
【0020】図2は、本発明の好適な実施例による回転
複素フェーザ発生器の詳細ブロック図を示す。好適な実
施例において、周波数ワード75はPビット・ワードで
あり、ここでP=L+M+Nで、L,M.Nは好適な実
施例のパイプライン・アーキテクチャにおける各段のサ
イズに等しい長さである。
複素フェーザ発生器の詳細ブロック図を示す。好適な実
施例において、周波数ワード75はPビット・ワードで
あり、ここでP=L+M+Nで、L,M.Nは好適な実
施例のパイプライン・アーキテクチャにおける各段のサ
イズに等しい長さである。
【0021】残留IF搬送波は正または負であるので、
周波数ワード75は2の補数でなければならない。双方
向位相累算器(bi-directional phase accumulator)10
3は、周波数ワードを符号のついていない数(unsigned
number) として解釈する。周波数ワードは、双方向位相
累算器103によって用いられる位相ステップの大きさ
および極性の両方を表す。周波数ワードの大きさが増加
すると、各クロック・サイクルで印加される位相ステッ
プは増加し、複素フェーザの回転の周波数は大きさが大
きくなる。これは、負の周波数および正の周波数の両方
についていえる。
周波数ワード75は2の補数でなければならない。双方
向位相累算器(bi-directional phase accumulator)10
3は、周波数ワードを符号のついていない数(unsigned
number) として解釈する。周波数ワードは、双方向位相
累算器103によって用いられる位相ステップの大きさ
および極性の両方を表す。周波数ワードの大きさが増加
すると、各クロック・サイクルで印加される位相ステッ
プは増加し、複素フェーザの回転の周波数は大きさが大
きくなる。これは、負の周波数および正の周波数の両方
についていえる。
【0022】双方向位相累算器103の周波数分解能
は、周波数ワード長であるPビットと、デジタル・クロ
ック周波数とによって次式のように決定される: fres =±fCLK /2P ここでfres は周波数ワードの最下位ビットのヘルツ単
位の重みであり、fclkはヘルツ単位のデジタル・クロ
ック周波数である。出力複素フェーザの回転の周波数
は、次式によって与えられる: fout =fwordfCLK /2P ただし、fwordは2の補数の周波数ワードである。
は、周波数ワード長であるPビットと、デジタル・クロ
ック周波数とによって次式のように決定される: fres =±fCLK /2P ここでfres は周波数ワードの最下位ビットのヘルツ単
位の重みであり、fclkはヘルツ単位のデジタル・クロ
ック周波数である。出力複素フェーザの回転の周波数
は、次式によって与えられる: fout =fwordfCLK /2P ただし、fwordは2の補数の周波数ワードである。
【0023】バス伝搬周波数ワード75は、Pビットの
バスであり、これはビット・スプリッタ(bit splitter)
100によって周波数ワード・バスL105,周波数ワ
ード・バスM110および周波数ワード・バスN115
に分割される。
バスであり、これはビット・スプリッタ(bit splitter)
100によって周波数ワード・バスL105,周波数ワ
ード・バスM110および周波数ワード・バスN115
に分割される。
【0024】周波数ワード・バスL105は、Pビット
周波数ワードのLビットを双方向位相累算器103のL
ビット段に転送する。このLビット段は、Lビットの全
加算器(full adder)120からなり、Lビット和125
はLビット・レジスタ135によってラッチされる。L
ビット・レジスタ135は、Lビット全加算器120の
加数としてLビットのラッチ和140を生成する。シス
テム・クロック95は、双方向位相累算器103のステ
ージおよびパイプライン処理を同期させる。
周波数ワードのLビットを双方向位相累算器103のL
ビット段に転送する。このLビット段は、Lビットの全
加算器(full adder)120からなり、Lビット和125
はLビット・レジスタ135によってラッチされる。L
ビット・レジスタ135は、Lビット全加算器120の
加数としてLビットのラッチ和140を生成する。シス
テム・クロック95は、双方向位相累算器103のステ
ージおよびパイプライン処理を同期させる。
【0025】好適な実施例のパイプライン方式の双方向
位相累算器は、搬送伝搬(carry propagation) を有する
符号のついていない加算器を利用する。符号のついてい
ない二進加算は、分割された2の補数の加数に適用され
ると、所望の境界で生じる搬送出力(carry output)を生
成し、全体的な位相累算器はモジュロ2P となり、ここ
でPは周波数ワードのビット長である。また、この双方
向位相累算器は、周波数ワードが極性を変えると、位相
累算器は方向を変えて、位相連続性を維持するという特
性を有する。
位相累算器は、搬送伝搬(carry propagation) を有する
符号のついていない加算器を利用する。符号のついてい
ない二進加算は、分割された2の補数の加数に適用され
ると、所望の境界で生じる搬送出力(carry output)を生
成し、全体的な位相累算器はモジュロ2P となり、ここ
でPは周波数ワードのビット長である。また、この双方
向位相累算器は、周波数ワードが極性を変えると、位相
累算器は方向を変えて、位相連続性を維持するという特
性を有する。
【0026】周波数ワード・バスM110は、Pビット
周波数ワードのMビットをMビット遅延レジスタ155
に転送する。Mビット遅延レジスタ155は、L段搬送
アウト(L-stage carry-out) 130が計算されL段パイ
プライン・ラッチ145によってラッチされる際に、周
波数ワードのMビットを遅延する。次に、L段ラッチ搬
送アウト150は、M段の搬送イン値になる。このMビ
ット段は、Mビット全加算器165からなり、Mビット
和170は、Mビット・レジスタ175によってラッチ
される。Mビット・レジスタ175は、Mビット全加算
器165の加数としてMビット・ラッチ和180を生成
する。システム・クロック95は、双方向位相累算器1
03のステージおよびパイプライン処理を同期させる。
周波数ワードのMビットをMビット遅延レジスタ155
に転送する。Mビット遅延レジスタ155は、L段搬送
アウト(L-stage carry-out) 130が計算されL段パイ
プライン・ラッチ145によってラッチされる際に、周
波数ワードのMビットを遅延する。次に、L段ラッチ搬
送アウト150は、M段の搬送イン値になる。このMビ
ット段は、Mビット全加算器165からなり、Mビット
和170は、Mビット・レジスタ175によってラッチ
される。Mビット・レジスタ175は、Mビット全加算
器165の加数としてMビット・ラッチ和180を生成
する。システム・クロック95は、双方向位相累算器1
03のステージおよびパイプライン処理を同期させる。
【0027】周波数ワード・バスN115は、Pビット
周波数ワードのNビットをNビット遅延レジスタ20
5,215に転送する。Nビット遅延レジスタ205,
215は、L段搬送アウト130およびM段搬送アウト
185が算出・ラッチされる際に、周波数ワードのNビ
ットを遅延する。次に、M段ラッチ搬送アウト195
は、N段の搬送イン値になる。このNビット段は、Nビ
ット全加算器200からなり、Nビット和225はNビ
ット・レジスタ230によってラッチされる。Nビット
・レジスタ230は、Nビット全加算器200の加数と
してNビット・ラッチ和235を生成する。システム・
クロック95は、双方向位相累算器103のステージお
よびパイプライン処理を同期させる。
周波数ワードのNビットをNビット遅延レジスタ20
5,215に転送する。Nビット遅延レジスタ205,
215は、L段搬送アウト130およびM段搬送アウト
185が算出・ラッチされる際に、周波数ワードのNビ
ットを遅延する。次に、M段ラッチ搬送アウト195
は、N段の搬送イン値になる。このNビット段は、Nビ
ット全加算器200からなり、Nビット和225はNビ
ット・レジスタ230によってラッチされる。Nビット
・レジスタ230は、Nビット全加算器200の加数と
してNビット・ラッチ和235を生成する。システム・
クロック95は、双方向位相累算器103のステージお
よびパイプライン処理を同期させる。
【0028】Nビット・ラッチ和235は、アドレス指
定可能な離散的な振幅値を収容する余弦リード・オンリ
・メモリ(ROM)240および正弦ROM250のア
ドレスとして機能する。余弦ROM240は、離散的な
余弦信号65を生成し、正弦ROM250は、離散的な
正弦信号を生成し、これらは回転複素フェーザの矩形成
分を形成する。好適な実施例では、これらはともに近ゼ
ロIF同相チャネル・データ45および近ゼロIF直交
チャネル・データ50を有する図1に示す複素乗算にお
いて用いられ、ゼロ・ヘルツIFを有するベースバンド
同相チャネル・データ80およびベースバンド直交チャ
ネル・データ85を生成する。
定可能な離散的な振幅値を収容する余弦リード・オンリ
・メモリ(ROM)240および正弦ROM250のア
ドレスとして機能する。余弦ROM240は、離散的な
余弦信号65を生成し、正弦ROM250は、離散的な
正弦信号を生成し、これらは回転複素フェーザの矩形成
分を形成する。好適な実施例では、これらはともに近ゼ
ロIF同相チャネル・データ45および近ゼロIF直交
チャネル・データ50を有する図1に示す複素乗算にお
いて用いられ、ゼロ・ヘルツIFを有するベースバンド
同相チャネル・データ80およびベースバンド直交チャ
ネル・データ85を生成する。
【0029】図3は、本発明の好適な実施例により、入
力周波数ワードが正から負の値に変化することに応答す
る回転複素フェーザ発生器のデジタル出力信号を示す。
周波数ワード75が正の値を有するとき、余弦信号65
は正弦信号70より時間的に先行する。余弦信号65お
よび正弦信号70が極形式で表現されると、これらは複
素面で反時計方向に回転する複素フェーザを形成する。
周波数ワード75が図3に示すように正の値から負の値
に変化すると、正弦信号70は余弦信号65に先行し始
める。極形式では、回転複素フェーザは、瞬時に方向を
反転し、複素面で時計方向に回転し始める。極形式で表
現すると、図3に示す余弦信号65および正弦信号70
は、正から負の周波数に遷移する前後およびその最中に
一定の大きさおよび連続的な位相を示す。
力周波数ワードが正から負の値に変化することに応答す
る回転複素フェーザ発生器のデジタル出力信号を示す。
周波数ワード75が正の値を有するとき、余弦信号65
は正弦信号70より時間的に先行する。余弦信号65お
よび正弦信号70が極形式で表現されると、これらは複
素面で反時計方向に回転する複素フェーザを形成する。
周波数ワード75が図3に示すように正の値から負の値
に変化すると、正弦信号70は余弦信号65に先行し始
める。極形式では、回転複素フェーザは、瞬時に方向を
反転し、複素面で時計方向に回転し始める。極形式で表
現すると、図3に示す余弦信号65および正弦信号70
は、正から負の周波数に遷移する前後およびその最中に
一定の大きさおよび連続的な位相を示す。
【0030】デジタル回転複素フェーザ発生器60は、
正弦信号において不連続性を生じるか、あるいはループ
において追加時間遅延を挿入する必要があり、そのため
回転方向は正弦信号70のゼロ交差でのみ変化すること
が許される、複素共役を利用して負の周波数を生成する
ことに伴う従来の欠点を克服する。デジタル回転複素フ
ェーザ発生器60は、連続した位相を有する正および負
の周波数を提供し、近ゼロIFデジタル受信機における
双方向周波数変換に対処する。また、デジタル回転複素
フェーザ発生器60は、周波数ワードにおける同じビッ
ト数について、従来の複素共役方式に比べてより大きい
周波数分解能を実現する。
正弦信号において不連続性を生じるか、あるいはループ
において追加時間遅延を挿入する必要があり、そのため
回転方向は正弦信号70のゼロ交差でのみ変化すること
が許される、複素共役を利用して負の周波数を生成する
ことに伴う従来の欠点を克服する。デジタル回転複素フ
ェーザ発生器60は、連続した位相を有する正および負
の周波数を提供し、近ゼロIFデジタル受信機における
双方向周波数変換に対処する。また、デジタル回転複素
フェーザ発生器60は、周波数ワードにおける同じビッ
ト数について、従来の複素共役方式に比べてより大きい
周波数分解能を実現する。
【0031】本発明の好適な実施例について説明してき
たが、本発明の精神から逸脱せずに、あるいは特許請求
の範囲から逸脱せずに、さまざまな修正が可能なことは
当業者に明白である。第1に、説明した3段パイプライ
ンは任意の段数に拡張できることは当業者に明白であ
る。より高いデジタル・クロック周波数での動作では、
更なるパイプライン段を一般に必要とする。第2に、正
弦ROMおよび余弦ROMは、位相の0〜2πラジアン
の範囲を網羅する全サイクルの振幅値を含む必要がない
ことは当業者に明白である。値のカドラント(quadrant)
(0〜π/2)または値のオクタント(octant)(0〜π
/4)のみを格納し、追加論理を利用して正弦波および
余弦波の全サイクルを生成する方法は、当技術分野で周
知であり、本発明の実施に適用できる。
たが、本発明の精神から逸脱せずに、あるいは特許請求
の範囲から逸脱せずに、さまざまな修正が可能なことは
当業者に明白である。第1に、説明した3段パイプライ
ンは任意の段数に拡張できることは当業者に明白であ
る。より高いデジタル・クロック周波数での動作では、
更なるパイプライン段を一般に必要とする。第2に、正
弦ROMおよび余弦ROMは、位相の0〜2πラジアン
の範囲を網羅する全サイクルの振幅値を含む必要がない
ことは当業者に明白である。値のカドラント(quadrant)
(0〜π/2)または値のオクタント(octant)(0〜π
/4)のみを格納し、追加論理を利用して正弦波および
余弦波の全サイクルを生成する方法は、当技術分野で周
知であり、本発明の実施に適用できる。
【0032】本発明により、受信機フロントエンドは、
IFを正にすることを必要とする制約なしに、RF信号
を近ゼロIFダウンコンバートできることが当業者に理
解される。前述のように、これは、大きなドップラ周波
数が発生する、特に低軌道衛星通信システムにおいて、
送信機と受信機との間の相対的な移動によって発生する
ドップラ周波数の存在下で複雑になる。
IFを正にすることを必要とする制約なしに、RF信号
を近ゼロIFダウンコンバートできることが当業者に理
解される。前述のように、これは、大きなドップラ周波
数が発生する、特に低軌道衛星通信システムにおいて、
送信機と受信機との間の相対的な移動によって発生する
ドップラ周波数の存在下で複雑になる。
【図1】本発明の好適な実施例によるRF受信機のブロ
ック図を示す。
ック図を示す。
【図2】本発明の好適な実施例によるデジタル回転複素
フェーザ発生器の詳細ブロック図を示す。
フェーザ発生器の詳細ブロック図を示す。
【図3】本発明の好適な実施例により、入力周波数ワー
ドの極性の変化に応答するデジタル回転複素フェーザ発
生器の出力を示す。
ドの極性の変化に応答するデジタル回転複素フェーザ発
生器の出力を示す。
10 アンテナ 20 RF信号処理ブロック 25 LO1 26 直交ダウンコンバータ 27 LO2 28 近ゼロIF信号 29 LO2周波数基準信号 30 LO1周波数基準信号 35 IF信号 40 A/Dコンバータ 45 近ゼロIF同相チャネル・データ 50 近ゼロIF直交チャネル・データ 55 デジタル複素乗算器 60 デジタル回転複素フェーザ発生器 61 固定周波数デジタル・クロック 65 余弦信号 70 正弦信号 75 周波数ワード 80 ベースバンド同相チャネル・データ 85 ベースバンド直交チャネル・データ 90 位相/周波数弁別器 91 位相/周波数誤差信号 93 デジタル低域通過フィルタ 95 クロック出力(システム・クロック) 100 ビット・スプリッタ 103 双方向位相累算器 105 周波数バスL 110 周波数バスM 115 周波数バスN 120 Lビット全加算器 125 Lビット和 130 L段搬送イン 135 Lビット・レジスタ 140 Lビット・ラッチ和 145 L段パイプライン・ラッチ 150 L段ラッチ搬送アウト 155 Mビット遅延レジスタ 165 Mビット全加算器 170 Mビット和 175 Mビット・レジスタ 180 Mビット・ラッチ和 185 M段搬送アウト 195 M段ラッチ搬送アウト 200 Nビット全加算器 205,215 Nビット遅延レジスタ 230 Nビット・レジスタ 235 Nビット・ラッチ和 240 余弦ROM 250 正弦ROM
Claims (5)
- 【請求項1】 周波数ワードの受信に応答して複素被乗
数を生成し、変調信号の周波数を中間周波数(IF)か
らベースバンドにアップコンバートまたはダウンコンバ
ートする、デジタル回転複素フェーザ発生器であって:
アドレス指定可能な離散的な振幅値を有する余弦RO
M;アドレス指定可能な離散的な振幅値を有する正弦R
OM;および前記余弦ROMおよび前記正弦ROMの位
相連続アドレス指定を生成する双方向位相累算器であっ
て、2の補数フォーマットで前記周波数ワードを利用し
て、正または負である前記IFの位相連続アドレス指定
を決定する双方向位相累算器;によって構成されること
を特徴とするデジタル回転複素フェーザ発生器。 - 【請求項2】 正のIFまたは負のIFのいずれかを有
する近ゼロIF信号を変換するため、位相連続性を有す
る双方向周波数変換のためのデジタル位相同期ループで
あって:前記近ゼロIF信号を量子化するA/Dコンバ
ータであって、近ゼロIF同相チャネル・データおよび
近ゼロIF直交チャネル・データを生成するA/Dコン
バータ;正の周波数または負の周波数のいずれかを表す
周波数ワードに応答して、位相連続性を有する複素面で
回転する複素フェーザを生成する、デジタル回転複素フ
ェーザ発生器;前記複素フェーザを前記近ゼロIF同相
チャネル・データおよび前記近ゼロIF直交チャネル・
データで乗算して、ベースバンド同相チャネル・データ
およびベースバンド直交チャネル・データを生成する、
デジタル複素乗算器;前記ベースバンド同相チャネル・
データおよび前記ベースバンド直交チャネル・データに
おける瞬時位相誤差および周波数誤差を表す誤差信号を
を生成するデジタル位相/周波数弁別器;および前記誤
差信号のサンプルを平均し、前記周波数ワードを生成す
るデジタル低域通過フィルタ;によって構成されること
を特徴とするデジタル位相同期ループ。 - 【請求項3】 正または負のIFを有する近ゼロIF信
号を変換するため、連続的な位相で双方向周波数変換が
可能なデジタル周波数追跡ループであって:周波数ワー
ドの受信に応答して、連続的な位相を有する正の周波数
または負の周波数のいずれかで回転する複素フェーザを
生成するデジタル回転複素フェーザ発生器;前記近ゼロ
IF信号を量子化するA/Dコンバータであって、近ゼ
ロIF同相チャネル・データおよび近ゼロIF直交チャ
ネル・データを生成する、A/Dコンバータ;前記複素
フェーザを前記近ゼロIF同相チャネル・データおよび
前記近ゼロIF直交チャネル・データで乗算して、ベー
スバンド同相チャネル・データおよびベースバンド直交
チャネル・データを生成する、デジタル複素乗算器;前
記ベースバンド同相チャネル・データおよび前記ベース
バンド直交チャネル・データにおける周波数誤差を表す
誤差信号を生成する、デジタル周波数弁別器;および前
記誤差信号のサンプルを平均し、前記周波数ワードを生
成するデジタル低域通過フィルタ;によって構成される
ことを特徴とするデジタル周波数追跡ループ。 - 【請求項4】 正の周波数または負の周波数のいずれか
を有する複素面で回転し、かつ位相連続性を維持するデ
ジタル回転複素フェーザの矩形成分を生成する方法であ
って:回転の正の周波数または負の周波数を表す2の補
数のフォーマットで、Pビット長の周波数ワードを受信
する段階;前記周波数ワードを、パイプライン処理のた
め複数の部分に分割する段階;nビット累算器の複数の
パイプライン段において余弦ROMおよび正弦ROMの
位相連続アドレス指定を累算する段階;nビット累算器
の前記複数のパイプライン段のうち1つからデジタル・
アドレスを生成して、アドレス指定可能な離散的な振幅
値を収容する前記余弦ROMおよび前記正弦ROMをア
クセスする段階;および前記アドレス指定可能な離散的
な振幅値を出力する段階;によって構成されることを特
徴とする方法。 - 【請求項5】 位相連続性を維持しつつ、正または負の
IF搬送周波数を有する近ゼロIF信号から残留IF搬
送波を除去する方法であって:前記近ゼロIF信号を量
子化し、近ゼロIF同相チャネル・データおよび近ゼロ
IF直交チャネル・データを生成する段階;2の補数の
形式で、周波数ワードから位相連続性を有する余弦信号
および正弦信号を生成する段階であって、前記余弦信号
および前記正弦信号は、前記残留IF搬送波と大きさが
等しくかつ極性が反対の周波数を有する回転複素フェー
ザの矩形成分を表す、段階;前記余弦信号および前記正
弦信号とともに、前記近ゼロIF同相チャネル・データ
および前記近ゼロIF直交チャネル・データを利用し
て、複素乗算を実行し、ベースバンド同相チャネル・デ
ータおよびベースバンド直交チャネル・データを生成す
る段階;および前記ベースバンド同相チャネル・データ
および前記ベースバンド直交チャネル・データを測定し
て、前記生成する段階において用いられる前記周波数ワ
ードを決定する段階;によって構成されることを特徴と
する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/416,122 US5832043A (en) | 1995-04-03 | 1995-04-03 | System and method for maintaining continuous phase during up/down conversion of near-zero hertz intermediate frequencies |
US416122 | 1995-04-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0927830A true JPH0927830A (ja) | 1997-01-28 |
JP3363025B2 JP3363025B2 (ja) | 2003-01-07 |
Family
ID=23648637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10202396A Expired - Fee Related JP3363025B2 (ja) | 1995-04-03 | 1996-04-02 | デジタル複素フェーザジェネレータおよびデジタル受信機における両方向周波数変換の方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5832043A (ja) |
JP (1) | JP3363025B2 (ja) |
IT (1) | IT1283965B1 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10224420A (ja) * | 1997-02-05 | 1998-08-21 | Toshiba Corp | デジタル復調装置のafc回路 |
US6633550B1 (en) | 1997-02-20 | 2003-10-14 | Telefonaktiebolaget Lm Ericsson (Publ) | Radio transceiver on a chip |
JPH10294675A (ja) * | 1997-04-18 | 1998-11-04 | General Res Of Electron Inc | 直接変換受信機用周波数弁別器 |
KR100494311B1 (ko) * | 1997-05-06 | 2005-08-10 | 디지털 비디오 시스템스 인코퍼레이션 | 모터의회전유무출력장치 |
KR100217361B1 (ko) * | 1997-06-30 | 1999-09-01 | 김영환 | Vsb 디지털 복조기 |
JP3084362B2 (ja) * | 1997-12-04 | 2000-09-04 | 株式会社ケンウッド | ディジタル放送受信機 |
CN1110180C (zh) * | 1997-12-17 | 2003-05-28 | 株式会社建伍 | 接收机 |
FR2776436B1 (fr) * | 1998-03-19 | 2002-11-29 | Sgs Thomson Microelectronics | Filtre numerique pour boucle de correction de rotation d'un demodulateur qpsk ou qam |
JP4169393B2 (ja) * | 1998-06-16 | 2008-10-22 | アイコム株式会社 | 角度復調器 |
US6944301B1 (en) * | 1999-03-10 | 2005-09-13 | Cirrus Logic, Inc. | Method and apparatus for discriminating multipath and pulse noise distortions in radio receivers |
JP2000278341A (ja) * | 1999-03-25 | 2000-10-06 | Sanyo Electric Co Ltd | 直交位相復調回路 |
US6636571B1 (en) * | 1999-12-20 | 2003-10-21 | Texas Instruments Incorporated | Automatic frequency control system with improved argument approximation |
US6661851B1 (en) * | 2000-10-20 | 2003-12-09 | Qualcomm Incorporated | Bi-directional vector rotator |
US6968019B2 (en) * | 2000-11-27 | 2005-11-22 | Broadcom Corporation | IF FSK receiver |
EP1244241B1 (en) * | 2001-03-20 | 2006-10-18 | Agilent Technologies, Inc. (a Delaware corporation) | Network measurement method and apparatus |
US20030087618A1 (en) * | 2001-11-08 | 2003-05-08 | Junsong Li | Digital FM stereo decoder and method of operation |
US7099642B2 (en) * | 2001-11-09 | 2006-08-29 | Qualcomm, Incorporated | Method and apparatus for matching receiver carrier frequency |
KR100441196B1 (ko) * | 2002-01-14 | 2004-07-21 | 기가텔레콤 (주) | 연속 위상 직교 진폭 변조 및 복조 장치 |
GB2396496B (en) * | 2002-12-21 | 2005-11-16 | Zarlink Semiconductor Ltd | Multi-channel tuner apparatus |
US7340024B1 (en) * | 2003-10-22 | 2008-03-04 | L3 Communications Corporation | Parallel fractional interpolator with data-rate clock synchronization |
JP4699843B2 (ja) * | 2005-09-15 | 2011-06-15 | 富士通株式会社 | 移動通信システム、並びに移動通信システムにおいて使用される基地局装置および移動局装置 |
US20070281626A1 (en) * | 2006-06-05 | 2007-12-06 | Dobosz Paul J | Vehicle telematics satellite data transceiver utilizing fm radio circuitry |
US7760116B2 (en) * | 2008-10-20 | 2010-07-20 | Chrontel, Inc | Balanced rotator conversion of serialized data |
KR101398175B1 (ko) | 2013-01-08 | 2014-05-20 | 한국항공대학교산학협력단 | 무선 주파수용 주파수 변환기 |
US10903867B1 (en) * | 2019-08-30 | 2021-01-26 | U-Blox Ag | Discrete time superheterodyne mixer |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4916405A (en) * | 1988-10-27 | 1990-04-10 | Unisys Corp. | Smart sweep apparatus for data rate receivers |
US5402449A (en) * | 1989-08-11 | 1995-03-28 | Siemens Aktiengesellschaft | Process and device for converting digitally modulate high-frequency reception signals |
US5107522A (en) * | 1990-02-05 | 1992-04-21 | Sharp Kabushiki Kaisha | Automatic frequency control circuit |
US5113416A (en) * | 1990-10-26 | 1992-05-12 | Ericsson Ge Mobile Communications Holding, Inc. | Digital radio frequency compensation |
US5287388A (en) * | 1991-06-25 | 1994-02-15 | Kabushiki Kaisha Toshiba | Frequency offset removal method and apparatus |
CA2073944C (en) * | 1991-07-26 | 2000-09-19 | Woo H. Paik | Carrier phase recovery for an adaptive equalizer |
US5400363A (en) * | 1993-05-07 | 1995-03-21 | Loral Aerospace Corp. | Quadrature compensation for orthogonal signal channels |
-
1995
- 1995-04-03 US US08/416,122 patent/US5832043A/en not_active Expired - Fee Related
-
1996
- 1996-03-27 IT IT96RM000195A patent/IT1283965B1/it active IP Right Grant
- 1996-04-02 JP JP10202396A patent/JP3363025B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
ITRM960195A0 (ja) | 1996-03-27 |
ITRM960195A1 (it) | 1997-09-27 |
IT1283965B1 (it) | 1998-05-07 |
US5832043A (en) | 1998-11-03 |
JP3363025B2 (ja) | 2003-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3363025B2 (ja) | デジタル複素フェーザジェネレータおよびデジタル受信機における両方向周波数変換の方法 | |
US9253004B2 (en) | Apparatus and method for signal phase control in an integrated radio circuit | |
US4902979A (en) | Homodyne down-converter with digital Hilbert transform filtering | |
US6055281A (en) | Passband DQPSK detector for a digital communications receiver | |
US5144256A (en) | Method and apparatus for demodulating a GMSK signal | |
JPH02288641A (ja) | ディジタル低調波ダウンコンバータ | |
NZ261042A (en) | Demodulator with low rate analog to digital converter | |
JP3169714B2 (ja) | ディジタル無線変調器 | |
US5640427A (en) | Demodulator | |
JPH11284677A (ja) | 復調器とこれを用いたディジタル無線通信システム | |
US5079513A (en) | Demodulator and radio receiver having such a demodulator | |
US6504879B1 (en) | Digital modulation apparatus | |
JPH11331291A (ja) | 自動利得制御方法および自動利得制御を備えた復調装置 | |
JP2004241886A (ja) | 周波数制御回路、及びそれを用いた無線送受信装置とその周波数制御方法 | |
US7277501B2 (en) | Data receiving device | |
US5838208A (en) | Modulation of transmission data signal in sychronous with transmission clock signal | |
US5982200A (en) | Costas loop carrier recovery circuit using square-law circuits | |
EP0987862A1 (en) | Absolute phasing circuit | |
AU642373B2 (en) | A digital quadrature phase detector for angle modulated signals | |
KR100221334B1 (ko) | 데이터 형식 변환 장치 | |
Shevyakov et al. | Carrier recovery techniques analysis for PSK signals | |
JPS61177054A (ja) | 位相変調信号の受信回路 | |
EP2381596B1 (en) | Parallel digital filter | |
JPH01256253A (ja) | データ復調方式 | |
JPH0642683B2 (ja) | デイジタル位相変調回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |